JP3647635B2 - 半導体装置のスクリーニング方法 - Google Patents
半導体装置のスクリーニング方法 Download PDFInfo
- Publication number
- JP3647635B2 JP3647635B2 JP01850598A JP1850598A JP3647635B2 JP 3647635 B2 JP3647635 B2 JP 3647635B2 JP 01850598 A JP01850598 A JP 01850598A JP 1850598 A JP1850598 A JP 1850598A JP 3647635 B2 JP3647635 B2 JP 3647635B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- mos transistor
- oxide film
- gate electrode
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置のスクリーニング方法及び酸化膜評価手法に係り、特にゲート酸化膜の不良検出に適用されるインプロセススクリーニング方法に好適な技術に関する。
【０００２】
【従来の技術】
従来より半導体装置の製品段階における故障発生のリスクを回避する為、ウェハプロセス終了後の半導体装置をウェハから切り出してパッケージに装着した後に、初期動作試験及びバーインによるストレス環境下での信頼性試験が行われて来た。この様に、製品出荷前に品質試験が行われ出荷すべき半導体装置が選定される。
【０００３】
しかし近年の高性能の半導体装置においては、益々多層化の傾向にある配線工程のコストやボンディングやパッケージのコスト、さらには上記信頼性試験に要するコストが、半導体装置全体の製造コストのなかで高い割合を持つようになってきている。従って、全製造工程の上流の段階において、既に不良となっているチップや既に不良チップが多く存在するウェハを後の工程に進める事は、製造ラインの装置の工程能力（処理能力）を無駄に使用する上に、チップの製造コストを上げる原因となる。以上の状況から、製造工程の上流の段階で不良若しくは潜在的な不良を有する半導体装置は、その段階で選別除去して不良の多いウェハは以降の工程に流さないこととしたり、不良チップに対してはボンディング、パッケージング、信頼性試験等の後工程を行わないことが好ましい。
【０００４】
上記に加え、上記パッケージ装着後に信頼性試験を行った場合、製品出荷時における不良品の除去は可能であるが、開発／量産ラインにおける不良解析の結果或いは開発製品における評価結果を設計やプロセスに早期にフィードバックできない。また近年の製品においては、設計の多様化（少量多品種）や短いライフサイクルの傾向及び製品ユーザーからの短納期の要求が高まってきており、試作・評価・量産の過程における工程省略によりＴＡＴ（Turn Around Time）を短くすることは極めて重要な課題となってきている。
【０００５】
以上のことから製造工程の過程で、故障メカニズムに即した試験により、潜在的な不良チップを選定し、以降の工程の評価若しくは処理を行わないインプロセススクリーニングという手法が開発されている。この手法によれば、製造工程の上流の段階で不良ウェハを選別できるので、量産／開発ラインにおいて装置の工程能力を有効活用できるばかりでなく、開発品に対する不良解析結果のフィードバックを早期に行うことが可能となる。
【０００６】
従来のスクリーニング方法は、例えばウェハ上にモニター専用の電極を設け、ウェハの代表値としてサンプリング評価する手法がある。
また例えば特開昭６４−７６３３公報にて開示された技術の様に、ウェハ上のＭＯＳトランジスタに対して絶縁膜を堆積させた後、ゲート電極部分を選択的に露出させ、露出部分に金属膜を堆積させてゲート電極と電気的に接続し、この金属層をパターニングして同時にテストされる一群のトランジスタのゲート電極部分のみを覆うようにした後、金属膜とウェハの間に電圧を印加してゲート酸化膜を流れる大きな電流を検出することで、不良箇所を特定するインプロセススクリーニングの手法がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記モニター専用の電極を設ける手法においては、専用電極の形成及び除去が必要であり、設計領域を有効に活用できない上に設計及びプロセス上の負荷が高い。また、ウェハ全面を評価することができない。
また特開昭６４−７６３３公報に示された技術においては、設計領域を有効に活用でき、しかもウェハ全面の評価が可能であるが、上述した膜の形成及び除去が必要である為工程が増加する。しかも、上記一群のＭＯＳトランジスタの内、ひとつの耐圧不良トランジスタに大きな電流が流れると、そのリークパスにより電流が集中する為、一群のＭＯＳトランジスタにおける他の不良箇所の特定ができないという欠点を有する。例えば上記一群のＭＯＳトランジスタとして１つのチップ単位を考えた場合、例えば冗長回路への置換が必要な不良箇所が複数存在しても、特開昭６４−７６３３公報に示された技術ではそのすべてに対応したアドレス線若しくはデータ線の置換情報を得ることができない。
【０００８】
この様に従来の技術においては、評価の為のウェハ処理工程増加を回避した上でウェハ全面に対する耐圧不良を検出することはできなかった。
本発明は、上記問題を解決する非接触で簡易的なインプロセススクリーニングの手法を提供するものである。
【０００９】
【課題を解決するための手段】
本願発明の一態様によれば、ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する電子注入工程と、前記電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する測定工程と、前記測定されたＭＯＳトランジスタの画像のコントラストを基準として耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し位置認識する位置認識工程とを含むことを特徴とする半導体装置のスクリーニング方法が提供される。
【００１０】
また、本願発明の他の一態様によれば、ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記ＭＯＳトランジスタに電子を注入する第１の電子注入工程と、前記第１の電子注入工程の後に、前記ウェハ面内の前記ＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第１の測定工程と、前記第１の測定工程の後に、前記ゲート電極が前記ゲート酸化膜に対してストレスとなる電位まで前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する第２の電子注入工程と、前記第２の電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第２の測定工程と、しかる後に同一のＭＯＳトランジスタにおける前記第１の測定工程と前記第２の測定工程において各々測定された画像のコントラスト同士を比較することで、耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し、位置認識を行うことを特徴とする半導体装置のスクリーニング方法が提供される。
【００１６】
【発明の実施の形態】
以下本発明の実施の形態を図面に基いて説明する。
（実施の形態１）
以下、本発明の実施の形態１について説明する。
【００１７】
図１に本発明に係る半導体装置のスクリーニング方法におけるフローチャートを示す。
まず、ウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対し、電子ビーム等により電子を注入し、ゲートの電位をストレス電位まで上昇させる［ＳＴ- １〜ＳＴ- ３］。ここでストレス電位とは、潜在的に耐圧不良を有するＭＯＳトランジスタのゲート酸化膜を破壊するレベルの電位である。
【００１８】
一方、注入開始［ＳＴ- １］と同時にゲート電極からの２次電子のエネルギー分光の測定を開始する。以降、この測定は［ＳＴ- ７］まで継続する。
次に、上記ＳＴ- ３において定常化された注入エネルギーレベルの状態で注入を継続し［ＳＴ- ４］、所望の積算量の注入がされた段階で注入エネルギーレベルを下降させ［ＳＴ- ５］、上記２次電子のエネルギー分光の測定フィードバックにより、ゲート電位がストレス電位以下となるレベルで下降を停止する［ＳＴ- ６］。ＳＴ- ２からＳＴ- ６に至る過程で、潜在的な耐圧不良のＭＯＳトランジスタのゲート酸化膜は破壊される。
【００１９】
次に、ＳＴ- ６における定常化された注入エネルギーレベルにおいて、エネルギー分光モニターによりウェハ上の複数のＭＯＳトランジスタにおける２次電子発光強度を測定し［ＳＴ- ７］、ウェハ面内の複数のＭＯＳトランジスタにおける発光強度を比較して、強度の異なるものを抽出してゲート耐圧不良を有するＭＯＳトランジスタとして選定する［ＳＴ- ８］。
【００２０】
次に、ＳＴ- ８の情報に基き選定された耐圧不良のＭＯＳトランジスタの情報に基き不良チップの選定を行い、マップ情報として位置を記憶する［ＳＴ- ９］。
不良チップ／グロス（１枚）が多く、後の工程を進める利点がないと判断した場合には、そのウェハを抜き取り後続の工程は適用しない［ＳＴ- １０ａ］。
【００２１】
また、後の工程において評価を省略するＭＯＳトランジスタ若しくはチップを選定する［ＳＴ- １０ｂ］。
また、後工程の装置に対し、処理を省略すべき不良チップの情報提供を行う［ＳＴ- １０ｃ］。
【００２２】
また、リダンダンシー工程の製造装置に対し、不良回路から冗長回路への置換情報として上記耐圧不良のＭＯＳトランジスタの位置情報等の情報伝達を行う［ＳＴ- １０ｄ］。
【００２３】
尚、上記注入エネルギーの各定常化レベルは、２次電子分光の測定によりフィードバックされたが、レシピによる設定も可能である。
また、上記ＳＴ- ８においてはウェハ面内のＭＯＳトランジスタをすべて同一の基準で比較したが、任意の２つ以上のコントラストであれば比較可能であるし、ある基準値若しくは基準画像をリファレンスとして比較を行うことも可能である。また、複数のウェハ間で、同一チップ内の同一アドレスのＭＯＳトランジスタにおける発光強度同士を比較してもよい。
【００２４】
以上、実施の形態１によれば、評価の為のウェハ処理工程増加を回避した上で、ウェハ全面に対して非接触かつ簡易的に、製造過程において潜在的及び既に存在する耐圧不良を製造過程において検出することができる。また、不良チップに対して無駄に行われる評価や工程コストを削減することができる。また、不良チップに対する露光，パッケージへのマウント等の処理を省略することもできるので、工程能力の有効活用及び材料コストの削減が可能である。また、不良ＭＯＳトランジスタの位置情報を基準として製造過程におけるリダンダンシースイッチの切断／接続を行うことで不良回路から冗長回路により置換することで、評価や不良解析の時間を短縮することも可能である。
【００２５】
（実施の形態２）
以下、本発明の実施の形態２について説明する。
図２は本発明に係る半導体装置のスクリーニング方法におけるフローチャートを示している。
【００２６】
本実施の形態においては、まずウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対し、ゲート電位がストレス電位以下となるレベルにて電荷加速器によりゲート電極へ電荷を注入する（ＳＴ- Ａ）。
【００２７】
次に、エネルギー分光モニターによりウェハ面内のＭＯＳトランジスタにおける電子発光強度を測定する（ＳＴ- Ｂ）。
次に、実施の形態１と同様に、潜在的な耐圧不良のゲート酸化膜を破壊し［ＳＴ- １〜ＳＴ- ６］、その後電子発光強度の測定を行う［ＳＴ- ７］。
【００２８】
しかる後に、上記ウェハ面内のＭＯＳトランジスタに対してストレス印加前後における電子発光強度の測定結果（ＳＴ- ＢとＳＴ- ７）を比較し、その前後差から上記潜在的な耐圧不良を有していた為に破壊されたＭＯＳトランジスタを選定する（ＳＴ- Ｃ）。
【００２９】
また、既に存在する不良耐圧に関しては、例えば本実施の形態のＳＴ−Ｂの段階において、実施の形態１に示したＳＴ−８における測定により測定することで、識別することができる。
【００３０】
以降は、ＳＴ９を施した後、実施の形態１と同様にＳＴ１０ａ，ＳＴ１０ｂ，ＳＴ１０ｃ，ＳＴ１０ｄを適用することにより、下流工程に対する情報提供及び設計／プロセスへのフィードバックを行う。
【００３１】
以上、実施の形態２においても、実施の形態１と同様の効果を奏することができる。
尚、上記実施の形態１及び実施の形態２においては、本発明をウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対して適用したが、ゲート電極形成後に層間絶縁膜（ＳｉＯ２膜，ＳｉＮ膜等）の堆積した段階のもの或いはゲート電極に接続される配線形成後の段階のものに対しても適用することができる。
【００３２】
また、この発明は前記実施の形態に限定されるものではなく、この発明の範囲内で種々工程変更が可能である。また、上記フローは本発明の形態例を示すものであり、例えば［ＳＴ- １］〜［ＳＴ- ３］では徐々に注入エナルギーレベルを上げたが、注入開始時点からストレス電位を与えてもよい。また［ＳＴ−１０ａ］〜［ＳＴ−１０ｄ］のルーチン適用可否は適宜個別に判断されることは言うまでもない。
【００３３】
【発明の効果】
上述したように本発明によれば、評価の為のウェハ処理工程増加を回避した上で、ウェハ全面に対して耐圧不良を検出することができる非接触で簡易的なインプロセススクリーニングの手法を可能とするものであり、半導体装置の潜在的不良に対するスクリーニングを簡易的に実現するものである。また、後続の工程における製造装置・評価装置の工程能力の有効活用及び材料コストの削減が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る工程フローを示すフローチャートである。
【図２】本発明の第２の実施の形態に係る工程フローを示すフローチャートである。
【発明の属する技術分野】
本発明は半導体装置のスクリーニング方法及び酸化膜評価手法に係り、特にゲート酸化膜の不良検出に適用されるインプロセススクリーニング方法に好適な技術に関する。
【０００２】
【従来の技術】
従来より半導体装置の製品段階における故障発生のリスクを回避する為、ウェハプロセス終了後の半導体装置をウェハから切り出してパッケージに装着した後に、初期動作試験及びバーインによるストレス環境下での信頼性試験が行われて来た。この様に、製品出荷前に品質試験が行われ出荷すべき半導体装置が選定される。
【０００３】
しかし近年の高性能の半導体装置においては、益々多層化の傾向にある配線工程のコストやボンディングやパッケージのコスト、さらには上記信頼性試験に要するコストが、半導体装置全体の製造コストのなかで高い割合を持つようになってきている。従って、全製造工程の上流の段階において、既に不良となっているチップや既に不良チップが多く存在するウェハを後の工程に進める事は、製造ラインの装置の工程能力（処理能力）を無駄に使用する上に、チップの製造コストを上げる原因となる。以上の状況から、製造工程の上流の段階で不良若しくは潜在的な不良を有する半導体装置は、その段階で選別除去して不良の多いウェハは以降の工程に流さないこととしたり、不良チップに対してはボンディング、パッケージング、信頼性試験等の後工程を行わないことが好ましい。
【０００４】
上記に加え、上記パッケージ装着後に信頼性試験を行った場合、製品出荷時における不良品の除去は可能であるが、開発／量産ラインにおける不良解析の結果或いは開発製品における評価結果を設計やプロセスに早期にフィードバックできない。また近年の製品においては、設計の多様化（少量多品種）や短いライフサイクルの傾向及び製品ユーザーからの短納期の要求が高まってきており、試作・評価・量産の過程における工程省略によりＴＡＴ（Turn Around Time）を短くすることは極めて重要な課題となってきている。
【０００５】
以上のことから製造工程の過程で、故障メカニズムに即した試験により、潜在的な不良チップを選定し、以降の工程の評価若しくは処理を行わないインプロセススクリーニングという手法が開発されている。この手法によれば、製造工程の上流の段階で不良ウェハを選別できるので、量産／開発ラインにおいて装置の工程能力を有効活用できるばかりでなく、開発品に対する不良解析結果のフィードバックを早期に行うことが可能となる。
【０００６】
従来のスクリーニング方法は、例えばウェハ上にモニター専用の電極を設け、ウェハの代表値としてサンプリング評価する手法がある。
また例えば特開昭６４−７６３３公報にて開示された技術の様に、ウェハ上のＭＯＳトランジスタに対して絶縁膜を堆積させた後、ゲート電極部分を選択的に露出させ、露出部分に金属膜を堆積させてゲート電極と電気的に接続し、この金属層をパターニングして同時にテストされる一群のトランジスタのゲート電極部分のみを覆うようにした後、金属膜とウェハの間に電圧を印加してゲート酸化膜を流れる大きな電流を検出することで、不良箇所を特定するインプロセススクリーニングの手法がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記モニター専用の電極を設ける手法においては、専用電極の形成及び除去が必要であり、設計領域を有効に活用できない上に設計及びプロセス上の負荷が高い。また、ウェハ全面を評価することができない。
また特開昭６４−７６３３公報に示された技術においては、設計領域を有効に活用でき、しかもウェハ全面の評価が可能であるが、上述した膜の形成及び除去が必要である為工程が増加する。しかも、上記一群のＭＯＳトランジスタの内、ひとつの耐圧不良トランジスタに大きな電流が流れると、そのリークパスにより電流が集中する為、一群のＭＯＳトランジスタにおける他の不良箇所の特定ができないという欠点を有する。例えば上記一群のＭＯＳトランジスタとして１つのチップ単位を考えた場合、例えば冗長回路への置換が必要な不良箇所が複数存在しても、特開昭６４−７６３３公報に示された技術ではそのすべてに対応したアドレス線若しくはデータ線の置換情報を得ることができない。
【０００８】
この様に従来の技術においては、評価の為のウェハ処理工程増加を回避した上でウェハ全面に対する耐圧不良を検出することはできなかった。
本発明は、上記問題を解決する非接触で簡易的なインプロセススクリーニングの手法を提供するものである。
【０００９】
【課題を解決するための手段】
本願発明の一態様によれば、ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する電子注入工程と、前記電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する測定工程と、前記測定されたＭＯＳトランジスタの画像のコントラストを基準として耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し位置認識する位置認識工程とを含むことを特徴とする半導体装置のスクリーニング方法が提供される。
【００１０】
また、本願発明の他の一態様によれば、ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記ＭＯＳトランジスタに電子を注入する第１の電子注入工程と、前記第１の電子注入工程の後に、前記ウェハ面内の前記ＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第１の測定工程と、前記第１の測定工程の後に、前記ゲート電極が前記ゲート酸化膜に対してストレスとなる電位まで前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する第２の電子注入工程と、前記第２の電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第２の測定工程と、しかる後に同一のＭＯＳトランジスタにおける前記第１の測定工程と前記第２の測定工程において各々測定された画像のコントラスト同士を比較することで、耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し、位置認識を行うことを特徴とする半導体装置のスクリーニング方法が提供される。
【００１６】
【発明の実施の形態】
以下本発明の実施の形態を図面に基いて説明する。
（実施の形態１）
以下、本発明の実施の形態１について説明する。
【００１７】
図１に本発明に係る半導体装置のスクリーニング方法におけるフローチャートを示す。
まず、ウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対し、電子ビーム等により電子を注入し、ゲートの電位をストレス電位まで上昇させる［ＳＴ- １〜ＳＴ- ３］。ここでストレス電位とは、潜在的に耐圧不良を有するＭＯＳトランジスタのゲート酸化膜を破壊するレベルの電位である。
【００１８】
一方、注入開始［ＳＴ- １］と同時にゲート電極からの２次電子のエネルギー分光の測定を開始する。以降、この測定は［ＳＴ- ７］まで継続する。
次に、上記ＳＴ- ３において定常化された注入エネルギーレベルの状態で注入を継続し［ＳＴ- ４］、所望の積算量の注入がされた段階で注入エネルギーレベルを下降させ［ＳＴ- ５］、上記２次電子のエネルギー分光の測定フィードバックにより、ゲート電位がストレス電位以下となるレベルで下降を停止する［ＳＴ- ６］。ＳＴ- ２からＳＴ- ６に至る過程で、潜在的な耐圧不良のＭＯＳトランジスタのゲート酸化膜は破壊される。
【００１９】
次に、ＳＴ- ６における定常化された注入エネルギーレベルにおいて、エネルギー分光モニターによりウェハ上の複数のＭＯＳトランジスタにおける２次電子発光強度を測定し［ＳＴ- ７］、ウェハ面内の複数のＭＯＳトランジスタにおける発光強度を比較して、強度の異なるものを抽出してゲート耐圧不良を有するＭＯＳトランジスタとして選定する［ＳＴ- ８］。
【００２０】
次に、ＳＴ- ８の情報に基き選定された耐圧不良のＭＯＳトランジスタの情報に基き不良チップの選定を行い、マップ情報として位置を記憶する［ＳＴ- ９］。
不良チップ／グロス（１枚）が多く、後の工程を進める利点がないと判断した場合には、そのウェハを抜き取り後続の工程は適用しない［ＳＴ- １０ａ］。
【００２１】
また、後の工程において評価を省略するＭＯＳトランジスタ若しくはチップを選定する［ＳＴ- １０ｂ］。
また、後工程の装置に対し、処理を省略すべき不良チップの情報提供を行う［ＳＴ- １０ｃ］。
【００２２】
また、リダンダンシー工程の製造装置に対し、不良回路から冗長回路への置換情報として上記耐圧不良のＭＯＳトランジスタの位置情報等の情報伝達を行う［ＳＴ- １０ｄ］。
【００２３】
尚、上記注入エネルギーの各定常化レベルは、２次電子分光の測定によりフィードバックされたが、レシピによる設定も可能である。
また、上記ＳＴ- ８においてはウェハ面内のＭＯＳトランジスタをすべて同一の基準で比較したが、任意の２つ以上のコントラストであれば比較可能であるし、ある基準値若しくは基準画像をリファレンスとして比較を行うことも可能である。また、複数のウェハ間で、同一チップ内の同一アドレスのＭＯＳトランジスタにおける発光強度同士を比較してもよい。
【００２４】
以上、実施の形態１によれば、評価の為のウェハ処理工程増加を回避した上で、ウェハ全面に対して非接触かつ簡易的に、製造過程において潜在的及び既に存在する耐圧不良を製造過程において検出することができる。また、不良チップに対して無駄に行われる評価や工程コストを削減することができる。また、不良チップに対する露光，パッケージへのマウント等の処理を省略することもできるので、工程能力の有効活用及び材料コストの削減が可能である。また、不良ＭＯＳトランジスタの位置情報を基準として製造過程におけるリダンダンシースイッチの切断／接続を行うことで不良回路から冗長回路により置換することで、評価や不良解析の時間を短縮することも可能である。
【００２５】
（実施の形態２）
以下、本発明の実施の形態２について説明する。
図２は本発明に係る半導体装置のスクリーニング方法におけるフローチャートを示している。
【００２６】
本実施の形態においては、まずウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対し、ゲート電位がストレス電位以下となるレベルにて電荷加速器によりゲート電極へ電荷を注入する（ＳＴ- Ａ）。
【００２７】
次に、エネルギー分光モニターによりウェハ面内のＭＯＳトランジスタにおける電子発光強度を測定する（ＳＴ- Ｂ）。
次に、実施の形態１と同様に、潜在的な耐圧不良のゲート酸化膜を破壊し［ＳＴ- １〜ＳＴ- ６］、その後電子発光強度の測定を行う［ＳＴ- ７］。
【００２８】
しかる後に、上記ウェハ面内のＭＯＳトランジスタに対してストレス印加前後における電子発光強度の測定結果（ＳＴ- ＢとＳＴ- ７）を比較し、その前後差から上記潜在的な耐圧不良を有していた為に破壊されたＭＯＳトランジスタを選定する（ＳＴ- Ｃ）。
【００２９】
また、既に存在する不良耐圧に関しては、例えば本実施の形態のＳＴ−Ｂの段階において、実施の形態１に示したＳＴ−８における測定により測定することで、識別することができる。
【００３０】
以降は、ＳＴ９を施した後、実施の形態１と同様にＳＴ１０ａ，ＳＴ１０ｂ，ＳＴ１０ｃ，ＳＴ１０ｄを適用することにより、下流工程に対する情報提供及び設計／プロセスへのフィードバックを行う。
【００３１】
以上、実施の形態２においても、実施の形態１と同様の効果を奏することができる。
尚、上記実施の形態１及び実施の形態２においては、本発明をウェハ上に形成されたゲート電極形成直後のＭＯＳトランジスタに対して適用したが、ゲート電極形成後に層間絶縁膜（ＳｉＯ２膜，ＳｉＮ膜等）の堆積した段階のもの或いはゲート電極に接続される配線形成後の段階のものに対しても適用することができる。
【００３２】
また、この発明は前記実施の形態に限定されるものではなく、この発明の範囲内で種々工程変更が可能である。また、上記フローは本発明の形態例を示すものであり、例えば［ＳＴ- １］〜［ＳＴ- ３］では徐々に注入エナルギーレベルを上げたが、注入開始時点からストレス電位を与えてもよい。また［ＳＴ−１０ａ］〜［ＳＴ−１０ｄ］のルーチン適用可否は適宜個別に判断されることは言うまでもない。
【００３３】
【発明の効果】
上述したように本発明によれば、評価の為のウェハ処理工程増加を回避した上で、ウェハ全面に対して耐圧不良を検出することができる非接触で簡易的なインプロセススクリーニングの手法を可能とするものであり、半導体装置の潜在的不良に対するスクリーニングを簡易的に実現するものである。また、後続の工程における製造装置・評価装置の工程能力の有効活用及び材料コストの削減が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る工程フローを示すフローチャートである。
【図２】本発明の第２の実施の形態に係る工程フローを示すフローチャートである。
Claims (2)
- ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する電子注入工程と、
前記電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する測定工程と、
前記測定されたＭＯＳトランジスタの画像のコントラストを基準として耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し位置認識する位置認識工程とを含むことを特徴とする半導体装置のスクリーニング方法。 - ウェハ上にゲート酸化膜を有するゲート電極が形成されるＭＯＳトランジスタの製造過程において、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記ＭＯＳトランジスタに電子を注入する第１の電子注入工程と、
前記第１の電子注入工程の後に、前記ウェハ面内の前記ＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第１の測定工程と、
前記第１の測定工程の後に、前記ゲート電極が前記ゲート酸化膜に対してストレスとなる電位まで前記ＭＯＳトランジスタに電子を注入して前記ゲート電極の電位を上昇させ潜在的な耐圧不良を持つ酸化膜を破壊する第２の電子注入工程と、
前記第２の電子注入工程の後に、前記ゲート電極の電位が前記ゲート酸化膜に対しストレスとならない電位まで前記電子の注入エネルギーレベルを下げ、前記下げられた注入エネルギーレベルの状態で前記ウェハの面内のＭＯＳトランジスタから放出される２次電子像を平面画像として測定する第２の測定工程と、
しかる後に同一のＭＯＳトランジスタにおける前記第１の測定工程と前記第２の測定工程において各々測定された画像のコントラスト同士を比較することで、耐圧不良ゲート酸化膜を有するＭＯＳトランジスタを検出し、位置認識を行うことを特徴とする半導体装置のスクリーニング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01850598A JP3647635B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体装置のスクリーニング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01850598A JP3647635B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体装置のスクリーニング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219993A JPH11219993A (ja) | 1999-08-10 |
| JP3647635B2 true JP3647635B2 (ja) | 2005-05-18 |
Family
ID=11973492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01850598A Expired - Fee Related JP3647635B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体装置のスクリーニング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647635B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066118A (ja) * | 2001-08-29 | 2003-03-05 | Sanyo Electric Co Ltd | 半導体装置の故障解析方法 |
| US7248353B2 (en) | 2003-05-30 | 2007-07-24 | Ebara Corporation | Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples |
-
1998
- 1998-01-30 JP JP01850598A patent/JP3647635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11219993A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020574B2 (ja) | 半導体装置の製造方法 | |
| US7223616B2 (en) | Test structures in unused areas of semiconductor integrated circuits and methods for designing the same | |
| JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
| US6268717B1 (en) | Semiconductor test structure with intentional partial defects and method of use | |
| JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
| KR20070047846A (ko) | 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 | |
| JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
| JPH10242219A (ja) | バンプ検査方法 | |
| JP3647635B2 (ja) | 半導体装置のスクリーニング方法 | |
| US8501504B2 (en) | Method and system for non-destructive determination of dielectric breakdown voltage in a semiconductor wafer | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| US7111257B2 (en) | Using a partial metal level mask for early test results | |
| JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
| US7573256B2 (en) | Semiconductor wafer examination method and semiconductor chip manufacturing method | |
| US4661771A (en) | Method of screening resin-sealed semiconductor devices | |
| JPH0936189A (ja) | 半導体装置およびその検査方法 | |
| TW201925804A (zh) | 診斷半導體晶圓的方法 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| US10847429B1 (en) | Method of detecting photoresist scum, method of forming semiconductor package and photoresist scum detection apparatus | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JP2006222207A (ja) | 配線パターン及びその検査方法 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
| KR100301736B1 (ko) | 반도체 집적회로의 불량 해석 장치 및 그 방법 | |
| JPH11214277A (ja) | ウェハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |