JP3647397B2 - 光電変換装置 - Google Patents
光電変換装置 Download PDFInfo
- Publication number
- JP3647397B2 JP3647397B2 JP2001201060A JP2001201060A JP3647397B2 JP 3647397 B2 JP3647397 B2 JP 3647397B2 JP 2001201060 A JP2001201060 A JP 2001201060A JP 2001201060 A JP2001201060 A JP 2001201060A JP 3647397 B2 JP3647397 B2 JP 3647397B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- light shielding
- light
- conversion device
- shielding body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は光電変換装置に係わり、特にスキャナ、ビデオカメラ、デジタルスチルカメラ等に好適に用いられる光電変換装置に関するものである。
【0002】
【従来の技術】
一般に光電変換装置において、基板に対して斜め方向に入射した光が、直接又は多重反射して光電変換領域に達すると、誤動作、あるいは画像の劣化等の問題が発生する。例えば複数の単位画素を二次元上に並べて配置して成る光電変換装置においては、ある画素に入射した斜め光が直接又は多重反射によって隣接画素に漏れこむと、解像度の劣化等の問題を引き起こすことになる。したがって、隣接画素間に遮光領域、光吸収領域を設けて光の漏れ込みを防ぐことが求められる。
【0003】
又、撮像用の光電変換装置のように、多数の微細な単位画素を持つ光電変換装置を作る際には、単位画素の中において遮光領域が占める割合を低減することが求められる。それは遮光領域の面積が単位画素内において少ないほど単位画素内における光電変換領域の面積比率(以後開口率と呼ぶ)を大きく取ることができ、光に対する感度の低下を防ぐことができるからである。
【0004】
図11(A)は、特開平4−91472号公報に記載されている光電変換装置と同様な構成を示すものである。図11(A)において、20は半導体基板、21はn+型埋込み層、22はn-型エピタキシャル層、23はn+型素子分離領域、24は暗画素を出力する光電変換領域、25は光電変換領域に上部及び斜めから光が入射できないように形成された遮光体、26は絶縁層である。
【0005】
n+型埋込み層21及びn+型素子分離領域23で囲まれた光電変換領域24の上部と周囲を、遮光体25で囲むことで、上部及び斜めから入射する光を遮ることができるため、暗画素の光電変換領域24は外部の光の状況に影響されることなく、常に安定した暗出力を提供できる。
【0006】
図11(B)は、別の光電変換装置の模式的上面図である。図11(B)に示すように、41は光電変換領域となるフォトダイオードのアノード、42はカソード、43は斜め光の入射を防ぐ遮光体、50は単位画素を構成する不図示のトランジスタに接続されるコンタクトホールである。
【0007】
少なくとも光電変換領域41と、コンタクトホール50が形成される単位画素をさらに微細化するにあたり、微細化に伴って開口率を低減させないために、コンタクトホール50と遮光体43とが可能な限り近接して形成されることが求められる。しかしながら、画素の微細化のためにコンタクトホール50を、位相シフト法を利用したフォトリソグラフィーと異方性エッチングを用いて形成する場合には、遮光体43とコンタクトホール50とを近づけようとすると、遮光体43及びコンタクトホール50とを形成するための両マスクパターンの回折光同士が干渉を起こし所望のレジストパターンが得られない可能性がある。そのため、干渉しないように両者の間隔をあけるか、遮光体43とコンタクトホール50とを同一工程ではなく別工程で形成する必要があった。
【0008】
【発明が解決しようとする課題】
しかしながら、単位画素の微細化が求められるなか、遮光体43とコンタクトホール50との間隔を大きく形成することは開口率の低下をもたらす。
【0009】
本発明の目的は、光電変換領域に斜め光及び/又は多重反射光の入射により生じる解像度の劣化を低減しうる光電変換装置を提供することにある。
【0010】
本発明の別の目的は、遮光体とコンタクトホールとを近接して形成できる光電変換装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の光電変換装置は、基板と、前記基板表面に形成された少なくとも1つの単位画素を有する受光領域と、前記受光領域を含む前記基板上に形成された絶縁層と、前記絶縁層を前記基板に対して垂直方向に貫通する複数の遮光体からなる遮光体群が前記単位画素又は前記受光領域を囲むように形成されていることを特徴とする光電変換装置である。
また、本発明は、基板と、前記基板表面に形成された少なくとも1つの単位画素を有する受光領域と、前記受光領域を含む前記基板上に形成された絶縁層と、前記絶縁層内に複数の遮光体からなる遮光体群が形成され、前記遮光体群は前記単位画素又は前記受光領域を囲むように配されていることを特徴とする。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【0013】
(第1実施形態)
図1(A)は本発明の第1実施形態の光電変換装置の上面図である。また、図1(B)は図1(A)におけるA−A’線における断面図である。
【0014】
1は入射した光を電気信号に変換する光電変換領域、8は基板としてのP型半導体基板、4は光電変換領域1を含むP型半導体基板8上に形成された絶縁層、3はP型半導体基板8に垂直方向に絶縁層4内を貫通して形成された遮光体、2は光電変換領域1の周辺の絶縁層4内に互いに相似形である複数の遮光体3が設けられたことで形成された遮光体群、9は単位画素を示している。ここでは、受光領域は配列された複数の単位画素9(ここでは4つの単位画素)で構成される。単位画素9は光電変換領域1とコンタクトホール50とを含む領域である。
【0015】
本実施形態は、単位画素9が基板に対して2次元状に複数配置されて形成された光電変換装置の一部分である4画素を図示している。ただし、本実施形態は一つの単位画素を遮光体群2で囲う場合にも適用できる。また、本実施形態の単位画素9は、光電変換領域1の周辺に、MOSトランジスタ(図示していない)と、MOSトランジスタを動作させるための制御線(図示していない)等とを接続させるコンタクトホール50がある。
【0016】
本実施形態の遮光体3は、微細化プロセスの1つである、i線解像限界に近い最小寸法0.35μm以降のLSI製造プロセスを用いたごく微細なコンタクトホールやスルーホールを形成する方法、例えば、プレスジャーナル社平成7年9月8日発行の「’96最新半導体プロセス技術」p53〜p93記載のように、絶縁層をCMP(Chemical Mechanical Polishing)法によって平滑化し、次に、位相シフト法を利用したフォトリソグラフィーと異方性エッチングによって絶縁層4内に微細な孔を形成し、その後形成した孔に高融点金属等を充填する方法により形成できる。
【0017】
したがって本実施形態は、微細化プロセスによって形成された複数の遮光体3からなる遮光体群2によって、光電変換領域1に斜め光及び/又は多重反射光の入射を低減できる。
【0018】
又、本実施形態では、i線と位相シフト法を用いて形成されるコンタクトホール50と遮光体3との間隔を近接させ且つ同一工程で形成することができる。
【0019】
本実施形態では、遮光体群2は単位画素9を一つ一つ囲むようにされている。すなわち、単位画素9のそれぞれの境界に複数の遮光体が配置されている。したがって、隣接する単位画素9間での斜め光の伝播を低減でき、斜め光の影響による解像度の低下を防げる。さらに、複数の遮光体3からなる遮光体群2はi線解像限界に近い寸法で形成されているため、従来の遮光体よりも遮光体幅が小さい。その分、受光面積を大きくできるので、開口率を向上させることができる。
【0020】
又、本実施形態では単位画素9を囲むように複数の遮光体3が同間隔で、すなわち周期的に形成されているが、複数の遮光体3は周期的である必要はない。
【0021】
又、本実施形態は導電性の遮光体について記載しているが、例えば光を吸収する不透明な樹脂である顔料を含むような有機樹脂を用いて絶縁性の遮光体を用いてもよい。
【0022】
(第2実施形態)
図2(A)は、本発明の第2実施形態の光電変換装置の上面図である。図2(B)は、図2(A)のB−B’線における断面図である。また、既に前述した符号についての説明は省略する。本実施形態の遮光体3は、第1実施形態と同様な形成方法を用いて形成される。
【0023】
第1実施形態と異なる点は、本実施形態では単位画素9を囲むように遮光体列が2列形成されている(単位画素9間に2列の遮光体列が形成されている)点と、複数の遮光体3は周期的に配置され遮光体列が形成されている点である。さらに、内側の遮光体列の遮光体3間に外側の遮光体3が配置されるように、すなわち、内側と外側の遮光体列は1/2位相ずらして配置されている点である。第1実施形態のように遮光体群2の中に1列しか遮光体列が形成されていない場合、遮光体3と隣接する遮光体3との間を光が通ってしまうので、より遮光能力を高めるために位相を変えて複数の遮光体列を配置することが効果的である。
【0024】
以上、本実施形態の遮光体3は、斜め光を反射または吸収、あるいは両方の効果を有し、さらに、所定の間隔で周期的に形成された遮光体3からなる遮光体列を複数列位相を変えて配置することでより全体として斜め光に対する遮光効果をより向上させている。
【0025】
例えば、図3に複数の遮光体3からなる別の遮光体群2の配置例を示す。XY間においては遮光体3の位相を1/4位相分ずらして配置し、この配置の場合は、特定角度の光入射に対しては遮光能力が低いため、逆にYZ間においては遮光体3をずらす方向を逆転させて配置することによって、遮光能力を向上させている。以上のように、周期性の異なる複数の遮光体列を併設することは、とくに遮光効果向上の上で有効である。
【0026】
しかしながら、周期性の異なる遮光体列を併設すればするほど遮光能力は向上する反面、併設すればするほど光電変換装置において占める遮光領域の面積が増え光の感度が低減するので、実際の遮光領域の面積は遮光能力と開口率とのバランスを考慮した値となる。
【0027】
なお、本実施形態は一つの単位画素を遮光体群2で囲う場合にも適用できる。
【0028】
(第3実施形態)
図4は本発明の第3実施形態の光電変換装置の断面図である。6は光電変換領域1を含む基板上に形成された絶縁層4上にさらに形成された導電層としての第1の配線層、5は第1の配線層6上に形成された第2の絶縁層、7は第2の絶縁層5上に形成された導電層としての第2の配線層である。又、既に前述した符号についての説明は省略する。又、遮光体群2及び遮光体群2’は図示されていないが、紙面に垂直な方向に遮光体3及び遮光体3’が規則的に配置されて形成されている。又、複数の遮光体3からなる遮光体群2と第1の配線層6、複数の遮光体3’からなる遮光体群2’と第2の配線層7はそれぞれデュアルダマシン法により同一工程で形成されてもよい。
【0029】
本実施形態では、P型半導体基板8の表面に、光電変換領域1、1’が形成されている。このうち光電変換領域1’は、上方が第2の配線層7によって遮光されており、暗時の基準出力を出力する暗画素として使用される。一方、光電変換領域1は上方が開口しており、入射する光強度に応じた信号出力を出力する有効画素である。
【0030】
また、本実施形態の遮光体群2の形成方法は第1実施形態及び第2実施形態と同様である。
【0031】
本実施形態の特徴は、P型半導体基板8に積層された絶縁層4、又は、5のそれぞれ対して遮光体群2、又は、遮光体群2’が配置されていることである。本実施形態のように、多層の配線層からなる積層構造においては、異なる配線層間を多重反射して伝播する斜め光が存在するため、遮光体群をそれぞれの絶縁層中に配置することは効果的である。又、その際に異なる絶縁層中の遮光体群に含まれる個々の遮光体を垂直方向に重ねて配置することは、遮光体群のサイズを縮小する上で効果的である。例えば、本実施形態のように遮光体2及び2’を重ねて配置することで、遮光体群の幅を最小化できる。
【0032】
本実施形態では、遮光体群2、2’によって有効画素側から入射する斜め光は遮断されるとともに、暗画素である光電変換領域1’において発生していた斜め光による暗時基準出力の変動も避けられる。
【0033】
(第4実施形態)
図5は本発明の第4実施形態の光電変換装置の上面図である。10はP型半導体基板8の端面、30は光電変換領域1を含む単位画素9を複数基板に対して2次元上に配置して形成された受光領域である。本実施形態は、単位画素9を2次元上に複数配置して形成した画素エリアを有する光電変換装置のうちの4画素を図示している。又、既に前述した符号についての説明は省略する。
【0034】
本実施形態は、前述してきた実施形態1〜3とは異なり、単位画素9それぞれに対して遮光体群2が形成されるのではなく、基板に対して2次元上に配置された複数の単位画素9からなる受光領域30に対してその周囲を囲むように遮光体群2を形成させることが特徴である。
【0035】
又、本実施形態の複数の単位画素9は、図示していないが暗時の基準出力を出力する暗画素を含んでいてもよい。その配置方法としては、例えば、受光領域30の最外郭の単位画素9を全て暗画素とする方法がある。暗画素を有効画素の周辺に配置することによって、有効画素に入射される斜め光を本発明の遮光体群2と合わせて遮光する効果を有する。
【0036】
しかしながら、受光領域30の中に暗画素を多く配置すれば配置するほど、入射する光強度に応じた信号出力を出力する有効画素は減ることになるので、暗示の基準出力を出力する暗画素と有効画素とのバランスを考慮して、受光領域30の最外郭の単位画素9からなる四辺のうち一辺と、その一辺と垂直方向に交わる一辺に暗画素を配置する方法が有効的である。又、その際、一辺の全ての単位画素9を暗画素とする必要はなく、一辺の一部ないし、一辺に対して周期的に暗画素を配置してもよい。
【0037】
本実施形態における複数の遮光体3からなる遮光体群2の形成方法は、前述してきた実施形態における方法と同じである。又、本実施形態では、遮光体群2は3列の遮光体列によって形成され、それぞれが内側の遮光体列に対して1/4ずつ位相をずらして形成されている。
【0038】
本実施形態では、単位画素9それぞれの間には遮光体群2がないので、開口率を向上できるとともに、基板端面10近傍から入射した斜め光は、遮光体群2によって遮断され、受光領域30には到達しない。したがって、基板端面10近傍から入射した斜め光によるゴースト等の問題を解決することができる。
【0039】
また、遮光体群2としては、図3、4のような構成の遮光体3をも適用できる。
【0040】
(第5実施形態)
図6は本発明の第5の実施形態の光電変換装置の上面図である。又、図7は図6のA−O線における断面図であり、図8は図6のB−O線における断面図である。12は単位画素9中のMOSトランジスタの動作を制御するための制御信号線、13は単位画素9からの出力信号を外部に読み出すための出力信号線、14は導電層としての第1の配線層、15は導電層としての第2の配線層、19は第2の配線層15よりもさらに上層に形成された導電層としての第3の配線層、16はP型半導体基板8と第1の配線層14間を貫通する導電性の遮光体、17は第1の配線層14と第2の配線層15間を貫通する導電性の遮光体、18は第2の配線層15と第3の配線層19間を貫通する導電性の遮光体である。又、複数の遮光体16、17、18からなる遮光体列は、同じレベルの配線層に形成された遮光体列に対して位相を1/2位相ずらして形成されることで遮光効果を高めている。20は第2の配線層15の上層である第3の絶縁層である。また、本実施形態では、第3の配線層19は外部端子から単位画素9に含まれるMOSトランジスタを動作するのに適当な電源電位を供給しており、第1の配線層14と第2の配線層15は外部端子からP型半導体基板8に接地電圧を供給している。コンタクトホール50は、各画素を構成するリセット用MOSトランジスタ、増幅用MOSトランジスタ、或いは選択用MOSトランジスタのうち、少なくともいずれかのソース又はドレイン或いはゲートに接続される。
【0041】
又、本実施形態は、単位画素9を2次元上に複数配置して形成した画素エリアを有する光電変換装置のうちの4画素を図示している。
【0042】
又、本実施形態で図示されている制御信号線12及び出力信号線13の本数は適宜決まる数であり、本実施形態の数に限定されない。
【0043】
本実施形態の遮光体16、17及び18の形成方法は前述した実施形態1〜4の遮光体3と同じである。例えば、遮光体16はP型半導体基板8のすぐ上に形成された絶縁層4の上面側をCMP法によって平滑化後、位相シフト法を利用したフォトリソグラフィーと異方性エッチングを経て開口された微小な孔にタングステン等の高融点金属を充填することで形成される。すなわち、遮光体16は、P型半導体基板8と第1の配線層14とを電気的に接続するコンタクトホールとしての役目をも担っている。
【0044】
一方、遮光体17も同様に形成され、第1の配線層14と第2の配線層15とを電気的に接続するスルーホールとしての役目を担っている。
【0045】
同様に、遮光体18は、第2の配線層15と第3の配線層19とを電気的に接続するスルーホールとしての役目を担っている。
【0046】
したがって本実施形態では、遮光体16、17及び18が各層に形成されること斜め光を遮光するとともに、それぞれの遮光体がコンタクトホールもしくはスルーホールとしての役目を兼用している。
【0047】
又、本実施形態のように互いに異なる電位に保持される配線層を有する場合、図7、図8に示すようなレイアウトが必要となる。図8において第2の配線層15と第3の配線層19との間に遮光体18が形成されると、第3の配線層19とP型半導体基板8とがショートしてしまう。しかしながら、斜め光を遮光する目的に対しては、全ての配線層間に遮光体を設けることが望ましい。そこで図7に示すように、第2の配線層15を、第3の配線層19から電源電位を供給される配線層と、P型半導体基板8に接地電圧を供給している配線層とに分けて、それぞれ第3の配線層19と第2の配線層15の中で電源電位を供給される配線層との間に遮光体18が形成され、一方、第2の配線層15の中で外部端子から接地電位をP型半導体基板8に供給している配線層と第1の配線層14との間に遮光体17が形成されることで、異なる電位の配線層間を電気的に接続せずに斜め光を遮光することが実現される。
【0048】
しかしながら、一方で、このような配置方法では、遮光領域が大きくなる。そこで、実際は遮光領域の遮光能力と開口率とのバランスを考慮して、図8のように遮光体18を形成させない配置方法もある。
【0049】
又、本実施形態の光電変換装置においては、図6に示すように、制御信号線12及び出力信号線13が通過する領域には遮光体16、17、18を配置しない。つまりは、複数の遮光体16、17、18によって形成されたそれぞれの遮光体群は、第5実施形態のように受光領域30の周囲を完全に囲む構成だけではなく、断続的に配されてもよい。したがって、本発明で述べるところの受光領域を囲むとは、以上のように受光領域30を複数の遮光体群が囲んで形成されることをも含む。
【0050】
又、本実施形態では、異なる配線層間に形成された遮光体が上下の配線層間において、位相を1/2位相ずらして形成されているが、位相をずらさないで形成されてもよい。位相をずらさないで形成することにより、遮光領域の占める面積を低減することができる。
【0051】
本発明に用いられる単位画素としては、フォトダイオードやフォトトランジスタ単体或いは、これらにリセット用、増幅用或いは選択用のトランジスタを付加したものが用いられる。
【0052】
本発明に用いられる遮光体としては、光吸収性或いは光反射性の材料で構成され、導電性遮光体とする場合には、アルミニウム、タングステン、チタン、タンタル、銅、モリブデン、コバルト等の金属から選択される少なくとも1種を含む導電体が好ましく用いられる。絶縁性の遮光体としては、アクリル系樹脂、エポキシ系樹脂、アミド系樹脂、フェノール系樹脂、ポリスチレン系樹脂などの有機樹脂から選択される少なくとも一種を含む絶縁体が好ましく用いられる。
【0053】
遮光体が形成される絶縁層としては、ノンドープ或いはボロン、リン、フッ素等がドープされた酸化シリコン、窒化シリコン等の無機絶縁性材料、或いは、ポリアリールエーテル等の有機絶縁性材料から選択される少なくとも一種が好ましく用いられる。
【0054】
そして、遮光対の製造方法の一例について説明する。まず、塗布法やCVD法により形成された上記絶縁層に必要に応じてその表面をエッチングやCMPにより平坦化する。その上にフォトレジストを塗布し、i線、KrFエキシマレーザ、ArFエキシマレーザ、F2エキシマレーザ等の光源と位相シフトマスクとを用いたフォトリソグラフィーによって一辺0.4μm以下の四角形の開孔を形成するためのホトレジストパターンを形成し、このホトレジストパターンをエッチングマスクとして、CF4等のフッ素ガスを用いたリアクティブイオンエッチングにより絶縁層に異方性エッチングを施して、開孔を形成する。
【0055】
そして、CVD法やスパッタリング法により、必要に応じてTi、TiN、Ta、TaN、WN等のバリアメタルを形成し、更にAl、W、Cu等の金属をCVD法、スパッタリング法、メッキ法により形成する。そして、必要に応じて、形成された金属のうち不要な部分をエッチングやCMPにより除去すれば、絶縁層の開孔内に遮光体を埋込むことができる。
【0056】
本発明の光電変換装置の製造方法の一例について説明する。
【0057】
図9(A)に示すように、半導体基板8の表面に酸化シリコンからなる素子分離領域32、光電変換領域1、画素を構成するMOSトランジスタのソース・ドレイン拡散層31とゲート電極33とを形成する。
【0058】
図9(B)に示すように、半導体基板8の表面上に厚さ100nm〜5μm程度の絶縁層4を前述した方法で形成する。
【0059】
そして、前述した方法で、遮光体16が形成されるべき領域上とトランジスタのゲート電極、ソース・ドレイン上にコンタクトホール50及び遮光体形成用溝51となる開孔を同一工程で形成する。
【0060】
図9(C)に示すように、前述した方法で金属を開孔50内に堆積し、遮光体16と、トランジスタのゲート電極、ソース・ドレインに接続される導電体34を同一工程形成する。
【0061】
上述した方法によれば、図9(C)に示すように同一工程で形成された遮光体16とそれに最も隣接する導電体34との間隔35を、位相シフトマスクを用いたフォトリソグラフィーにより形成可能な最小寸法に、設計する事ができる。
【0062】
本発明に用いることができる位相シフトマスクとしては、例えばレベンソン型、ハーフトーン型などがある。
【0063】
次に、図10を参照しては本発明の光電変換装置をスチルカメラ等の撮像装置に適用した場合の一実施例について詳述する。
【0064】
図10において、101はレンズのプロテクトとメインスイッチを兼ねるバリア、102は被写体の光学像を固体撮像素子104に結像させるレンズ、103はレンズ102を通った光量を可変するための絞り、104はレンズ102で結像された被写体を画像信号として取り込むための本発明の光電変換装置の固体撮像素子、105は固体撮像素子104から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路、106は固体撮像素子104より出力される画像信号のアナログーディジタル変換を行うA/D変換器、107はA/D変換器106より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、108は固体撮像素子104及び撮像信号処理回路105及びA/D変換器106及び信号処理部107に各種タイミング信号を出力するタイミング発生部、109は各種演算と撮像装置全体を制御する全体制御・演算部、110は画像データを一時的に記憶する為のメモリ部、111は記録媒体に記録または読み出しを行うためのインターフェース部、112は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、113は外部コンピュータ等と通信する為のインターフェース部である。
【0065】
次に、前述の構成における撮影時の撮像装置の動作について説明する。バリア101がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換器106などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部109は絞り103を開放にし、固体撮像素子104から出力された信号はA/D変換器106で変換された後、信号処理部107に入力される。
【0066】
そのデータを基に露出の演算を全体制御・演算部109で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部109は絞りを制御する。
【0067】
次に、固体撮像素子104から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部109で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。
【0068】
露光が終了すると、固体撮像素子104から出力された画像信号はA/D変換器106でA/D変換され、信号処理部107を通り全体制御・演算部109によりメモリ部110に書き込まれる。
【0069】
その後、メモリ部110に蓄積されたデータは、全体制御・演算部109の制御により記録媒体制御I/F部111を通り半導体メモリ等の着脱可能な記録媒体112に記録される。また、外部I/F部113を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【0070】
【発明の効果】
以上説明したように、本発明によれば、チップサイズを増大させることなく、斜め光による光電変換装置の誤動作、画質の劣化等の問題が解決される。本発明の効果は、実施例に開示した遮光体の形成方法に限定されるものではないが、遮光体の形状に制限がある微細な遮光体形成方法を用いる場合、著しい効果をもつ。
【図面の簡単な説明】
【図1】(A)は本発明の第1実施形態の光電変換装置の上面図、(B)は図1(A)のA−A’線における断面図である。
【図2】(A)は本発明の第2実施形態の光電変換装置の上面図、(B)は図2(A)のB−B’線における断面図である。
【図3】遮光体群2の中における遮光体3の配置方法の変形例を示した図である。
【図4】本発明の第3実施形態の光電変換装置の断面図である。
【図5】本発明の第4実施形態の光電変換装置の上面図である。
【図6】本発明の第5実施形態の光電変換装置の上面図である。
【図7】図6のA−O線における断面図である。
【図8】図6のB−O線における断面図である。
【図9】本発明の光電変換装置の製造方法を示す工程図である。
【図10】本発明の光電変換装置を撮像装置に適用した場合の一実施例を示した図である。
【図11】(A)は従来技術の光電変換装置の断面図、(B)は従来技術の別の光電変換装置の模式的上面図である。
【符号の説明】
1 光電変換領域
2 遮光体群
3 遮光体
4 絶縁層
8 P型半導体基板
9 単位画素
30 受光領域
50 コンタクトホール
Claims (14)
- 基板と、
前記基板表面に形成された少なくとも1つの単位画素を有する受光領域と、
前記受光領域を含む前記基板上に形成された絶縁層と、
前記絶縁層内に複数の遮光体からなる遮光体群が形成され、前記遮光体群は前記単位画素又は前記受光領域を囲むように配されていることを特徴とする光電変換装置。 - 前記複数の遮光体は、前記絶縁層を前記基板に対して垂直方向に貫通していることを特徴とする請求項1に記載の光電変換装置。
- 前記遮光体群は、周期的に配置された前記複数の遮光体からなる遮光体列を有することを特徴とする請求項1に記載の光電変換装置。
- 前記複数の遮光体列は互いに異なる位相で並んでいることを特徴とする請求項3に記載の光電変換装置。
- 隣接する2つの単位画素間に前記複数の遮光体が配されていることを特徴とする請求項1に記載の光電変換装置。
- 前記遮光体は導電性を有することを特徴とする請求項1に記載の光電変換装置。
- 前記受光領域は、暗時の基準出力を出力する暗画素をすくなくとも1つ以上有することを特徴とする請求項1に記載の光電変換装置。
- 前記絶縁層が複数積層されており、各絶縁層間に配された導電層間及び/又は、前記導電層と前記基板との間に前記遮光体が設けられていることを特徴とする請求項1に記載の光電変換装置。
- 請求項1乃至請求項5のいずれか1項に記載の光電変換装置と、
前記光電変換装置に光を結像するレンズと、
前記光電変換装置からの信号を処理する信号処理部と、
前記光電変換装置、及び前記信号処理部を制御するタイミング発生部と、を有することを特徴とする撮像装置。 - 前記遮光体は、位相シフト法を利用して形成されることを特徴とする請求項2に記載の光電変換装置。
- 前記単位画素は、少なくとも1つのトランジスタを備えており、該トランジスタは、前記遮光体と同じ工程で形成された導電体に接続されていることを特徴とする請求項1に記載の光電変換装置。
- 前記遮光体と前記導電体は、位相シフト法を利用して形成されることを特徴とする請求項11に記載の光電変換装置。
- 基板と、
前記基板表面に形成された少なくとも1つの単位画素を有する受光領域と、
前記受光領域を含む前記基板上に形成された絶縁層と、
前記絶縁層内に複数の遮光体からなる遮光体群が形成され、
前記単位画素は、少なくとも1つのトランジスタを備えており、該トランジスタは、前記遮光体と同じ工程で形成された導電体に接続され、
前記遮光体群は、前記トランジスタに接続される制御信号線又は出力信号線の少なくとも1つを避けて断続的に配されていることを特徴とする光電変換装置。 - 前記複数の遮光体は、前記絶縁層を前記基板に対して垂直方向に貫通していることを特徴とする請求項13に記載の光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201060A JP3647397B2 (ja) | 2000-07-03 | 2001-07-02 | 光電変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-201064 | 2000-07-03 | ||
| JP2000201064 | 2000-07-03 | ||
| JP2001201060A JP3647397B2 (ja) | 2000-07-03 | 2001-07-02 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100798A JP2002100798A (ja) | 2002-04-05 |
| JP3647397B2 true JP3647397B2 (ja) | 2005-05-11 |
Family
ID=26595262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201060A Expired - Fee Related JP3647397B2 (ja) | 2000-07-03 | 2001-07-02 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355542B2 (en) | 2019-08-29 | 2022-06-07 | Kabushiki Kaisha Toshiba | Linear type solid-state imaging device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4182393B2 (ja) * | 2002-04-10 | 2008-11-19 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| KR100884203B1 (ko) * | 2002-04-26 | 2009-02-18 | 매그나칩 반도체 유한회사 | 광차단층을 구비한 이미지센서 |
| JP4117672B2 (ja) | 2002-05-01 | 2008-07-16 | ソニー株式会社 | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 |
| JP4147861B2 (ja) * | 2002-08-06 | 2008-09-10 | ソニー株式会社 | 固体撮像素子の製造方法 |
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| JP5040088B2 (ja) * | 2005-09-12 | 2012-10-03 | セイコーエプソン株式会社 | 固体撮像素子 |
| US20070205354A1 (en) * | 2006-03-06 | 2007-09-06 | Micron Technology, Inc. | Image sensor light shield |
| JP2008108917A (ja) | 2006-10-25 | 2008-05-08 | Sony Corp | 固体撮像装置及び電子機器 |
| JP4990859B2 (ja) * | 2007-09-07 | 2012-08-01 | ドンブ ハイテック カンパニー リミテッド | イメージセンサ及びその製造方法 |
| JP5513872B2 (ja) * | 2009-12-18 | 2014-06-04 | 株式会社東芝 | 固体撮像装置 |
| KR101406627B1 (ko) | 2013-07-30 | 2014-06-12 | 경희대학교 산학협력단 | 위상 변이 마스크를 이용하는 광전소자 |
| JP6344555B2 (ja) * | 2014-05-28 | 2018-06-20 | パナソニックIpマネジメント株式会社 | 固体撮像装置 |
| JP6079804B2 (ja) * | 2015-03-23 | 2017-02-15 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| JP6821994B2 (ja) * | 2015-11-13 | 2021-01-27 | 大日本印刷株式会社 | イメージセンサモジュール |
| KR102810495B1 (ko) * | 2019-10-30 | 2025-05-22 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자, 거리 측정 모듈, 및, 전자 기기 |
-
2001
- 2001-07-02 JP JP2001201060A patent/JP3647397B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355542B2 (en) | 2019-08-29 | 2022-06-07 | Kabushiki Kaisha Toshiba | Linear type solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002100798A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647397B2 (ja) | 光電変換装置 | |
| US7205623B2 (en) | Image sensor and method of manufacturing same | |
| JP5476745B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP4944399B2 (ja) | 固体撮像装置 | |
| JP5521312B2 (ja) | 固体撮像装置及びその製造方法、並びに電子機器 | |
| US8084287B2 (en) | Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system | |
| US20020024001A1 (en) | Photoelectric conversion device | |
| JP4980330B2 (ja) | イメージセンサ及びその製造方法 | |
| JP2011204797A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| WO2019130820A1 (ja) | 撮像素子および撮像装置 | |
| CN117063296A (zh) | 光检测装置和电子设备 | |
| JP7026336B2 (ja) | 撮像装置、および、カメラシステム | |
| JP2009283482A (ja) | 固体撮像装置 | |
| JP5563257B2 (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| JP6711597B2 (ja) | 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム | |
| TWI294179B (ja) | ||
| JP2016219792A (ja) | 固体撮像装置、固体撮像装置の製造方法、および撮像システム | |
| TWI525801B (zh) | 具有經摻雜之傳輸閘極的影像感測器 | |
| TWI813643B (zh) | 攝像元件及攝像裝置 | |
| JP5224685B2 (ja) | 光電変換装置、その製造方法、撮像モジュール及び撮像システム | |
| US7135362B2 (en) | Isolation layer for CMOS image sensor and fabrication method thereof | |
| JP2007165650A (ja) | 固体撮像装置 | |
| US20210265411A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5700945B2 (ja) | 光電変換装置及びその製造方法 | |
| JP2010267748A (ja) | 撮像装置、撮像システム、及び撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |