WO2019130820A1 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
WO2019130820A1
WO2019130820A1 PCT/JP2018/040877 JP2018040877W WO2019130820A1 WO 2019130820 A1 WO2019130820 A1 WO 2019130820A1 JP 2018040877 W JP2018040877 W JP 2018040877W WO 2019130820 A1 WO2019130820 A1 WO 2019130820A1
Authority
WO
WIPO (PCT)
Prior art keywords
incident light
photoelectric conversion
unit
pixel
incident
Prior art date
Application number
PCT/JP2018/040877
Other languages
English (en)
French (fr)
Inventor
納土晋一郎
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/955,577 priority Critical patent/US11557619B2/en
Priority to KR1020207015210A priority patent/KR102651181B1/ko
Priority to CN201880081221.2A priority patent/CN111512443A/zh
Publication of WO2019130820A1 publication Critical patent/WO2019130820A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Definitions

  • the present technology relates to an imaging device and an imaging device. More specifically, the present invention relates to a back-illuminated imaging device and an imaging device in which a wiring layer is formed on a surface of a semiconductor substrate different from the surface on which light is incident.
  • an imaging device in which pixels that photoelectrically convert incident light to generate an image signal are two-dimensionally arranged, the surface to which incident light of a semiconductor substrate on which a photoelectric conversion unit that performs photoelectric conversion is formed is different
  • An imaging element in which a wiring layer is formed on the surface is used.
  • Such an imaging device is referred to as a back-illuminated imaging device. Since incident light reaches the photoelectric conversion portion without being restricted by the wiring layer, the aperture ratio of the pixel can be improved.
  • the charge generated by the above-described photoelectric conversion unit is transferred to and held in the floating diffusion formed in the diffusion layer of the semiconductor substrate. An image signal of a voltage corresponding to the held charge amount is generated, read from the pixel, and output.
  • the wiring layer or the like disposed on the front side faces the semiconductor substrate.
  • This reflected light can be optical noise.
  • a signal based on the reflected light is superimposed on the image signal of the adjacent pixel, causing crosstalk.
  • line exposure sequential readout is adopted.
  • This is a method in which exposure and transfer of image signals are performed by shifting the time for each row, and while the readout from the pixels of the image signal in row units is continuously performed, the start and end of exposure are shifted for each row It is a method to perform sequentially.
  • the pixel configuration can be simplified, there is a time difference between the start and end of the exposure for each row, which causes a phenomenon called focal plane distortion in which an object moving at high speed is deformed.
  • a phenomenon called a flash band that causes a difference in luminance depending on the location of the screen also occurs.
  • the rolling shutter type imaging device the image quality after imaging is degraded.
  • a global shutter has been proposed as a driving method for solving such a rolling shutter type problem.
  • a charge holding unit is disposed between the above-described photoelectric conversion unit and the floating diffusion, and exposure is simultaneously performed on all pixels, and then charges generated by photoelectric conversion are collectively transferred to the charge holding unit. , To hold. Thereafter, transfer of charges from the charge storage unit to the floating diffusion, generation of an image signal, and readout of an image signal from a pixel are sequentially performed row by row.
  • exposure can be performed simultaneously for all pixels, so that occurrence of focal plane distortion and the like can be prevented.
  • a transistor that transfers the charge generated by photoelectric conversion is disposed.
  • an opening is formed in the region, and a channel region of a transistor for transferring charge is disposed.
  • the present technology has been made in view of the above-described problems, and reduces the incidence of incident light transmitted through a photoelectric conversion unit in a pixel on a charge holding unit, an adjacent pixel, etc., and prevents deterioration in image quality. It is an object.
  • the present technology has been made to solve the above-mentioned problems, and the first side surface of the present technology is formed on a semiconductor substrate, and a photoelectric conversion unit that performs photoelectric conversion based on incident light;
  • the pixel circuit includes a pixel circuit for generating an image signal according to the charge, and the pixel circuit is disposed on a surface different from the surface of the semiconductor substrate on which the incident light is incident, and is applied to the image signal or the pixel circuit.
  • the incident light attenuation unit is disposed between the semiconductor substrate and the wiring layer and has a lid having an opening through which light transmitted through the photoelectric conversion unit is incident, and the opening And a wall surrounding the This brings about the effect
  • the incident light attenuating unit may include the wall formed simultaneously with the wiring layer. This brings about the effect that the wall of the incident light attenuating part is formed simultaneously with the wiring layer.
  • the incident light attenuation portion may further include a bottom portion adjacent to the wall portion and disposed to face the lid portion. This brings about the effect
  • the incident light attenuation portion may include the bottom portion formed simultaneously with the wiring layer. This brings about the effect that the bottom of the incident light attenuating part is formed simultaneously with the wiring layer.
  • the opening may be disposed at a position shifted according to the incident angle of the incident light. This brings about the effect that the position of the opening of the incident light attenuating part is adjusted according to the incident angle of the incident light to the pixel.
  • the pixel circuit may include a charge holding unit that holds the generated charge, and an image signal generation unit that generates an image signal based on the held charge. . This brings about the effect that the image signal according to the electric charge held by the charge holding portion is generated.
  • the first side surface may further include a light shielding wall which is disposed between the photoelectric conversion unit and the charge holding unit to shield the incident light. This brings about the effect that the space between the photoelectric conversion portion and the charge holding portion is shielded.
  • the first side surface may further include a shielding film disposed in the vicinity of the charge holding portion on the surface of the semiconductor substrate on which the incident light is incident to shield the incident light. This brings about the effect that the charge holding portion is shielded from the incident light.
  • a photoelectric conversion unit which is formed on a semiconductor substrate and performs photoelectric conversion based on incident light, and a pixel circuit which generates an image signal according to charges generated by the photoelectric conversion.
  • a wiring layer disposed on a surface of the semiconductor substrate different from the surface on which the incident light is incident to transmit either the image signal or the signal applied to the pixel circuit; and the photoelectric conversion unit And a processing circuit configured to process the transmitted image signal.
  • the present technology it is possible to reduce the incidence of the incident light transmitted through the photoelectric conversion unit in the pixel on the charge holding unit, the adjacent pixel, and the like, and to achieve an excellent effect of preventing the deterioration of the image quality.
  • FIG. 1 is a diagram showing a configuration example of an imaging device according to an embodiment of the present technology.
  • the imaging device 1 of FIG. 1 includes a pixel array unit 10, a vertical drive unit 20, a column signal processing unit 30, and a control unit 40.
  • the pixel array unit 10 is configured by arranging the pixels 100 in a two-dimensional grid.
  • the pixel 100 generates an image signal according to the irradiated light.
  • the pixel 100 includes a photoelectric conversion unit that generates an electric charge according to the irradiated light.
  • the pixel 100 further includes a pixel circuit.
  • the pixel circuit generates an image signal based on the charge generated by the photoelectric conversion unit. The generation of the image signal is controlled by a control signal generated by the vertical drive unit 20 described later.
  • signal lines 11 and 12 are arranged in an XY matrix.
  • the signal line 11 is a signal line for transmitting a control signal of the pixel circuit in the pixel 100, is disposed for each row of the pixel array unit 10, and is commonly wired to the pixels 100 disposed in each row.
  • the signal line 12 is a signal line for transmitting an image signal generated by the pixel circuit of the pixel 100, arranged for each column of the pixel array unit 10, and commonly wired to the pixels 100 arranged in each column. Ru.
  • the photoelectric conversion unit and the pixel circuit are formed on a semiconductor substrate.
  • the vertical drive unit 20 generates a control signal of the pixel circuit of the pixel 100.
  • the vertical drive unit 20 transmits the generated control signal to the pixel 100 via the signal line 11 in FIG.
  • the column signal processing unit 30 processes the image signal generated by the pixel 100.
  • the column signal processing unit 30 processes the image signal transmitted from the pixel 100 via the signal line 12 in FIG.
  • the processing in the column signal processing unit 30 corresponds to, for example, analog-to-digital conversion which converts an analog image signal generated in the pixel 100 into a digital image signal.
  • the image signal processed by the column signal processing unit 30 is output as an image signal of the imaging device 1.
  • the control unit 40 controls the entire imaging device 1.
  • the control unit 40 controls the imaging device 1 by generating and outputting control signals for controlling the vertical driving unit 20 and the column signal processing unit 30. Control signals generated by the control unit 40 are transmitted to the vertical drive unit 20 and the column signal processing unit 30 through signal lines 41 and 42, respectively.
  • the column signal processing unit 30 is an example of the processing circuit described in the claims.
  • the imaging device 1 is an example of an imaging device described in the claims.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of a pixel according to the first embodiment of the present technology.
  • the figure is a circuit diagram showing the configuration of the pixel 100.
  • the pixel 100 in the figure includes a photoelectric conversion unit 101, a first charge holding unit 102, a second charge holding unit 103, and MOS transistors 105 to 109.
  • signal lines TR1, TR2, RST, SEL, and OUT are wired to the pixel 100.
  • the signal lines TR 1, TR 2, RST and SEL are signal lines for transmitting control signals of the pixel 100. These signal lines are connected to the gate of the MOS transistor.
  • the MOS transistor When a voltage equal to or higher than the threshold between the gate and the source is applied to the MOS transistor through these signal lines, the MOS transistor can be made conductive.
  • the signal lines TR 1, TR 2, RST and SEL constitute a signal line 11.
  • the signal line OUT constitutes a signal line 12 and transmits the image signal generated by the pixel 100.
  • a power supply line Vdd is wired to the pixel 100, and power is supplied.
  • the anode of the photoelectric conversion unit 101 is grounded, and the cathode is connected to the source of the MOS transistor 105.
  • the drain of the MOS transistor 105 is connected to the source of the MOS transistor 106 and one end of the first charge holding portion 102. The other end of the first charge holding unit 102 is grounded.
  • the gate of the MOS transistor 105 is connected to the signal line TR1, and the gate of the MOS transistor 106 is connected to the signal line TR2.
  • the drain of the MOS transistor 106 is connected to the source of the MOS transistor 107, the gate of the MOS transistor 108, and one end of the second charge holding portion 103.
  • the other end of the second charge holding unit 103 is grounded.
  • the gate of MOS transistor 107 is connected to signal line RST.
  • MOS transistors 107 and 108 are commonly connected to power supply line Vdd, and the source of MOS transistor 108 is connected to the drain of MOS transistor 109.
  • the source of the MOS transistor 109 is connected to the signal line OUT, and the gate is connected to the signal line SEL.
  • the photoelectric conversion unit 101 generates and holds an electric charge according to the light irradiated as described above.
  • a photodiode can be used for the photoelectric conversion unit 101.
  • the MOS transistor 105 is a transistor for transferring the charge generated by the photoelectric conversion of the photoelectric conversion unit 101 to the first charge holding unit 102. Transfer of charge in the MOS transistor 105 is controlled by a signal transmitted by the signal line TR1.
  • the first charge holding unit 102 is a capacitor for holding the charge transferred by the MOS transistor 105.
  • the MOS transistor 106 is a transistor that transfers the charge held in the first charge holding unit 102 to the second charge holding unit 103. Transfer of charge in the MOS transistor 106 is controlled by a signal transmitted by the signal line TR2.
  • a floating diffusion formed in the diffusion layer of the semiconductor substrate can be used for the second charge holding portion 103.
  • the MOS transistor 108 is a transistor that generates a signal based on the charge held in the second charge holding unit 103.
  • the MOS transistor 109 is a transistor that outputs the signal generated by the MOS transistor 108 to the signal line OUT as an image signal.
  • the MOS transistor 108 is controlled by a signal transmitted by the signal line SEL.
  • the MOS transistors 108 and 109 constitute an image signal generation unit 110.
  • the MOS transistor 107 is a transistor that resets the second charge holding unit 103 by discharging the charge held in the second charge holding unit 103 to the power supply line Vdd.
  • the reset by the MOS transistor 107 is controlled by a signal transmitted by the signal line RST.
  • the photoelectric conversion unit 101 and the first charge holding unit 102 can be simultaneously reset.
  • the first charge holding unit 102, the second charge holding unit 103, and the MOS transistors 105 to 109 form a pixel circuit 120.
  • the first charge holding unit 102 and the second charge holding unit 103 are an example of the charge holding unit described in the claims.
  • the generation of the image signal in the pixel 100 in the figure can be performed as follows. First, the MOS transistors 105 to 107 are made conductive to reset the photoelectric conversion unit 101. Next, after a predetermined time has elapsed, the MOS transistors 106 and 107 are turned on to reset the first charge holding unit 102. After the end of the reset, the MOS transistor 105 is rendered conductive. Thus, the charge generated in the photoelectric conversion unit 101 is transferred to the first charge holding unit 102 and held. The operations from the reset of the photoelectric conversion unit 101 to the transfer of charge by the MOS transistor 105 are performed simultaneously in all the pixels 100 arranged in the pixel array unit 10. Thereby, a global shutter is realized. A period from the reset of the photoelectric conversion unit 101 to the transfer of charge by the MOS transistor 105 corresponds to an exposure period.
  • the MOS transistor 107 is turned on to reset the second charge holding unit 103.
  • the MOS transistor 106 is made conductive to transfer the charge held in the first charge holding portion 102 to the second charge holding portion 103 and hold it.
  • the MOS transistor 108 generates an image signal according to the charge held in the second charge holding unit 103.
  • the image signal generated by the MOS transistor 108 is output to the signal line OUT.
  • the operation from the reset of the second charge holding unit 103 to the output of the image signal is sequentially performed for each of the pixels 100 arranged in the row of the pixel array unit 10. By outputting the image signals of the pixels 100 in all the rows of the pixel array unit 10, it is possible to generate a frame which is an image signal of one screen.
  • the first charge holding unit 102 is used to temporarily hold the charge generated by the photoelectric conversion unit 101 when performing imaging using the global shutter method. Further, the second charge holding unit 103 is reset immediately before the image signal is generated by the MOS transistors 108 and 109 and output from the pixel 100, and the charge from the first charge holding unit 102 to the second charge holding unit 103 is generated. Can be reduced by the current (dark current) flowing into the second charge holding portion 103.
  • FIG. 3 is a diagram illustrating a configuration example of a pixel according to the first embodiment of the present technology.
  • the figure is a cross-sectional view showing a configuration example of the pixel 100.
  • the pixel 100 includes a support substrate 180, a wiring region including the insulating layer 130 and the wiring layer 131, a semiconductor substrate 140, an insulating film 152, a color filter 153, and an on-chip lens 154.
  • the imaging device 1 in the same figure corresponds to a backside illumination type imaging device in which incident light is irradiated from the back surface side of the semiconductor substrate 140 (a surface different from the surface on which the wiring region is formed).
  • the semiconductor substrate 140 is a semiconductor substrate on which the photoelectric conversion portion of the pixel 100 described in FIG. 1 and the semiconductor portion of the pixel circuit are formed.
  • semiconductor portions of the vertical driving unit 20, the column signal processing unit 30, and the control unit 40 are further formed on the semiconductor substrate 140.
  • a p-type well region is formed in the semiconductor substrate 140, and a photoelectric conversion portion or the like of the pixel 100 is formed in the well region.
  • the semiconductor substrate 140 constitutes a well region.
  • the figure shows the photoelectric conversion unit 101, the first charge holding unit 102, and the MOS transistor 105.
  • the photoelectric conversion unit 101 includes an n-type semiconductor region 141 and a surrounding p-type well region. Photoelectric conversion is performed by the pn junction at the interface between the n-type semiconductor region 141 and the p-type well region. Electrons among the charges generated by the photoelectric conversion are held in the n-type semiconductor region 141. The held electrons are transferred to the first charge holding portion 102 by the MOS transistor 105 described in FIG. A p-type semiconductor region 143 is disposed on the surface of the n-type semiconductor region 141. The p-type semiconductor region is a region for pinning the surface order of the semiconductor substrate 140. The second charge holding portion 102 is formed of an n-type semiconductor region 142.
  • a p-type semiconductor region 144 for pinning is also formed on the surface of the n-type semiconductor region 142.
  • the MOS transistor 105 is a MOS transistor having the n-type semiconductor regions 141 and 142 as source and drain regions, and the p-type well region between the n-type semiconductor regions 141 and 142 as a channel region. Further, in the MOS transistor 105, the gate 145 is disposed via the insulating film.
  • a separation region 151 is disposed between the photoelectric conversion unit 101 and the first charge holding unit 102. Specifically, isolation region 151 is formed in semiconductor substrate 140 between n-type semiconductor regions 141 and 142. The separation region is made of, for example, an insulator, and prevents movement of charge between the photoelectric conversion portion 101 and the charge holding portion 102. Note that the separation region 151 can also be disposed between the pixels 100.
  • a light shielding wall 163 can be disposed in the separation region 151 around the photoelectric conversion unit 101.
  • the light shielding wall 163 prevents incident light of the pixel 100 and stray light described later from being incident on the first charge holding portion 102.
  • the light blocking wall 163 further prevents stray light from entering the adjacent pixel 100.
  • the light shielding wall 163 can be made of, for example, a metal such as tungsten (W), aluminum (Al) and copper (Cu).
  • the wiring area is an area where the wiring layer 131 and the insulating layer 130 are formed.
  • the wiring layer 131 is a wiring for transmitting an image signal generated in the pixel 100 and a control signal for controlling the pixel circuit.
  • the wiring layer 131 can be made of a metal such as copper (Cu).
  • the insulating layer 130 insulates the wiring layer 131.
  • the insulating layer 130 can be made of, for example, an oxide such as silicon oxide (SiO 2 ).
  • the wiring layer 131 can be configured in multiple layers. This figure shows an example of a three-layered wiring layer.
  • the wiring layers 131 arranged in different layers can be connected by via plugs 133.
  • the elements formed on the semiconductor substrate 140 and the wiring layer 131 can be connected by a contact plug.
  • the gate 145 of the MOS transistor 105 is connected to the wiring layer 131 by the contact plug 132.
  • the wiring layer 131, the contact plug 132, and the via plug 133 are examples of the wiring layer described in the claims.
  • the on-chip lens 154 is a lens for collecting light from a subject.
  • the color filter 153 is an optical filter that transmits light of a predetermined wavelength among the light collected by the on-chip lens 154.
  • a color filter 153 that transmits any of red light, green light and blue light can be used.
  • the insulating film 152 is a film that insulates the semiconductor substrate 140.
  • As the insulating film 152 a film of an oxide such as SiO 2 can be used.
  • the support substrate 180 is a substrate that supports the semiconductor substrate 140 and the like in the manufacturing process of the imaging device 1. A silicon wafer can be used as the support substrate 180.
  • a light shielding film 161 can be disposed on the insulating film 152.
  • the light shielding film 161 is a film that prevents the light from entering the area other than the photoelectric conversion unit 101 in the pixel 100.
  • the light shielding film 161 can be made of, for example, W, Al and Cu. Note that an opening 162 is formed in a region of the light shielding film 161 adjacent to the photoelectric conversion unit 101, and incident light to the photoelectric conversion unit 101 can be transmitted.
  • stray light is an optical noise.
  • photoelectric conversion is caused by the stray light, and the generated charge is added to the charge held in the first charge holding portion 102. For this reason, an error occurs in the image signal generated by the pixel 100, resulting in noise.
  • the holding time of the charge in the first charge holding unit 102 becomes relatively long, so the influence of stray light becomes large, and the parasitic light sensitivity (PLS) deteriorates.
  • PLS parasitic light sensitivity
  • crosstalk occurs. This is a phenomenon in which an image signal is changed by the incidence of light other than light from an object such as stray light, which causes noise of the image signal.
  • an incident light attenuating portion 170 is disposed in the pixel 100 in FIG.
  • the incident light attenuation unit 170 attenuates the incident light transmitted through the photoelectric conversion unit 101, and includes a cover 171, a wall 173, and a bottom 174.
  • the lid 171, the wall 173, and the bottom 174 are all films that block light, and can be made of, for example, metal or the like. Specifically, the lid 171 etc.
  • the lid 171 and the like can be configured to have a film thickness corresponding to the light shielding ability of the material to be used. For example, when W is used for the lid portion 171 or the like, the film thickness can be 200 nm. At this time, a Ti film can be disposed as a base of W. In this case, a Ti film is used as an adhesion layer.
  • the lid 171 is disposed adjacent to the photoelectric conversion unit 101 and has an opening 172 through which light transmitted through the photoelectric conversion unit 101 is transmitted.
  • the wall portion 173 is disposed adjacent to the lid portion 171 and is disposed so as to surround the opening portion 172.
  • Bottom 174 is disposed adjacent to wall 173.
  • the incident light attenuation unit 170 is formed by the lid 171, the wall 173, and the bottom 174 in a closed region except for the opening 172.
  • An insulator is disposed in the closed area. In the figure, the insulating layer 130 is disposed in the region. The light that has entered the incident light attenuation unit 170 through the opening 172 is attenuated while the reflection by the lid 171, the wall 173, and the bottom 174 is repeated.
  • the light transmitted through the photoelectric conversion unit 101 is converted to thermal energy and attenuated by the incident light attenuation unit 170.
  • the thick arrows in the figure represent this situation.
  • generation of stray light can be prevented, and incident of stray light on the first charge holding portion 102 and the like can be prevented.
  • the lid 171 in the same drawing is disposed between the semiconductor substrate 140 and the wiring area via the insulating layer 130 to constitute the incident light attenuation part 170.
  • the lid 171 in the same figure can be disposed so as to cover the entire area of the pixel 100. This prevents stray light from entering the first charge holding portion 102 and the like.
  • the contact plug 132 described above is disposed in the opening 175 formed in the lid 171. By reducing the size of the opening 175, it is possible to improve the light shielding effect on the first charge holding portion 102.
  • the configuration of the incident light attenuation unit 170 is not limited to this example.
  • the bottom portion 174 can be omitted and a part of the wiring 131 can be used as the bottom portion.
  • FIG. 4 is a diagram illustrating a configuration example of a pixel according to the first embodiment of the present technology.
  • This figure is a plan view showing the configuration of the pixel 100 viewed from the back side, and the photoelectric conversion unit 101, the first charge holding unit 102, the second charge holding unit 103, and the MOS transistor 105 described in FIG. Through 109 are examples of arrangement.
  • FIG. 3 corresponds to a cross-sectional view taken along the line AA ′ in FIG.
  • a solid rectangle represents the opening 162 of the light shielding film 161
  • a dotted rectangle represents the opening 172 of the lid 171.
  • the two-dot chain line represents the position of the wall portion 173.
  • the hatched regions of the dashed rectangles represent the gates of the MOS transistors, and the other regions represent n-type semiconductor regions formed in the semiconductor substrate 140.
  • the photoelectric conversion unit 101 is disposed at the lower left of the pixel 100. Adjacent to the right side of photoelectric conversion body 101, the gate and drain regions of MOS transistor 105 are arranged in order.
  • the gate and drain regions of MOS transistor 106 are arranged in order adjacent to the drain region of MOS transistor 105.
  • the drain region of the MOS transistor 105 corresponds to the source region of the MOS transistor 106 and constitutes the first charge holding portion 102.
  • the gate and drain regions of MOS transistor 107 are arranged in order adjacent to the drain region of MOS transistor 106.
  • the drain region of the MOS transistor 106 corresponds to the source region of the MOS transistor 107 and constitutes the second charge holding portion 103.
  • the gate and source regions of MOS transistor 108 Adjacent to the drain region of MOS transistor 107, the gate and source regions of MOS transistor 108 are arranged in order.
  • the drain region of the MOS transistor 107 corresponds to the drain region of the MOS transistor 108.
  • the gate and source regions of the MOS transistor 109 are sequentially arranged adjacent to the source region of the MOS transistor 108.
  • the source region of the MOS transistor 108 corresponds to the drain region of the MOS transistor 109.
  • the light shielding wall 163 is disposed in the separation region 151 around the n-type semiconductor region 141 of the photoelectric conversion unit 101. That is, the n-type semiconductor region 141 is surrounded by the light shielding wall 163, and is closed by the light shielding film 161 and the lid 171, the wall 173, and the bottom 174. Further, the opening 172 of the lid 171 is formed in the vicinity of the central portion of the n-type semiconductor region 141 of the photoelectric conversion unit 101. At this time, by disposing the on-chip lens 154 at a position where incident light is collected at the center of the n-type semiconductor region 141, the incident light transmitted through the photoelectric conversion unit 101 is guided to the incident light attenuation unit 170.
  • the light transmitted through the photoelectric conversion unit 101 is contained in the incident light attenuating unit 170 having no exit other than the opening 172 and is attenuated.
  • the stray light can be prevented from entering the first charge holding portion 102 and the second charge holding portion 103.
  • the influence of stray light generated by the adjacent pixel 100 can also be removed.
  • the gates of the MOS transistors 105 to 109 in the same figure are connected to contact plugs formed in an opening (not shown) formed in the lid 171.
  • FIGS. 5 to 10 are diagrams showing a method of manufacturing an imaging device according to the first embodiment of the present technology.
  • n-type semiconductor regions 141 and 142 are formed in the semiconductor substrate 140 by ion implantation.
  • the insulating layer 301 is formed as a gate oxide film, and then the gate 145 is formed.
  • a sidewall-shaped insulating layer is formed on the gate 145, and p-type semiconductor regions 143 and 144 are formed by ion implantation. (A in FIG. 5).
  • the insulating layer 302 and the lid 171 are sequentially stacked. This can be performed by chemical vapor deposition (CVD) or sputtering.
  • CVD chemical vapor deposition
  • sputtering sputtering.
  • the opening 172 is formed in the lid 171 by, for example, dry etching (b in FIG. 5).
  • the insulating layer 303 is formed, and the trench 304 is formed by, for example, dry etching (c in FIG. 5).
  • the metal film 306 that constitutes the lid 171 is formed.
  • the metal film 306 is disposed also in the trench 304 of the insulating layer 303 (d in FIG. 6).
  • the metal film 306 is patterned to simultaneously form the bottom 174 and the wall 173 (e in FIG. 6).
  • the insulating layer 307 is formed, and the opening 308 reaching the gate 145 is formed (f in FIG. 6).
  • a metal film 309 to be a material of the contact plug 132 such as W is formed.
  • the metal film 309 is disposed in the opening 308 (g in FIG. 7).
  • the metal film 309 on the surface is removed by, for example, chemical mechanical polishing (CMP) to form a contact plug 132 (h in FIG. 7).
  • CMP chemical mechanical polishing
  • the insulating layer 310 is formed, and the opening 311 is formed at the position where the first wiring layer 131 is disposed (i in FIG. 7).
  • the metal layer 312 which constitutes the wiring layer 131 is formed.
  • the metal layer 312 can be formed by plating using Cu or the like (j in FIG. 8).
  • the metal layer 312 is ground by CMP to form the wiring layer 131 (k in FIG. 8).
  • the film formation of the insulating layer and the wiring layer is repeated to form a wiring region (l in FIG. 8).
  • the support substrate 180 is bonded to the surface of the insulating layer 130, the semiconductor substrate 140 is turned upside down, and the semiconductor substrate 140 is ground and thinned (m in FIG. 9).
  • a trench 313 is formed in the semiconductor substrate 140 (n in FIG. 9).
  • an insulating film is formed on the side surface and the bottom surface of the trench 313 to form the separation region 151, and the metal film 314 is formed and embedded in the separation region 151.
  • the insulating film 152 is formed on the surface of the semiconductor substrate 140 (o in FIG. 10).
  • the metal film 314 is etched to form an opening 162.
  • the light shielding film 161 and the light shielding wall 163 can be formed simultaneously.
  • the insulating film 152 is further formed (p in FIG. 10). Thereafter, by forming the color filter 153 and the on-chip lens 154, the imaging device 1 can be manufactured.
  • FIG. 11 is a diagram illustrating a configuration example of an incident light attenuation unit according to a first modified example of the first embodiment of the present technology.
  • a in the same figure is an example of lid 171 provided with opening 172 of rectangular shape.
  • the shape of the cross section of the wall portion 173 can also be rectangular.
  • B and c in the same figure represent the example of the opening part 172 of circular shape and elliptical shape, respectively.
  • d in the same figure represents the example of the opening part 172 of octagonal shape.
  • the above-described imaging device 1 uses the lid 171 and the like formed of the light shielding material, but a film for preventing reflection may be disposed.
  • FIG. 12 is a diagram illustrating a configuration example of an incident light attenuation unit according to a second modified example of the first embodiment of the present technology.
  • the incident light attenuating unit 170 in the same figure further includes antireflective films 176 and 177.
  • the antireflective film 176 is stacked on the lid 171, and the antireflective film 177 is stacked on the bottom 174.
  • the antireflective films 176 and 177 can be made of, for example, Ti or the like.
  • the antireflection film 176 or the like can be configured to have a thickness of, for example, 60 nm.
  • the imaging device 1 includes the incident light attenuating unit 170 including the lid 171 having the opening 172, the wall 173, and the bottom 174.
  • Incident light transmitted through the photoelectric conversion unit 101 can be attenuated.
  • the stray light can be prevented from entering the first charge holding portion 102 and the like, and noise of the image signal can be reduced.
  • the wiring layer 131 is formed after the incident light attenuation portion 170 is formed in the wiring region.
  • the imaging device 1 according to the second embodiment of the present technology differs from the first embodiment described above in that the wall portion and the bottom portion of the incident light attenuating portion are formed simultaneously with the wiring layer.
  • FIG. 13 and 14 are diagrams showing a method of manufacturing an imaging device according to the second embodiment of the present technology.
  • the contact plug 132 is formed in the insulating layer 130 (a in the same figure).
  • a trench 315 is formed in the insulating layer 130 (b in FIG. 13).
  • an opening 316 is formed in the region where the wiring layer 131 and the bottom 174 are to be disposed (c in FIG. 13).
  • a metal film 317 is formed, for example, by plating (d in FIG. 14).
  • the metal film 317 is ground by CMP, for example, to form the wiring layer 131, the wall portion 173, and the bottom portion 174.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the method for manufacturing the imaging device 1 can be simplified by simultaneously forming the wall portion 173 and the bottom portion 174 simultaneously with the wiring layer 131. it can.
  • the wiring layer 131 is formed after the incident light attenuation portion 170 is formed in the wiring region.
  • the imaging device 1 according to the third embodiment of the present technology is different from the first embodiment described above in that the wall portion of the incident light attenuating unit 170 is simultaneously formed with the wiring layer.
  • FIG. 15 and 16 are diagrams showing a method of manufacturing an imaging device according to the third embodiment of the present technology.
  • the insulating layer 130 is disposed after the lid 171 is formed (a in FIG. 15).
  • the opening 318 and the trench 319 are formed at positions where the contact plug 132 and the wall portion 173 are to be disposed (b in FIG. 15).
  • a metal film 320 is formed by CVD or the like (c in FIG. 15).
  • the metal film 320 is ground by CMP or the like to form the contact plug 132 and the wall portion 173 (d in FIG. 16).
  • the insulating layer 321 is formed, and the opening 322 is formed at the position where the wiring layer 131 and the bottom 174 are disposed (e in FIG. 16).
  • the wiring layer 131 and the bottom portion 174 are formed. This can be formed, for example, by depositing a metal film by plating or the like and grinding it by CMP or the like (f in FIG. 16).
  • the contact plug 132 and the wall portion 173 are simultaneously formed, and the wiring layer 131 and the bottom portion 174 are simultaneously formed.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the imaging device 1 according to the third embodiment of the present technology can simplify the manufacturing method of the imaging device 1 by forming the wall portion 173 simultaneously with the contact plug 132.
  • the imaging device 1 according to the first embodiment described above performs imaging in the global shutter format.
  • the imaging device 1 of the fourth embodiment of the present technology is different from the above-described first embodiment in that imaging in a rolling shutter format is performed.
  • FIG. 17 is a diagram illustrating an example of a circuit configuration of a pixel according to a fourth embodiment of the present technology. This figure is a circuit diagram showing the configuration of the pixel 100 as in FIG. The pixel 100 in the same figure differs from the pixel 100 described in FIG. 2 in that the MOS transistor 106 and the second charge holding portion 103 are omitted.
  • the drain of the MOS transistor 105 is connected to the source of the MOS transistor 107, the gate of the MOS transistor 108 and one end of the first charge holding portion 102.
  • the pixel circuit 120 is configured by the MOS transistors 105 and 107 to 109 and the first charge holding unit 102.
  • the circuit configuration of the pixel 100 other than this is the same as the circuit configuration of the pixel 100 described in FIG.
  • the imaging in the pixel 100 of the figure can be performed as follows. First, the MOS transistors 105 and 107 are made conductive to reset the photoelectric conversion unit 101. After the lapse of a predetermined exposure period, the MOS transistor 107 is turned on to reset the first charge holding portion 102. After the reset of the first charge holding unit 102, the MOS transistor 105 is turned on to transfer the charge generated by the photoelectric conversion unit 101 to the first charge holding unit 102. Thereafter, an image signal is generated by the MOS transistor 108 based on the charge transferred to and held by the first charge holding unit 102, and the image signal is output to the signal line OUT by the MOS transistor 109.
  • the exposure in the photoelectric conversion unit 101 and the output of the image signal after the exposure are sequentially performed by shifting the time for each pixel 100 arranged in the row of the pixel array unit 10 to generate an image signal (frame) for one screen. can do.
  • Such imaging is referred to as a rolling shutter type, and the configuration of the pixel 100 can be simplified by applying the imaging method.
  • this rolling shutter type imaging since the imaging time for each row is shifted, distortion occurs when imaging a moving subject.
  • Even in the rolling shutter type imaging device 1 when stray light enters the first charge holding unit 102 at the time of generation of an image signal, noise is generated in the image signal. Therefore, the incident light attenuating unit 170 is disposed to prevent stray light from entering the first charge holding unit 102.
  • FIG. 18 is a diagram illustrating a configuration example of a pixel according to a fourth embodiment of the present technology. This figure is a plan view showing the configuration of the pixel 100 as viewed from the back side, as in FIG. 4, and the photoelectric conversion unit 101, the first charge holding unit 102, and the MOS transistors 105 and 107 described in FIG. Through 109 are examples of arrangement.
  • the photoelectric conversion unit 101 is disposed on the left side of the pixel 100, and the gate and drain regions of the MOS transistor 105 are disposed in order adjacent to the lower right of the photoelectric conversion unit 101.
  • the gate and drain regions of MOS transistor 107 are arranged in order adjacent to the drain region of MOS transistor 105.
  • the drain region of the MOS transistor 105 corresponds to the source region of the MOS transistor 107 and constitutes the first charge holding portion 102.
  • Adjacent to the drain region of MOS transistor 107, the gate and source regions of MOS transistor 108 and the gate and source region of MOS transistor 109 are arranged in order.
  • the light shielding wall 163 and the light shielding film 161 are disposed around the n-type semiconductor region 141 of the photoelectric conversion unit 101. Further, in the wiring region adjacent to the n-type semiconductor region 141 of the photoelectric conversion unit 101, the incident light attenuation unit 170 configured of the lid 171, the wall 173, and the bottom 174 is disposed.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the imaging device 1 attenuates incident light transmitted through the photoelectric conversion unit 101 by the incident light attenuating unit 170 in an imaging device that performs imaging in a rolling shutter format. be able to. It is possible to prevent stray light from entering the charge holding portion 102 and the adjacent pixel 100, and to reduce the incidence of light transmitted through the photoelectric conversion portion 101 to the charge holding portion, the adjacent pixel, and the like.
  • the opening 172 of the lid 171 is disposed at the center of the photoelectric conversion unit 101.
  • the imaging device 1 according to the fifth embodiment of the present technology is different from the above-described first embodiment in that the position of the opening is adjusted.
  • FIG. 19 is a diagram illustrating an exemplary configuration of a pixel according to a fifth embodiment of the present technology. This figure is a cross-sectional view showing a configuration example of the pixel 100 as in FIG. The pixel 100 in the figure differs from the pixel 100 described in FIG. 3 in that the position of the opening 172 of the lid 171 is changed according to the position of the pixel 100 in the pixel array unit 10.
  • the pixel 100 on the left side and the pixel 100 on the right side of the figure represent the configuration of the pixel 100 arranged at the left end and the right end of the pixel array unit 10, respectively.
  • the on-chip lens 154 and the opening 162 of the light shielding film 161 are arranged from the right with respect to the photoelectric conversion unit 101;
  • the opening 172 of the portion 171 is disposed to the left.
  • the on-chip lens 154 and the opening 162 of the light shielding film 161 are disposed from the left with respect to the photoelectric conversion unit 101. 172 is placed to the right.
  • the on-chip lens 154 and the openings 162 and 172 are disposed substantially in the center of the photoelectric conversion unit 101.
  • the positions of the openings 172 and the like are adjusted by increasing the shift amounts of the on-chip lens 154 and the openings 162 and 172 as much as the pixels 100 arranged at the end of the pixel array unit 10.
  • a subject is imaged on the imaging element 1 by a lens disposed outside.
  • light from the subject is obliquely incident on the pixels 100 arranged at the end of the pixel array unit 10. Therefore, the position of the on-chip lens 154 or the like is adjusted to condense incident light on the central portion of the photoelectric conversion unit 101.
  • Such processing for adjusting the position of the on-chip lens 154 or the like is called pupil correction.
  • the position of the opening 172 is adjusted by shifting the position of the opening 172 of the lid 171 according to the incident angle. Accordingly, it is possible to guide the light transmitted through the photoelectric conversion unit 101 in the image pickup device that performs pupil correction to the incident light attenuation unit 170.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the imaging device 1 attenuates incident light transmitted through the photoelectric conversion unit 101 by the incident light attenuating unit 170 in the imaging device 1 performing pupil correction. it can. Stray light can be prevented from entering the charge storage portion, and noise of the image signal can be reduced.
  • the present technology can be applied to various products.
  • the present technology may be realized as an imaging element mounted in an imaging device such as a camera.
  • FIG. 20 is a block diagram illustrating a schematic configuration example of a camera that is an example of an imaging device to which the present technology can be applied.
  • the camera 1000 in this figure includes a lens 1001, an imaging element 1002, an imaging control unit 1003, a lens driving unit 1004, an image processing unit 1005, an operation input unit 1006, a frame memory 1007, and a display unit 1008. And a recording unit 1009.
  • a lens 1001 is a photographing lens of the camera 1000.
  • the lens 1001 condenses light from a subject and causes the light to be incident on an image sensor 1002 described later to form an image of the subject.
  • the imaging element 1002 is a semiconductor element that captures light from an object collected by the lens 1001.
  • the imaging element 1002 generates an analog image signal according to the irradiated light, converts it into a digital image signal, and outputs it.
  • the imaging control unit 1003 controls imaging in the imaging element 1002.
  • the imaging control unit 1003 controls the imaging element 1002 by generating a control signal and outputting the control signal to the imaging element 1002.
  • the imaging control unit 1003 can perform autofocus in the camera 1000 based on the image signal output from the imaging element 1002.
  • the autofocus is a system that detects the focal position of the lens 1001 and automatically adjusts it.
  • a method image plane phase difference autofocusing
  • a method detecting the image plane phase difference by the phase difference pixels arranged in the imaging element 1002 and detecting the focal position
  • a method (contrast autofocus) of detecting a position at which the contrast of the image is the highest as the focus position can also be applied.
  • the imaging control unit 1003 adjusts the position of the lens 1001 via the lens driving unit 1004 based on the detected focus position, and performs autofocus.
  • the imaging control unit 1003 can be configured, for example, by a DSP (Digital Signal Processor) on which firmware is installed.
  • DSP Digital Signal Processor
  • the lens driving unit 1004 drives the lens 1001 based on the control of the imaging control unit 1003.
  • the lens drive unit 1004 can drive the lens 1001 by changing the position of the lens 1001 using a built-in motor.
  • An image processing unit 1005 processes an image signal generated by the image sensor 1002. This processing includes, for example, demosaicing that generates an image signal of insufficient color among image signals corresponding to red, green and blue for each pixel, noise reduction that removes noise of the image signal, encoding of the image signal, etc. Applicable
  • the image processing unit 1005 can be configured, for example, by a microcomputer equipped with firmware.
  • the operation input unit 1006 receives an operation input from the user of the camera 1000.
  • a push button or a touch panel can be used as the operation input unit 1006.
  • the operation input received by the operation input unit 1006 is transmitted to the imaging control unit 1003 and the image processing unit 1005. Thereafter, a process according to the operation input, for example, a process of imaging a subject is activated.
  • the frame memory 1007 is a memory for storing a frame which is an image signal for one screen.
  • the frame memory 1007 is controlled by the image processing unit 1005 and holds a frame in the process of image processing.
  • the display unit 1008 displays an image processed by the image processing unit 1005.
  • a liquid crystal panel can be used for the display portion 1008.
  • the recording unit 1009 records an image processed by the image processing unit 1005.
  • a memory card or a hard disk can be used for the recording unit 1009.
  • the present technology may be applied to the imaging element 1002 among the configurations described above.
  • the imaging device 1 described in FIG. 1 can be applied to the imaging device 1002.
  • an image signal with less noise can be obtained.
  • the image processing unit 1005 is an example of the processing circuit described in the claims.
  • the camera 1000 is an example of an imaging device described in the claims.
  • a pixel including: a photoelectric conversion unit formed on a semiconductor substrate and performing photoelectric conversion based on incident light; and a pixel circuit generating an image signal according to the charge generated by the photoelectric conversion; A wiring layer disposed on a surface of the semiconductor substrate different from the surface on which the incident light is incident to transmit either the image signal or the signal applied to the pixel circuit; And an incident light attenuating unit for attenuating the incident light transmitted through the photoelectric conversion unit.
  • the incident light attenuation portion is disposed between the semiconductor substrate and the wiring layer, and has a lid portion having an opening through which the light transmitted through the photoelectric conversion portion is incident, and a wall portion surrounding the opening.
  • the image pickup device comprising: (3) The image pickup device according to (2), wherein the incident light attenuation unit includes the wall portion formed simultaneously with the wiring layer. (4) The imaging device according to (2), wherein the incident light attenuation unit further includes a bottom portion adjacent to the wall portion and disposed to face the lid portion. (5) The imaging device according to (4), wherein the incident light attenuation unit includes the bottom portion formed simultaneously with the wiring layer. (6) The image pickup device according to any one of (2) to (5), wherein the incident light attenuating unit is disposed at the position shifted according to the incident angle of the incident light. (7) The pixel circuit includes a charge holding unit that holds the generated charge, and an image signal generation unit that generates an image signal based on the held charge.
  • the imaging device according to any one of the above.
  • (8) The image pickup device according to (7), further including a light shielding wall which is disposed between the photoelectric conversion unit and the charge holding unit and shields the incident light.
  • a pixel including: a photoelectric conversion unit formed on a semiconductor substrate and performing photoelectric conversion based on incident light; and a pixel circuit generating an image signal according to the charge generated by the photoelectric conversion; A wiring layer disposed on a surface of the semiconductor substrate different from the surface on which the incident light is incident to transmit either the image signal or the signal applied to the pixel circuit; An incident light attenuating unit for attenuating the incident light transmitted through the photoelectric conversion unit; An imaging device including a processing circuit that processes the transmitted image signal.
  • Reference Signs List 1 1002 imaging device 10 pixel array unit 20 vertical drive unit 30 column signal processing unit 40 control unit 100 pixel 101 photoelectric conversion unit 102 first charge holding unit 103 second charge holding unit 105 to 109 MOS transistor 110 image signal generation Part 120 Pixel circuit 130 Insulating layer 131 Wiring layer 132 Contact plug 133 Via plug 140 Semiconductor substrate 151 Separation area 152 Insulating film 153 Color filter 154 On-chip lens 161 Light shielding film 162, 164, 172, 175 Opening 163 Light shielding wall 171 Cover 173 Wall 174 bottom 176 anti-reflective coating 1000 camera 1005 image processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

画素における光電変換部を透過した入射光の電荷保持部や隣接する画素等への入射を防ぎ、画質の低下を防止する。　撮像素子は、画素と、配線層と、入射光減衰部とを具備する。画素は、半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える。配線層は、半導体基板における入射光が入射される面とは異なる面に配置されて画像信号または画素回路に印加される信号の何れかを伝達する。入射光減衰部は、光電変換部を透過した入射光を減衰させる。

Description

撮像素子および撮像装置
　本技術は、撮像素子および撮像装置に関する。詳しくは、半導体基板における光が入射する面とは異なる面に配線層が形成された裏面照射型の撮像素子および撮像装置に関する。
　従来、入射光を光電変換して画像信号を生成する画素が２次元に配置された撮像素子において、光電変換を行う光電変換部が形成された半導体基板の入射光が照射される面とは異なる面に配線層が形成された撮像素子が使用されている。このような撮像素子は、裏面照射型撮像素子と称される。配線層の制約を受けることなく入射光が光電変換部に届くため、画素の開口率を向上させることができる。このような撮像素子の画素において、所定の露光時間の経過後に、上述の光電変換部により生成された電荷が半導体基板の拡散層に形成されたフローティングディフュージョンに転送されて保持される。当該保持された電荷量に応じた電圧の画像信号が生成されて画素から読み出されて出力される。
　上述の裏面照射型撮像素子では、半導体基板の裏面から入射した光が光電変換部において光電変換されずに半導体基板を透過した際に、表面側に配置された配線層等により半導体基板の側に反射されるという問題がある。この反射光は、光学的なノイズとなり得る。例えば、反射光が隣接する画素の光電変換部に入射した場合には、反射光に基づく信号が隣接する画素の画像信号に重畳されることとなり、クロストークを生じる。
　また、一般的な撮像素子では、ライン露光順次読出し（ローリングシャッタ）が採用される。これは、露光および画像信号の転送を行毎に時間をずらして行う方式であり、行単位の画像信号の画素からの読出しを切れ目なく行いながら、露光の開始および終了を行毎に時間をずらして順次行う方式である。画素の構成を簡略化できる反面、行毎の露光の開始および終了に時間差があるため高速で動く物体が変形するフォーカルプレーン歪みと呼ばれる現象が発生する。また、フラッシュ等の非常に発光期間の短い照明を使用した場合に、画面の場所に応じて輝度に差を生じるフラッシュバンドと呼ばれる現象も発生する。このように、ローリングシャッタ形式の撮像素子では撮像後の画質が低下する。
　このようなローリングシャッタ形式の問題を解決する駆動方法としてグローバルシャッタが提案されている。このグローバルシャッタは、上述の光電変換部とフローティングディフュージョンとの間に電荷保持部を配置し、全画素同時に露光を行った後、光電変換により生成された電荷を電荷保持部に一括して転送し、保持させる。その後、電荷保持部からフローティングディフュージョンへの電荷の転送、画像信号の生成および画素からの画像信号の読出しを行毎に順次行う。このように、グローバルシャッタ形式の撮像素子では、全画素同時に露光を行うことができるため、フォーカルプレーン歪み等の発生を防止することができる。
　このグローバルシャッタ形式の撮像素子においても反射光による影響を生じる。具体的には、反射光が隣接する画素に入射すると、ローリングシャッタ形式と同様にクロストークを生じる。また、反射光が自身の画素の電荷保持部に侵入して光電変換を生じた場合にも、ノイズが発生する。グローバルシャッタ形式の撮像素子における、このような電荷保持部への光の漏れは寄生受光感度（ＰＬＳ：Parasitic Light Sensitivity）として管理されており、極めて低いＰＬＳが要求される。そこで、反射光のクロストーク等を防ぐため、基板中に遮光部を配置して光学的に分離する撮像素子が提案されている（例えば、特許文献１参照。）。この従来技術に関連して、電荷保持部と配線層との間に表面側遮光部をさらに配置して電荷保持部への反射光の入射を防止する撮像素子についても提案されている。
特開２０１５－２２８５１０号公報
　上述の撮像素子においては、光電変換により生成された電荷を転送するトランジスタが配置される。上述の従来技術の遮光部には、当該領域に開口部が形成され、電荷を転送するトランジスタのチャンネル領域が配置される。このため、従来技術では、遮光部の開口部における反射光の隣接画素の光電変換部や電荷保持部への入射を防ぐことができず、画像信号の画質が低下するという問題がある。
　本技術は、上述した問題点に鑑みてなされたものであり、画素における光電変換部を透過した入射光の電荷保持部や隣接する画素等への入射を軽減し、画質の低下を防止することを目的としている。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、上記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、上記半導体基板における上記入射光が入射される面とは異なる面に配置されて上記画像信号または上記画素回路に印加される信号の何れかを伝達する配線層と、上記光電変換部を透過した上記入射光を減衰させる入射光減衰部とを具備する撮像素子である。これにより、光電変換部を透過した入射光が入射光減衰部により減衰されるという作用をもたらす。光電変換部を透過した入射光に基づく光学的なノイズの削減が想定される。
　また、この第１の側面において、上記入射光減衰部は、上記半導体基板および配線層の間に配置されて上記光電変換部を透過した光を入射させる開口部を有する蓋部と、上記開口部を囲繞する壁部とを備えてもよい。これにより、蓋部および壁部により入射光減衰部が形成されるという作用をもたらす。
　また、この第１の側面において、上記入射光減衰部は、上記配線層と同時に形成される上記壁部を備えてもよい。これにより、入射光減衰部の壁部が配線層と同時に形成されるという作用をもたらす。
　また、この第１の側面において、上記入射光減衰部は、上記壁部に隣接するとともに上記蓋部に対向して配置される底部をさらに備えてもよい。これにより、蓋部、壁部および底部により入射光減衰部が形成されるという作用をもたらす。
　また、この第１の側面において、上記入射光減衰部は、上記配線層と同時に形成される上記底部を備えてもよい。これにより、入射光減衰部の底部が配線層と同時に形成されるという作用をもたらす。
　また、この第１の側面において、上記入射光減衰部は、上記入射光の入射角度に応じて偏移した位置に上記開口部が配置されてもよい。これにより、画素への入射光の入射角度に応じて入射光減衰部の開口部の位置が調整されるという作用をもたらす。
　また、この第１の側面において、上記画素回路は、上記生成された電荷を保持する電荷保持部と、上記保持された電荷に基づいて画像信号を生成する画像信号生成部とを備えてもよい。これにより、電荷保持部に保持された電荷に応じた画像信号が生成されるという作用をもたらす。
　また、この第１の側面において、上記光電変換部および上記電荷保持部の間に配置されて上記入射光を遮光する遮光壁をさらに具備してもよい。これにより、光電変換部および電荷保持部の間が遮光されるという作用をもたらす。
　また、この第１の側面において、上記半導体基板における上記入射光が入射される面の上記電荷保持部の近傍に配置されて上記入射光を遮光する遮蔽膜をさらに具備してもよい。これにより、電荷保持部が入射光から遮光されるという作用をもたらす。
　また、本技術の第２の側面は、半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、上記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、上記半導体基板における上記入射光が入射される面とは異なる面に配置されて上記画像信号または上記画素回路に印加される信号の何れかを伝達する配線層と、上記光電変換部を透過した上記入射光を減衰させる入射光減衰部と、上記伝達された画像信号を処理する処理回路とを具備する撮像装置である。これにより、光電変換部を透過した入射光が入射光減衰部により減衰されるという作用をもたらす。光電変換部を透過した入射光に基づく光学的なノイズの削減が想定される。
　本技術によれば、画素における光電変換部を透過した入射光の電荷保持部や隣接する画素等への入射を軽減し、画質の低下を防止するという優れた効果を奏する。
本技術の実施の形態に係る撮像素子の構成例を示す図である。 本技術の第１の実施の形態に係る画素の回路構成の一例を示す図である。 本技術の第１の実施の形態に係る画素の構成例を示す図である。 本技術の第１の実施の形態に係る画素の構成例を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第１の実施の形態の第１の変形例に係る入射光減衰部の構成例を示す図である。 本技術の第１の実施の形態の第２の変形例に係る入射光減衰部の構成例を示す図である。 本技術の第２の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第２の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第３の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第３の実施の形態に係る撮像素子の製造方法を示す図である。 本技術の第４の実施の形態に係る画素の回路構成の一例を示す図である。 本技術の第４の実施の形態に係る画素の構成例を示す図である。 本技術の第５の実施の形態に係る画素の構成例を示す図である。 本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。
　次に、図面を参照して、本技術を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．第４の実施の形態
　５．第５の実施の形態
　６．カメラへの応用例
　＜１．第１の実施の形態＞
　［撮像素子の構成］
　図１は、本技術の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
　画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１２は、画素１００の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
　垂直駆動部２０は、画素１００の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。なお、カラム信号処理部３０は、請求の範囲に記載の処理回路の一例である。撮像素子１は、請求の範囲に記載の撮像装置の一例である。
　［画素の回路構成］
　図２は、本技術の第１の実施の形態に係る画素の回路構成の一例を示す図である。同図は、画素１００の構成を表す回路図である。同図の画素１００は、光電変換部１０１と、第１の電荷保持部１０２と、第２の電荷保持部１０３と、ＭＯＳトランジスタ１０５乃至１０９とを備える。また、画素１００には、信号線ＴＲ１、ＴＲ２、ＲＳＴ、ＳＥＬおよびＯＵＴが配線される。信号線ＴＲ１、ＴＲ２、ＲＳＴおよびＳＥＬは、画素１００の制御信号を伝達する信号線である。これらの信号線は、ＭＯＳトランジスタのゲートに接続される。これらの信号線を介してゲートおよびソース間の閾値以上の電圧がＭＯＳトランジスタに印加されると、当該ＭＯＳトランジスタを導通させることができる。信号線ＴＲ１、ＴＲ２、ＲＳＴおよびＳＥＬは、信号線１１を構成する。一方、信号線ＯＵＴは信号線１２を構成し、画素１００により生成された画像信号を伝達する。また、画素１００には、電源線Ｖｄｄが配線され、電源が供給される。
　光電変換部１０１のアノードは接地され、カソードはＭＯＳトランジスタ１０５のソースに接続される。ＭＯＳトランジスタ１０５のドレインは、ＭＯＳトランジスタ１０６のソースおよび第１の電荷保持部１０２の一端に接続される。第１の電荷保持部１０２の他の一端は接地される。ＭＯＳトランジスタ１０５のゲートは信号線ＴＲ１に接続され、ＭＯＳトランジスタ１０６のゲートは信号線ＴＲ２に接続される。ＭＯＳトランジスタ１０６のドレインは、ＭＯＳトランジスタ１０７のソース、ＭＯＳトランジスタ１０８のゲートおよび第２の電荷保持部１０３の一端に接続される。第２の電荷保持部１０３の他の一端は、接地される。ＭＯＳトランジスタ１０７のゲートは、信号線ＲＳＴに接続される。ＭＯＳトランジスタ１０７および１０８のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１０８のソースはＭＯＳトランジスタ１０９のドレインに接続される。ＭＯＳトランジスタ１０９のソースは信号線ＯＵＴに接続され、ゲートは信号線ＳＥＬに接続される。
　光電変換部１０１は、前述のように照射された光に応じた電荷を生成し、保持するものである。この光電変換部１０１には、フォトダイオードを使用することができる。ＭＯＳトランジスタ１０５は、光電変換部１０１の光電変換により生成された電荷を第１の電荷保持部１０２に転送するトランジスタである。ＭＯＳトランジスタ１０５における電荷の転送は、信号線ＴＲ１により伝達される信号により制御される。第１の電荷保持部１０２は、ＭＯＳトランジスタ１０５により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１０６は、第１の電荷保持部１０２に保持された電荷を第２の電荷保持部１０３に転送するトランジスタである。ＭＯＳトランジスタ１０６における電荷の転送は、信号線ＴＲ２により伝達される信号により制御される。なお、第２の電荷保持部１０３には、半導体基板の拡散層に形成されたフローティングディフュージョンを使用することができる。
　ＭＯＳトランジスタ１０８は、第２の電荷保持部１０３に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１０９は、ＭＯＳトランジスタ１０８により生成された信号を画像信号として信号線ＯＵＴに出力するトランジスタである。このＭＯＳトランジスタ１０８は、信号線ＳＥＬにより伝達される信号により制御される。また、ＭＯＳトランジスタ１０８および１０９は、画像信号生成部１１０を構成する。
　ＭＯＳトランジスタ１０７は、第２の電荷保持部１０３に保持された電荷を電源線Ｖｄｄに排出することにより第２の電荷保持部１０３をリセットするトランジスタである。このＭＯＳトランジスタ１０７によるリセットは、信号線ＲＳＴにより伝達される信号により制御される。このリセットの際、ＭＯＳトランジスタ１０５および１０６を導通させることにより、光電変換部１０１および第１の電荷保持部１０２を同時にリセットすることができる。なお、第１の電荷保持部１０２、第２の電荷保持部１０３およびＭＯＳトランジスタ１０５乃至１０９は、画素回路１２０を構成する。なお、第１の電荷保持部１０２および第２の電荷保持部１０３は、請求の範囲に記載の電荷保持部の一例である。
　同図の画素１００における画像信号の生成は、以下のように行うことができる。まず、ＭＯＳトランジスタ１０５乃至１０７を導通させて光電変換部１０１をリセットする。次に、所定の時間の経過後にＭＯＳトランジスタ１０６および１０７を導通させて第１の電荷保持部１０２をリセットする。このリセットの終了後に、ＭＯＳトランジスタ１０５を導通させる。これにより、光電変換部１０１において生成された電荷が第１の電荷保持部１０２に転送されて保持される。この光電変換部１０１のリセットからＭＯＳトランジスタ１０５による電荷の転送までの操作は、画素アレイ部１０に配置された全ての画素１００において同時に行う。これにより、グローバルシャッタが実現される。なお、光電変換部１０１のリセットからＭＯＳトランジスタ１０５による電荷の転送までの期間は露光期間に該当する。
　次に、ＭＯＳトランジスタ１０７を導通させて第２の電荷保持部１０３をリセットする。次に、ＭＯＳトランジスタ１０６を導通させて第１の電荷保持部１０２に保持された電荷を第２の電荷保持部１０３に転送して保持させる。これにより、ＭＯＳトランジスタ１０８が第２の電荷保持部１０３に保持された電荷に応じた画像信号を生成する。次に、ＭＯＳトランジスタ１０９を導通させることにより、ＭＯＳトランジスタ１０８により生成された画像信号が信号線ＯＵＴに出力される。この、第２の電荷保持部１０３のリセットから画像信号の出力までの操作は、画素アレイ部１０の行に配置された画素１００毎に順次行う。画素アレイ部１０の全ての行の画素１００における画像信号が出力されることにより、１画面分の画像信号であるフレームを生成することができる。
　このように、画素アレイ部１０の全画素１００において同時に露光を行うことにより、フレームの歪みの発生を防ぎ、画質を向上させることができる。このように、第１の電荷保持部１０２は、グローバルシャッタ方式の撮像を行う際に、光電変換部１０１により生成された電荷を一時的に保持するために使用される。また、ＭＯＳトランジスタ１０８および１０９により画像信号が生成されて画素１００から出力される直前に第２の電荷保持部１０３をリセットして第１の電荷保持部１０２から第２の電荷保持部１０３に電荷を転送することにより、第２の電荷保持部１０３に流入する電流（暗電流）による誤差を低減することができる。
　［撮像素子の構成］
　図３は、本技術の第１の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す断面図である。画素１００は、支持基板１８０と、絶縁層１３０および配線層１３１からなる配線領域と、半導体基板１４０と、絶縁膜１５２と、カラーフィルタ１５３と、オンチップレンズ１５４とを備える。なお、同図の撮像素子１は、半導体基板１４０の裏面側（配線領域が形成される面とは異なる面）から入射光が照射される裏面照射形の撮像素子に該当する。
　半導体基板１４０は、図１において説明した画素１００の光電変換部や画素回路の半導体部分が形成される半導体の基板である。また、半導体基板１４０には、垂直駆動部２０、カラム信号処理部３０および制御部４０の半導体部分がさらに形成される。半導体基板１４０には、ｐ型のウェル領域が形成され、このウェル領域に画素１００の光電変換部等が形成される。便宜上、半導体基板１４０がウェル領域を構成するものと想定する。同図には、光電変換部１０１、第１の電荷保持部１０２およびＭＯＳトランジスタ１０５を記載した。
　光電変換部１０１は、ｎ型半導体領域１４１と周囲のｐ型ウェル領域とにより構成される。このｎ型半導体領域１４１およびｐ型ウェル領域の界面のｐｎ接合により光電変換が行われる。この光電変換により生成された電荷のうち電子が、ｎ型半導体領域１４１に保持される。この保持された電子が図２において説明したＭＯＳトランジスタ１０５により、第１の電荷保持部１０２に転送される。なお、ｎ型半導体領域１４１の表面には、ｐ型半導体領域１４３が配置される。このｐ型半導体領域は、半導体基板１４０の表面順位をピニングする領域である。第２の電荷保持部１０２は、ｎ型半導体領域１４２により構成される。このｎ型半導体領域１４２の表面にもピニングのためのｐ型半導体領域１４４が形成される。ＭＯＳトランジスタ１０５は、ｎ型半導体領域１４１および１４２をそれぞれソースおよびドレイン領域とし、ｎ型半導体領域１４１および１４２の間のｐ型ウェル領域をチャンネル領域とするＭＯＳトランジスタである。また、このＭＯＳトランジスタ１０５は、絶縁膜を介してゲート１４５が配置される。
　光電変換部１０１と第１の電荷保持部１０２との間には、分離領域１５１が配置される。具体的には、ｎ型半導体領域１４１および１４２の間の半導体基板１４０に分離領域１５１が形成される。この分離領域は、例えば、絶縁物により構成され、光電変換部１０１および電荷保持部１０２の間の電荷の移動を防止するものである。なお、分離領域１５１は、画素１００同士の間にも配置することができる。
　光電変換部１０１の周囲の分離領域１５１には、遮光壁１６３を配置することができる。この遮光壁１６３は、画素１００の入射光や後述する迷光の第１の電荷保持部１０２への入射を防ぐものである。また、遮光壁１６３は、隣接する画素１００への迷光の入射をさらに防止する。この遮光壁１６３は、例えば、タングステン（Ｗ）、アルミニュウム（Ａｌ）および銅（Ｃｕ）等の金属により構成することができる。
　配線領域は、配線層１３１および絶縁層１３０が形成される領域である。配線層１３１は、画素１００において生成された画像信号や画素回路を制御する制御信号を伝達する配線である。図１において説明した信号線１１および１２は、配線層１３１により構成される。この配線層１３１は、銅（Ｃｕ）等の金属により構成することができる。絶縁層１３０は、配線層１３１を絶縁するものである。この絶縁層１３０は、例えば、酸化シリコン（ＳｉＯ２）等の酸化物により構成することができる。配線層１３１は、多層に構成することができる。同図は、３層構成の配線層の例を表したものである。異なる層に配置された配線層１３１同士は、ビアプラグ１３３により接続することができる。また、半導体基板１４０に形成された素子と配線層１３１との間は、コンタクトプラグにより接続することができる。同図においては、ＭＯＳトランジスタ１０５のゲート１４５は、コンタクトプラグ１３２により配線層１３１に接続される。なお、配線層１３１、コンタクトプラグ１３２およびビアプラグ１３３は、請求の範囲に記載の配線層の一例である。
　オンチップレンズ１５４は、被写体からの光を集光するレンズである。カラーフィルタ１５３は、オンチップレンズ１５４により集光された光のうち所定の波長の光を透過させる光学的なフィルターである。このカラーフィルタ１５３には、例えば、赤色光、緑色光および青色光の何れかを透過するカラーフィルタ１５３を使用することができる。絶縁膜１５２は、半導体基板１４０を絶縁する膜である。この絶縁膜１５２には、ＳｉＯ２等の酸化物の膜を使用することができる。支持基板１８０は、撮像素子１の製造工程において半導体基板１４０等を支持する基板である。この支持基板１８０には、シリコンのウェハを使用することができる。
　絶縁膜１５２には、遮光膜１６１を配置することができる。この遮光膜１６１は、画素１００における光電変換部１０１以外の領域への光の入射を防ぐ膜である。この遮光膜１６１は、例えば、Ｗ、ＡｌおよびＣｕにより構成することができる。なお、遮光膜１６１の光電変換部１０１に隣接する領域には開口部１６２が形成され、光電変換部１０１への入射光を透過させることができる。
　上述の画素１００においては、オンチップレンズ１５４等を介して光電変換部１０１のｎ型半導体領域１４１に被写体からの光が入射する。この光の一部は、光電変換に寄与することなくｎ型半導体領域１４１を透過する。このような透過光は、配線層１３１等により反射されて半導体基板１４０に再度入射する場合がある。以下、このような光を迷光と称する。この迷光は光学的なノイズとなる。例えば、迷光が第１の電荷保持部１０２等に入射すると、迷光による光電変換を生じ、生成された電荷が第１の電荷保持部１０２に保持されていた電荷に加算される。このため、画素１００により生成される画像信号に誤差を生じ、ノイズとなる。グローバルシャッタ方式の撮像素子では、第１の電荷保持部１０２における電荷の保持時間が比較的長くなるため、迷光の影響が大きくなり、寄生受光感度（ＰＬＳ：Parasitic Light Sensitivity）が悪化する。また、迷光が隣接する画素１００に入射するとクロストークを生じる。これは、迷光等の被写体からの光以外の光の入射により画像信号が変化する現象であり、画像信号のノイズの原因となる。
　この迷光の第１の電荷保持部１０２への入射を防ぐため、同図の画素１００には、入射光減衰部１７０が配置される。この入射光減衰部１７０は、光電変換部１０１を透過した入射光を減衰するものであり、蓋部１７１、壁部１７３および底部１７４により構成される。蓋部１７１、壁部１７３および底部１７４は、何れも光を遮光する膜であり、例えば、金属等により構成することができる。具体的には、蓋部１７１等は、Ａｌ、銀（Ａｇ）、金（Ａｕ）、Ｃｕ、白金（Ｐｔ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、Ｗおよび鉄（Ｆｅ）等の金属、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）およびテルル（Ｔｅ）等の半導体ならびにこれらの合金等により構成することができる。また、これらの金属等の積層構造にすることもできる。また、蓋部１７１等は、使用する材料の遮光能力に応じた膜厚に構成することができる。例えば、Ｗを蓋部１７１等に使用する際には、２００ｎｍの膜厚に形成することができる。この際、Ｔｉの膜をＷの下地として配置することもできる。この場合、Ｔｉの膜は密着層として使用される。
　蓋部１７１は、光電変換部１０１に隣接して配置され、光電変換部１０１を透過した光を透過させる開口部１７２を有する。壁部１７３は、蓋部１７１に隣接して配置されるとともに開口部１７２を囲繞して配置される。底部１７４は、壁部１７３に隣接して配置される。このように、入射光減衰部１７０は、蓋部１７１、壁部１７３および底部１７４により、開口部１７２を除いて閉じた領域に形成される。この閉じた領域内には、絶縁物が配置される。同図においては、絶縁層１３０が当該領域に配置される。開口部１７２を介して入射光減衰部１７０に入射した光は、蓋部１７１、壁部１７３および底部１７４による反射が繰り返されるうちに減衰する。すなわち、光電変換部１０１を透過した光は、入射光減衰部１７０において熱エネルギーに変換されて減衰する。同図の太線の矢印は、この様子を表したものである。これにより、迷光の発生を防止し、第１の電荷保持部１０２等への迷光の入射を防ぐことができる。
　なお、同図の蓋部１７１は、絶縁層１３０を介して半導体基板１４０と配線領域との間に配置されて入射光減衰部１７０を構成する。また、同図の蓋部１７１は、画素１００の全域を覆うように配置することができる。これにより、第１の電荷保持部１０２等への迷光の入射を防止する。この際、上述のコンタクトプラグ１３２は、蓋部１７１に形成された開口部１７５に配置される。この開口部１７５を小さくすることにより、第１の電荷保持部１０２に対する遮光性を向上させることができる。なお、入射光減衰部１７０の構成は、この例に限定されない。例えば、底部１７４を省略し、配線１３１の一部を底部として使用することができる。
　［画素の構成］
　図４は、本技術の第１の実施の形態に係る画素の構成例を示す図である。同図は、裏面側から見た画素１００の構成を表した平面図であり、図３において説明した光電変換部１０１、第１の電荷保持部１０２、第２の電荷保持部１０３およびＭＯＳトランジスタ１０５乃至１０９の配置例を表す図である。なお、図３は、同図のＡ－Ａ’線に沿った断面図に該当する。同図において、実線の矩形は遮光膜１６１の開口部１６２を表し、点線の矩形は蓋部１７１の開口部１７２を表す。２点鎖線は、壁部１７３の位置を表す。破線の矩形のうち斜線によるハッチングが付された領域はＭＯＳトランジスタのゲートを表し、これ以外の領域は半導体基板１４０に形成されたｎ型半導体領域を表す。
　光電変換部１０１は、画素１００の左下に配置される。この光電変換部１０１の右側に隣接してＭＯＳトランジスタ１０５のゲートおよびドレイン領域が順に配置される。ＭＯＳトランジスタ１０５のドレイン領域に隣接してＭＯＳトランジスタ１０６のゲートおよびドレイン領域が順に配置される。ここで、ＭＯＳトランジスタ１０５のドレイン領域は、ＭＯＳトランジスタ１０６のソース領域に該当するとともに第１の電荷保持部１０２を構成する。ＭＯＳトランジスタ１０６のドレイン領域に隣接してＭＯＳトランジスタ１０７のゲートおよびドレイン領域が順に配置される。ここで、ＭＯＳトランジスタ１０６のドレイン領域は、ＭＯＳトランジスタ１０７のソース領域に該当するとともに第２の電荷保持部１０３を構成する。
　ＭＯＳトランジスタ１０７のドレイン領域に隣接してＭＯＳトランジスタ１０８のゲートおよびソース領域が順に配置される。ここで、ＭＯＳトランジスタ１０７のドレイン領域は、ＭＯＳトランジスタ１０８のドレイン領域に該当する。ＭＯＳトランジスタ１０８のソース領域に隣接してＭＯＳトランジスタ１０９のゲートおよびソース領域が順に配置される。ここで、ＭＯＳトランジスタ１０８のソース領域は、ＭＯＳトランジスタ１０９のドレイン領域に該当する。
　同図に表したように、光電変換部１０１のｎ型半導体領域１４１の周囲の分離領域１５１には、遮光壁１６３が配置される。すなわち、ｎ型半導体領域１４１は、遮光壁１６３により囲繞され、遮光膜１６１ならびに蓋部１７１、壁部１７３および底部１７４により閉じられた形状となる。また、蓋部１７１の開口部１７２は、光電変換部１０１のｎ型半導体領域１４１の中央部の近傍に形成される。この際、ｎ型半導体領域１４１の中央部に入射光が集光される位置にオンチップレンズ１５４を配置することにより、光電変換部１０１を透過した入射光を入射光減衰部１７０に導光することができる。そして、この光電変換部１０１を透過した光は、開口部１７２以外に出口がない入射光減衰部１７０に封じ込められ、減衰される。これにより、第１の電荷保持部１０２や第２の電荷保持部１０３への迷光の入射を防止することができる。また、隣接する画素１００により生じた迷光の影響も除去することができる。なお、同図のＭＯＳトランジスタ１０５乃至１０９のゲートは、蓋部１７１に形成された開口部（不図示）に形成されたコンタクトプラグに接続される。
　［画素の製造方法］
　図５乃至１０は、本技術の第１の実施の形態に係る撮像素子の製造方法を示す図である。まず、半導体基板１４０にｎ型半導体領域１４１および１４２をイオン打ち込みにより形成する。次に、絶縁層３０１をゲート酸化膜として形成した後、ゲート１４５を形成する。ゲート１４５にサイドウォール形状の絶縁層を形成し、ｐ型半導体領域１４３および１４４をイオン打込みにより形成する。（図５におけるａ）。次に、絶縁層３０２および蓋部１７１を順に積層する。これは、ＣＶＤ（Chemical Vapor Deposition）やスパッタリングにより行うことができる。次に、蓋部１７１に開口部１７２を、例えば、ドライエッチングにより形成する（図５におけるｂ）。次に、絶縁層３０３を成膜し、トレンチ３０４を、例えば、ドライエッチングにより形成する（図５におけるｃ）。
　次に、蓋部１７１を構成する金属膜３０６を成膜する。この際、絶縁層３０３のトレンチ３０４にも金属膜３０６を配置する（図６におけるｄ）。次に、金属膜３０６をパターニングして底部１７４および壁部１７３を同時に形成する（図６におけるｅ）。次に、絶縁層３０７を成膜し、ゲート１４５に達する開口部３０８を形成する（図６におけるｆ）。次に、Ｗ等のコンタクトプラグ１３２の材料となる金属膜３０９を成膜する。この際、開口部３０８内に金属膜３０９を配置する（図７におけるｇ）。次に、表面の金属膜３０９を、例えば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去し、コンタクトプラグ１３２を形成する（図７におけるｈ）。次に、絶縁層３１０を成膜し、１層目の配線層１３１を配置する位置に開口部３１１を形成する（図７におけるｉ）。
　次に、配線層１３１を構成する金属層３１２を成膜する。この金属層３１２には、Ｃｕ等を使用し、めっきにより形成することができる（図８におけるｊ）。次に、ＣＭＰにより金属層３１２を研削して配線層１３１を形成する（図８におけるｋ）。その後、絶縁層および配線層の成膜を繰り返して配線領域を形成する（図８におけるｌ）。次に、絶縁層１３０の表面に支持基板１８０を接着し、半導体基板１４０の上下を反転して半導体基板１４０を研削して薄肉化する（図９におけるｍ）。次に、半導体基板１４０にトレンチ３１３を形成する（図９におけるｎ）。次に、トレンチ３１３の側面および底面に絶縁膜を成膜して分離領域１５１を形成し、金属膜３１４を成膜して分離領域１５１に埋め込む。同時に、半導体基板１４０の表面に絶縁膜１５２を形成する（図１０におけるｏ）。次に、金属膜３１４をエッチングして開口部１６２を形成する。これにより、遮光膜１６１および遮光壁１６３を同時に形成することができる。次に、絶縁膜１５２をさらに成膜する（図１０におけるｐ）。その後、カラーフィルタ１５３およびオンチップレンズ１５４を形成することにより、撮像素子１を製造することができる。
　［変形例１］
　上述の撮像素子１は、矩形形状の開口部１７２を備える蓋部１７１を使用していたが、入射光の強度等に応じて開口部１７２の形状を変更してもよい。
　図１１は、本技術の第１の実施の形態の第１の変形例に係る入射光減衰部の構成例を示す図である。同図におけるａは、長方形の形状の開口部１７２を備える蓋部１７１の例である。壁部１７３の断面の形状も同様に、長方形の形状にすることができる。同図におけるｂおよびｃは、それぞれ円形状および楕円形状の開口部１７２の例を表したものである。また、同図におけるｄは、八角形の形状の開口部１７２の例を表したものである。
　［変形例２］
　上述の撮像素子１は、遮光材料により形成された蓋部１７１等を使用していたが、反射を防止する膜を配置してもよい。
　図１２は、本技術の第１の実施の形態の第２の変形例に係る入射光減衰部の構成例を示す図である。同図の入射光減衰部１７０は、反射防止膜１７６および１７７をさらに備える。反射防止膜１７６は蓋部１７１に積層され、反射防止膜１７７は底部１７４に積層される。この反射防止膜１７６および１７７は、例えば、Ｔｉ等により構成することができる。想定される光電変換部１０１の透過光の波長の１／４の厚さに反射防止膜１７６および１７７を積層することにより、反射防止膜１７６等に入射する光と蓋部１７１等から反射される光とが打ち消し合うため、反射光を低減することができる。この反射防止膜１７６等は、例えば、６０ｎｍの厚さに構成することができる。
　以上説明したように、本技術の第１の実施の形態の撮像素子１は、開口部１７２を有する蓋部１７１、壁部１７３および底部１７４により構成された入射光減衰部１７０を備えることにより、光電変換部１０１を透過した入射光を減衰させることができる。これにより、第１の電荷保持部１０２等への迷光の入射を防ぐことができ、画像信号のノイズを低減することができる。また、隣接する画素１００への迷光の入射も防ぐことができ、クロストークの発生を防止することができる。このように、光電変換部１０１を透過した光の電荷保持部や隣接する画素等への入射を軽減し、画質の低下を防止することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、配線領域に入射光減衰部１７０を形成した後に配線層１３１を形成していた。これに対し、本技術の第２の実施の形態の撮像素子１は、入射光減衰部のうち壁部および底部を配線層と同時に形成する点で、上述の第１の実施の形態と異なる。
　［画素の製造方法］
　図１３および１４は、本技術の第２の実施の形態に係る撮像素子の製造方法を示す図である。図１３におけるａに表したように、絶縁層１３０内にコンタクトプラグ１３２を形成する（同図におけるａ）。次に、絶縁層１３０にトレンチ３１５を形成する（図１３におけるｂ）。次に、配線層１３１および底部１７４を配置する領域に開口部３１６を形成する（図１３におけるｃ）。次に、金属膜３１７を、例えば、めっきにより形成する（図１４におけるｄ）。次に、金属膜３１７を、例えば、ＣＭＰにより研削して配線層１３１、壁部１７３および底部１７４を形成する。
　これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第２の実施の形態の撮像素子１は、壁部１７３および底部１７４を配線層１３１と同時に形成することにより、撮像素子１の製造方法を簡略化することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、配線領域に入射光減衰部１７０を形成した後に配線層１３１を形成していた。これに対し、本技術の第３の実施の形態の撮像素子１は、入射光減衰部１７０のうち壁部を配線層と同時形成する点で、上述の第１の実施の形態と異なる。
　［画素の製造方法］
　図１５および１６は、本技術の第３の実施の形態に係る撮像素子の製造方法を示す図である。図１５におけるａに表したように、蓋部１７１を形成した後に絶縁層１３０を配置する（図１５におけるａ）。次に、コンタクトプラグ１３２および壁部１７３を配置する位置に開口部３１８およびトレンチ３１９を形成する（図１５におけるｂ）。次に、金属膜３２０をＣＶＤ等により成膜する（図１５におけるｃ）。次に、金属膜３２０をＣＭＰ等により研削してコンタクトプラグ１３２および壁部１７３を形成する（図１６におけるｄ）。次に、絶縁層３２１を成膜し、配線層１３１および底部１７４を配置する位置に開口部３２２を形成する（図１６におけるｅ）。次に、配線層１３１および底部１７４を形成する。これは、例えば、めっき等により金属膜を成膜し、ＣＭＰ等により研削して形成することができる（図１６におけるｆ）。このように、同図の製造方法では、コンタクトプラグ１３２および壁部１７３を同時に形成し、配線層１３１および底部１７４を同時に形成する。
　これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第３の実施の形態の撮像素子１は、壁部１７３をコンタクトプラグ１３２と同時に形成することにより、撮像素子１の製造方法を簡略化することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、グローバルシャッタ形式の撮像を行っていた。これに対し、本技術の第４の実施の形態の撮像素子１は、ローリングシャッタ形式の撮像を行う点で、上述の第１の実施の形態と異なる。
　［画素の回路構成］
　図１７は、本技術の第４の実施の形態に係る画素の回路構成の一例を示す図である。同図は、図２と同様に、画素１００の構成を表す回路図である。同図の画素１００は、ＭＯＳトランジスタ１０６および第２の電荷保持部１０３を省略する点で、図２において説明した画素１００と異なる。
　同図において、ＭＯＳトランジスタ１０５のドレインはＭＯＳトランジスタ１０７のソース、ＭＯＳトランジスタ１０８のゲートおよび第１の電荷保持部１０２の一端に接続される。また、画素回路１２０は、ＭＯＳトランジスタ１０５および１０７乃至１０９ならびに第１の電荷保持部１０２により構成される。これ以外の画素１００の回路構成は図２において説明した画素１００の回路構成と同様であるため、説明を省略する。
　同図の画素１００における撮像は、次のように行うことができる。まず、ＭＯＳトランジスタ１０５および１０７を導通させて光電変換部１０１をリセットする。所定の露光期間の経過後にＭＯＳトランジスタ１０７を導通させて第１の電荷保持部１０２をリセットする。第１の電荷保持部１０２のリセット終了後に、ＭＯＳトランジスタ１０５を導通させて光電変換部１０１により生成された電荷を第１の電荷保持部１０２に転送する。その後、第１の電荷保持部１０２に転送されて保持された電荷に基づいてＭＯＳトランジスタ１０８により画像信号が生成され、ＭＯＳトランジスタ１０９により信号線ＯＵＴに出力される。
　これら光電変換部１０１における露光と露光後の画像信号の出力とを画素アレイ部１０の行に配置された画素１００毎に時間をずらして順次実行し、１画面分の画像信号（フレーム）を生成することができる。このような撮像はローリングシャッタ形式と称され、当該撮像方法を適用することにより、画素１００の構成を簡略化することができる。しかし、このローリングシャッタ形式の撮像においては、行毎の撮像時間にずれを生じるため、動きのある被写体を撮像する際に歪みを生じる。このローリングシャッタ形式の撮像素子１であっても、画像信号の生成の際に迷光が第１の電荷保持部１０２に入射すると、画像信号にノイズを生じる。そこで、入射光減衰部１７０を配置し、迷光の第１の電荷保持部１０２への入射を防止する。
　［画素の構成］
　図１８は、本技術の第４の実施の形態に係る画素の構成例を示す図である。同図は、図４と同様に、裏面側から見た画素１００の構成を表した平面図であり、図１７において説明した光電変換部１０１、第１の電荷保持部１０２ならびにＭＯＳトランジスタ１０５および１０７乃至１０９の配置例を表す図である。
　画素１００の左側に光電変換部１０１が配置され、光電変換部１０１の右下に隣接してＭＯＳトランジスタ１０５のゲートおよびドレイン領域が順に配置される。ＭＯＳトランジスタ１０５のドレイン領域に隣接してＭＯＳトランジスタ１０７のゲートおよびドレイン領域が順に配置される。ここで、ＭＯＳトランジスタ１０５のドレイン領域は、ＭＯＳトランジスタ１０７のソース領域に該当するとともに第１の電荷保持部１０２を構成する。ＭＯＳトランジスタ１０７のドレイン領域に隣接してＭＯＳトランジスタ１０８のゲートおよびソース領域ならびにＭＯＳトランジスタ１０９のゲートおよびソース領域が順に配置される。
　同図の画素１００においても、光電変換部１０１のｎ型半導体領域１４１の周囲には、遮光壁１６３および遮光膜１６１が配置される。また、光電変換部１０１のｎ型半導体領域１４１に隣接する配線領域には、蓋部１７１、壁部１７３および底部１７４により構成される入射光減衰部１７０が配置される。
　これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第４の実施の形態の撮像素子１は、ローリングシャッタ形式の撮像を行う撮像素子において、入射光減衰部１７０により光電変換部１０１を透過した入射光を減衰させることができる。迷光の電荷保持部１０２への入射および隣接する画素１００への入射を防ぐことができ、光電変換部１０１を透過した光の電荷保持部や隣接する画素等への入射を軽減することができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、蓋部１７１の開口部１７２が光電変換部１０１の中央部に配置されていた。これに対し、本技術の第５の実施の形態の撮像素子１は、開口部の位置を調整する点で、上述の第１の実施の形態と異なる。
　［画素の回路構成］
　図１９は、本技術の第５の実施の形態に係る画素の構成例を示す図である。同図は、図３と同様に画素１００の構成例を表す断面図である。同図の画素１００は、画素アレイ部１０における画素１００の位置に応じて蓋部１７１の開口部１７２の位置を変更する点で図３において説明した画素１００と異なる。
　同図の左側の画素１００および右側の画素１００は、それぞれ画素アレイ部１０の左端
および右端に配置される画素１００の構成を表す。同図に表したように、画素アレイ部１０の左端に配置される画素１００においては、光電変換部１０１に対してオンチップレンズ１５４および遮光膜１６１の開口部１６２は右よりに配置され、蓋部１７１の開口部１７２は左寄りに配置される。一方、画素アレイ部１０の右端に配置される画素１００においては、オンチップレンズ１５４および遮光膜１６１の開口部１６２は、光電変換部１０１に対して左よりに配置され、蓋部１７１の開口部１７２は右寄りに配置される。なお、画素アレイ部１０の中央部に配置される画素１００においては、オンチップレンズ１５４ならびに開口部１６２および１７２は、光電変換部１０１の略中央部に配置される。そして、画素アレイ部１０の端部に配置される画素１００程オンチップレンズ１５４ならびに開口部１６２および１７２のずらし量を大きくすることにより、開口部１７２等の位置が調整される。
　撮像素子１には、外部に配置されたレンズにより被写体が結像される。この際、画素アレイ部１０の端部に配置される画素１００には、被写体からの光が斜めに入射することとなる。そこで、オンチップレンズ１５４等の位置を調整して光電変換部１０１の中央部に入射光を集光させる。このようなオンチップレンズ１５４等の位置を調整する処理は、瞳補正と称される。この際、光電変換部１０１を透過した光も斜めに入射することとなるため、入射角度に応じて蓋部１７１の開口部１７２の位置を偏移させることにより開口部１７２の位置を調整する。これにより、瞳補正を行う撮像素子における光電変換部１０１を透過した光の入射光減衰部１７０への導光が可能となる。
　これ以外の撮像素子１の構成は本技術の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第５の実施の形態の撮像素子１は、瞳補正を行う撮像素子１において、入射光減衰部１７０により光電変換部１０１を透過した入射光を減衰させることができる。迷光の電荷保持部への入射を防ぐことができ、画像信号のノイズを低減することができる。
　＜６．カメラへの応用例＞
　本技術は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
　図２０は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
　レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
　撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
　撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
　レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
　画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
　操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
　フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
　表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
　記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
　以上、本発明が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像素子１は、撮像素子１００２に適用することができる。撮像素子１００２に撮像素子１を適用することにより、ノイズが少ない画像信号を取得することができる。なお、画像処理部１００５は、請求の範囲に記載の処理回路の一例である。カメラ１０００は、請求の範囲に記載の撮像装置の一例である。
　なお、ここでは、一例としてカメラについて説明したが、本発明に係る技術は、その他、例えば監視装置等に適用されてもよい。
　最後に、上述した各実施の形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
　なお、本技術は以下のような構成もとることができる。
（１）半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、前記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、
　前記半導体基板における前記入射光が入射される面とは異なる面に配置されて前記画像信号または前記画素回路に印加される信号の何れかを伝達する配線層と、
　前記光電変換部を透過した前記入射光を減衰させる入射光減衰部と
を具備する撮像素子。
（２）前記入射光減衰部は、前記半導体基板および配線層の間に配置されて前記光電変換部を透過した光を入射させる開口部を有する蓋部と、前記開口部を囲繞する壁部とを備える前記（１）に記載の撮像素子。
（３）前記入射光減衰部は、前記配線層と同時に形成される前記壁部を備える前記（２）に記載の撮像素子。
（４）前記入射光減衰部は、前記壁部に隣接するとともに前記蓋部に対向して配置される底部をさらに備える前記（２）に記載の撮像素子。
（５）前記入射光減衰部は、前記配線層と同時に形成される前記底部を備える前記（４）に記載の撮像素子。
（６）前記入射光減衰部は、前記入射光の入射角度に応じて偏移した位置に前記開口部が配置される前記（２）から（５）のいずれかに記載の撮像素子。
（７）前記画素回路は、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に基づいて画像信号を生成する画像信号生成部とを備える前記（１）から（６）のいずれかに記載の撮像素子。
（８）前記光電変換部および前記電荷保持部の間に配置されて前記入射光を遮光する遮光壁をさらに具備する前記（７）に記載の撮像素子。
（９）前記半導体基板における前記入射光が入射される面の前記電荷保持部の近傍に配置されて前記入射光を遮光する遮蔽膜をさらに具備する前記（７）または（８）に記載の撮像素子。
（１０）半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、前記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、
　前記半導体基板における前記入射光が入射される面とは異なる面に配置されて前記画像信号または前記画素回路に印加される信号の何れかを伝達する配線層と、
　前記光電変換部を透過した前記入射光を減衰させる入射光減衰部と、
　前記伝達された画像信号を処理する処理回路と
を具備する撮像装置。
　１、１００２　撮像素子
　１０　画素アレイ部
　２０　垂直駆動部
　３０　カラム信号処理部
　４０　制御部
　１００　画素
　１０１　光電変換部
　１０２　第１の電荷保持部
　１０３　第２の電荷保持部
　１０５～１０９　ＭＯＳトランジスタ
　１１０　画像信号生成部
　１２０　画素回路
　１３０　絶縁層
　１３１　配線層
　１３２　コンタクトプラグ
　１３３　ビアプラグ
　１４０　半導体基板
　１５１　分離領域
　１５２　絶縁膜
　１５３　カラーフィルタ
　１５４　オンチップレンズ
　１６１　遮光膜
　１６２、１６４、１７２、１７５　開口部
　１６３　遮光壁
　１７１　蓋部
　１７３　壁部
　１７４　底部
　１７６　反射防止膜
　１０００　カメラ
　１００５　画像処理部
 

Claims (10)

  1. 　半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、前記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、
    　前記半導体基板における前記入射光が入射される面とは異なる面に配置されて前記画像信号または前記画素回路に印加される信号の何れかを伝達する配線層と、
    　前記光電変換部を透過した前記入射光を減衰させる入射光減衰部と
    を具備する撮像素子。
  2. 　前記入射光減衰部は、前記半導体基板および配線層の間に配置されて前記光電変換部を透過した光を入射させる開口部を有する蓋部と、前記開口部を囲繞する壁部とを備える請求項１記載の撮像素子。
  3. 　前記入射光減衰部は、前記配線層と同時に形成される前記壁部を備える請求項２記載の撮像素子。
  4. 　前記入射光減衰部は、前記壁部に隣接するとともに前記蓋部に対向して配置される底部をさらに備える請求項２記載の撮像素子。
  5. 　前記入射光減衰部は、前記配線層と同時に形成される前記底部を備える請求項４記載の撮像素子。
  6. 　前記入射光減衰部は、前記入射光の入射角度に応じて偏移した位置に前記開口部が配置される請求項２記載の撮像素子。
  7. 　前記画素回路は、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に基づいて画像信号を生成する画像信号生成部とを備える請求項１記載の撮像素子。
  8. 　前記光電変換部および前記電荷保持部の間に配置されて前記入射光を遮光する遮光壁をさらに具備する請求項７記載の撮像素子。
  9. 　前記半導体基板における前記入射光が入射される面の前記電荷保持部の近傍に配置されて前記入射光を遮光する遮蔽膜をさらに具備する請求項７記載の撮像素子。
  10. 　半導体基板に形成されて入射光に基づく光電変換を行う光電変換部と、前記光電変換により生成された電荷に応じた画像信号を生成する画素回路とを備える画素と、
    　前記半導体基板における前記入射光が入射される面とは異なる面に配置されて前記画像信号または前記画素回路に印加される信号の何れかを伝達する配線層と、
    　前記光電変換部を透過した前記入射光を減衰させる入射光減衰部と、
    　前記伝達された画像信号を処理する処理回路と
    を具備する撮像装置。
     
PCT/JP2018/040877 2017-12-26 2018-11-02 撮像素子および撮像装置 WO2019130820A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/955,577 US11557619B2 (en) 2017-12-26 2018-11-02 Image sensor and imaging device
KR1020207015210A KR102651181B1 (ko) 2017-12-26 2018-11-02 촬상 소자 및 촬상 장치
CN201880081221.2A CN111512443A (zh) 2017-12-26 2018-11-02 摄像元件和摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017249086 2017-12-26
JP2017-249086 2017-12-26

Publications (1)

Publication Number Publication Date
WO2019130820A1 true WO2019130820A1 (ja) 2019-07-04

Family

ID=67063397

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/040877 WO2019130820A1 (ja) 2017-12-26 2018-11-02 撮像素子および撮像装置

Country Status (4)

Country Link
US (1) US11557619B2 (ja)
KR (1) KR102651181B1 (ja)
CN (1) CN111512443A (ja)
WO (1) WO2019130820A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005851A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置
WO2021005961A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN113130522A (zh) * 2019-12-30 2021-07-16 豪威科技股份有限公司 具有部分囊封衰减层的图像传感器
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2022130987A1 (ja) * 2020-12-15 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112135065B (zh) * 2020-11-19 2021-04-27 深圳市汇顶科技股份有限公司 指纹检测的方法、指纹检测装置和电子设备
US11695030B2 (en) * 2020-12-30 2023-07-04 Omnivision Technologies, Inc. Reduced cross-talk pixel-array substrate and fabrication method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147333A (ja) * 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP5956866B2 (ja) * 2011-09-01 2016-07-27 キヤノン株式会社 固体撮像装置
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6052353B2 (ja) 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147333A (ja) * 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005851A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および光電変換装置
WO2021005961A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN113130522A (zh) * 2019-12-30 2021-07-16 豪威科技股份有限公司 具有部分囊封衰减层的图像传感器
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2022130987A1 (ja) * 2020-12-15 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
KR102651181B1 (ko) 2024-03-26
CN111512443A (zh) 2020-08-07
KR20200100047A (ko) 2020-08-25
US20200321376A1 (en) 2020-10-08
US11557619B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
WO2019130820A1 (ja) 撮像素子および撮像装置
KR102076422B1 (ko) 고체 촬상 소자와 그 제조 방법, 고체 촬상 장치 및 촬상 장치
KR101861964B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
US9006018B2 (en) Method of manufacturing a solid-state imaging device
JP5659707B2 (ja) 固体撮像装置とその製造方法、及び電子機器
WO2016072281A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR101944115B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기
KR20160029727A (ko) 고체 촬상 장치 및 그 제조 방법, 밀 전자 기기
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2011096732A (ja) 固体撮像装置、固体撮像装置の製造方法、電子機器
US10741602B2 (en) Back side illuminated CMOS image sensor arrays
WO2020246133A1 (ja) 撮像素子および撮像装置
JP2012234968A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP6663887B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP2007134664A (ja) 固体撮像装置およびその製造方法
WO2021251010A1 (ja) 撮像素子
JP6176313B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP6048483B2 (ja) 固体撮像装置、および、その製造方法、電子機器
TWI806991B (zh) 攝像元件及攝像元件之製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18893927

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18893927

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP