KR102651181B1 - 촬상 소자 및 촬상 장치 - Google Patents

촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR102651181B1
KR102651181B1 KR1020207015210A KR20207015210A KR102651181B1 KR 102651181 B1 KR102651181 B1 KR 102651181B1 KR 1020207015210 A KR1020207015210 A KR 1020207015210A KR 20207015210 A KR20207015210 A KR 20207015210A KR 102651181 B1 KR102651181 B1 KR 102651181B1
Authority
KR
South Korea
Prior art keywords
incident light
photoelectric conversion
pixel
imaging device
unit
Prior art date
Application number
KR1020207015210A
Other languages
English (en)
Other versions
KR20200100047A (ko
Inventor
신이치로 노우도
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20200100047A publication Critical patent/KR20200100047A/ko
Application granted granted Critical
Publication of KR102651181B1 publication Critical patent/KR102651181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

화소에서의 광전변환부를 투과한 입사광의 전하 유지부나 인접하는 화소 등에의 입사를 막아, 화질의 저하를 방지한다. 촬상 소자는, 화소와, 배선층과, 입사광 감쇠부를 구비한다. 화소는, 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비한다. 배선층은, 반도체 기판에서의 입사광이 입사되는 면과는 다른 면에 배치되어 화상 신호 또는 화소 회로에 인가되는 신호의 어느 하나를 전달한다. 입사광 감쇠부는, 광전변환부를 투과한 입사광을 감쇠시킨다.

Description

촬상 소자 및 촬상 장치
본 기술은, 촬상 소자 및 촬상 장치에 관한 것이다. 상세하게는, 반도체 기판에서의 광이 입사하는 면과는 다른 면에 배선층이 형성된 이면 조사형의 촬상 소자 및 촬상 장치에 관한 것이다.
종래, 입사광을 광전변환하여 화상 신호를 생성하는 화소가 2차원으로 배치되는 촬상 소자에 있어서, 광전변환을 행하는 광전변환부가 형성된 반도체 기판의 입사광이 조사되는 면과는 다른 면에 배선층이 형성된 촬상 소자가 사용되고 있다. 이와 같은 촬상 소자는, 이면 조사형 촬상 소자라고 칭하여진다. 배선층의 제약을 받는 일 없이 입사광이 광전변환부에 도달하기 때문에, 화소의 개구율을 향상시킬 수 있다. 이와 같은 촬상 소자의 화소에서, 소정의 노광 시간의 경과 후에, 상술한 광전변환부에 의해 생성된 전하가 반도체 기판의 확산층에 형성된 플로팅 디퓨전에 전송되어 유지된다. 당해 유지된 전하량에 응한 전압의 화상 신호가 생성되어 화소로부터 판독되어 출력된다.
상술한 이면 조사형 촬상 소자에서는, 반도체 기판의 이면부터 입사한 광이 광전변환부에서 광전변환되지 않고 반도체 기판을 투과한 때에, 표면측에 배치된 배선층 등에 의해 반도체 기판의 측으로 반사된다는 문제가 있다. 이 반사광은, 광학적인 노이즈가 될 수 있다. 예를 들면, 반사광이 인접하는 화소의 광전변환부에 입사한 경우에는, 반사광에 의거한 신호가 인접하는 화소의 화상 신호에 중첩되게 되어, 크로스토크(crosstalk)가 생긴다.
또한, 일반적인 촬상 소자에서는, 라인 노광 순차 판독(롤링 셔터(rolling shutter))가 채용된다. 이것은, 노광 및 화상 신호의 전송을 행마다 시간을 비켜서 행하는 방식이고, 행 단위의 화상 신호의 화소로부터의 판독을 단락 없이 행하면서, 노광의 시작 및 종료를 행마다 시간을 비켜서 순차적으로 행하는 방식이다. 화소의 구성을 간략화할 수 있는 반면, 행마다의 노광의 시작 및 종료에 시간차가 있기 때문에 고속으로 움직인 물체가 변형하는 포컬 플레인 왜곡(focal plane distortion)이라고 불리는 현상이 발생한다. 또한, 플래시 등의 매우 발광 기간이 짧은 조명을 사용한 경우에, 화면의 장소에 응하여 휘도에 차가 생기는 플래시 밴드라고 불리는 현상도 발생한다. 이와 같이, 롤링 셔터 형식의 촬상 소자에서는 촬상 후의 화질이 저하된다.
이와 같은 롤링 셔터 형식의 문제를 해결하는 구동 방법으로서 글로벌 셔터가 제안되어 있다. 이 글로벌 셔터는, 상술한 광전변환부와 플로팅 디퓨전의 사이에 전하 유지부를 배치하고, 전 화소 동시에 노광을 행한 후, 광전변환에 의해 생성된 전하를 전하 유지부에 일괄하여 전송하여, 유지시킨다. 그 후, 전하 유지부에서 플로팅 디퓨전에의 전하의 전송, 화상 신호의 생성 및 화소로부터의 화상 신호의 판독을 행마다 순차적으로 행한다. 이와 같이, 글로벌 셔터 형식의 촬상 소자에서는, 전 화소 동시에 노광을 행할 수가 있기 때문에, 포컬 플레인 왜곡 등의 발생을 방지할 수 있다.
이 글로벌 셔터 형식의 촬상 소자에서도 반사광에 의한 영향이 생긴다. 구체적으로는, 반사광이 인접하는 화소에 입사하면, 롤링 셔터 형식과 마찬가지로 크로스토크가 생긴다. 또한, 반사광이 자신의 화소의 전하 유지부에 침입하여 광전변환이 생긴 경우에도, 노이즈가 발생한다. 글로벌 셔터 형식의 촬상 소자에서의, 이와 같은 전하 유지부에의 광의 누설은 기생 수광 감도(PLS : Parasitic Light Sensitivity)로서 관리되고 있고, 극히 낮은 PLS가 요구된다. 그래서, 반사광의 크로스토크 등을 막기 위해, 기판 중에 차광부를 배치하여 광학적으로 분리하는 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 1 참조.). 이 종래 기술에 관련하여, 전하 유지부와 배선층의 사이에 표면측 차광부를 더욱 배치하여 전하 유지부에의 반사광의 입사를 방지하는 촬상 소자에 대해서도 제안되어 있다.
일본 특개2015-228510호 공보
상술한 촬상 소자에서는, 광전변환에 의해 생성된 전하를 전송하는 트랜지스터가 배치된다. 상술한 종래 기술의 차광부에는, 당해 영역에 개구부가 형성되고, 전하를 전송하는 트랜지스터의 채널 영역이 배치된다. 이 때문에, 종래 기술에서는, 차광부의 개구부에서의 반사광의 인접 화소의 광전변환부나 전하 유지부에의 입사를 막을 수가 없어서, 화상 신호의 화질이 저하된다는 문제가 있다.
본 기술은, 상술한 문제점을 감안하여 이루어진 것으로, 화소에서의 광전변환부를 투과한 입사광의 전하 유지부나 인접하는 화소 등에의 입사를 경감하여, 화질의 저하를 방지하는 것을 목적으로 하고 있다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면은, 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와, 상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과, 상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부를 구비하는 촬상 소자이다. 이에 의해, 광전변환부를 투과한 입사광이 입사광 감쇠부에 의해 감쇠된다는 작용을 가져온다. 광전변환부를 투과한 입사광에 의거한 광학적인 노이즈의 삭감이 상정된다.
또한, 이 제1의 측면에서, 상기 입사광 감쇠부는, 상기 반도체 기판 및 배선층의 사이에 배치되어 상기 광전변환부를 투과한 광을 입사시키는 개구부를 갖는 덮개부(蓋部)와, 상기 개구부를 위요(圍繞)하는 벽부(壁部)를 구비하여도 좋다. 이에 의해, 덮개부 및 벽부에 의해 입사광 감쇠부가 형성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 벽부를 구비하여도 좋다. 이에 의해, 입사광 감쇠부의 벽부가 배선층과 함께 형성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 입사광 감쇠부는, 상기 벽부에 인접함과 함께 상기 덮개부에 대향하여 배치되는 저부를 또한 구비하여도 좋다. 이에 의해, 덮개부, 벽부 및 저부에 의해 입사광 감쇠부가 형성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 저부를 구비하여도 좋다. 이에 의해, 입사광 감쇠부의 저부가 배선층과 함께 형성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 입사광 감쇠부는, 상기 입사광의 입사각도에 응하여 편이(偏移)한(shifted) 위치에 상기 개구부가 배치되어도 좋다. 이에 의해, 화소에의 입사광의 입사각도에 응하여 입사광 감쇠부의 개구부의 위치가 조정된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 화소 회로는, 상기 생성된 전하를 유지하는 전하 유지부와, 상기 유지된 전하에 의거하여 화상 신호를 생성하는 화상 신호 생성부를 구비하여도 좋다. 이에 의해, 전하 유지부에 유지된 전하에 응한 화상 신호가 생성된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 광전변환부 및 상기 전하 유지부의 사이에 배치되어 상기 입사광을 차광하는 차광벽을 또한 구비하여도 좋다. 이에 의해, 광전변환부 및 전하 유지부의 사이가 차광된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 반도체 기판에서의 상기 입사광이 입사되는 면의 상기 전하 유지부의 근방에 배치되어 상기 입사광을 차광하는 차폐막을 또한 구비하여도 좋다. 이에 의해, 전하 유지부가 입사광으로부터 차광된다는 작용을 가져온다.
또한, 본 기술의 제2의 측면은, 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와, 상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과, 상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부와, 상기 전달된 화상 신호를 처리하는 처리 회로를 구비하는 촬상 장치이다. 이에 의해, 광전변환부를 투과한 입사광이 입사광 감쇠부에 의해 감쇠된다는 작용을 가져온다. 광전변환부를 투과한 입사광에 의거한 광학적인 노이즈의 삭감이 상정된다.
본 기술에 의하면, 화소에서의 광전변환부를 투과한 입사광의 전하 유지부나 인접하는 화소 등에의 입사를 경감하여, 화질의 저하를 방지한다는 우수한 효과를 이룬다.
도 1은 본 기술의 실시의 형태에 관한 촬상 소자의 구성례를 도시하는 도면.
도 2는 본 기술의 제1의 실시의 형태에 관한 화소의 회로 구성의 한 예를 도시하는 도면.
도 3은 본 기술의 제1의 실시의 형태에 관한 화소의 구성례를 도시하는 도면.
도 4는 본 기술의 제1의 실시의 형태에 관한 화소의 구성례를 도시하는 도면.
도 5는 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 6은 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 7은 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 8은 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 9는 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 10은 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 11은 본 기술의 제1의 실시의 형태의 제1의 변형례에 관한 입사광 감쇠부의 구성례를 도시하는 도면.
도 12는 본 기술의 제1의 실시의 형태의 제2의 변형례에 관한 입사광 감쇠부의 구성례를 도시하는 도면.
도 13은 본 기술의 제2의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 14는 본 기술의 제2의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 15느 본 기술의 제3의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 16은 본 기술의 제3의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면.
도 17은 본 기술의 제4의 실시의 형태에 관한 화소의 회로 구성의 한 예를 도시하는 도면.
도 18은 본 기술의 제4의 실시의 형태에 관한 화소의 구성례를 도시하는 도면.
도 19는 본 기술의 제5의 실시의 형태에 관한 화소의 구성례를 도시하는 도면.
도 20은 본 기술이 적용될 수 있는 촬상 장치의 한 예인 카메라의 개략적인 구성례를 도시하는 블록도.
다음에, 도면을 참조하여, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)를 설명한다. 이하의 도면에서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다. 단, 도면은, 모식적인 것이고, 각 부분의 치수의 비율 등은 현실의 것과는 반드시 일치하지는 않는다. 또한, 도면 상호간에서도 서로의 치수의 관계나 비율이 다른 부분이 포함된 것은 물론이다. 또한, 이하의 순서로 실시의 형태의 설명을 행한다.
1. 제1의 실시의 형태
2. 제2의 실시의 형태
3. 제3의 실시의 형태
4. 제4의 실시의 형태
5. 제5의 실시의 형태
6. 카메라에의 응용례
<1. 제1의 실시의 형태>
[촬상 소자의 구성]
도 1은, 본 기술의 실시의 형태에 관한 촬상 소자의 구성례를 도시하는 도면이다. 동 도면의 촬상 소자(1)는, 화소 어레이부(10)와, 수직 구동부(20)와, 칼럼 신호 처리부(30)와, 제어부(40)를 구비한다.
화소 어레이부(10)는, 화소(100)가 2차원 격자형상으로 배치되어 구성된 것이다. 여기서, 화소(100)는, 조사된 광에 응한 화상 신호를 생성하는 것이다. 이 화소(100)는, 조사된 광에 응한 전하를 생성하는 광전변환부를 갖는다. 또한 화소(100)는, 화소 회로를 또한 갖는다. 이 화소 회로는, 광전변환부에 의해 생성된 전하에 의거한 화상 신호를 생성한다. 화상 신호의 생성은, 후술하는 수직 구동부(20)에 의해 생성된 제어 신호에 의해 제어된다. 화소 어레이부(10)에는, 신호선(11 및 12)이 XY 매트릭스형상으로 배치된다. 신호선(11)은, 화소(100)에서의 화소 회로의 제어 신호를 전달하는 신호선이고, 화소 어레이부(10)의 행마다 배치되고, 각 행에 배치되는 화소(100)에 대해 공통으로 배선된다. 신호선(12)은, 화소(100)의 화소 회로에 의해 생성된 화상 신호를 전달하는 신호선이고, 화소 어레이부(10)의 열마다 배치되고, 각 열에 배치되는 화소(100)에 대해 공통으로 배선된다. 이들 광전변환부 및 화소 회로는, 반도체 기판에 형성된다.
수직 구동부(20)는, 화소(100)의 화소 회로의 제어 신호를 생성하는 것이다. 이 수직 구동부(20)는, 생성한 제어 신호를 동 도면의 신호선(11)을 통하여 화소(100)에 전달한다. 칼럼 신호 처리부(30)는, 화소(100)에 의해 생성된 화상 신호를 처리하는 것이다. 이 칼럼 신호 처리부(30)는, 동 도면의 신호선(12)을 통하여 화소(100)로부터 전달된 화상 신호의 처리를 행한다. 칼럼 신호 처리부(30)에서의 처리에는, 예를 들면, 화소(100)에서 생성된 아날로그의 화상 신호를 디지털의 화상 신호로 변환하는 아날로그 디지털 변환이 해당한다. 칼럼 신호 처리부(30)에 의해 처리된 화상 신호는, 촬상 소자(1)의 화상 신호로서 출력된다. 제어부(40)는, 촬상 소자(1)의 전체를 제어하는 것이다. 이 제어부(40)는, 수직 구동부(20) 및 칼럼 신호 처리부(30)를 제어하는 제어 신호를 생성하여 출력함에 의해, 촬상 소자(1)의 제어를 행한다. 제어부(40)에 의해 생성된 제어 신호는, 신호선(41 및 42)에 의해 수직 구동부(20) 및 칼럼 신호 처리부(30)에 대해 각각 전달된다. 또한, 칼럼 신호 처리부(30)는, 청구의 범위에 기재된 처리 회로의 한 예이다. 촬상 소자(1)는, 청구의 범위에 기재된 촬상 장치의 한 예이다.
[화소의 회로 구성]
도 2는, 본 기술의 제1의 실시의 형태에 관한 화소의 회로 구성의 한 예를 도시하는 도면이다. 동 도면은, 화소(100)의 구성을 도시하는 회로도이다. 동 도면의 화소(100)는, 광전변환부(101)와, 제1의 전하 유지부(102)와, 제2의 전하 유지부(103)와, MOS 트랜지스터(105 내지 109)를 구비한다. 또한, 화소(100)에는, 신호선(TR1, TR2, RST, SEL 및 OUT)이 배선된다. 신호선(TR1, TR2, RST 및 SEL)은, 화소(100)의 제어 신호를 전달하는 신호선이다. 이들의 신호선은, MOS 트랜지스터의 게이트에 접속된다. 이들의 신호선을 통하여 게이트 및 소스 사이의 임계치 이상의 전압이 MOS 트랜지스터에 인가되면, 당해 MOS 트랜지스터를 도통시킬 수 있다. 신호선(TR1, TR2, RST 및 SEL)은, 신호선(11)을 구성한다. 한편, 신호선(OUT)은 신호선(12)을 구성하고, 화소(100)에 의해 생성된 화상 신호를 전달한다. 또한, 화소(100)에는, 전원선(Vdd)이 배선되어, 전원이 공급된다.
광전변환부(101)의 애노드는 접지되고, 캐소드는 MOS 트랜지스터(105)의 소스에 접속된다. MOS 트랜지스터(105)의 드레인은, MOS 트랜지스터(106)의 소스 및 제1의 전하 유지부(102)의 일단에 접속된다. 제1의 전하 유지부(102)의 타단은 접지된다. MOS 트랜지스터(105)의 게이트는 신호선(TR1)에 접속되고, MOS 트랜지스터(106)의 게이트는 신호선(TR2)에 접속된다. MOS 트랜지스터(106)의 드레인은, MOS 트랜지스터(107)의 소스, MOS 트랜지스터(108)의 게이트 및 제2의 전하 유지부(103)의 일단에 접속된다. 제2의 전하 유지부(103)의 타단은, 접지된다. MOS 트랜지스터(107)의 게이트는, 신호선(RST)에 접속된다. MOS 트랜지스터(107 및 108)의 드레인은 전원선(Vdd)에 공통에 접속되고, MOS 트랜지스터(108)의 소스는 MOS 트랜지스터(109)의 드레인에 접속된다. MOS 트랜지스터(109)의 소스는 신호선(OUT)에 접속되고, 게이트는 신호선(SEL)에 접속된다.
광전변환부(101)는, 전술한 바와 같이 조사된 광에 응한 전하를 생성하고, 유지하는 것이다. 이 광전변환부(101)로는, 포토 다이오드를 사용할 수 있다. MOS 트랜지스터(105)는, 광전변환부(101)의 광전변환에 의해 생성된 전하를 제1의 전하 유지부(102)에 전송하는 트랜지스터이다. MOS 트랜지스터(105)에서의 전하의 전송은, 신호선(TR1)에 의해 전달되는 신호에 의해 제어된다. 제1의 전하 유지부(102)는, MOS 트랜지스터(105)에 의해 전송된 전하를 유지하는 커패시터이다. MOS 트랜지스터(106)는, 제1의 전하 유지부(102)에 유지된 전하를 제2의 전하 유지부(103)에 전송하는 트랜지스터이다. MOS 트랜지스터(106)에서의 전하의 전송은, 신호선(TR2)에 의해 전달되는 신호에 의해 제어된다. 또한, 제2의 전하 유지부(103)에는, 반도체 기판의 확산층에 형성된 플로팅 디퓨전을 사용할 수 있다.
MOS 트랜지스터(108)는, 제2의 전하 유지부(103)에 유지된 전하에 의거한 신호를 생성하는 트랜지스터이다. MOS 트랜지스터(109)는, MOS 트랜지스터(108)에 의해 생성된 신호를 화상 신호로서 신호선(OUT)에 출력하는 트랜지스터이다. 이 MOS 트랜지스터(108)는, 신호선(SEL)에 의해 전달되는 신호에 의해 제어된다. 또한, MOS 트랜지스터(108 및 109)는, 화상 신호 생성부(110)를 구성한다.
MOS 트랜지스터(107)는, 제2의 전하 유지부(103)에 유지된 전하를 전원선(Vdd)에 배출함에 의해 제2의 전하 유지부(103)를 리셋하는 트랜지스터이다. 이 MOS 트랜지스터(107)에 의한 리셋은, 신호선(RST)에 의해 전달되는 신호에 의해 제어된다. 이 리셋일 때, MOS 트랜지스터(105 및 106)를 도통시킴에 의해, 광전변환부(101) 및 제1의 전하 유지부(102)를 동시에 리셋할 수 있다. 또한, 제1의 전하 유지부(102), 제2의 전하 유지부(103) 및 MOS 트랜지스터(105 내지 109)는, 화소 회로(120)를 구성한다. 또한, 제1의 전하 유지부(102) 및 제2의 전하 유지부(103)는, 청구의 범위에 기재된 전하 유지부의 한 예이다.
동 도면의 화소(100)에서의 화상 신호의 생성은, 이하와 같이 행할 수 있다. 우선, MOS 트랜지스터(105 내지 107)를 도통시켜서 광전변환부(101)를 리셋한다. 다음에, 소정의 시간의 경과 후에 MOS 트랜지스터(106 및 107)를 도통시켜서 제1의 전하 유지부(102)를 리셋한다. 이 리셋의 종료 후에, MOS 트랜지스터(105)를 도통시킨다. 이에 의해, 광전변환부(101)에서 생성된 전하가 제1의 전하 유지부(102)에 전송되어 유지된다. 이 광전변환부(101)의 리셋부터 MOS 트랜지스터(105)에 의한 전하의 전송까지의 조작은, 화소 어레이부(10)에 배치된 모든 화소(100)에서의 동시에 행한다. 이에 의해, 글로벌 셔터가 실현된다. 또한, 광전변환부(101)의 리셋부터 MOS 트랜지스터(105)에 의한 전하의 전송까지의 기간은 노광 기간에 해당한다.
다음에, MOS 트랜지스터(107)를 도통시켜서 제2의 전하 유지부(103)를 리셋한다. 다음에, MOS 트랜지스터(106)를 도통시켜서 제1의 전하 유지부(102)에 유지된 전하를 제2의 전하 유지부(103)에 전송하여 유지시킨다. 이에 의해, MOS 트랜지스터(108)가 제2의 전하 유지부(103)에 유지된 전하에 응한 화상 신호를 생성한다. 다음에, MOS 트랜지스터(109)를 도통시킴에 의해, MOS 트랜지스터(108)에 의해 생성된 화상 신호가 신호선(OUT)에 출력된다. 이, 제2의 전하 유지부(103)의 리셋부터 화상 신호의 출력까지의 조작은, 화소 어레이부(10)의 행에 배치되는 화소(100)마다 순차적으로 행한다. 화소 어레이부(10)의 모든 행의 화소(100)에서의 화상 신호가 출력됨에 의해, 1화면분의 화상 신호인 프레임을 생성할 수 있다.
이와 같이, 화소 어레이부(10)의 전 화소(100)에서 동시에 노광을 행함에 의해, 프레임의 왜곡의 발생을 막아, 화질을 향상시킬 수 있다. 이와 같이, 제1의 전하 유지부(102)는, 글로벌 셔터 방식의 촬상을 행할 때에, 광전변환부(101)에 의해 생성된 전하를 일시적으로 유지하기 위해 사용된다. 또한, MOS 트랜지스터(108 및 109)에 의해 화상 신호가 생성되고 화소(100)로부터 출력되기 직전에 제2의 전하 유지부(103)를 리셋하여 제1의 전하 유지부(102)로부터 제2의 전하 유지부(103)에 전하를 전송함에 의해, 제2의 전하 유지부(103)에 유입하는 전류(암전류)에 의한 오차를 저감할 수 있다.
[촬상 소자의 구성]
도 3은, 본 기술의 제1의 실시의 형태에 관한 화소의 구성례를 도시하는 도면이다. 동 도면은, 화소(100)의 구성례를 도시하는 단면도이다. 화소(100)는, 지지 기판(180)과, 절연층(130) 및 배선층(131)으로 이루어지는 배선 영역과, 반도체 기판(140)과, 절연막(152)과, 컬러 필터(153)와, 온 칩 렌즈(154)를 구비한다. 또한, 동 도면의 촬상 소자(1)는, 반도체 기판(140)의 이면측(배선 영역이 형성된 면과는 다른 면)부터 입사광이 조사되는 이면 조사형의 촬상 소자에 해당한다.
반도체 기판(140)은, 도 1에서 설명한 화소(100)의 광전변환부나 화소 회로의 반도체 부분이 형성되는 반도체의 기판이다. 또한, 반도체 기판(140)에는, 수직 구동부(20), 칼럼 신호 처리부(30) 및 제어부(40)의 반도체 부분이 또한 형성된다. 반도체 기판(140)에는, p형의 웰 영역이 형성되고, 이 웰 영역에 화소(100)의 광전변환부 등이 형성된다. 편의상, 반도체 기판(140)이 웰 영역을 구성하는 것으로 상정한다. 동 도면에는, 광전변환부(101), 제1의 전하 유지부(102) 및 MOS 트랜지스터(105)를 기재하였다.
광전변환부(101)는, n형 반도체 영역(141)과 주위의 p형 웰 영역에 의해 구성된다. 이 n형 반도체 영역(141) 및 p형 웰 영역의 계면의 pn 접합에 의해 광전변환이 행하여진다. 이 광전변환에 의해 생성된 전하 중 전자가, n형 반도체 영역(141)에 유지된다. 이 유지된 전자가 도 2에서 설명한 MOS 트랜지스터(105)에 의해, 제1의 전하 유지부(102)에 전송된다. 또한, n형 반도체 영역(141)의 표면에는, p형 반도체 영역(143)이 배치된다. 이 p형 반도체 영역은, 반도체 기판(140)의 표면 순위를 피닝하는 영역이다. 제2의 전하 유지부(102)는, n형 반도체 영역(142)에 의해 구성된다. 이 n형 반도체 영역(142)의 표면에도 피닝을 위한 p형 반도체 영역(144)이 형성된다. MOS 트랜지스터(105)는, n형 반도체 영역(141 및 142)을 각각 소스 및 드레인 영역으로 하고, n형 반도체 영역(141 및 142) 사이의 p형 웰 영역을 채널 영역으로 하는 MOS 트랜지스터이다. 또한, 이 MOS 트랜지스터(105)는, 절연막을 통하여 게이트(145)가 배치된다.
광전변환부(101)와 제1의 전하 유지부(102)와의 사이에는, 분리 영역(151)이 배치된다. 구체적으로는, n형 반도체 영역(141 및 142) 사이의 반도체 기판(140)에 분리 영역(151)이 형성된다. 이 분리 영역은, 예를 들면, 절연물에 의해 구성되고, 광전변환부(101) 및 전하 유지부(102) 사이의 전하의 이동을 방지하는 것이다. 또한, 분리 영역(151)은, 화소(100)끼리의 사이에도 배치할 수 있다.
광전변환부(101)의 주위의 분리 영역(151)에는, 차광벽(163)을 배치할 수 있다. 이 차광벽(163)은, 화소(100)의 입사광이나 후술하는 미광의 제1의 전하 유지부(102)에의 입사를 막는 것이다. 또한, 차광벽(163)은, 인접하는 화소(100)에의 미광의 입사를 또한 방지한다. 이 차광벽(163)은, 예를 들면, 텅스텐(W), 알루미늄(Al) 및 구리(Cu) 등의 금속에 의해 구성할 수 있다.
배선 영역은, 배선층(131) 및 절연층(130)이 형성되는 영역이다. 배선층(131)은, 화소(100)에서 생성된 화상 신호나 화소 회로를 제어하는 제어 신호를 전달하는 배선이다. 도 1에서 설명한 신호선(11 및 12)은, 배선층(131)에 의해 구성된다. 이 배선층(131)은, 구리(Cu) 등의 금속에 의해 구성할 수 있다. 절연층(130)은, 배선층(131)을 절연하는 것이다. 이 절연층(130)은, 예를 들면, 산화실리콘(SiO2) 등의 산화물에 의해 구성할 수 있다. 배선층(131)은, 다층으로 구성할 수 있다. 동 도면은, 3 층구성의 배선층의 예를 도시한 것이다. 다른 층에 배치되는 배선층(131) 사이는, 비아 플러그(133)에 의해 접속할 수 있다. 또한, 반도체 기판(140)에 형성된 소자와 배선층(131)과의 사이는, 콘택트 플러그에 의해 접속할 수 있다. 동 도면에서는, MOS 트랜지스터(105)의 게이트(145)는, 콘택트 플러그(132)에 의해 배선층(131)에 접속되다. 또한, 배선층(131), 콘택트 플러그(132) 및 비아 플러그(133)는, 청구의 범위에 기재된 배선층의 한 예이다.
온 칩 렌즈(154)는, 피사체로부터의 광을 집광하는 렌즈이다. 컬러 필터(153)는, 온 칩 렌즈(154)에 의해 집광된 광 중 소정 파장의 광을 투과시키는 광학적인 필터이다. 이 컬러 필터(153)로는, 예를 들면, 적색광, 녹색광 및 청색광의 어느 하나를 투과하는 컬러 필터(153)를 사용할 수 있다. 절연막(152)은, 반도체 기판(140)을 절연하는 막이다. 이 절연막(152)으로는, SiO2 등의 산화물의 막을 사용할 수 있다. 지지 기판(180)은, 촬상 소자(1)의 제조 공정에서 반도체 기판(140) 등을 지지하는 기판이다. 이 지지 기판(180)으로는, 실리콘의 웨이퍼를 사용할 수 있다.
절연막(152)에는, 차광막(161)을 배치할 수 있다. 이 차광막(161)은, 화소(100)에서의 광전변환부(101) 이외의 영역에의 광의 입사를 막는 막이다. 이 차광막(161)은, 예를 들면, W, Al 및 Cu에 의해 구성할 수 있다. 또한, 차광막(161)의 광전변환부(101)에 인접하는 영역에는 개구부(162)가 형성되어, 광전변환부(101)에의 입사광을 투과시킬 수 있다.
상술한 화소(100)에서는, 온 칩 렌즈(154) 등을 통하여 광전변환부(101)의 n형 반도체 영역(141)에 피사체로부터의 광이 입사한다. 이 광의 일부는, 광전변환에 기여하는 일 없이 n형 반도체 영역(141)을 투과한다. 이와 같은 투과광은, 배선층(131) 등에 의해 반사되어 반도체 기판(140)에 재차 입사하는 경우가 있다. 이하, 이와 같은 광을 미광(迷光)이라고 칭한다. 이 미광은 광학적인 노이즈가 된다. 예를 들면, 미광이 제1의 전하 유지부(102) 등에 입사하면, 미광에 의한 광전변환이 생기고, 생성된 전하가 제1의 전하 유지부(102)에 유지되어 있던 전하에 가산된다. 이 때문에, 화소(100)에 의해 생성된 화상 신호에 오차가 생겨, 노이즈가 된다. 글로벌 셔터 방식의 촬상 소자에서는, 제1의 전하 유지부(102)에서의 전하의 유지 시간이 비교적 길어지기 때문에, 미광의 영향이 커지고, 기생 수광 감도(PLS : Parasitic Light Sensitivity)가 악화한다. 또한, 미광이 인접하는 화소(100)에 입사하면 크로스토크가 생긴다. 이것은, 미광 등의 피사체로부터의 광 이외의 광의 입사에 의해 화상 신호가 변화하는 현상이고, 화상 신호의 노이즈의 원인이 된다.
이 미광의 제1의 전하 유지부(102)에의 입사를 막기 위해, 동 도면의 화소(100)에는, 입사광 감쇠부(170)가 배치된다. 이 입사광 감쇠부(170)는, 광전변환부(101)를 투과한 입사광을 감쇠하는 것이고, 덮개부(171), 벽부(173) 및 저부(174)에 의해 구성된다. 덮개부(171), 벽부(173) 및 저부(174)는, 어느 것이나 광을 차광하는 막이고, 예를 들면, 금속 등에 의해 구성할 수 있다. 구체적으로는, 덮개부(171) 등은, Al, 은(Ag), 금(Au), Cu, 백금(Pt), 몰리브덴(Mo), 크롬(Cr), 티탄(Ti), 니켈(Ni), W 및 철(Fe) 등의 금속, 실리콘(Si), 게르마늄(Ge) 및 텔루르(Te) 등의 반도체 및 이들의 합금 등에 의해 구성할 수 있다. 또한, 이들의 금속 등의 적층 구조로 할 수도 있다. 또한, 덮개부(171) 등은, 사용하는 재료의 차광 능력에 응한 막두께로 구성할 수 있다. 예를 들면, W를 덮개부(171) 등에 사용할 때에는, 200㎚의 막두께에 형성할 수 있다. 이때, Ti의 막을 W의 하지(下地)로서 배치할 수도 있다. 이 경우, Ti의 막은 밀착층으로서 사용된다.
덮개부(171)는, 광전변환부(101)에 인접하여 배치되고, 광전변환부(101)를 투과한 광을 투과시키는 개구부(172)를 갖는다. 벽부(173)는, 덮개부(171)에 인접하여 배치됨과 함께 개구부(172)를 위요하여 배치된다. 저부(174)는, 벽부(173)에 인접하여 배치된다. 이와 같이, 입사광 감쇠부(170)는, 덮개부(171), 벽부(173) 및 저부(174)에 의해, 개구부(172)를 제외하고 닫은 영역으로 형성된다. 이 닫은 영역 내에는, 절연물이 배치된다. 동 도면에서는, 절연층(130)이 당해 영역에 배치된다. 개구부(172)를 통하여 입사광 감쇠부(170)에 입사한 광은, 덮개부(171), 벽부(173) 및 저부(174)에 의한 반사가 반복되는 중에 감쇠한다. 즉, 광전변환부(101)를 투과한 광은, 입사광 감쇠부(170)에서 열에너지로 변환되어 감쇠한다. 동 도면의 태선의 화살표는, 이 양상을 도시한 것이다. 이에 의해, 미광의 발생을 방지하고, 제1의 전하 유지부(102) 등에의 미광의 입사를 막을 수 있다.
또한, 동 도면의 덮개부(171)는, 절연층(130)을 통하여 반도체 기판(140)과 배선 영역의 사이에 배치되어 입사광 감쇠부(170)를 구성한다. 또한, 동 도면의 덮개부(171)는, 화소(100)의 전역(全域)을 덮도록 배치할 수 있다. 이에 의해, 제1의 전하 유지부(102) 등에의 미광의 입사를 방지한다. 이때, 상술한 콘택트 플러그(132)는, 덮개부(171)에 형성된 개구부(175)에 배치된다. 이 개구부(175)를 작게 함에 의해, 제1의 전하 유지부(102)에 대한 차광성을 향상시킬 수 있다. 또한, 입사광 감쇠부(170)의 구성은, 이 예로 한정되지 않는다. 예를 들면, 저부(174)를 생략하고, 배선(131)의 일부를 저부로서 사용할 수 있다.
[화소의 구성]
도 4는, 본 기술의 제1의 실시의 형태에 관한 화소의 구성례를 도시하는 도면이다. 동 도면은, 이면측에서 본 화소(100)의 구성을 도시한 평면도이고, 도 3에서 설명한 광전변환부(101), 제1의 전하 유지부(102), 제2의 전하 유지부(103) 및 MOS 트랜지스터(105 내지 109)의 배치례를 도시하는 도면이다. 또한, 도 3은, 동 도면의 A-A'선에 따른 단면도에 해당한다. 동 도면에서, 실선의 사각형은 차광막(161)의 개구부(162)를 나타내고, 점선의 사각형은 덮개부(171)의 개구부(172)를 나타낸다. 2점 쇄선은, 벽부(173)의 위치를 나타낸다. 파선의 사각형 중 사선에 의한 해칭이 붙은 영역은 MOS 트랜지스터의 게이트를 나타내고, 이 이외의 영역은 반도체 기판(140)에 형성된 n형 반도체 영역을 나타낸다.
광전변환부(101)는, 화소(100)의 좌하에 배치된다. 이 광전변환부(101)의 우측에 인접하여 MOS 트랜지스터(105)의 게이트 및 드레인 영역이 차례로 배치된다. MOS 트랜지스터(105)의 드레인 영역에 인접하여 MOS 트랜지스터(106)의 게이트 및 드레인 영역이 차례로 배치된다. 여기서, MOS 트랜지스터(105)의 드레인 영역은, MOS 트랜지스터(106)의 소스 영역에 당해함과 함께 제1의 전하 유지부(102)를 구성한다. MOS 트랜지스터(106)의 드레인 영역에 인접하여 MOS 트랜지스터(107)의 게이트 및 드레인 영역이 차례로 배치된다. 여기서, MOS 트랜지스터(106)의 드레인 영역은, MOS 트랜지스터(107)의 소스 영역에 당해함과 함께 제2의 전하 유지부(103)를 구성한다.
MOS 트랜지스터(107)의 드레인 영역에 인접하여 MOS 트랜지스터(108)의 게이트 및 소스 영역이 차례로 배치된다. 여기서, MOS 트랜지스터(107)의 드레인 영역은, MOS 트랜지스터(108)의 드레인 영역에 해당한다. MOS 트랜지스터(108)의 소스 영역에 인접하여 MOS 트랜지스터(109)의 게이트 및 소스 영역이 차례로 배치된다. 여기서, MOS 트랜지스터(108)의 소스 영역은, MOS 트랜지스터(109)의 드레인 영역에 해당한다.
동 도면에 도시한 바와 같이, 광전변환부(101)의 n형 반도체 영역(141)의 주위의 분리 영역(151)에는, 차광벽(163)이 배치된다. 즉, n형 반도체 영역(141)은, 차광벽(163)에 의해 위요되고, 차광막(161)이 및 덮개부(171), 벽부(173) 및 저부(174)에 의해 닫혀진 형상이 된다. 또한, 덮개부(171)의 개구부(172)는, 광전변환부(101)의 n형 반도체 영역(141)의 중앙부의 근방에 형성된다. 이때, n형 반도체 영역(141)의 중앙부에 입사광이 집광된 위치에 온 칩 렌즈(154)를 배치함에 의해, 광전변환부(101)를 투과한 입사광을 입사광 감쇠부(170)에 도광할 수 있다. 그리고, 이 광전변환부(101)를 투과한 광은, 개구부(172) 이외에 출구가 없는 입사광 감쇠부(170)에 봉입되어, 감쇠된다. 이에 의해, 제1의 전하 유지부(102)나 제2의 전하 유지부(103)에의 미광의 입사를 방지할 수 있다. 또한, 인접하는 화소(100)에 의해 생긴 미광의 영향도 제거할 수 있다. 또한, 동 도면의 MOS 트랜지스터(105 내지 109)의 게이트는, 덮개부(171)에 형성된 개구부(부도시)에 형성된 콘택트 플러그에 접속된다.
[화소의 제조 방법]
도 5 내지 10은, 본 기술의 제1의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면이다. 우선, 반도체 기판(140)에 n형 반도체 영역(141 및 142)을 이온 타입에 의해 형성한다. 다음에, 절연층(301)을 게이트 산화막으로서 형성한 후, 게이트(145)를 형성한다. 게이트(145)에 사이드 월 형상의 절연층을 형성하고, p형 반도체 영역(143 및 144)을 이온 타입에 의해 형성한다. (도 5에서의 a). 다음에, 절연층(302) 및 덮개부(171)를 차례로 적층한다. 이것은, CVD(Chemical Vapor Deposition)나 스퍼터링에 의해 행할 수 있다. 다음에, 덮개부(171)에 개구부(172)를, 예를 들면, 드라이 에칭에 의해 형성한다(도 5에서의 b). 다음에, 절연층(303)을 성막하고, 트렌치(304)를, 예를 들면, 드라이 에칭에 의해 형성한다(도 5에서의 c).
다음에, 덮개부(171)를 구성하는 금속막(306)을 성막한다. 이때, 절연층(303)의 트렌치(304)에도 금속막(306)을 배치한다(도 6에서의 d). 다음에, 금속막(306)을 패터닝하여 저부(174) 및 벽부(173)를 동시에 형성한다(도 6에서의 e). 다음에, 절연층(307)을 성막하고, 게이트(145)에 달하는 개구부(308)를 형성한다(도 6에서의 f). 다음에, W 등의 콘택트 플러그(132)의 재료로 이루어지는 금속막(309)을 성막한다. 이때, 개구부(308) 내에 금속막(309)을 배치한다(도 7에서의 g). 다음에, 표면의 금속막(309)을, 예를 들면, 화학적 기계적 연마(CMP : Chemical Mechanical Polishing)에 의해 제거하여, 콘택트 플러그(132)를 형성한다(도 7에서의 h). 다음에, 절연층(310)을 성막하고, 1층째의 배선층(131)을 배치하는 위치에 개구부(311)를 형성한다(도 7에서의 i).
다음에, 배선층(131)을 구성하는 금속층(312)을 성막한다. 이 금속층(312)으로는, Cu 등을 사용하고, 도금에 의해 형성할 수 있다(도 8에서의 j). 다음에, CMP에 의해 금속층(312)을 연삭하여 배선층(131)을 형성한다(도 8에서의 k). 그 후, 절연층 및 배선층의 성막을 반복하여 배선 영역을 형성한다(도 8에서의 l). 다음에, 절연층(130)의 표면에 지지 기판(180)을 접착하고, 반도체 기판(140)의 상하를 반전하여 반도체 기판(140)을 연삭하여 박육화한다(도 9에서의 m). 다음에, 반도체 기판(140)에 트렌치(313)를 형성한다(도 9에서의 n). 다음에, 트렌치(313)의 측면 및 저면에 절연막을 성막하여 분리 영역(151)을 형성하고, 금속막(314)을 성막하여 분리 영역(151)에 매입한다. 동시에, 반도체 기판(140)의 표면에 절연막(152)을 형성한다(도 10에서의 o). 다음에, 금속막(314)을 에칭하여 개구부(162)를 형성한다. 이에 의해, 차광막(161) 및 차광벽(163)을 동시에 형성할 수 있다. 다음에, 절연막(152)을 더욱 성막한다(도 10에서의 p). 그 후, 컬러 필터(153) 및 온 칩 렌즈(154)를 형성함에 의해, 촬상 소자(1)를 제조할 수 있다.
[변형례 1]
상술한 촬상 소자(1)는, 사각형 형상의 개구부(172)를 구비하는 덮개부(171)를 사용하고 있지만, 입사광의 강도 등에 응하여 개구부(172)의 형상을 변경하여도 좋다.
도 11은, 본 기술의 제1의 실시의 형태의 제1의 변형례에 관한 입사광 감쇠부의 구성례를 도시하는 도면이다. 동 도면에서의 a는, 장방형 형상의 개구부(172)를 구비하는 덮개부(171)의 예이다. 벽부(173)의 단면의 형상도 마찬가지로, 장방형의 형상으로 할 수 있다. 동 도면에서의 b 및 c는, 각각 원형상 및 타원형상의 개구부(172)의 예를 도시한 것이다. 또한, 동 도면에서의 d는, 8각형 형상의 개구부(172)의 예를 도시한 것이다.
[변형례 2]
상술한 촬상 소자(1)는, 차광 재료에 의해 형성된 덮개부(171) 등을 사용하고 있지만, 반사를 방지하는 막을 배치하여도 좋다.
도 12는, 본 기술의 제1의 실시의 형태의 제2의 변형례에 관한 입사광 감쇠부의 구성례를 도시하는 도면이다. 동 도면의 입사광 감쇠부(170)는, 반사 방지막(176 및 177)을 또한 구비한다. 반사 방지막(176)은 덮개부(171)에 적층되고, 반사 방지막(177)은 저부(174)에 적층된다. 이 반사 방지막(176 및 177)은, 예를 들면, Ti 등에 의해 구성할 수 있다. 상정되는 광전변환부(101)의 투과광의 파장의 1/4의 두께로 반사 방지막(176 및 177)을 적층함에 의해, 반사 방지막(176) 등에 입사하는 광과 덮개부(171) 등부터 반사된 광이 서로 지워지기 때문에, 반사광을 저감할 수 있다. 이 반사 방지막(176) 등은, 예를 들면, 60㎚의 두께로 구성할 수 있다.
이상 설명한 바와 같이, 본 기술의 제1의 실시의 형태의 촬상 소자(1)는, 개구부(172)를 갖는 덮개부(171), 벽부(173) 및 저부(174)에 의해 구성된 입사광 감쇠부(170)를 구비함에 의해, 광전변환부(101)를 투과한 입사광을 감쇠시킬 수 있다. 이에 의해, 제1의 전하 유지부(102) 등에의 미광의 입사를 막을 수 있고, 화상 신호의 노이즈를 저감할 수 있다. 또한, 인접하는 화소(100)에의 미광의 입사도 막을 수가 있어서, 크로스토크의 발생을 방지할 수 있다. 이와 같이, 광전변환부(101)를 투과한 광의 전하 유지부나 인접하는 화소 등에의 입사를 경감하여, 화질의 저하를 방지할 수 있다.
<2. 제2의 실시의 형태>
상술한 제1의 실시의 형태의 촬상 소자(1)는, 배선 영역에 입사광 감쇠부(170)를 형성한 후에 배선층(131)을 형성하고 있다. 이에 대해, 본 기술의 제2의 실시의 형태의 촬상 소자(1)는, 입사광 감쇠부 중 벽부 및 저부를 배선층과 함께 형성하는 점에서, 상술한 제1의 실시의 형태와 다르다.
[화소의 제조 방법]
도 13 및 14는, 본 기술의 제2의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면이다. 도 13에서의 a에 도시한 바와 같이, 절연층(130) 내에 콘택트 플러그(132)를 형성한다(동 도면에서의 a). 다음에, 절연층(130)에 트렌치(315)를 형성한다(도 13에서의 b). 다음에, 배선층(131) 및 저부(174)를 배치하는 영역에 개구부(316)를 형성한다(도 13에서의 c). 다음에, 금속막(317)을, 예를 들면, 도금에 의해 형성한다(도 14에서의 d). 다음에, 금속막(317)을, 예를 들면, CMP에 의해 연삭하여 배선층(131), 벽부(173) 및 저부(174)를 형성한다.
이 이외의 촬상 소자(1)의 구성은 본 기술의 제1의 실시의 형태에서 설명한 촬상 소자(1)의 구성과 같기 때문에, 설명을 생략한다.
이상 설명한 바와 같이, 본 기술의 제2의 실시의 형태의 촬상 소자(1)는, 벽부(173) 및 저부(174)를 배선층(131)과 함께 형성함에 의해, 촬상 소자(1)의 제조 방법을 간략화할 수 있다.
<3. 제3의 실시의 형태>
상술한 제1의 실시의 형태의 촬상 소자(1)는, 배선 영역에 입사광 감쇠부(170)를 형성한 후에 배선층(131)을 형성하고 있다. 이에 대해, 본 기술의 제3의 실시의 형태의 촬상 소자(1)는, 입사광 감쇠부(170) 중 벽부를 배선층과 동시 형성하는 점에서, 상술한 제1의 실시의 형태와 다르다.
[화소의 제조 방법]
도 15 및 16은, 본 기술의 제3의 실시의 형태에 관한 촬상 소자의 제조 방법을 도시하는 도면이다. 도 15에서의 a에 도시한 바와 같이, 덮개부(171)를 형성한 후에 절연층(130)을 배치한다(도 15에서의 a). 다음에, 콘택트 플러그(132) 및 벽부(173)를 배치하는 위치에 개구부(318) 및 트렌치(319)를 형성한다(도 15에서의 b). 다음에, 금속막(320)을 CVD 등에 의해 성막한다(도 15에서의 c). 다음에, 금속막(320)을 CMP 등에 의해 연삭하여 콘택트 플러그(132) 및 벽부(173)를 형성한다(도 16에서의 d). 다음에, 절연층(321)을 성막하고, 배선층(131) 및 저부(174)를 배치하는 위치에 개구부(322)를 형성한다(도 16에서의 e). 다음에, 배선층(131) 및 저부(174)를 형성한다. 이것은, 예를 들면, 도금 등에 의해 금속막을 성막하고, CMP 등에 의해 연삭하여 형성할 수 있다(도 16에서의 f). 이와 같이, 동 도면의 제조 방법에서는, 콘택트 플러그(132) 및 벽부(173)를 동시에 형성하고, 배선층(131) 및 저부(174)를 동시에 형성한다.
이 이외의 촬상 소자(1)의 구성은 본 기술의 제1의 실시의 형태에서 설명한 촬상 소자(1)의 구성과 같기 때문에, 설명을 생략한다.
이상 설명한 바와 같이, 본 기술의 제3의 실시의 형태의 촬상 소자(1)는, 벽부(173)를 콘택트 플러그(132)와 동시에 형성함에 의해, 촬상 소자(1)의 제조 방법을 간략화할 수 있다.
<4. 제4의 실시의 형태>
상술한 제1의 실시의 형태의 촬상 소자(1)는, 글로벌 셔터 형식의 촬상을 행하고 있다. 이에 대해, 본 기술의 제4의 실시의 형태의 촬상 소자(1)는, 롤링 셔터 형식의 촬상을 행하는 점에서, 상술한 제1의 실시의 형태와 다르다.
[화소의 회로 구성]
도 17은, 본 기술의 제4의 실시의 형태에 관한 화소의 회로 구성의 한 예를 도시하는 도면이다. 동 도면은, 도 2와 마찬가지로, 화소(100)의 구성을 도시하는 회로도이다. 동 도면의 화소(100)는, MOS 트랜지스터(106) 및 제2의 전하 유지부(103)를 생략한 점에서, 도 2에서 설명한 화소(100)와 다르다.
동 도면에서, MOS 트랜지스터(105)의 드레인은 MOS 트랜지스터(107)의 소스, MOS 트랜지스터(108)의 게이트 및 제1의 전하 유지부(102)의 일단에 접속된다. 또한, 화소 회로(120)는, MOS 트랜지스터(105 및 107 내지 109) 및 제1의 전하 유지부(102)에 의해 구성된다. 이 이외의 화소(100)의 회로 구성은 도 2에서 설명한 화소(100)의 회로 구성과 같기 때문에, 설명을 생략한다.
동 도면의 화소(100)에서의 촬상은, 다음과 같이 행할 수 있다. 우선, MOS 트랜지스터(105 및 107)를 도통시켜서 광전변환부(101)를 리셋한다. 소정의 노광 기간경과 후에 MOS 트랜지스터(107)를 도통시켜서 제1의 전하 유지부(102)를 리셋한다. 제1의 전하 유지부(102)의 리셋 종료 후에, MOS 트랜지스터(105)를 도통시켜서 광전변환부(101)에 의해 생성된 전하를 제1의 전하 유지부(102)에 전송한다. 그 후, 제1의 전하 유지부(102)에 전송되어 유지된 전하에 의거하여 MOS 트랜지스터(108)에 의해 화상 신호가 생성되고, MOS 트랜지스터(109)에 의해 신호선(OUT)에 출력된다.
이들 광전변환부(101)에서의 노광과 노광 후의 화상 신호의 출력을 화소 어레이부(10)의 행에 배치되는 화소(100)마다 시간을 비켜서 순차적으로 실행하여, 1화면분의 화상 신호(프레임)를 생성할 수 있다. 이와 같은 촬상은 롤링 셔터 형식이라고 칭하여지고, 당해 촬상 방법을 적용함에 의해, 화소(100)의 구성을 간략화할 수 있다. 그러나, 이 롤링 셔터 형식의 촬상에서는, 행마다의 촬상 시간에 어긋남이 생기기 때문에, 움직임이 있는 피사체를 촬상할 때에 왜곡이 생긴다. 이 롤링 셔터 형식의 촬상 소자(1)라도, 화상 신호의 생성일 때에 미광이 제1의 전하 유지부(102)에 입사하면, 화상 신호에 노이즈가 생긴다. 그래서, 입사광 감쇠부(170)를 배치하여, 미광의 제1의 전하 유지부(102)에의 입사를 방지한다.
[화소의 구성]
도 18은, 본 기술의 제4의 실시의 형태에 관한 화소의 구성례를 도시하는 도면이다. 동 도면은, 도 4와 마찬가지로, 이면측에서 본 화소(100)의 구성을 도시한 평면도이고, 도 17에서 설명한 광전변환부(101), 제1의 전하 유지부(102) 및 MOS 트랜지스터(105 및 107 내지 109)의 배치례를 도시하는 도면이다.
화소(100)의 좌측에 광전변환부(101)가 배치되고, 광전변환부(101)의 우하(右下)에 인접하여 MOS 트랜지스터(105)의 게이트 및 드레인 영역이 차례로 배치된다. MOS 트랜지스터(105)의 드레인 영역에 인접하여 MOS 트랜지스터(107)의 게이트 및 드레인 영역이 차례로 배치된다. 여기서, MOS 트랜지스터(105)의 드레인 영역은, MOS 트랜지스터(107)의 소스 영역에 당해함과 함께 제1의 전하 유지부(102)를 구성한다. MOS 트랜지스터(107)의 드레인 영역에 인접하여 MOS 트랜지스터(108)의 게이트 및 소스 영역 및 MOS 트랜지스터(109)의 게이트 및 소스 영역이 차례로 배치된다.
동 도면의 화소(100)에서도, 광전변환부(101)의 n형 반도체 영역(141)의 주위에는, 차광벽(163) 및 차광막(161)이 배치된다. 또한, 광전변환부(101)의 n형 반도체 영역(141)에 인접하는 배선 영역에는, 덮개부(171), 벽부(173) 및 저부(174)에 의해 구성되는 입사광 감쇠부(170)가 배치된다.
이 이외의 촬상 소자(1)의 구성은 본 기술의 제1의 실시의 형태에서 설명한 촬상 소자(1)의 구성과 같기 때문에, 설명을 생략한다.
이상 설명한 바와 같이, 본 기술의 제4의 실시의 형태의 촬상 소자(1)는, 롤링 셔터 형식의 촬상을 행하는 촬상 소자에 있어서, 입사광 감쇠부(170)에 의해 광전변환부(101)를 투과한 입사광을 감쇠시킬 수 있다. 미광의 전하 유지부(102)에의 입사 및 인접하는 화소(100)에의 입사를 막을 수 있고, 광전변환부(101)를 투과한 광의 전하 유지부나 인접하는 화소 등에의 입사를 경감할 수 있다.
<5. 제5의 실시의 형태>
상술한 제1의 실시의 형태의 촬상 소자(1)는, 덮개부(171)의 개구부(172)가 광전변환부(101)의 중앙부에 배치되어 있다. 이에 대해, 본 기술의 제5의 실시의 형태의 촬상 소자(1)는, 개구부의 위치를 조정하는 점에서, 상술한 제1의 실시의 형태와 다르다.
[화소의 회로 구성]
도 19는, 본 기술의 제5의 실시의 형태에 관한 화소의 구성례를 도시하는 도면이다. 동 도면은, 도 3과 마찬가지로 화소(100)의 구성례를 도시하는 단면도이다. 동 도면의 화소(100)는, 화소 어레이부(10)에서의 화소(100)의 위치에 응하여 덮개부(171)의 개구부(172)의 위치를 변경하는 점에서 도 3에서 설명한 화소(100)와 다르다.
동 도면의 좌측의 화소(100) 및 우측의 화소(100)는, 각각 화소 어레이부(10)의 좌단 및 우단(右端)에 배치되는 화소(100)의 구성을 도시한다. 동 도면에 도시한 바와 같이, 화소 어레이부(10)의 좌단에 배치되는 화소(100)에서는, 광전변환부(101)에 대해 온 칩 렌즈(154) 및 차광막(161)의 개구부(162)는 오른쪽 가까이에 배치되고, 덮개부(171)의 개구부(172)는 왼쪽 가까이에 배치된다. 한편, 화소 어레이부(10)의 우단에 배치되는 화소(100)에서는, 온 칩 렌즈(154) 및 차광막(161)의 개구부(162)는, 광전변환부(101)에 대해 왼쪽 가까이에 배치되고, 덮개부(171)의 개구부(172)는 오른쪽 가까이에 배치된다. 또한, 화소 어레이부(10)의 중앙부에 배치되는 화소(100)에서는, 온 칩 렌즈(154) 및 개구부(162 및 172)는, 광전변환부(101)의 개략 중앙부에 배치된다. 그리고, 화소 어레이부(10)의 단부에 배치되는 화소(100)일수록 온 칩 렌즈(154) 및 개구부(162 및 172)의 비켜지는 양을 크게 함에 의해, 개구부(172) 등의 위치가 조정된다.
촬상 소자(1)에는, 외부에 배치되는 렌즈에 의해 피사체가 결상된다. 이때, 화소 어레이부(10)의 단부에 배치되는 화소(100)에는, 피사체로부터의 광이 비스듬하게 입사하게 된다. 그래서, 온 칩 렌즈(154) 등의 위치를 조정하여 광전변환부(101)의 중앙부에 입사광을 집광시킨다. 이와 같은 온 칩 렌즈(154) 등의 위치를 조정하는 처리는, 동보정(瞳補正, pupil correction)이라고 칭하여진다. 이때, 광전변환부(101)를 투과한 광도 비스듬하게 입사하게 되기 때문에, 입사각도에 응하여 덮개부(171)의 개구부(172)의 위치를 편이(偏移)시킴에 의해 개구부(172)의 위치를 조정한다. 이에 의해, 동보정을 행하는 촬상 소자에서의 광전변환부(101)를 투과한 광의 입사광 감쇠부(170)에의 도광(導光)이 가능해진다.
이 이외의 촬상 소자(1)의 구성은 본 기술의 제1의 실시의 형태에서 설명한 촬상 소자(1)의 구성과 같기 때문에, 설명을 생략한다.
이상 설명한 바와 같이, 본 기술의 제5의 실시의 형태의 촬상 소자(1)는, 동보정을 행하는 촬상 소자(1)에 있어서, 입사광 감쇠부(170)에 의해 광전변환부(101)를 투과한 입사광을 감쇠시킬 수 있다. 미광의 전하 유지부에의 입사를 막을 수 있고, 화상 신호의 노이즈를 저감할 수 있다.
<6. 카메라에의 응용례>
본 기술은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 기술은, 카메라 등의 촬상 장치에 탑재된 촬상 소자로서 실현되어도 좋다.
도 20은, 본 기술이 적용될 수 있는 촬상 장치의 한 예인 카메라의 개략적인 구성례를 도시하는 블록도이다. 동 도면의 카메라(1000)는, 렌즈(1001)와, 촬상 소자(1002)와, 촬상 제어부(1003)와, 렌즈 구동부(1004)와, 화상 처리부(1005)와, 조작 입력부(1006)와, 프레임 메모리(1007)와, 표시부(1008)와, 기록부(1009)를 구비한다.
렌즈(1001)는, 카메라(1000)의 촬영 렌즈이다. 이 렌즈(1001)는, 피사체로부터의 광을 집광하고, 후술하는 촬상 소자(1002)에 입사시켜서 피사체를 결상시킨다.
촬상 소자(1002)는, 렌즈(1001)에 의해 집광된 피사체로부터의 광을 촬상하는 반도체 소자이다. 이 촬상 소자(1002)는, 조사된 광에 응한 아날로그의 화상 신호를 생성하고, 디지털의 화상 신호로 변환하여 출력한다.
촬상 제어부(1003)는, 촬상 소자(1002)에서의 촬상을 제어하는 것이다. 이 촬상 제어부(1003)는, 제어 신호를 생성하여 촬상 소자(1002)에 대해 출력함에 의해, 촬상 소자(1002)의 제어를 행한다. 또한, 촬상 제어부(1003)는, 촬상 소자(1002)로부터 출력된 화상 신호에 의거하여 카메라(1000)에서의 오토 포커스를 행할 수가 있다. 여기서 오토 포커스란, 렌즈(1001)의 초점 위치를 검출하여, 자동적으로 조정하는 시스템이다. 이 오토 포커스로서, 촬상 소자(1002)에 배치된 위상차 화소에 의해 상면(像面) 위상차를 검출하여 초점 위치를 검출하는 방식(상면 위상차 오토 포커스)을 사용할 수 있다. 또한, 화상의 콘트라스트가 가장 높아지는 위치를 초점 위치로서 검출하는 방식(콘트라스트 오토 포커스)을 적용할 수도 있다. 촬상 제어부(1003)는, 검출한 초점 위치에 의거하여 렌즈 구동부(1004)를 통하여 렌즈(1001)의 위치를 조정하고, 오토 포커스를 행한다. 또한, 촬상 제어부(1003)는, 예를 들면, 펌웨어를 탑재한 DSP(Digital Signal Processor)에 의해 구성할 수 있다.
렌즈 구동부(1004)는, 촬상 제어부(1003)의 제어에 의거하여, 렌즈(1001)를 구동하는 것이다. 이 렌즈 구동부(1004)는, 내장하는 모터를 사용하여 렌즈(1001)의 위치를 변경함에 의해 렌즈(1001)를 구동할 수 있다.
화상 처리부(1005)는, 촬상 소자(1002)에 의해 생성된 화상 신호를 처리하는 것이다. 이 처리에는, 예를 들면, 화소마다의 적색, 녹색 및 청색에 대응하는 화상 신호중 부족한 색의 화상 신호를 생성하는 디모자이크, 화상 신호의 노이즈를 제거하는 노이즈 리덕션 및 화상 신호의 부호화 등이 해당한다. 화상 처리부(1005)는, 예를 들면, 펌웨어를 탑재한 마이크로컴퓨터에 의해 구성할 수 있다.
조작 입력부(1006)는, 카메라(1000)의 사용자로부터의 조작 입력을 접수하는 것이다. 이 조작 입력부(1006)에는, 예를 들면, 누름버튼이나 터치 패널을 사용할 수 있다. 조작 입력부(1006)에 의해 접수된 조작 입력은, 촬상 제어부(1003)나 화상 처리부(1005)에 전달된다. 그 후, 조작 입력에 응한 처리, 예를 들면, 피사체의 촬상 등의 처리가 기동된다.
프레임 메모리(1007)는, 1화면분의 화상 신호인 프레임을 기억하는 메모리이다. 이 프레임 메모리(1007)는, 화상 처리부(1005)에 의해 제어되고, 화상 처리의 과정에서의 프레임의 유지를 행한다.
표시부(1008)는, 화상 처리부(1005)에 의해 처리된 화상을 표시하는 것이다. 이 표시부(1008)로는, 예를 들면, 액정 패널을 사용할 수 있다.
기록부(1009)는, 화상 처리부(1005)에 의해 처리된 화상을 기록하는 것이다. 이 기록부(1009)로는, 예를 들면, 메모리 카드나 하드 디스크를 사용할 수 있다.
이상, 본 발명이 적용될 수 있 카메라에 관해 설명하였다. 본 기술은 이상에서 설명한 구성 중, 촬상 소자(1002)에 적용될 수 있다. 구체적으로는, 도 1에서 설명한 촬상 소자(1)는, 촬상 소자(1002)에 적용할 수 있다. 촬상 소자(1002)에 촬상 소자(1)를 적용함에 의해, 노이즈가 적은 화상 신호를 취득할 수 있다. 또한, 화상 처리부(1005)는, 청구의 범위에 기재된 처리 회로의 한 예이다. 카메라(1000)는, 청구의 범위에 기재된 촬상 장치의 한 예이다.
또한, 여기서는, 한 예로서 카메라에 관해 설명하였지만, 본 발명에 관한 기술은, 그 밖에, 예를 들면 감시 장치 등에 적용되어도 좋다.
최후로, 상술한 각 실시의 형태의 설명은 본 기술의 한 예이고, 본 기술은 상술한 실시의 형태로 한정되는 것이 아니다. 이 때문에, 상술한 각 실시의 형태 이외라도, 본 기술에 관한 기술적 사상을 일탈하지 않는 범위라면, 설계 등에 응하여 여러 가지의 변경이 가능함은 물론이다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와,
상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과,
상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부를 구비하는 촬상 소자.
(2) 상기 입사광 감쇠부는, 상기 반도체 기판 및 배선층의 사이에 배치되어 상기 광전변환부를 투과한 광을 입사시키는 개구부를 갖는 덮개부와, 상기 개구부를 위요하는 벽부를 구비하는 상기 (1)에 기재된 촬상 소자.
(3) 상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 벽부를 구비하는 상기 (2)에 기재된 촬상 소자.
(4) 상기 입사광 감쇠부는, 상기 벽부에 인접함과 함께 상기 덮개부에 대향하여 배치되는 저부를 또한 구비하는 상기 (2)에 기재된 촬상 소자.
(5) 상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 저부를 구비하는 상기 (4)에 기재된 촬상 소자.
(6) 상기 입사광 감쇠부는, 상기 입사광의 입사각도에 응하여 편이한 위치에 상기 개구부가 배치되는 상기 (2)부터 (5)의 어느 하나에 기재된 촬상 소자.
(7) 상기 화소 회로는, 상기 생성된 전하를 유지하는 전하 유지부와, 상기 유지된 전하에 의거하여 화상 신호를 생성하는 화상 신호 생성부를 구비하는 상기 (1)부터 (6)의 어느 하나에 기재된 촬상 소자.
(8) 상기 광전변환부 및 상기 전하 유지부의 사이에 배치되어 상기 입사광을 차광하는 차광벽을 또한 구비하는 상기 (7)에 기재된 촬상 소자.
(9) 상기 반도체 기판에서의 상기 입사광이 입사되는 면의 상기 전하 유지부의 근방에 배치되어 상기 입사광을 차광하는 차폐막을 또한 구비하는 상기 (7) 또는 (8)에 기재된 촬상 소자.
(10) 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와,
상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과,
상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부와,
상기 전달된 화상 신호를 처리하는 처리 회로를 구비하는 촬상 장치.
1, 1002 : 촬상 소자
10 : 화소 어레이부
20 : 수직 구동부
30 : 칼럼 신호 처리부
40 : 제어부
100 : 화소
101 : 광전변환부
102 : 제1의 전하 유지부
103 : 제2의 전하 유지부
105∼109 : MOS 트랜지스터
110 : 화상 신호 생성부
120 : 화소 회로
130 : 절연층
131 : 배선층
132 : 콘택트 플러그
133 : 비아 플러그
140 : 반도체 기판
151 : 분리 영역
152 : 절연막
153 : 컬러 필터
154 : 온 칩 렌즈
161 : 차광막
162, 164, 172, 175 : 개구부
163 : 차광벽
171 : 덮개부
173 : 벽부
174 : 저부
176 : 반사 방지막
1000 : 카메라
1005 : 화상 처리부

Claims (10)

  1. 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와,
    상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과,
    상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부를 구비하며,
    상기 입사광 감쇠부는, 상기 반도체 기판 및 배선층의 사이에 배치되어 상기 광전변환부를 투과한 광을 입사시키는 개구부를 갖는 덮개부와, 상기 개구부를 위요하는 벽부를 구비하는 것을 특징으로 하는 촬상 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 벽부를 구비하는 것을 특징으로 하는 촬상 소자.
  4. 제1항에 있어서,
    상기 입사광 감쇠부는, 상기 벽부에 인접함과 함께 상기 덮개부에 대향하여 배치되는 저부를 또한 구비하는 것을 특징으로 하는 촬상 소자.
  5. 제4항에 있어서,
    상기 입사광 감쇠부는, 상기 배선층과 함께 형성되는 상기 저부를 구비하는 것을 특징으로 하는 촬상 소자.
  6. 제1항에 있어서,
    상기 입사광 감쇠부는, 상기 입사광의 입사각도에 응하여 편이한 위치에 상기 개구부가 배치되는 것을 특징으로 하는 촬상 소자.
  7. 제1항에 있어서,
    상기 화소 회로는, 상기 생성된 전하를 유지하는 전하 유지부와, 상기 유지된 전하에 의거하여 화상 신호를 생성하는 화상 신호 생성부를 구비하는 것을 특징으로 하는 촬상 소자.
  8. 제7항에 있어서,
    상기 광전변환부 및 상기 전하 유지부의 사이에 배치되어 상기 입사광을 차광하는 차광벽을 또한 구비하는 것을 특징으로 하는 촬상 소자.
  9. 제7항에 있어서,
    상기 반도체 기판에서의 상기 입사광이 입사되는 면의 상기 전하 유지부의 근방에 배치되어 상기 입사광을 차광하는 차폐막을 또한 구비하는 것을 특징으로 하는 촬상 소자.
  10. 반도체 기판에 형성되어 입사광에 의거한 광전변환을 행하는 광전변환부와, 상기 광전변환에 의해 생성된 전하에 응한 화상 신호를 생성하는 화소 회로를 구비하는 화소와,
    상기 반도체 기판에서의 상기 입사광이 입사되는 면과는 다른 면에 배치되어 상기 화상 신호 또는 상기 화소 회로에 인가되는 신호의 어느 하나를 전달하는 배선층과,
    상기 광전변환부를 투과한 상기 입사광을 감쇠시키는 입사광 감쇠부와,
    상기 전달된 화상 신호를 처리하는 처리 회로를 구비하며,
    상기 입사광 감쇠부는, 상기 반도체 기판 및 배선층의 사이에 배치되어 상기 광전변환부를 투과한 광을 입사시키는 개구부를 갖는 덮개부와, 상기 개구부를 위요하는 벽부를 구비하는 것을 특징으로 하는 촬상 장치.
KR1020207015210A 2017-12-26 2018-11-02 촬상 소자 및 촬상 장치 KR102651181B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-249086 2017-12-26
JP2017249086 2017-12-26
PCT/JP2018/040877 WO2019130820A1 (ja) 2017-12-26 2018-11-02 撮像素子および撮像装置

Publications (2)

Publication Number Publication Date
KR20200100047A KR20200100047A (ko) 2020-08-25
KR102651181B1 true KR102651181B1 (ko) 2024-03-26

Family

ID=67063397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207015210A KR102651181B1 (ko) 2017-12-26 2018-11-02 촬상 소자 및 촬상 장치

Country Status (4)

Country Link
US (1) US11557619B2 (ko)
KR (1) KR102651181B1 (ko)
CN (1) CN111512443A (ko)
WO (1) WO2019130820A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015869A (ja) * 2019-07-11 2021-02-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2021005961A1 (ja) * 2019-07-11 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US11233080B2 (en) * 2019-12-30 2022-01-25 Omnivision Technologies, Inc. Image sensor with partially encapsulating attenuation layer
WO2021215299A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
CN112135065B (zh) * 2020-11-19 2021-04-27 深圳市汇顶科技股份有限公司 指纹检测的方法、指纹检测装置和电子设备
JP2022094727A (ja) * 2020-12-15 2022-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
US11695030B2 (en) * 2020-12-30 2023-07-04 Omnivision Technologies, Inc. Reduced cross-talk pixel-array substrate and fabrication method
JP2023023218A (ja) * 2021-08-04 2023-02-16 キヤノン株式会社 光電変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525671B2 (ja) 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP5956866B2 (ja) * 2011-09-01 2016-07-27 キヤノン株式会社 固体撮像装置
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6235412B2 (ja) * 2014-05-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6052353B2 (ja) 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器

Also Published As

Publication number Publication date
CN111512443A (zh) 2020-08-07
US11557619B2 (en) 2023-01-17
US20200321376A1 (en) 2020-10-08
WO2019130820A1 (ja) 2019-07-04
KR20200100047A (ko) 2020-08-25

Similar Documents

Publication Publication Date Title
KR102651181B1 (ko) 촬상 소자 및 촬상 장치
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP5659707B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP4798232B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US9985066B2 (en) Solid-state imaging device, method for manufacturing same, and electronic device
US20160049433A1 (en) Solid-state imaging device, solid-state imaging device manufacturing method, electronic device, and lens array
KR20160029727A (ko) 고체 촬상 장치 및 그 제조 방법, 밀 전자 기기
JP6186205B2 (ja) 撮像素子および撮像装置
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
TW201027727A (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
JP5725123B2 (ja) 固体撮像装置及び電子機器
US10741602B2 (en) Back side illuminated CMOS image sensor arrays
JP5360102B2 (ja) 固体撮像装置及び電子機器
WO2020246133A1 (ja) 撮像素子および撮像装置
JP2011151421A (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
WO2021251010A1 (ja) 撮像素子
WO2021215303A1 (ja) 固体撮像素子および電子機器
JP5418527B2 (ja) 固体撮像装置及び電子機器
JP2012234968A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP2011135100A (ja) 固体撮像装置及び電子機器
JP2011151420A (ja) 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
TW201946261A (zh) 攝像元件及攝像裝置
TWI806991B (zh) 攝像元件及攝像元件之製造方法
JP2011135101A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant