JP3647138B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3647138B2 JP3647138B2 JP12083396A JP12083396A JP3647138B2 JP 3647138 B2 JP3647138 B2 JP 3647138B2 JP 12083396 A JP12083396 A JP 12083396A JP 12083396 A JP12083396 A JP 12083396A JP 3647138 B2 JP3647138 B2 JP 3647138B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- value
- input
- green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置、プラズマディスプレイ、エレクトロクロミック素子、フィールドエミッションディスプレイ、デジタルマイクロミラーデバイス等の表示画素が所定の周期で並ぶドットマトリクス表示素子を有する表示装置に関するものである。
【０００２】
【従来の技術】
図２９は、入力する制御信号によって輝度を制御しうる表示画素を多数マトリックス状に配列した画像装置において、入力される画像信号と、表示画素の輝度（表示状態）を対応させる例を示した図である。図２９において、Ｒ１，Ｇ１およびＢ１はディスプレイ装置における表示画素の任意の一部分を示す。ＳＲ，ＳＧおよびＳＢは液晶ディスプレイ装置に入力された映像信号で、それぞれ赤色・緑色・青色の表示画素に与える信号である。各赤色、緑色、青色の各色表示画素をドットと呼び、赤、緑、青色の３つを１組として画素（ピクセル）と呼ぶこともあるが、ここでは、各色表示画素を１画素（ピクセル）とする。
【０００３】
従来、表示画素Ｒ１を信号値ｒ１、表示画素Ｇ１を信号値ｇ１、ならびに表示画素Ｂ１を信号値ｂ１というように映像信号よりサンプリング周期３Ｔで信号値を得て表示を行うと、表示画面で輝度信号の折り返し歪みが目立つ。この輝度信号の折り返し歪みを防止するため、表示画素Ｒ１は時間ｔ１において信号値ｒ１を、表示画素Ｇ１は時間ｔ２において信号値ｇ２を、および表示画素Ｂ１は時間ｔ３において信号値ｂ３を、というように映像信号よりそれぞれ周期Ｔでサンプリングして表示を行う方法が用いられている。すなわち、表示画素の水平位置と、画像の水平位置を一致させてサンプリングを行う方法である。
【０００４】
この表示方法を用いた場合は、輝度信号の折り返し歪みの影響は少なくなるが、入力映像信号に含まれる周期Ｔ以下の変化分によって、表示画面に色モアレが生じる。これを除去するために、入力映像信号にローパスフィルタをかける手法が用いられている。
【０００５】
しかしながら上記の方法には、色モアレを除去する目的で映像信号にローパスフィルタをかけると、本来の映像信号に含まれている、サンプリング周期近傍の信号がフィルタによって除去されてしまうために、画像の解像度が低下するという問題がある。
【０００６】
液晶表示装置のブロック図を図３０に示す。図３０において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、４０７はＸＹマトリクス型の液晶ディスプレイ（以下、ＬＣＤという）である。入力端子４０１から入力された映像信号は、信号処理回路４０２でγ補正、反転処理などＬＣＤ４０７に表示可能なように所定の処理を行いＸドライバ４０５に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。コントローラ４０４は、これに基づき、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５およびＹドライバ４０６に供給する。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され入力された映像信号を表示する。
【０００７】
図３１に図３０中ＬＣＤ４０７の構成図を示す。図３１において、４６１はＦＥＴからなるスイッチング素子、４６２は液晶セル、４６３は信号電荷を保持するための保持容量、４６４Ｒ、４６４Ｇ、４６４ＢはＸドライバ４０５から供給される原色（Ｒ、Ｇ、Ｂ）信号の入力端子、４６５Ｒ、４６５Ｇ、４６５ＢはＦＥＴからなるスイッチング素子、４６６は液晶セル４６２の共通電極、４６７Ｒ、４６７Ｇ、４６７ＢはＸドライバ４０５から供給される駆動パルスの入力端子、４６８はＹドライバ４０６から供給される駆動パルスの入力端子である。
【０００８】
図３１のＬＣＤは図３２に示すようなＲ、Ｇ、Ｂのストライプ状の色フィルタの配列に対応した各色の画素の配列になっている。
【０００９】
図３３（ａ）は図３０中Ｘドライバ４０５、図３３（ｂ）はＹドライバ４０６の構成図である。図３３に示すようにＸドライバ４０５、Ｙドライバ４０６はシフトレジスタになっている。図３３において、４２１はシフトレジスタのスタートパルスの入力端子、４２２はシフトレジスタの駆動パルスの入力端子、４２３はＤフリップフロップ、４２４はＸドライバから出力されるＬＣＤ駆動パルスの出力端子、４３１はシフトレジスタのスタートパルスの入力端子、４３２はシフトレジスタの駆動パルスの入力端子、４３３はＤフリップフロップ、４３４はＹドライバから出力されるＬＣＤ駆動パルスの出力端子である。
【００１０】
図３１、図３３を用いて従来のＬＣＤの動作について説明する。入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ／３倍（ｍは液晶表示装置の水平方向の画素数）のクロックが入力されると、この駆動パルスによって、図３３（ａ）のｍ／３段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４２４に出力される。このとき１つの出力端子４２４は３つの入力端子４６７Ｒ、４６７Ｇ、４６７Ｂに共通に接続されており、Ｘドライバ４０５から出力された同一の駆動パルスが３つのスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂのゲートに同時に供給され、各スイッチが同時にオンすることによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。垂直信号線には、スイッチング素子４６１の一端が接続されており、その他端は液晶セル４６２および保持容量４６３に接続されている。従って垂直走査線の３本ずつについて同時に信号の書き込みが行われ、さらにＸドライバ４０５のシフトレジスタから順次駆動パルスが出力されることにより、水平方向に走査が行われることになる。さらに入力端子４３１から垂直走査期間の始めにスタートパルスが入力され、入力端子４３２から水平周波数のクロックが入力されると、この駆動パルスによって、図３３（ｂ）のｎ段（ｎは液晶表示装置の垂直の画素数）のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４３４に出力される。出力端子４３４は入力端子４６８に接続されており、Ｙドライバ４０６から出力された駆動パルスは所定の水平のゲート線を通してスイッチング素子４６１のゲートに供給され、各スイッチがオンすることによって、液晶セル４６２と保持容量４６３に、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂに供給された信号と共通電極４６６に供給されている電圧との電位差に相当する電荷が保持される。このとき共通電極４６６には所定の電圧が供給されている。この動作を繰り返すことによって図３１のＬＣＤに１画面分の画像を表示することができる。
【００１１】
しかしながら、ＬＣＤの画素数が十分ある場合は前記従来例のような構成で十分な解像度を得ることが可能であるが、例えば対角１０ｃｍ以下の小型のＬＣＤなどでは対角２０ｃｍ以上の大型のＬＣＤに比べ画素数を多くすると１画素当たりの面積が小さくなってしまうため開口率が小さくなり、十分な明るさが得られなくなってしまうといった理由により、画素数をあまり多くすることができない。従って少ない画素数のＬＣＤで見かけ上の解像感を得るために、図３３のＸドライバではなく図３４に示すようなＸドライバを用いる。同図において図３３と同一の番号のものは図３３と同一の構成要素である。図３４のＸドライバはｍ段のシフトレジスタになっており、入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図３４のｍ段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４２４に出力される。１つの出力端子４２４は３つの入力端子４６７Ｒ、４６７Ｇ、４６７Ｂの３つの入力端子にそれぞれ別々に接続されており、Ｘドライバから出力された駆動パルスはスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂそれぞれのゲートに順次供給され、各スイッチが順次オンすることによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。垂直方向の走査に関しての動作は前記従来例と同様であり、このようにして図３１のＬＣＤに１画面分の画像を表示する。このようにすることにより、水平方向の映像信号のサンプリングの周波数を高くすることにより少ない画素数のＬＣＤで解像感を高めている。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記図３３の従来例では、Ｒ、Ｇ、Ｂの３画素を同一の位相でサンプリングしているためにＬＣＤの画素数が十分でない場合には十分な解像感が得られないという問題点があり、さらにその問題点を改善するために図３４の例のようにＲ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングするようにすると、細かい画像、特に文字などを表示する際にサンプリングにより生じる折り返し歪みまたは色モアレが目立ってしまうという問題がある。
【００１３】
本発明の目的は、画素数の比較的少ない安価な表示素子を用いても、文字情報と非文字情報がともに良い画質で表示できる表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る第１の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、輝度信号ならびに赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）に輝度信号を順にサンプリングして得た３つの信号値ｙｎ１，ｙｎ２およびｙｎ３が、連続した配列の赤色・緑色・青色の画素の輝度にそれぞれ対応するとき、ｙｎ１とｙｎ２の差分をとり、これと所定のしきい値とを比較し、またｙｎ２とｙｎ３の差分をとり、これと所定のしきい値とを比較するものであることを特徴としている。さらに、前記切り替え手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）において順に、赤色画素の輝度信号からサンプリングして得た３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、緑色画素の輝度信号からサンプリングして得た３つの信号値ｇｎ１，ｇｎ２およびｇｎ３、および青色画素の輝度信号からサンプリングして得た３つの信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、連続した赤色・緑色・青色の画素配列を与える手段として、比較手段の出力を用いて、赤色画素に与える信号値を、ｒｎ１かｇｎ２かを選択して与える手段と、緑色画素に信号値ｇｎを与える手段と、青色画素に与える信号値を、ｂｎ３かｇｎ２かを選択して与える手段と、を有することを特徴としている。
【００１７】
本発明に係る第２の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）に緑色画素の輝度信号からそれぞれ順にサンプリングして得た３つの緑色信号値ｇｎ１，ｇｎ２およびｇｎ３のうちｇｎ２が、連続した配列の赤色・緑色・青色の画素の緑色の画素に与える信号値に対応するとき、ｇｎ１とｇｎ２の差分をとり、これと所定のしきい値とを比較し、またｇｎ２とｇｎ３の差分をとり、これと所定のしきい値とを比較するものであることを特徴としている。さらに、前記切り替え手段は、前記赤色信号から時系列にサンプリングして得た第１乃至第３の赤色信号値ｒｎ１，ｒｎ２およびｒｎ３、前記第１乃至第３の緑色信号値ｇｎ１，ｇｎ２およびｇｎ３、ならびに前記青色信号から時系列にサンプリングして得た第１乃至第３の青色信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、前記比較手段の出力に基づいて、赤色画素に第１または第２の赤色信号値（ｒｎ１かｒｎ２）を与え、緑色画素に第２の緑色信号値ｇｎ２を与え、青色画素に第２または第３の青色信号値（ｂｎ２かｂｎ３）を与えることを特徴とする。
【００１８】
また、本発明に係る第３の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）において順に、赤色画素の輝度信号からサンプリングして得た３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、緑色画素の輝度信号からサンプリングして得た３つの信号値ｇｎ１，ｇｎ２およびｇｎ３、および青色画素の輝度信号からサンプリングして得た３つの信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、前記切り替え手段は、連続した赤色・緑色・青色の画素配列を与える手段として、比較手段の出力を用いて、赤色画素に与える信号値を、ｒｎ１かｇｎ２かを選択して与える手段と、緑色画素に信号値ｇｎを与える手段と、青色画素に与える信号値を、ｂｎ３かｇｎ２かを選択して与える手段と、を有することを特徴としている。
【００１９】
液晶表示装置などの赤色・緑色・青色（以下、Ｒ・Ｇ・Ｂという）を表示する表示画素をマトリックス状に配置した表示装置において、画像信号を入力して画像を表示する際に色モアレを防止するとともに、入力映像信号の情報を有効に活用して表示することが可能となる。
【００２０】
【発明の実施の形態】
本発明の好適な実施形態について述べる。具体的構成については、図１〜図２８を参照して詳しく説明するが、その前に基本構成について述べる。
図３５は、本発明の表示装置におけるサンプリングのタイミングを示すものである。本発明では、アルファベット、ギリシャ文字、ローマ数字、数字、かな文字、漢字等の文字情報を表示するモードの場合には、位相ｔ１における色信号ｒ１を赤画素Ｒ１に、色信号ｇ１を緑画素Ｇ１に、色信号ｂ１を画素Ｂ１に供給する。同様に位相ｔ４における色信号ｒ４、ｇ４，ｂ４をそれぞれ色画素Ｒ２，Ｇ２，Ｂ２に供給する。
【００２１】
一方、例えば、ビデオカメラにより撮像された風景、人物像等の非文字情報を表示する別のモードの場合には、
位相ｔ１における信号ｒ１を画素Ｒ１に、位相ｔ２における信号ｇ２を画素Ｇ１に、位相ｔ３における信号ｂ３を画素Ｂ１に供給する。
同様に各位相ｔ４，ｔ５，ｔ６において、信号ｒ４，ｇ５，ｂ６をそれぞれ画素Ｒ２，Ｇ２，Ｂ２に供給する。
【００２２】
勿論各色信号はそのまま画素に供給されても、増幅されたりまたは異なる波形の信号に整形された上で、画素に供給されてもよい。いずれを選択するかは、表示素子の特性やＸＹドライバの構成等に応じて適宜定められる。
図３６は本発明の表示装置における、文字情報を検出し、該検出結果に応じて上述した２つのモードを切換える構成を示すブロック図である。検出回路が文字情報の有無を検出し、その結果に応じてサンプリングされた色信号の画素への分配方法が定められる。モード切換えのタイミングは、１フレーム終了後であってもよいが、１水平走査期間終了後であることが望ましい。
こうすれば、風景画の中に文字が書込まれているような映像情報を適切に表示でき、マルチメディア対応装置として好適である。
【００２３】
［実施例１］
図１は、本発明の第１の実施例に係るＴＦＴ型液晶パネル表示装置のブロック図である。同図において、１は映像信号ＳＹ，ＳＲ，ＳＧ，ＳＢの入力端子、２は映像信号をサンプルホールドし、デジタルの信号値に変換するＡ／Ｄコンバータである。この出力信号値は次の信号が出力されるまで保持する。
【００２４】
３は入力される３つの信号値から１つを選択する信号切換器、１０は入力される２つの信号値から１つを選択する信号切替器である。この出力信号は、次の信号が出力されるまで保持される。選択のタイミングは外部のタイミングジェネレータ４（後述）により供給される。４，１４は与えられた周期信号から複数の異なるタイミング信号を発生するタイミングジェネレータである。５，６は入力される信号値を１つ記憶するメモリである。これは、次の信号値が入力されると、前に記憶していた信号値は失われてしまう。７は与えられる二つの信号値における差の絶対値を求める演算器である。８はあらかじめ設定されたしきい値を記憶するためのメモリである。９は、演算器７の出力信号値と、メモリ８に記憶されているしきい値の大小を比較する比較器である。比較のタイミングはタイミングジェネレータ４により供給される。１１は切替器１０の出力端子、１２は表示装置全体に周期信号を供給するクロック発生器、１３はクロック発生器１２の出力信号端子、１５は３つの信号値を記憶する入力バッファを持ち、タイミングジェネレータ１４より供給されるタイミングでバッファ内の信号値をアナログ信号へと変換するＤ／Ａコンバータである。この出力信号は、次の信号が出力されるまで保持される。１８は液晶パネル、１６は液晶パネル１８の列電極駆動回路、１７は液晶パネル１８の行電極駆動回路、１９は破線内部のブロック構成を示している。
【００２５】
図２は、各部における動作タイミングチャートを示す図である。同図における波形は、タイミングジェネレータ４が各部へ出力するものである。この波形に同期して表示装置の各部が信号処理を行う。Ｃｋ１，２，３…は、クロックパルス数によるタイミングを示す。以下、図１、図２を用いて動作説明を行う。
【００２６】
クロック（Ｃｋ）１において、映像入力端子１より信号をサンプリングし、これをＡ／Ｄコンバータ２によってデジタルデータに変換し、各信号の信号値ｙｎ１，ｒｎ１，ｇｎ１，ｂｎ１を得る。Ｃｋ４において、切替器３が信号ＳＲの信号値ｒｎ１を選択し、出力する。Ｃｋ５において、信号ＳＹの信号値ｙｎ１をＭ５に、ＳＲ信号の信号値ｒｎ１をＭ６に記憶させる。Ｃｋ６において、映像入力端子１より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｙｎ２，ｒｎ２，ｇｎ２，ｂｎ２を得る。Ｃｋ７において、切替器３が信号ＳＧの信号値ｇｎ２を選択し、出力する。演算器７はＭ５に記憶されている信号値ｙｎ１とＡ／Ｄコンバータ１が出力する信号値ｙｎ２の差分絶対値を求めて出力する。Ｃｋ８において、比較器９は、演算器７の出力と、ＲＭ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ９において、比較器９の出力を用いて、切替器１０がＭ６に記憶されている信号値ｒｎ１か切替器３が出力する信号値ｇｎ２かを選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１０において、信号ＳＹの信号値ｙｎ２をＭ５へ、ＳＧ信号の信号値ｇｎ２をＭ６に記憶させる。Ｃｋ１１において、映像入力端子１より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｙｎ３，ｒｎ３，ｇｎ３，ｂｎ３を得る。切替器１０がＳＧ信号の信号値ｇｎ２を信号出力端子１１へ出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１２において、切替器３がＳＢ信号の信号値ｂｎ３を選択し、出力する。演算器７がＭ５に記憶されている信号値ｙｎ２とＡ／Ｄコンバータ１が出力する信号値ｙｎ３の差分絶対値を求めて出力する。Ｃｋ１３において、比較器９は演算器７の出力とＲＭ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ１４において、比較器９の出力により、切替器１０がＭ６に記憶されている信号値ｇｎ２か切替器３が出力する信号値ｂｎ３を選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。信号出力端子１１から出力された信号は、Ｄ／Ａコンバータ１５によって処理される。
【００２７】
図３は、Ｄ／Ａコンバータ１５の出力信号を示す。切替器１０の出力信号は、上記Ｃｋ９、１１および１４においてＤ／Ａコンバータ１５内の入力バッファに保存され、図３に示すようにＣｋ１６から３０の間にＤ／Ａコンバータ１５から出力される。このときの信号レベルｏｎ１，ｏｎ２，ｏｎ３は、切替器１０がＣｋ９，１１および１４で出力するデジタル信号をＤ／Ａコンバータ１５がアナログ信号に変換した値である。信号値ｏｎ１，ｏｎ２，ｏｎ３に対応して、表示画素Ｒ，Ｇ，Ｂがそれぞれ点灯する。
【００２８】
以下、Ｃｋ１〜３０の動作が繰り返される。
【００２９】
図４は、具体的な比較・選択の信号処理例を示す図である。同図において、ｔｈはしきい値である。以下、図４について説明する。
【００３０】
処理１の例においては、｜ｙｎ１−ｙｎ２｜＜ｔｈであるため、信号値ｒｎ１で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＞ｔｈであるため、ｂｎ３の代わりにｇｎ２の信号値で青色表示画素を表示する。
処理２の例においては、｜ｙｎ１−ｙｎ２｜＜ｔｈであるため、信号値ｒｎ１で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＞ｔｈであるため、ｂｎ３の代わりにｇｎ２の信号値で青色表示画素を表示する。
処理３の例においては、｜ｙｎ１−ｙｎ２｜＞ｔｈであるため、ｒｎ１の代わりにｇｎ２の信号値で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＜ｔｈであるため、信号値ｂｎ３で青色表示画素を表示する。
処理４の例においては、｜ｙｎ１−ｙｎ２｜＞ｔｈであるため、ｒｎ１の代わりにｇｎ２の信号値で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＜ｔｈであるため、信号値ｂｎ３で青色表示画素を表示する。
【００３１】
［実施例２］
図５は、本発明の第２の実施例に係るＴＦＴ型液晶パネル表示装置の、図１における１９部分に相当する部分のブロック図である。他の構成は図１のものと同様である。同図において、２０は各信号ＳＲ，ＳＧ，ＳＢの信号入力端子、２１は映像信号をサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータである。実施例１においては、比較手段の入力に信号ＳＹを用いていたが、本実施例では信号ＳＹの代わりに信号ＳＧを用いる。このことにより、実施例１と比較して構成を簡略化することができる。
【００３２】
以下、図５の装置の動作説明を行う。
【００３３】
本実施例のタイミングジェネレータ４が出力する波形は図２に示したものと同じである。この波形に同期して表示装置の各部が信号処理を行う。
【００３４】
Ｃｋ１において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ１，ｇｎ１，ｂｎ１を得る。Ｃｋ４において、切替器３が信号ＳＲの信号値ｒｎ１を選択し、出力する。Ｃｋ５において、信号ＳＧの信号値ｇｎ１をメモリ５に、信号ＳＲの信号値ｒｎ１をメモリ６に記憶させる。Ｃｋ６において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ２，ｇｎ２，ｂｎ２を得る。Ｃｋ７において、切替器３が信号ＳＧの信号値ｇｎ２を選択し、出力する。演算器７はメモリ５に記憶されている信号値ｇｎ１とＡ／Ｄコンバータ２１が出力する信号値ｇｎ２の差分絶対値を求めて出力する。Ｃｋ８において、比較器９が、演算器７の出力とメモリ８にあらかじめ書き込まれているしきい値ｔｈとの大小を比較する。Ｃｋ９において、比較器９の出力を用いて、切替器１０がメモリ６に記憶されている信号値ｒｎ１か切替器３が出力する信号値ｇｎ２を選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１０において、信号ＳＧの信号値ｇｎ２をメモリ５，メモリ６に同時に記憶させる。Ｃｋ１１において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ３，ｇｎ３，ｂｎ３を得る。切替器１０が信号ＳＧの信号値ｇｎ２を信号出力端子１１へ出力する。Ｃｋ１２において、切替器３が信号ＳＢの信号値ｂｎ３を選択し、出力する。演算器７がメモリ５に記憶されている信号値ｇｎ２とＡ／Ｄコンバータ２１が出力する信号値ｇｎ３の差分絶対値を求めて出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１３において、比較器９が、演算器７の出力とメモリ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ１４において、比較器９の出力により、切替器１０がメモリ６に記憶されている信号値ｇｎ２か切替器３が出力する信号値ｂｎ３かを選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。信号出力端子１１から出力された信号は、Ｄ／Ａコンバータ１５によって処理される。図３は、Ｄ／Ａコンバータ１５の出力信号を示す。切替器１０の出力信号は、上記Ｃｋ９、１１および１４においてＤ／Ａコンバータ１５内のバッファに保存され、図３に示すようにＣｋ１６から３０の間に、Ｄ／Ａコンバータ１５から出力される。このときの信号レベルｏｎ１，ｏｎ２，ｏｎ３は、切替器１０がＣｋ９，１１，１４で出力したデジタル信号をＤ／Ａコンバータ１５がアナログ信号に変換した値である。信号値ｏｎ１，ｏｎ２，ｏｎ３に対応して、表示画素Ｒ，Ｇ，Ｂがそれぞれ点灯する。
【００３５】
以下、Ｃｋ１〜３０の動作が繰り返される。
以上説明したように、本発明の実施例１、２による表示装置は、サンプリングして得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、比較手段の出力に応じて、表示画素に与える信号値を選択的に切り替える手段とを有することにより、入力映像信号の色モアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００３６】
［実施例３］
図６は、本発明の第３の実施例に係るＴＦＴ型液晶パネル表示装置のブロック図である。同図において、２０１Ｒ，２０１Ｇおよび２０１Ｂは映像信号ＳＲ，ＳＧおよびＳＢの入力端子、２０２は後述のタイミングジェネレータに信号を供給するクロックジェネレータ、２０３は各部に動作クロックを供給するタイミングジェネレータである。２０４Ｒ，２０４Ｇおよび２０４Ｂは映像信号ＳＲ，ＳＧおよびＳＢをサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は、次の信号が出力されるまで保持される。サンプリングはタイミングジェネレータ２０３より供給される信号φ１に同期して行われる。２０５Ｒ，２０５Ｇおよび２０５Ｂは所定の時間間隔でＡ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂの出力信号値を順に３つストアし、３つの出力端子から同時に出力するシフトレジスタである。この出力端子から異なる時刻にサンプリングされた入力信号のサンプリング値を得ることができる。シフト動作はタイミングジェネレータ２０３より供給される信号φ２に同期して行われる。２０６Ｒ，２０６Ｇおよび２０６Ｂは３つの入力信号より任意の２つの信号（重複可）を選択して出力する信号切換器、２０７Ａ，２０７Ｂ，２０７Ｃ，２０７Ｄ，２０７Ｅおよび２０７Ｆはそれらの出力信号のデータをタイミングジェネレータ２０３より供給される信号φ３の立ち上がりに同期して保持するフリップフロップ、２０８はタイミングジェネレータ２０３より供給される信号φ４およびφ５に同期してフリップフロップ２０７Ａ，２０７Ｂ，２０７Ｃから入力される３つの信号より２つの信号を選択して出力する信号切換器、２０９はこの２つの入力信号の差分絶対値を計算する差分器、２１０はあらかじめ設定されたしきい値Ｔｈを格納したＲＯＭ、２１１は差分器２０９およびＲＯＭ２１０からの２つの入力信号の大小を比較し、比較結果を出力する大小比較器、２１２は信号切換器２１３およびＦＩＦＯメモリ２１４（後述）に信号を供給するタイミングジェネレータである。２１３はそれぞれ２つの入力信号より１つの信号を選択して出力する３つの信号切換器ａ，ｂおよびｃを備えた信号切換器である。信号切換器２１３は、内部にカウンタを有し、信号切換器ａ，ｂ，ｃの順に入力信号の切り換えを行う。切り換えは、大小比較器２１１の出力信号で制御される。信号切換器２１３における信号の切り換えはタイミングジェネレータ２１２より供給される信号φ６に同期する。また、内部カウンタは、タイミングジェネレータ２１２より供給される信号φ９によってリセットされる。２１４はＦＩＦＯメモリであり、タイミングジェネレータ２１２より供給される信号φ７に同期して入力信号のストアを行い、タイミングジェネレータ２１２より供給される信号φ８に同期してストアしていた信号を出力する。２１５は信号端子、２１６は液晶パネルの行電極駆動回路および列電極駆動回路に同期信号を供給するタイミングジェネレータ、２１７はタイミングジェネレータ２１６を含む液晶パネル部分であり、図中の破線で囲まれた領域である。
【００３７】
図７は、タイミングジェネレータ２０３，２１２が出力する信号φ１〜φ９のタイミングチャートを示す。この波形に同期して表示装置の各部が信号処理を行う。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂは、タイミングジェネレータ２０３より供給される信号φ１によって、端子２０１Ｒ，２０１Ｇおよび２０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が信号値ｒｎ１，ｇｎ１およびｂｎ１に該当する。
【００３８】
時刻ｔｂにおいて、シフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂは、タイミングジェネレータ２０３より供給される信号φ２によって、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂの出力信号をそれぞれストアし、シフトする。
【００３９】
時刻ｔｃ，ｔｄおよびｔｅ，ｔｆにおいても、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂおよび２０５Ｒ，２０５Ｇ，２０５Ｂは上述と同様な動作をする。これらの動作によって、シフトレジスタ２０５Ｒから信号値ｒｎ１，ｒｎ２およびｒｎ３、２０５Ｇからｇｎ１，ｇｎ２およびｇｎ３、２０５Ｂからｂｎ１，ｂｎ２およびｂｎ３の信号値がそれぞれ信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂへ出力される。信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂは、それぞれに入力される３つの信号値のうち所定の２つの信号（重複可）を選択する。ここで、信号切換器２０６Ｒは信号値ｒｎ１、２０６Ｇは信号値ｇｎ２、２０６Ｂは信号値ｂｎ３を出力するように設定されていると仮定する。
【００４０】
時刻ｔｇにおいて、フリップフロップ２０７Ａ，２０７Ｂ，２０７Ｃ，２０７Ｄ，２０７Ｅおよび２０７Ｆが、タイミングジェネレータ２０３より供給される信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値を保持し、出力する。ここでは、上記の仮定により、フリップフロップ２０７Ａは信号値ｒｎ１、２０７Ｂは信号値ｇｎ２、２０７Ｃは信号値ｂｎ３を、また２０７Ｄは信号値ｒｎ１、２０７Ｅは信号値ｇｎ２、２０７Ｆは信号値ｂｎ３をそれぞれ保持し、信号切換器２０８へ出力する。
【００４１】
時刻ｔｈにおいて、信号切換器２０８は、タイミングジェネレータ２０３より供給される信号φ４によって、フリップフロップ２０７Ａ，２０７Ｂおよび２０７Ｃの出力信号より所定の２つを選択して出力する。ここでは、あらかじめ信号φ４によってフリップフロップ２０７Ａの出力信号値ｒｎ１と２０７Ｂの出力信号値ｇｎ２が選択されるように信号切換器２０８が設定されていると仮定する。差分器２０９は、信号切換器２０８によって選択された２つの信号ｒｎ１およびｇｎ２の差分絶対値を計算して出力する。比較器２１１は、差分器２０９の出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較して結果を出力する。比較器２１１は、差分器２０９の出力＞Ｔｈが成立する「真」かしないか「偽」を判定し、その結果を２値信号として出力する。この条件が成立する場合は、「真」の信号を出力する。
【００４２】
時刻ｔｉにおいて、信号切換器２１３は、比較器２１１から受け取る信号が「真」なら、信号切換器２１３の入力端子ａ２を、「偽」ならａ１を選択し、出力端子Ｏへ出力する。この選択は、タイミングジェネレータ２１２より供給される信号φ６に同期して行う。比較器２１１の出力が「偽」であれば、信号切換器２１３の入力端子ａ１には信号値ｒｎ１、ａ２には信号値ｇｎ２が入力され、出力端子Ｏにはｒｎ１が出力される。ここでは、出力端子Ｏよりｒｎ１が出力されたとする。
【００４３】
時刻ｔｊにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３が出力した信号値ｒｎ１をストアする。
【００４４】
時刻ｔｋにおいて、信号切換器２１３は、信号切換器２１３の入力端子ｂ２の信号値を出力端子Ｏへ出力する。このとき、比較器２１１の出力を用いない。ここでは、信号値ｇｎ２が選択される。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｊにストアした信号値ｒｎ１を出力し、時刻ｔｏまで出力信号値を保持する。ＦＩＦＯメモリ２１４から出力される信号値は、端子２１５を通り、液晶パネル２１７に表示される。
【００４５】
時刻ｔｌにおいて、信号切換器２０８は、タイミングジェネレータ２０３より供給される信号φ５によって、時刻ｔ１において、２０７Ａ，２０７Ｂおよび２０７Ｃの出力信号より２つを選択し、出力する。ここでは、あらかじめ信号φ５によって２０７Ｂと２０７Ｃの出力信号を選択するように、信号切換器２０８が設定されていると仮定する。したがって、信号切換器２０８からは信号値ｇｎ２とｂｎ３が出力される。これと同時に、時刻ｔｌにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３によって選択された信号値ｇｎ２をストアする。
【００４６】
時刻ｔｍにおいて、信号切換器２１３は、比較器２１１から受け取る信号の「真」または「偽」によって、信号切換器２１３の入力端子ｃ１またはｃ２の信号値のいずれかを選択し、出力端子Ｏへ出力する。この選択はタイミングジェネレータ１２より供給される信号φ６に同期して行う。ここでは、信号切換器２１３の入力端子ｃ１には信号値ｇｎ２、ｃ２には信号値ｂｎ３が入力され、出力端子Ｏにはｇｎ２が出力されたとする。
【００４７】
時刻ｔｎにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３の出力信号値（時刻ｔｍに選択された値）ｇｎ２をストアする。
【００４８】
時刻ｔｏにおいて、ＦＩＦＯメモリ２１４は、時刻ｔ１においてストアした信号値ｇｎ２を出力し、時刻ｔｐまで出力信号値を保持する。出力された信号値は、液晶パネル２１７に表示される。
そして時刻ｔｐにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｎにおいてストアした信号値ｇｎ２を出力する。出力された信号値は、液晶パネル２１７に表示される。
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。時間ＴとＰＴには、ＰＴ＝３Ｔの関係が成立する。
【００４９】
［参考例１］
図８は、本参考例１の表示装置の構成を示すブロック図である。以下、図８および図７を用いて説明を行う。図８中の図６と同一の符号は同一の要素を示している。図８において、２１８Ｒ，２１８Ｇおよび２１８Ｂは信号フィルタであり、信号入力端子２０１Ｒ，２０１Ｇおよび２０１Ｂより入力された信号に所定のフィルタをかける。２１９Ｒ，２１９Ｇおよび２１９Ｂはそれぞれ信号フィルタ２１８Ｒ，２１８Ｇおよび２１８Ｂから出力される信号をサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は次の信号が出力されるまで保持される。サンプリングはタイミングジェネレータ２０３より供給される信号φ１に同期して行われる。２２０Ｒ，２２０Ｇおよび２２０Ｂはシフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂと同じ働きをするシフトレジスタである。２２１Ｒ，２２１Ｇおよび２２１Ｂは、３つの入力信号値よりあらかじめ設定された１つを選択して出力する信号切換器である。２２２Ａ，２２２Ｂおよび２２２Ｃは２つの入力と２つの出力を有し、タイミングジェネレータ２０３より供給される信号φ３の立ち上がりに同期してデータを保持するフリップフロップであり、それぞれ信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂの出力と、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂの出力を保持する。
【００５０】
次に、図７、図８を用いて装置の動作を説明する。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂはタイミングジェネレータ２０３より供給される信号φ１によって、入力端子２０１Ｒ，２０１Ｇおよび２０１Ｂに入力された信号をそれぞれサンプリングホールドする。また、同時にＡ／Ｄコンバータ２１９Ｒ，２１９Ｇおよび２１９Ｂは、信号フィルタ２１８Ｒ、２１８Ｇおよび２１８Ｂの出力をそれぞれサンプリングホールドする。
【００５１】
時刻ｔｂにおいて、シフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂはタイミングジェネレータ２０３より供給される信号φ２に同期し、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂの出力信号をそれぞれストアし、シフトする。同時に、シフトレジスタ２２０Ｒ，２２０Ｇおよび２２０ＢはＡ／Ｄコンバータ２１９Ｒ，２１９Ｇおよび２１９Ｂの出力信号値をそれぞれストアし、シフトする。
【００５２】
時刻ｔｃからｔｄおよびｔｅからｔｆにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂ，２１９Ｒ，２１９Ｇ，２１９Ｂおよびシフトレジスタ２０５Ｒ，２０５Ｇ，２０５Ｂ，２２０Ｒ，２２０Ｇ，２２０Ｂは上記と同様の動作をする。上記動作によって、シフトレジスタ２０５Ｒから信号値ｒｎ１，ｒｎ２およびｒｎ３が、２０５Ｇからｇｎ１，ｇｎ２およびｇｎ３が、２０５Ｂからｂｎ１，ｂｎ２およびｂｎ３が出力される。また、シフトレジスタ２２０Ｒから信号値Ｆｒｎ１，Ｆｒｎ２およびＦｒｎ３が、２２０ＧからＦｇｎ１，Ｆｇｎ２およびＦｇｎ３が、２２０ＢからＦｂｎ１，Ｆｂｎ２およびＦｂｎ３の信号値が出力される。信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂは、入力された３つの信号値のうち２つ（重複可）を選択する。また、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂは、それぞれ入力された３つの信号値のうち１つを選択する。ここでは、２２１Ｒは信号値Ｆｒｎ１、２２１ＧはＦｇｎ２、２２１ＢはＦｂｎ３をそれぞれ選択したと仮定する。
【００５３】
フリップフロップ２０７Ａ，２０７Ｂおよび２０７Ｃは、タイミングジェネレータ２０３より供給される信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値を時刻ｔｇから保持し、出力する。ここでは、フリップフロップ２０７Ａは信号値ｒｎ１、２０７Ｂは信号値ｇｎ２、２０７Ｃは信号値ｂｎ３をそれぞれ保持し、出力していると仮定する。また、フリップフロップ２２２Ａ，２２２Ｂおよび２２２Ｃは、信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値と、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂより出力される信号値を時刻ｔｇから保持し、出力する。ここでは、上記の仮定より、フリップフロップ２２２Ａは信号値ｒｎ１とＦｒｎ１、２２２Ｂは信号値ｇｎ２とＦｇｎ２、２２２Ｃは信号値ｂｎ３とＦｂｎ３をそれぞれ保持し、出力している。差分器２０９Ａは、フリップフロップ２０７Ａと２０７Ｂの出力信号値の絶対差分｜ｒｎ１−ｇｎ２｜を計算し出力する。また、差分器２０９Ｂはフリップフロップ２０７Ｂと２０７Ｃの出力信号値の絶対差分｜ｇｎ２−ｂｎ３｜を計算し出力する。比較器２１１Ａは、差分器２０９Ａの出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較し、結果を「真」または「偽」の２値化信号として出力する。差分器２０９Ａの出力信号値＞しきい値Ｔｈであるとき、「真」の信号を出力する。それ以外は「偽」の信号を出力する。同様に、比較器２１１Ｂは、差分器２０９Ｂの出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較し、結果を「真」または「偽」で２値化して出力する。論理演算器２２３は、比較器２１１Ａと２１１Ｂの出力信号の論理和を計算し、出力する。どちらかが「真」であれば、論理演算器２２３の出力は「真」となる。
【００５４】
時刻ｔｈにおいて、論理演算器２２３の出力は制御信号φ４に同期してフリップフロップ２０７Ｇに保持され、出力される。
【００５５】
時刻ｔｉ，ｔｋ，ｔｍにおいて、信号切換器２１３は、フリップフロップ２０７Ｇの出力から受け取る信号の「真」または「偽」によって、信号切換器２１３の入力端子ａ１，ｂ１，ｃ１またはａ２，ｂ２，ｃ２のどちらかを選択し、その信号値を出力端子Ｏへ出力する。すなわち、フリップフロップ２０７Ｇの出力が「真」であれば、信号切換器２１３は入力端子ａ２，ｂ２，ｃ２を選択し、タイミングジェネレータ２１２より供給される信号φ６に同期して信号値を順に出力する。フリップフロップ２０７Ｇの出力が「偽」であれば、信号切換器２１３は入力端子ａ１，ｂ１およびｃ１を選択し、タイミングジェネレータ２１２より供給される信号φ６に同期して信号値を順に出力する。ここで、フリップフロップ２０７Ｇの出力が「真」であり、信号切換器２１３の入力端子ａ１には信号値ｒｎ１、ａ２には信号値Ｆｒｎ１が入力されていると仮定する、すなわち、差分器の出力信号値＞しきい値Ｔｈが成立すると仮定する。すると、時刻ｔｉにおいて、信号切換器２１３の入力端子ａ２に入力されている信号値Ｆｒｎ１が出力端子Ｏへ出力される。
【００５６】
時刻ｔｊにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３が出力した信号値ｒｎ１をストアする。
【００５７】
時刻ｔｋにおいて、信号切換器２１３は、信号φ６に同期して、信号切換器２１３の入力端子ｂ１とｂ２のうちｂ２を選択する。入力端子ｂ２には信号値Ｆｇｎ２が入力されているので、信号切換器２１３は信号値Ｆｇｎ２を出力端子Ｏに出力する。上記と同様に、時刻ｔｋにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｊにおいてストアした信号値Ｆｒｎ１を出力し、時刻ｔｏまで出力信号値を保持する。出力された信号値は、端子２１５を通り、液晶パネル２１７に表示される。
【００５８】
時刻ｔｌにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、時刻ｔ１において、信号切換器２１３が出力した信号値Ｆｇｎ２をストアする。
【００５９】
時刻ｔｍにおいて、信号切換器２１３は、信号φ６に同期して、信号切換器２１３の入力端子ｃ１とｃ２のうちｃ２の信号値を選択する。入力端子ｃ２には信号値Ｆｂｎ３が入力されているので、信号切換器２１３は信号値Ｆｂｎ３を出力端子Ｏに出力する。
【００６０】
時刻ｔｎにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３の出力信号値（時刻ｔｍに選択された値）Ｆｂｎ３をストアする。
【００６１】
時刻ｔｏにおいて、ＦＩＦＯメモリ２１４は、時刻ｔ１にストアした信号値ｇｎ２を出力し、時刻ｔｐまで出力信号値を保持する。出力された信号値は、液晶パネル２１７に表示される。
【００６２】
時刻ｔｐにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｎにストアした信号値ｇｎ２を出力する。出力された信号値は、液晶パネル２１７に表示される。
【００６３】
以下、上記の動作を繰り返す。動作を繰り返す周期はＰＴである。このＰＴと図３５中の時間Ｔとの間には、ＰＴ＝３Ｔの関係が成立する。
【００６４】
本参考例においては、入力映像信号が単位時間に大きく変化し、かつその変化量が所定のしきい値を超えたときに、液晶パネル２１７に出力される映像信号が部分的に切り換る。例えば信号フィルタ２１８Ｒ，２１８Ｇおよび２１８Ｂがローパスフィルタであれば、入力画像中にモアレが生じやすい領域に選択的にフィルタ処理を施すことが可能である。したがって、入力画像の情報を保持しつつ、選択的にモアレ低減処理を行うことが可能である。
【００６５】
以上説明したように、本発明の実施例３および参考例１による表示装置は、ある時刻ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）における赤色、緑色および青色の表示画素を制御する信号から順にサンプリングして得たそれぞれ３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、ｇｎ１，ｇｎ２およびｇｎ３、ｂｎ１，ｂｎ２およびｂｎ３から信号値を選択し、３つの連続して配列された赤色、緑色および青色の画素配列に与えるとき、ｒｎ１とｒｎ２の差分、ｇｎ１とｇｎ２の差分あるいはｂｎ１とｂｎ２の差分が、所定のしきい値Ｔｈより大きい値であるか比較し、それぞれの差分＞Ｔｈが成立するとき、またはｒｎ２とｒｎ３の差分、ｇｎ２とｇｎ３の差分あるいはｂｎ２とｂｎ３の差分が、所定のしきい値Ｔｈより大きい値であるか比較し、それぞれの差分＞Ｔｈが成立するとき、表示画素に与える信号値を選択的に切り換える手段を有することにより、入力映像信号の色モアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００６６】
また、入力映像信号の振幅変化により、表示装置の画素配列に与える信号値を選択的に切り換える。このとき、入力映像信号に所定の信号フィルタを通した場合の信号値と、通さない場合の信号値を選択的に切り換えることにより、入力映像信号のうち色モアレが生じ易い領域のみに選択的に信号フィルタをかけることができ、入力映像信号の情報を有効に活用することができる。
【００６７】
［参考例２］
図９は、本発明の第２参考例に係る表示装置の構成を示すブロック図であり、図１０は、図９の装置に接続された液晶表示パネル部分を示すブロック図である。図９において、３０１Ｒ，３０１Ｇおよび３０１Ｂはそれぞれ赤色・緑色・青色の表示画素の輝度を制御する映像信号ＳＲ，ＳＧおよびＳＢが入力される入力映像端子、３０２Ａ，３０２Ｂおよび３０２Ｃは入力映像信号ＳＲ，ＳＧおよびＳＢをサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は次の信号が入力されるまで保持される。サンプリングはタイミングジェネレータ（後述）より供給される信号φ１に同期して行われる。３０３Ａ，３０３Ｂおよび３０３Ｃは所定時間間隔でＡ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号値を順に３つストアし、３つの出力端子から同時に出力するシフトレジスタである。この出力端子から異なる時刻にサンプリングされた入力映像信号のサンプリング値を得ることができる。シフト動作はタイミングジェネレータより供給される信号φ２に同期して行われる。３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅはタイミングジェネレータより供給される信号φ３に同期して入力信号を保持するフリップフロップ、３０５Ａ，３０５Ｂは所定の信号値Ｌ０を格納したメモリ、３０６Ａ，３０６Ｂはメモリ３０５Ａ，３０５Ｂおよびフリップフロップ３０４Ｂ，３０４Ｃの入力信号の大小を比較し、比較結果を「１」または「０」の信号を出力する比較器、３０７Ａ，３０７Ｂはフリップフロップ３０４Ｂおよび３０４Ｃ、ならびに３０４Ｃおよび３０４Ｄの入力信号の絶対差分を計算し、出力する差分器、３０８Ａ，３０８Ｂは所定の信号値Ｄ０を格納したメモリ、３０９Ａ，３０９Ｂはメモリ３０８Ａ，３０８Ｂおよび差分器３０７Ａ，３０７Ｂから出力された信号値の大小を比較する比較器、３１０Ａ，３１０Ｂは比較器３０６Ａおよび３０９Ａ、ならびに３０６Ｂおよび３０９Ｂから出力された信号値の論理積を計算し、出力する論理積演算器、３１１Ａ，３１１Ｂは与えられる制御信号によって２つの入力信号のどちらか１つを選択し、出力する信号切換器、３１２Ａ，３１２Ｂおよび３１２Ｃはタイミングジェネレータより供給される信号φ４に同期して入力信号を保持するフリップフロップ、３１３はタイミングジェネレータに信号を供給するクロックジェネレータ、３１４はクロックジェネレータ３１３より供給される信号より装置各部へ送出するタイミングクロックを生成し、出力するタイミングジェネレータ、３１５はタイミングジェネレータ３１４より供給される制御信号によって３つの入力信号ａ，ｂ，ｃより１つを選択して出力する信号切換器である。制御信号φ５の波形の立ち上がりで入力ａを、制御信号φ６の波形の立ち上がりで入力ｂを、制御信号φ７の波形の立ち上がりで入力ｃをそれぞれ選択し出力する。図１１は、制御信号φ５，φ６およびφ７の波形を示す。３１６はタイミングジェネレータ３１４より供給される制御信号φ８に同期して、入力信号値を順にメモリに格納し、制御信号φ９に同期して、メモリへ格納された信号値の順に出力するＦＩＦＯメモリである。制御信号φ５によって、メモリの内容をリセットする。３１７ＡはＦＩＦＯメモリ３１６の出力端子、３１７Ｂはクロックジェネレータ３１３の出力端子である。これらは、図１０中の端子３１７Ａ，３１７Ｂと同じものである。
【００６８】
図１０において、３１８は端子３１７Ｂを通じてクロックジェネレータ３１３より供給されるクロックよりタイミングクロックを生成するタイミングジェネレータ、３１９はＦＩＦＯメモリ３１６の出力信号をアナログ信号へデコードするＤ／Ａコンバータである。デコードされた信号は、液晶パネルの列電極駆動回路３２１へ与えられる。３２０はタイミングジェネレータ３１８およびＤ／Ａコンバータ３１９を含む液晶表示パネル部分である。
【００６９】
図１１のタイミングチャートは、図９においてタイミングジェネレータ３１４が送出する制御信号φ１からφ９の時間変化を示す。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃは、タイミングジェネレータ３１４より供給される信号φ１によって、端子３０１Ｒ，３０１Ｇおよび３０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が図３５の信号値ｒ１，ｇ１およびｂ１に該当する。
【００７０】
時刻ｔｂにおいて、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃは、タイミングジェネレータ３１４より供給される信号φ２によって、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号をそれぞれストアし、シフトする。
【００７１】
時刻ｔｄからｔｆおよびｔｇからｔｉにおいても、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂ，３０２Ｃおよび３０３Ａ，３０３Ｂ，３０３Ｃは上述と同様な動作をする。これらの動作によって、シフトレジスタ３０３Ａから信号値ｒｎ１，ｒｎ２およびｒｎ３、３０３Ｂからｇｎ１，ｇｎ２およびｇｎ３、３０３Ｃからｂｎ１，ｂｎ２およびｂｎ３の信号値がそれぞれフリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅへ出力される。
【００７２】
時刻ｔｉにおいて、フリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅが、タイミングジェネレータ３１４より供給される信号φ３に同期して、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃより出力される信号値を保持し、出力する。ここでは、フリップフロップ３０４Ａは信号値ｒｎ１、３０４Ｂは信号値ｇｎ１、３０４Ｃは信号値ｇｎ２を、また３０４Ｄは信号値ｇｎ３、３０４Ｅは信号値ｂｎ３をそれぞれ保持し、出力する。比較器３０６Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、メモリ３０５Ａの信号値Ｌ０を比較して結果を出力する。比較器３０６Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１＜Ｌ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０６Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、メモリ３０５Ｂの信号値Ｌ０を比較して結果を出力する。比較器３０６Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２＜Ｌ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。差分器３０７Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、３０４Ｃの出力信号値ｇｎ２の絶対差分を計算し、出力する。差分器３０７Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、３０４Ｄの出力信号値ｇｎ３の絶対差分を計算し、出力する。比較器３０９Ａは、差分器３０７Ａの出力信号値｜ｇｎ１−ｇｎ２｜＞Ｄ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜と、メモリ３０８Ｂの信号値Ｄ０を比較して結果を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜＞Ｄ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。論理演算器３１０Ａは、比較器３０６Ａの出力と、比較器３０９Ａの出力との論理積を演算して「１」または「０」の信号を出力する。論理演算器３１０Ｂは、比較器３０６Ｂの出力と、比較器３０９Ｂの出力との論理積を演算して「１」または「０」の信号を出力する。信号切換器３１１Ａは、論理演算器３１０Ａの出力によって、フリップフロップ３０４Ａの出力信号値ｒｎ１、３０４Ｃの出力信号値ｇｎ２を選択し、出力する。信号切換器３１１Ｂは、論理演算器３１０Ｂの出力によって、フリップフロップ３０４Ｅの出力信号値ｂｎ３、３０４Ｃの出力信号値ｇｎ２を選択し、出力する。
【００７３】
時刻ｔｊにおいて、フリップフロップ３１２Ａ，３１２Ｂおよび３１２Ｃは、タイミングジェネレータ３１４より供給される信号φ４に同期して入力信号を保持する。フリップフロップ３１２Ａは信号切換器３１１Ａの出力、３１２Ｂはフリップフロップ３０４Ｃの出力、３１２Ｃは信号切換器３１１Ｂの出力をそれぞれ保持する。
【００７４】
時刻ｔｋにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ５に同期して、フリップフロップ３１２Ａから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ５に同期して、リセット動作を行う。
【００７５】
時刻ｔｌにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ａの出力信号値が格納される。
【００７６】
時刻ｔｍにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ６に同期して、フリップフロップ３１２Ｂから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｍにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｌにおいて格納したメモリ内容を出力する。
【００７７】
時刻ｔｎにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｂの出力信号値が格納される。
【００７８】
時刻ｔｏにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ７に同期して、フリップフロップ３１２Ｃから入力された信号値をＦＩＦＯメモリ３１６へ出力する。
【００７９】
時刻ｔｐにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｃの出力信号値が格納される。これと同時に、時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｎにおいて格納したメモリ内容を出力する。
【００８０】
時刻ｔｑにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｐにおいて格納したメモリ内容を出力する。そして、ＦＩＦＯメモリ３１６の出力は、端子３１７Ａを通り、液晶パネル３２０に表示される。
【００８１】
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。ＰＴと図３５中の時間Ｔとの間には、ＰＴ＝３Ｔの関係が成立する。
【００８２】
［参考例３］
図１２は、本発明の第３の参考例に係る表示装置の構成を示すブロック図である。図１３は、図１２における信号処理器（後述）の入出力特性の例を示す図である。図１２中の図９と同一の符号は同一の要素を示している。動作タイミングも図１１と同じである。図１２において、３２１Ａ，３２１Ｂは入力Ｘと出力Ｙとの間に図１３に示すようなＹ＝ｆ（Ｘ）の関係を有する信号処理器である。この入力信号Ｘは０からＸｍまでの整数であり、また、出力信号Ｙも０からＹｍまでの整数である。
【００８３】
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃは、タイミングジェネレータより供給される信号φ１によって、端子３０１Ｒ，３０１Ｇおよび３０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が信号値ｒｎ１，ｇｎ１およびｂｎ１に該当する。
【００８４】
時刻ｔｂにおいて、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃは、タイミングジェネレータ３１４より供給される信号φ２によって、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号をそれぞれストアし、シフトする。
【００８５】
時刻ｔｄからｔｆおよびｔｇからｔｉにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂ，３０２Ｃおよびシフトレジスタ３０３Ａ，３０３Ｂ，３０３Ｃは上記と同様な動作をする。これらの動作によって、シフトレジスタ３０３Ａから信号値ｒｎ１，ｒｎ２およびｒｎ３、３０３Ｂからｇｎ１，ｇｎ２およびｇｎ３、３０３Ｃからｂｎ１，ｂｎ２およびｂｎ３の信号値が出力される。
【００８６】
時刻ｔｉにおいて、フリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅは、タイミングジェネレータ３１４より供給される信号φ３に同期して、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃより出力される信号値を保持し、出力する。ここでは、フリップフロップ３０４Ａは信号値ｒｎ１、３０４Ｂは信号値ｇｎ１、３０４Ｃは信号値ｇｎ２を、また３０４Ｄは信号値ｇｎ３、３０４Ｅは信号値ｂｎ３をそれぞれ保持し、出力している。差分器３０７Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、３０４Ｃの出力信号値ｇｎ２の絶対差分を計算し、出力する。差分器３０７Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、３０４Ｄの出力信号値ｇｎ３の絶対差分を計算し、出力する。信号処理器３２１Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１が入力され、信号値ｆ（ｇｎ１）を出力する。信号処理器３２１Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２が入力され、信号値ｆ（ｇｎ２）を出力する。比較器３０９Ａは、差分器３０７Ａの出力信号値｜ｇｎ１−ｇｎ２｜と、信号処理器３２１Ａの信号値ｆ（ｇｎ１）を比較する。ここで、比較器３０９Ａは、｜ｇｎ１−ｇｎ２｜＞ｆ（ｇｎ１）の条件が成立するときは「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜と、信号処理器３２１Ｂの信号値ｆ（ｇｎ２）を比較する。ここで、比較器３０９Ｂは、｜ｇｎ２−ｇｎ３｜＞ｆ（ｇｎ２）の条件が成立するときは「１」の信号を、この条件が成立しないときは「０」の信号を出力する。信号切換器３１１Ａは、比較器３０９Ａの出力によって、フリップフロップ３０４Ａの出力信号値ｒｎ１、３０４Ｃの出力信号値ｇｎ２よりどちらか一方を選択し、出力する。信号切換器３１１Ｂは、比較器３０９Ｂの出力によって、フリップフロップ３０４Ｅの出力信号値ｂｎ３、３０４Ｃの出力信号値ｇｎ２よりどちらか一方を選択し、出力する。
【００８７】
時刻ｔｊにおいて、フリップフロップ３１２Ａ，３１２Ｂおよび３１２Ｃは、タイミングジェネレータ３１４より供給される信号φ４に同期して、入力信号を保持する。フリップフロップ３１２Ａは信号切換器３１１Ａの出力、３１２Ｂはフリップフロップ３０４Ｃの出力、３１２Ｃは信号切換器３１１Ｂの出力をそれぞれ保持する。
【００８８】
時刻ｔｋにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ５に同期して、フリップフロップ３１２Ａから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ５に同期して、リセット動作を行う。
【００８９】
時刻ｔｌにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ａの出力信号値が格納される。
【００９０】
時刻ｔｍにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ６に同期して、フリップフロップ３１２Ｂから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｍにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｌにおいて格納したメモリ内容を出力する。
【００９１】
時刻ｔｎにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｂの出力信号値が格納される。
【００９２】
時刻ｔｏにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ７に同期して、フリップフロップ３１２Ｃから入力された信号値をＦＩＦＯメモリ３１６へ出力する。
【００９３】
時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｃの出力信号値が格納される。これと同時に、時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｎにおいて格納したメモリ内容を出力する。時刻ｔｑにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｐにおいて格納したメモリ内容を出力する。そして、ＦＩＦＯメモリ３１６の出力は、端子３１７Ａを通り、液晶パネル３２０に表示される。
【００９４】
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。図３５中の時間ＴとＰＴには、ＰＴ＝３Ｔの関係が成立する。
【００９５】
以上説明したように、本発明の参考例２、３による表示装置は、サンプリングして得られる連続した信号値ＡおよびＢ間の変化量｜Ａ−Ｂ｜を検出する検出手段と、信号値Ａを所定の値Ｌ０と比較する第１の比較手段と、変化量｜Ａ−Ｂ｜を所定の値Ｄ０と比較する第２の比較手段と、第１および第２の比較手段による比較結果に基づいてある色の画素に与える信号値を他の色の信号値で置き換える置換え手段とを具備するようにしたため、入力映像信号のモアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００９６】
［参考例４］
図１４は発明の第４の参考例に係る液晶表示装置のブロック図である。同図において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、４０７はＬＣＤ、４０８は文字情報を表示するための制御信号の入力端子、４０９は入力端子４０８から入力された制御信号に基づき表示する文字情報を発生する文字発生回路、４１０は映像信号と文字情報とを合成する合成回路である。なおＬＣＤ４０７は図３１に示したような構成になっている。さらにＸドライバ４０５は図１５に示すような構成のシフトレジスタを有している。図１５において、４２１はスタートパルスの入力端子、４２２は駆動パルスの入力端子、４２３はＤフリップフロップ、４２４は駆動パルスの出力端子、４２５はモード切換信号の入力端子、４２６はスイッチ回路である。
【００９７】
図１４、図１５を用いて本発明の第４の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２でγ補正、反転処理などＬＣＤ４０７に表示可能なように所定の処理が行われ、合成回路４１０に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。これに基づきコントローラ４０４は、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに入力端子４０８からは画像と共にＬＣＤ４０９に文字情報を表示するための制御信号が入力され、文字発生回路４０９に供給される。文字発生回路４０９には同期分離回路４０３で分離された同期信号も供給されており、文字発生回路４０９は映像信号に同期してＬＣＤ４０７に表示するための文字を発生する。信号処理回路４０２の出力映像信号と、文字発生回路４０９の出力は合成回路４１０で合成処理されＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と文字情報が合成された信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【００９８】
さらに文字発生回路４０９はＸドライバ４０５の入力端子に駆動のモードを切り換えるモード切換信号を供給する。すなわち文字発生回路４０９は画面上に文字を表示する領域ではスイッチ回路４２６をａの側に接続するように制御を行い、文字を表示しない領域ではスイッチ回路４２６をｂの側に接続するように制御する。このときｍ個の出力端子４２４は図３１のＬＣＤのｍ個の入力端子４６７Ｒ、４６７Ｇ、４６７Ｂを介して各スイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂにそれぞれ接続されている。さらに、入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図１５のｍ段のシフトレジスタが駆動される。この際、文字を表示する領域では、文字発生回路４０９からの制御信号によってスイッチ回路４２６はａの側に接続されているので、出力端子４２４には３つの出力端子ごとに同一の駆動パルスが出力され、これが入力端子４６７Ｒ、４６７Ｇ、４６７Ｂを介してスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂのゲートに供給され、各スイッチが同時にオンする。これによって、４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。また、文字を表示しない領域では、文字発生回路４０９からの制御信号によってスイッチ回路４２６はｂの側に接続されているので、出力端子４２４にはそれぞれ異なった駆動パルスが出力され、各スイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂそれぞれのゲートに順次供給されて各スイッチが順次オンする。これによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。
【００９９】
以降の動作は上記２つのモードについて共通であり、図３３（ｂ）のＹドライバにおいて、入力端子４３１から垂直走査期間の始めにスタートパルスが入力され、入力端子４３２から水平周波数のクロックが入力されると、この駆動パルスによって、ｎ段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４３４に出力される。出力端子４３４は入力端子４６８に接続されており、Ｙドライバ４０６から出力された駆動パルスが所定の水平のゲート線を通してスイッチング素子４６１のゲートに供給され、各スイッチがオンすることによって、液晶セル４６２と保持容量４６３に、入力端子４６４に供給された信号と共通電極４６６に供給されている電圧との電位差に相当する電荷が保持される。このとき共通電極４６６には所定の電圧が供給されている。この動作を繰り返すことによってＬＣＤに１画面分の画像を表示することができる。
【０１００】
このようにすることにより、入力された画像に文字情報を付加して表示する機能を備えた液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１０１】
［参考例５］
図１６は本発明の第５の参考例に係る液晶表示装置のブロック図を示す。同図において４１１は映像信号の遅延回路であり、Ｘドライバ４０５は図３３（ａ）に示したものであり、それ以外の図１４と同一の番号を付したものは図１４と同一の構成要素である。さらに図１７は図１６中遅延回路４１１の１例を示すものであり、４４１Ｒ、４４１Ｇ、４４１Ｂは映像信号の入力端子、４４２Ｒ、４４２Ｇはスイッチ回路、４４３は遅延回路、４４４Ｒ、４４４Ｇはスイッチ回路、４４５はモード切換信号の入力端子、４４６Ｒ、４４６Ｇ、４４６Ｂは映像信号の出力端子である。
【０１０２】
図１６、図１７を用いて本発明の第５の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２で所定の処理が行われ、合成回路４１０に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。これに基づきコントローラ４０４は、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに入力端子４０８からは画像と共にＬＣＤに文字情報を表示するための制御信号が入力され、文字発生回路４０９に供給される。文字発生回路４０９には同期分離回路４０３で分離された同期信号も供給されており、これに基づき文字発生回路４０９は映像信号に同期してＬＣＤ４０７に表示するための文字を発生する。信号処理回路４０２の出力映像信号と、文字発生回路４０９の出力は合成回路４１０で合成処理され、遅延回路４１１を介してＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と文字情報が合成された信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【０１０３】
さらに文字発生回路４０９はコントローラ４０４を介して遅延回路４１１に表示モードを切り換えるモード切換信号を供給する。すなわち文字発生回路４０９は画面上に文字を表示しない領域ではスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇをａの側に接続するように制御を行い、文字を表示する領域ではスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇをｂの側に接続するように制御する。遅延回路４４３の遅延量はＬＣＤ４０７の１画素分の遅延量になっている。従ってスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇがａの側に接続されている場合には出力端子４４６Ｒ、４４４Ｇ、４４４Ｂから出力される映像信号ＲＯＵＴ、ＧＯＵＴ、ＢＯＵＴは、信号ＢＯＵＴに対して信号ＧＯＵＴは１画素分遅れており、信号ＲＯＵＴは２画素分遅れている。また、スイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇがｂの側に接続されている場合には入力端子４４１Ｒ、４４１Ｇ、４４１Ｂから入力された信号がそのまま出力端子４４６Ｒ、４４６Ｇ、４４６Ｂに出力される。
【０１０４】
本参考例では、Ｘドライバ４０５は図３３（ａ）に示したものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素が同一の位相でサンプリングされるが、遅延回路４１１（図１６）を通ることによって、文字を表示しない領域では映像信号に遅延処理がなされているため、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたのと同様の効果が得られ、文字を表示する領域では遅延回路４１１で遅延処理がなされないため、Ｒ、Ｇ、Ｂの３画素を同一の位相でサンプリングすることになる。以降の動作は第４の参考例の場合と同様であるため、説明は省略する。
【０１０５】
このようにすることにより、入力された画像に文字情報を付加して表示する機能を備えた液晶表示装置において、従来用いられていたＸドライバをそのまま流用して第４の参考例と同様に、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１０６】
さらに、本参考例において図１６中遅延回路４１１は図１８に示すような構成にしてもよい。同図において４５１Ｒ、４５１Ｇ、４５１Ｂは映像信号の入力端子、４５２はサンプルホールド回路、４５３Ｒ、４５３Ｇ、４５３Ｂは映像信号の出力端子である。この遅延回路に対し、文字を表示しない領域ではコントローラ４０４から図１９（ａ）に示すようなサンプルホールドパルスを供給する。このとき各パルスはＬＣＤの１画素分位相がずれている。従って図１７の遅延回路の場合に出力端子４５３Ｒ、４５３Ｇ、４５３Ｂから出力される映像信号は、信号ＢＯＵＴに対して信号ＧＯＵＴは１画素分遅れており、信号ＲＯＵＴは２画素分遅れた信号が出力される。また文字を表示する領域では図１９（ｂ）に示すようなパルスを供給し、各サンプルホールド回路４５２をスルーの状態にすることによって、入力端子４５１Ｒ、４５１Ｇ、４５１Ｂから入力された映像信号が出力端子４５３Ｒ、４５３Ｇ、４５３Ｂにそのまま出力される。
【０１０７】
このようにすることにより、図１７の遅延回路の場合と同様の効果が得られると共に、遅延回路をサンプルホールド回路で構成することによりＬＣＤの画素数の変更などに対して容易に対応できるようになるという効果も得られる。
【０１０８】
［参考例６］
本発明の第６の参考例に係る液晶表示装置のブロック図は図１６のものと同様であり、第５の参考例と異なるところは、Ｘドライバ４０５が図３４に示すものである点と、遅延回路４１１が図２０に示すものであって、その制御が異なる点であり、その他の動作は同じであるので説明は省略する。図２０において図１７と同一の番号のものは同一の構成要素である。図２０のスイッチ回路４４２Ｂ、４４２Ｇ、４４４Ｂ、４４４Ｇは文字発生回路４０９からの制御信号により文字を表示する領域ではａの側に接続し、文字を表示しない領域ではｂの側に接続するように制御される。さらにＸドライバ４０５は図３４に示すものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素がそれぞれ異なるタイミングでサンプリングされるが、文字を表示しない領域では映像信号に遅延処理がなされていないので、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたことになり、文字を表示する領域では遅延回路４１１を通ることによって、映像信号に遅延処理がなされているので、３画素を同一の位相でサンプリングしたのと同様の効果が得られる。
このようにすることによって、第５の参考例と同様の効果を得ることが可能になる。
【０１０９】
さらに第５の参考例と同様に、遅延回路４１１を図２１に示すものとし、図２２のようなサンプルホールドパルスを供給するようにしてもよいことはいいうまでもない。図２１において図１８と同一の番号のものは同一の構成要素である。さらに、図２２（ａ）のサンプルホールドパルスを文字を表示しない領域で供給し、図２２（ｂ）のパルスを文字を表示する領域で供給すればよい。
【０１１０】
［参考例７］
図２３は本発明の第７の参考例に係る液晶表示装置のブロック図である。同図において、４１２は入力された映像信号の文字領域を判別する文字領域判別回路である。その他、図１４と同一の番号のものは同一の構成要素である。
【０１１１】
同図を用いて本発明の第７の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２、同期分離回路４０３および文字領域判別回路４１２に入力される。信号処理回路４０２ではＬＣＤ４０７に表示可能なように所定の処理が行われ、そこから出力される映像信号はＸドライバ４０５に供給される。同期分離回路４０３では同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。コントローラ４０４はこれに基づき、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに文字領域判別回路４１２では、入力された映像信号から文字を含む領域と含まない領域とを判別し、Ｘドライバ４０５に駆動モード切り換えの制御信号を供給する。ＬＣ４Ｄ７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【０１１２】
本参考例においてＸドライバ４０５は図１５に示したものと同じであり、第４の参考例と同様に文字領域判別回路４１２で文字を含む領域と判別された場合には、文字領域判別回路４１２から出力される制御信号によりスイッチ回路４２６はａの側に接続され、文字を含まない領域と判別された場合にはスイッチ回路４２６はｂの側に接続されるように制御される。従って第４の参考例と同様に、入力された映像信号をＬＣＤ４０７に表示する際に、文字を含まない領域ではＲ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングを行い、文字を含む領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングすることになる。以下の動作は第４の参考例と同様であるので説明は省略する。
【０１１３】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１１４】
［参考例８］
図２４は本発明の第８の参考例に係る液晶表示装置のブロック図である。本参考例においてＸドライバ４０５は図３３に示したものであり、遅延回路４１１は図１７あるいは図１８に示したものである。本参考例においては遅延回路４１１の制御を文字領域判別回路４１２からコントローラ４０４を介した制御信号によって行い、映像信号の遅延量の制御を行う。制御方法は上記第５の参考例と同様であり、文字を表示しない領域では遅延処理を行い、文字を表示する領域では遅延処理を行わないようにする。
このようにすることによって、従来のＸドライバを流用したまま上記第７の参考例と同様の効果を得ることが可能となる。
【０１１５】
［参考例９］
本発明の第９の参考例に係る液晶表示装置のブロック図は上記第８の参考例同様図２４に示すものである。本参考例においてＸドライバ４０５は図３４に示したものであり、遅延回路４１１は図２０あるいは図２１に示したものである。本参考例においては遅延回路４１１の制御を文字領域判別回路４１２からコントローラ４０４を介した制御信号によって行い、映像信号の遅延量の制御を行う。制御方法は上記第６の参考例と同様であり、文字を表示しない領域では遅延処理を行わず、文字を表示する領域では遅延処理を行うようにする。
このようにすることによって、上記第８の参考例と同様の効果を得ることが可能となる。
【０１１６】
以上説明したように、本発明の参考例４〜９によれば、入力映像信号に文字情報を付加して表示する機能を備えた液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置の例えばＲ、Ｇ、Ｂ画素に対応させてそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
さらに、遅延手段を有する場合は、入力映像信号に文字情報を付加して表示する機能を備えた液晶表示装置において、従来用いられていたＸドライバをそのまま用いることができる。
【０１１７】
［参考例１０］
本発明の第１０の参考例における液晶表示装置のブロック図は、図２３に示したものと同じである。図２３において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、６０７はＬＣＤ、４１２は入力された映像信号の文字領域を判別する文字領域判別回路である。なお４０７のＬＣＤは従来例と同様に図３１に示したような構成になっている。さらに４０５のＸドライバは図１５に示したような構成のシフトレジスタになっており、４２１はスタートパルスの入力端子、４２２は駆動パルスの入力端子、４２３はＤフリップフロップ、４２４は駆動パルスの出力端子、４２５はモード切換信号の入力端子、４２６はスイッチ回路である。また４０６のＹドライバは従来例と同様であり、図３３（ｂ）に示したものである。
【０１１８】
図２３、図１５を用いて本発明の第１０の参考例における液晶表示装置の動作について説明する。４０１の入力端子から入力された映像信号は、４０２の信号処理回路、４０３の同期分離回路、４１２の文字領域判別回路に入力される。４０２の信号処理回路ではγ補正、反転処理など４０７のＬＣＤに表示可能なように所定の処理を行ない、４０５のＸドライバに供給される。４０３の同期分離回路では同期信号が分離され、分離された同期信号は４０４のコントローラに入力され、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスを４０５のＸドライバ、４０６のＹドライバに供給する。さらに４１２の文字領域判別回路では入力された映像信号から文字を含む領域と含まない領域とを判別し、４０５のＸドライバに駆動モード切り換えの制御信号を供給する。４０７のＬＣＤは４０５のＸドライバから供給される映像信号と駆動パルスおよび４０６のＹドライバから供給される駆動パルスで駆動され画像と同時に文字情報を画面に表示する。
【０１１９】
ここで、４１２の文字領域判別回路は画面上に文字を表示する領域では４２６のスイッチ回路をａの側に接続するように制御を行ない、文字を表示しない領域では４２６のスイッチ回路をｂの側に接続するように制御する。このとき４２４のｍ個の出力端子はＬＣＤのｍ個の入力端子を介して各スイッチング素子にそれぞれ接続されている。したがって、４２１の入力端子から水平走査期間の始めにスタートパルスが入力され、４２２の入力端子から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図１５のｍ段のシフトレジタが駆動される。この際文字を表示する領域では文字領域判別回路４１２からの制御信号によって４２６のスイッチ回路はａの側に接続されているので、４２４の出力端子には３つの出力端子ごとに同一の駆動パルスが出力され、図３１の４６７Ｒ，４６７Ｇ，４６７Ｂの入力端子を介して４６５Ｒ，４６５Ｇ，４６５Ｂのスイッチング素子のゲートに供給され、各スイッチが同時にオンすることによって、４６４Ｒ，４６４Ｇ，４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。また、文字を表示しない領域では文字領域判別回路４１２からの制御信号によって４２６のスイッチ回路はｂの側に接続されているので、４２４の出力端子にはそれぞれ異なった駆動パルスが出力され、図３１の４６５Ｒ，４６５Ｇ，４６５Ｂの各スイッチング素子のゲートに順次供給され、各スイッチが順次オンすることによって４６４Ｒ，４６４Ｇ，４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。
【０１２０】
以下の動作は上記２つのモードについて共通であり、図３３（ｂ）の４３１の入力端子から垂直走査期間の始めにスタートパルスが入力され、４３２の入力端子から水平周波数のクロックが入力されると、この駆動パルスによって、Ｙドライバのｎ段のシストレジスタが駆動され、このシストレジスタの出力パルスが４３４の出力端子に出力される。４３４の出力端子は４６８（図３１）の入力端子に接続されており、４０６のＹドライバから出力された駆動パルスは所定の水平のゲート線を通して４６１のスイッチング素子のゲートに供給され、各スイッチがオンすることによって、４６２の液晶セルの４６３の保持容量に、４６４の入力端子に供給された信号と４６６の共通電極に供給されている電圧との電位差に相当する電荷が保持される。このとき４６６の共通電極には所定の電圧が供給されている。この動作を繰り返すことによってＬＣＤに１画面分の画像を表示することができる。
【０１２１】
図２５に本発明の第１０の参考例において、図２３中の文字領域判別回路４１２の具体的な構成を示す。図２５において５１１は映像信号の入力端子、５１２は入力された映像信号から輝度信号を形成する輝度信号形成回路、５１３は入力された映像信号から色信号を形成する色信号形成回路、５１４は輝度信号レベル検出回路、５１５は色信号レベル検出回路、５１６は文字を表示する領域であるか、文字を表示しない領域であるかを判別する判別回路、５１７はモード切換え信号の出力端子である。
【０１２２】
同図を用いて本参考例における文字領域判別回路の動作について説明する。５１１の入力端子には図２３の入力端子４０１に供給されている映像信号、すなわち４０２の信号処理回路を介して４０７のＬＣＤに供給される信号が供給されており、５１１の入力端子から入力された映像信号は、５１２の輝度信号形成回路に供給されると同時に５１３の色信号形成回路に供給される。５１２の輝度信号形成回路では入力された映像信号から輝度信号を形成する。すなわち入力される映像信号が複合映像信号の場合にはＹ／Ｃ分離を行なうことにより輝度信号を形成し、ＲＧＢ信号の場合には所定の演算（Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ）によって輝度信号を形成する。また、５１３の色信号形成回路では入力された映像信号から色信号を形成する。ここで作られる色信号は、入力される映像信号が複合映像信号の場合には、Ｙ／Ｃ分離を行なったクロマ信号でもよいし、これを復調した色差信号でもよい。また入力信号がＲＧＢ信号であれば所定の演算によって色信号を形成する。５１２の輝度信号形成回路でつくられた輝度信号と５１３の色信号形成回路でつくられた色信号は、５１４の輝度信号レベル検出回路と５１５の色信号レベル検出回路にそれぞれ入力され、各信号の信号レベルが検出され５１６の判別回路に入力される。５１６の判別回路からは入力された信号が文字であるかどうかを判別して、その結果がモード切換え信号として５１７の出力端子に出力される。５１７の出力端子から出力されたモード切換え信号は４０５のＸドライバに供給され、上述したようにＸドライバの制御を行なう。すなわち、画面上に文字を表示する領域では４２６のスイッチ回路をａの側に接続するように制御を行ない、文字を表示しない領域では４２６のスイッチ回路をｂの側に接続するように制御するような制御信号が５１６の判別回路から出力される。
【０１２３】
次に本参考例における５１６の判別回路での具体的な判別方法について説明する。入力された映像信号から、５１４の輝度信号レベル検出回路で輝度信号のレベルが所定値より大きいと検出され、その際に５１５の色信号レベル検出回路で色信号が検出されなかった場合、すなわち入力された画像が白黒画像である場合、あるいは５１５の色信号レベル検出回路で色信号のレベルが所定の値より小さいと検出された場合、すなわち入力された画像が白黒画像に非常に近い場合には、５１６の判別回路は、現在入力されている表示画像の領域は、文字を表示する領域であると判別し、対応したモード切換え信号を出力する。またこれ以外の領域では文字を表示しない領域であると判別し、対応したモード切換え信号を出力する。このように、本参考例の判別回路は、表示画像の中で色信号のレベルが所定値より小さい領域は文字が表示される領域であり、色信号のレベルが所定値より大きい領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２４】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１２５】
［参考例１１］
図２６に本発明の第１１の参考例における液晶表示装置に用いられる文字領域判別回路の構成を示す。液晶表示装置全体の構成等は第１０の参考例と同様であり、図２３に示したものであるので説明は省略する。図２６において、５１４ｂは輝度信号レベル変化検出回路、５１５ｂは色信号レベル変化検出回路、５１６ｂは文字を表示する領域であるか、文字を表示しない領域であるかを判別する判別回路である。
【０１２６】
同図を用いて本参考例の文字領域判別回路の動作および判別方法について説明する。同図において５１１の入力端子から入力された映像信号が、５１２の輝度信号形成回路および５１３の色信号形成回路に入力され、それぞれ出力信号として輝度信号と色信号が得られ、それぞれ５１４ｂの輝度信号レベル変化検出回路と５１５ｂの色信号レベル変化検出回路に供給される。５１４ｂの輝度信号レベル変化検出回路では入力された輝度信号のレベルの変化を検出し、検出結果を５１６ｂの判別回路に供給する。同様に５１５ｂの色信号レベル変化検出回路では入力された色信号のレベルの変化を検出し、検出結果を５１６ｂの判別回路に供給する。ここで５１４ｂの輝度信号レベル変化検出回路および５１５ｂの色信号レベル変化検出回路の具体的な構成の一例を図２７に示す。図２７に示すように、５１４１の入力端子から供給された輝度信号あるいは色信号は５１４２の遅延回路で所定時間遅延された信号と共に５１４３の減算回路に供給され、５１４３の減算回路での演算結果が５１４４の出力端子から出力される。すなわち入力された輝度信号および色信号の所定時間間隔の信号レベルの差分が検出結果として出力される。さらに５１６ｂの判別回路では供給された各検出信号から文字を表示する領域であるか、文字を表示しない領域であるかを判別し、判別結果を５１７の出力端子に出力する。この際５１４ｂの輝度信号レベル変化検出回路から供給される輝度信号のレベル差が所定値より大きく、かつ５１５ｂの色信号レベル変化検出回路から供給される色信号のレベル差が所定値より小さい場合に、その部分は文字を表示する領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力し、それ以外の場合には文字を表示しない領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力する。このように、本参考例の判別回路は、表示画像の中で輝度信号のレベルの変化が所定値より大きく、かつ色信号のレベル変化が所定値より小さい領域は文字が表示される領域であり、それ以外の領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２７】
また、本参考例において輝度信号と色信号の信号レベルの変化を検出する代わりに、図２８に示すように、輝度信号と色信号の周波数成分を検出するようにしても良い。すなわち、５１４ｃの輝度信号周波数検出回路で５１２の輝度信号形成回路でつくられた輝度信号の周波数成分を検出し、同様に５１５ｃの色信号周波数検出回路で５１３の色信号形成回路でつくられた色信号の周波数成分を検出してそれぞれの検出結果を５１６ｃの判別回路に供給する。５１６ｃの判別回路では、５１４ｃの輝度信号周波数検出回路から供給される輝度信号の周波数が所定値より大きく、かつ５１５ｃの色信号周波数検出回路から供給される色信号の周波数が所定値より小さい場合に、その部分は文字を表示する領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力し、それ以外の場合には文字を表示しない領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力する。このように、本参考例の判別回路は、表示画像の中で輝度信号の周波数が所定値より大きく、かつ色信号の周波数が所定値より小さい領域は文字が表示される領域であり、それ以外の領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２８】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
さらに、判別回路としては前記第１０の参考例および第１１の参考例に示したものを組み合わせ、複数の判別回路の判別結果からレベル変化と周波数変化に応じて表示モードの切換えを行なうようにして良い。
【０１２９】
［参考例１２］
本発明の第１２の参考例における液晶表示装置のブロック図は図２４に示したものと同じである。図２４において４１１は映像信号の遅延回路であり、Ｘドライバ４０５は図３３（ａ）に示したものと同じであり、また、文字領域判別回路４１２の構成は第１０、あるいは第１１の参考例と同様であるので、ここでは説明を省略する。図２４中遅延回路４１１は、図１７に示すものと同じであり、４４１は映像信号の入力端子、４４２はスイッチ回路、４４３は遅延回路、４４４はスイッチ回路、４４５はモード切換え信号の入力端子、４４６は映像信号の出力端子である。
【０１３０】
図２４、図１７を用いて本発明の第１２の参考例の液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２で所定の処理を行ない、同時に同期分離回路４０３に入力され同期信号が分離され、分離された同期信号はコントローラ４０４に入力され、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。信号処理回路４０２の出力の映像信号は遅延回路４１１を介してＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され画像を画面に表示する。
【０１３１】
さらに文字領域判別回路４１２では入力された映像信号から文字を含む領域と含まない領域とを判別し、遅延回路４１１に表示モード切換えの制御信号を供給する。すなわち文字領域判別回路４１２は画面上に文字を表示しない領域ではスイッチ回路４４２，４４４をａの側に接続するように制御を行ない、文字を表示する領域ではスイッチ回路４４２，４４４をｂの側に接続するように制御する。遅延回路４４３の遅延量はＬＣＤ４０７の１画素分の遅延量になっている。したがってスイッチ回路４４２，４４４がａの側に接続されている場合には出力端子４４６から出力される映像信号は、Ｂの信号に対してＧの信号は１画素分遅れており、Ｒの信号は２画素分遅れた信号が出力される。また、スイッチ回路４４２，４４４がｂの側に接続されている場合には４４１から入力された信号がそのまま出力端子４４６に出力される。
【０１３２】
本参考例では、Ｘドライバ４０５は図３３（ａ）に示したものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素が同一の位相でサンプリングされるが、遅延回路４１１を通ることによって、文字を表示しない領域では映像信号に遅延処理がなされているため、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたのと同様の効果が得られ、文字を表示する領域では４１１の遅延回路で遅延処理がなされないので３画素を同一の位相でサンプリングすることになる。以下の動作は第１０の参考例と同様であるので説明は省略する。
【０１３３】
このようにすることにより、第１０、第１１の参考例と同様に、文字情報が含まれている入力画像を表示する液晶表示装置において、従来用いられていたＸドライバをそのまま流用したまま、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１３４】
さらに、本参考例において図２４中遅延回路４１１として図１８に示すような構成にしてもよい。同図において４５１は映像信号の入力端子、４５２はサンプルホールド回路、４５３は映像信号の出力端子である。この遅延回路に文字を表示しない領域ではコントローラ４０４から図１９（ａ）に示すようなサンプルホールドパルスを供給する。このとき各パルスはＬＣＤの１画素分位相がずれている。したがって上記参考例と同様に出力端子４５３から出力される映像信号は、Ｂの信号に対してＧの信号は１画素分遅れており、Ｒの信号は２画素分遅れた信号が出力される。また文字を表示する領域では図１９の（ｂ）に示すようなパルスを供給し、各サンプルホールド回路をスルーの状態にすることによって、入力端子４５１から入力された映像信号が出力端子４５３にそのまま出力される。
【０１３５】
遅延回路をサンプルホールド回路で構成することによりＬＣＤの画素数の変更などに対して容易に対応できるようになるという効果も得られる。
【０１３６】
［参考例１３］
本発明の第１３の参考例における液晶表示装置のブロック図は図２４と同様であり、第１２の参考例と異なるところは、Ｘドライバ４０５が図３４に示すものである点と、遅延回路４１１が図２０に示すものと同じであって、その制御が異なる点であり、その他の動作は同じであるので説明は省略する。図２０において図１７と同一の番号のものは同一の構成要素を示すものである。図２０のスイッチ回路４４２，４４４は文字領域判別回路４１２からの制御信号により文字を表示しない領域ではａの側に接続し、文字を表示しない領域ではｂの側に接続するように制御される。さらにＸドライバ４０５は図３４に示すものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素がそれぞれ異なるタイミングでサンプリングされるが、文字を表示しない領域では映像信号に遅延処理がなされていないので、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたことになり、文字を表示する領域では遅延回路４１１を通ることによって、映像信号に遅延処理がなされているので、３画素を同一の位相でサンプリングしたのと同様の効果が得られる。
【０１３７】
このようにすることによって、第１２の参考例と同様の効果を得ることが可能になる。さらに本参考例においても第１２の参考例と同様に、遅延回路を図２１に示すものとし、図２２のようなサンプルホールドパルスを供給するようにしてもよいことはいうまでもない。さらに、図２２において、（ａ）のサンプルホールドパルスを文字を表示しない領域で供給し、（ｂ）のパルスを文字を表示する領域で供給すればよい。
【０１３８】
【発明の効果】
以上説明したように、本発明によれば、文字情報が含まれている入力画像を表示する表示装置において、文字を表示しない領域では、映像信号を表示装置の各色画素例えば、Ｒ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングした信号値を選択し、文字を表示する領域ではＲ、Ｇ、Ｂの３画素の信号値として同一の位相でサンプリングした信号値を選択することにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みを生じることを防止することが可能となる。
さらに、本発明によれば、文字情報が含まれている入力画像を表示する表示装置において、従来用いられていたＸドライバをそのまま流用できる。
【図面の簡単な説明】
【図１】 本発明の一実施例による表示装置のブロック図である。
【図２】 図１の表示装置の駆動制御タイミングを示す図である。
【図３】 Ｄ／Ａコンバータの出力を示す図である。
【図４】 図１の表示装置における信号処理の様子を説明するための図である。
【図５】 本発明の第２実施例による表示装置の制御系ブロック図である。
【図６】 本発明の第３実施例による表示装置の制御系ブロック図である。
【図７】 タイミングジェネレータの出力を示す図である。
【図８】 本発明の第１参考例による表示装置の制御系ブロック図である。
【図９】 本発明の第２参考例による表示装置の制御系ブロック図である。
【図１０】 本発明に係る表示素子の構成を示すブロック図である。
【図１１】 タイミングジェネレータの出力を示す図である。
【図１２】 本発明の第３参考例による表示装置の制御系ブロック図である。
【図１３】 信号処理回路の入力出力特性を示す図である。
【図１４】 本発明の第４参考例による表示装置の制御系ブロック図である。
【図１５】 本発明に係る表示素子のドライバーの回路構成図である。
【図１６】 本発明の第５参考例による表示装置の制御系ブロック図である。
【図１７】 本発明に係る遅延回路の構成を示す図である。
【図１８】 本発明に係る遅延回路の別の構成を示す図である。
【図１９】 図１８の遅延回路のサンプルホールドパルスを示す図である。
【図２０】 本発明の第６参考例に用いられる遅延回路の構成を示す図である。
【図２１】 第６参考例に用いられる遅延回路の別の構成を示す図である。
【図２２】 図２１の遅延回路のサンプルホールドパルスを示す図である。
【図２３】 本発明の第７参考例による表示装置の制御系ブロック図である。
【図２４】 本発明の第８参考例による表示装置の制御系ブロック図である。
【図２５】 本発明の第１０参考例に用いられる文字領域判別回路の回路構成図である。
【図２６】 本発明の第１１参考例に用いられる文字領域判別回路の回路構成図である。
【図２７】 本発明の第１１参考例に用いられる色信号レベル変化検出回路の回路構成図である。
【図２８】 本発明の第１１参考例に用いられる周波数検出回路の回路構成図である。
【図２９】 入力映像信号のサンプリングタイミングと表示画素との関係を説明するための模式図である。
【図３０】 表示装置のブロック図である。
【図３１】 液晶表示素子の回路構成図である。
【図３２】 表示素子に用いられるカラー画素の配列を示す平面図である。
【図３３】 表示素子のドライバーの一例の回路構成を示す図である。
【図３４】 表示素子のドライバーの他の例の回路構成を示す図である。
【図３５】 本発明に係る表示装置における入力映像信号のサンプリングタイミングと表示画素との関係を説明するための模式図である。
【図３６】 本発明に係る表示装置の制御系ブロック図である。
【符号の説明】
２０１Ｒ，２０１Ｇ，２０１Ｂ：入力映像端子、２０２Ａ，２０２Ｂ，２０２Ｃ：Ａ／Ｄコンバータ、２０３Ａ，２０３Ｂ，２０３Ｃ：シフトレジスタ、２０４Ａ，２０４Ｂ，２０４Ｃ，２０４Ｄ，２０４Ｅ：フリップフロップ、２０５Ａ，２０５Ｂ：所定の信号値Ｌ０を格納したメモリ、２０６Ａ，２０６Ｂ：比較器、２０７Ａ，２０７Ｂ：差分器、２０８Ａ，２０８Ｂ：所定の信号値Ｄ０を格納したメモリ、２０９Ａ，２０９Ｂ：比較器、２１０Ａ，２１０Ｂ：論理積演算器、２１１Ａ，２１１Ｂ：信号切替器、２１２Ａ，２１２Ｂ，２１２Ｃ：フリップフロップ、２１３：クロックジェネレータ、２１４：タイミングジェネレータ、２１５：信号切替器、２１６：ＦＩＦＯメモリ、２１７Ａ：ＦＩＦＯメモリの出力端子、２１７Ｂ：クロックジェネレータの出力端子、２１８：タイミングジェネレータ、２１９：Ｄ／Ａコンバータ、２２０：ＴＦＴ液晶パネル、２２１Ａ，２２１Ｂ：信号処理器。
【発明の属する技術分野】
本発明は、液晶表示装置、プラズマディスプレイ、エレクトロクロミック素子、フィールドエミッションディスプレイ、デジタルマイクロミラーデバイス等の表示画素が所定の周期で並ぶドットマトリクス表示素子を有する表示装置に関するものである。
【０００２】
【従来の技術】
図２９は、入力する制御信号によって輝度を制御しうる表示画素を多数マトリックス状に配列した画像装置において、入力される画像信号と、表示画素の輝度（表示状態）を対応させる例を示した図である。図２９において、Ｒ１，Ｇ１およびＢ１はディスプレイ装置における表示画素の任意の一部分を示す。ＳＲ，ＳＧおよびＳＢは液晶ディスプレイ装置に入力された映像信号で、それぞれ赤色・緑色・青色の表示画素に与える信号である。各赤色、緑色、青色の各色表示画素をドットと呼び、赤、緑、青色の３つを１組として画素（ピクセル）と呼ぶこともあるが、ここでは、各色表示画素を１画素（ピクセル）とする。
【０００３】
従来、表示画素Ｒ１を信号値ｒ１、表示画素Ｇ１を信号値ｇ１、ならびに表示画素Ｂ１を信号値ｂ１というように映像信号よりサンプリング周期３Ｔで信号値を得て表示を行うと、表示画面で輝度信号の折り返し歪みが目立つ。この輝度信号の折り返し歪みを防止するため、表示画素Ｒ１は時間ｔ１において信号値ｒ１を、表示画素Ｇ１は時間ｔ２において信号値ｇ２を、および表示画素Ｂ１は時間ｔ３において信号値ｂ３を、というように映像信号よりそれぞれ周期Ｔでサンプリングして表示を行う方法が用いられている。すなわち、表示画素の水平位置と、画像の水平位置を一致させてサンプリングを行う方法である。
【０００４】
この表示方法を用いた場合は、輝度信号の折り返し歪みの影響は少なくなるが、入力映像信号に含まれる周期Ｔ以下の変化分によって、表示画面に色モアレが生じる。これを除去するために、入力映像信号にローパスフィルタをかける手法が用いられている。
【０００５】
しかしながら上記の方法には、色モアレを除去する目的で映像信号にローパスフィルタをかけると、本来の映像信号に含まれている、サンプリング周期近傍の信号がフィルタによって除去されてしまうために、画像の解像度が低下するという問題がある。
【０００６】
液晶表示装置のブロック図を図３０に示す。図３０において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、４０７はＸＹマトリクス型の液晶ディスプレイ（以下、ＬＣＤという）である。入力端子４０１から入力された映像信号は、信号処理回路４０２でγ補正、反転処理などＬＣＤ４０７に表示可能なように所定の処理を行いＸドライバ４０５に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。コントローラ４０４は、これに基づき、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５およびＹドライバ４０６に供給する。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され入力された映像信号を表示する。
【０００７】
図３１に図３０中ＬＣＤ４０７の構成図を示す。図３１において、４６１はＦＥＴからなるスイッチング素子、４６２は液晶セル、４６３は信号電荷を保持するための保持容量、４６４Ｒ、４６４Ｇ、４６４ＢはＸドライバ４０５から供給される原色（Ｒ、Ｇ、Ｂ）信号の入力端子、４６５Ｒ、４６５Ｇ、４６５ＢはＦＥＴからなるスイッチング素子、４６６は液晶セル４６２の共通電極、４６７Ｒ、４６７Ｇ、４６７ＢはＸドライバ４０５から供給される駆動パルスの入力端子、４６８はＹドライバ４０６から供給される駆動パルスの入力端子である。
【０００８】
図３１のＬＣＤは図３２に示すようなＲ、Ｇ、Ｂのストライプ状の色フィルタの配列に対応した各色の画素の配列になっている。
【０００９】
図３３（ａ）は図３０中Ｘドライバ４０５、図３３（ｂ）はＹドライバ４０６の構成図である。図３３に示すようにＸドライバ４０５、Ｙドライバ４０６はシフトレジスタになっている。図３３において、４２１はシフトレジスタのスタートパルスの入力端子、４２２はシフトレジスタの駆動パルスの入力端子、４２３はＤフリップフロップ、４２４はＸドライバから出力されるＬＣＤ駆動パルスの出力端子、４３１はシフトレジスタのスタートパルスの入力端子、４３２はシフトレジスタの駆動パルスの入力端子、４３３はＤフリップフロップ、４３４はＹドライバから出力されるＬＣＤ駆動パルスの出力端子である。
【００１０】
図３１、図３３を用いて従来のＬＣＤの動作について説明する。入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ／３倍（ｍは液晶表示装置の水平方向の画素数）のクロックが入力されると、この駆動パルスによって、図３３（ａ）のｍ／３段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４２４に出力される。このとき１つの出力端子４２４は３つの入力端子４６７Ｒ、４６７Ｇ、４６７Ｂに共通に接続されており、Ｘドライバ４０５から出力された同一の駆動パルスが３つのスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂのゲートに同時に供給され、各スイッチが同時にオンすることによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。垂直信号線には、スイッチング素子４６１の一端が接続されており、その他端は液晶セル４６２および保持容量４６３に接続されている。従って垂直走査線の３本ずつについて同時に信号の書き込みが行われ、さらにＸドライバ４０５のシフトレジスタから順次駆動パルスが出力されることにより、水平方向に走査が行われることになる。さらに入力端子４３１から垂直走査期間の始めにスタートパルスが入力され、入力端子４３２から水平周波数のクロックが入力されると、この駆動パルスによって、図３３（ｂ）のｎ段（ｎは液晶表示装置の垂直の画素数）のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４３４に出力される。出力端子４３４は入力端子４６８に接続されており、Ｙドライバ４０６から出力された駆動パルスは所定の水平のゲート線を通してスイッチング素子４６１のゲートに供給され、各スイッチがオンすることによって、液晶セル４６２と保持容量４６３に、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂに供給された信号と共通電極４６６に供給されている電圧との電位差に相当する電荷が保持される。このとき共通電極４６６には所定の電圧が供給されている。この動作を繰り返すことによって図３１のＬＣＤに１画面分の画像を表示することができる。
【００１１】
しかしながら、ＬＣＤの画素数が十分ある場合は前記従来例のような構成で十分な解像度を得ることが可能であるが、例えば対角１０ｃｍ以下の小型のＬＣＤなどでは対角２０ｃｍ以上の大型のＬＣＤに比べ画素数を多くすると１画素当たりの面積が小さくなってしまうため開口率が小さくなり、十分な明るさが得られなくなってしまうといった理由により、画素数をあまり多くすることができない。従って少ない画素数のＬＣＤで見かけ上の解像感を得るために、図３３のＸドライバではなく図３４に示すようなＸドライバを用いる。同図において図３３と同一の番号のものは図３３と同一の構成要素である。図３４のＸドライバはｍ段のシフトレジスタになっており、入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図３４のｍ段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４２４に出力される。１つの出力端子４２４は３つの入力端子４６７Ｒ、４６７Ｇ、４６７Ｂの３つの入力端子にそれぞれ別々に接続されており、Ｘドライバから出力された駆動パルスはスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂそれぞれのゲートに順次供給され、各スイッチが順次オンすることによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。垂直方向の走査に関しての動作は前記従来例と同様であり、このようにして図３１のＬＣＤに１画面分の画像を表示する。このようにすることにより、水平方向の映像信号のサンプリングの周波数を高くすることにより少ない画素数のＬＣＤで解像感を高めている。
【００１２】
【発明が解決しようとする課題】
しかしながら、前記図３３の従来例では、Ｒ、Ｇ、Ｂの３画素を同一の位相でサンプリングしているためにＬＣＤの画素数が十分でない場合には十分な解像感が得られないという問題点があり、さらにその問題点を改善するために図３４の例のようにＲ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングするようにすると、細かい画像、特に文字などを表示する際にサンプリングにより生じる折り返し歪みまたは色モアレが目立ってしまうという問題がある。
【００１３】
本発明の目的は、画素数の比較的少ない安価な表示素子を用いても、文字情報と非文字情報がともに良い画質で表示できる表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る第１の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、輝度信号ならびに赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）に輝度信号を順にサンプリングして得た３つの信号値ｙｎ１，ｙｎ２およびｙｎ３が、連続した配列の赤色・緑色・青色の画素の輝度にそれぞれ対応するとき、ｙｎ１とｙｎ２の差分をとり、これと所定のしきい値とを比較し、またｙｎ２とｙｎ３の差分をとり、これと所定のしきい値とを比較するものであることを特徴としている。さらに、前記切り替え手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）において順に、赤色画素の輝度信号からサンプリングして得た３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、緑色画素の輝度信号からサンプリングして得た３つの信号値ｇｎ１，ｇｎ２およびｇｎ３、および青色画素の輝度信号からサンプリングして得た３つの信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、連続した赤色・緑色・青色の画素配列を与える手段として、比較手段の出力を用いて、赤色画素に与える信号値を、ｒｎ１かｇｎ２かを選択して与える手段と、緑色画素に信号値ｇｎを与える手段と、青色画素に与える信号値を、ｂｎ３かｇｎ２かを選択して与える手段と、を有することを特徴としている。
【００１７】
本発明に係る第２の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）に緑色画素の輝度信号からそれぞれ順にサンプリングして得た３つの緑色信号値ｇｎ１，ｇｎ２およびｇｎ３のうちｇｎ２が、連続した配列の赤色・緑色・青色の画素の緑色の画素に与える信号値に対応するとき、ｇｎ１とｇｎ２の差分をとり、これと所定のしきい値とを比較し、またｇｎ２とｇｎ３の差分をとり、これと所定のしきい値とを比較するものであることを特徴としている。さらに、前記切り替え手段は、前記赤色信号から時系列にサンプリングして得た第１乃至第３の赤色信号値ｒｎ１，ｒｎ２およびｒｎ３、前記第１乃至第３の緑色信号値ｇｎ１，ｇｎ２およびｇｎ３、ならびに前記青色信号から時系列にサンプリングして得た第１乃至第３の青色信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、前記比較手段の出力に基づいて、赤色画素に第１または第２の赤色信号値（ｒｎ１かｒｎ２）を与え、緑色画素に第２の緑色信号値ｇｎ２を与え、青色画素に第２または第３の青色信号値（ｂｎ２かｂｎ３）を与えることを特徴とする。
【００１８】
また、本発明に係る第３の表示装置は、入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、前記比較手段は、ある時間ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）において順に、赤色画素の輝度信号からサンプリングして得た３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、緑色画素の輝度信号からサンプリングして得た３つの信号値ｇｎ１，ｇｎ２およびｇｎ３、および青色画素の輝度信号からサンプリングして得た３つの信号値ｂｎ１、ｂｎ２，ｂｎ３から信号値を選択し、前記切り替え手段は、連続した赤色・緑色・青色の画素配列を与える手段として、比較手段の出力を用いて、赤色画素に与える信号値を、ｒｎ１かｇｎ２かを選択して与える手段と、緑色画素に信号値ｇｎを与える手段と、青色画素に与える信号値を、ｂｎ３かｇｎ２かを選択して与える手段と、を有することを特徴としている。
【００１９】
液晶表示装置などの赤色・緑色・青色（以下、Ｒ・Ｇ・Ｂという）を表示する表示画素をマトリックス状に配置した表示装置において、画像信号を入力して画像を表示する際に色モアレを防止するとともに、入力映像信号の情報を有効に活用して表示することが可能となる。
【００２０】
【発明の実施の形態】
本発明の好適な実施形態について述べる。具体的構成については、図１〜図２８を参照して詳しく説明するが、その前に基本構成について述べる。
図３５は、本発明の表示装置におけるサンプリングのタイミングを示すものである。本発明では、アルファベット、ギリシャ文字、ローマ数字、数字、かな文字、漢字等の文字情報を表示するモードの場合には、位相ｔ１における色信号ｒ１を赤画素Ｒ１に、色信号ｇ１を緑画素Ｇ１に、色信号ｂ１を画素Ｂ１に供給する。同様に位相ｔ４における色信号ｒ４、ｇ４，ｂ４をそれぞれ色画素Ｒ２，Ｇ２，Ｂ２に供給する。
【００２１】
一方、例えば、ビデオカメラにより撮像された風景、人物像等の非文字情報を表示する別のモードの場合には、
位相ｔ１における信号ｒ１を画素Ｒ１に、位相ｔ２における信号ｇ２を画素Ｇ１に、位相ｔ３における信号ｂ３を画素Ｂ１に供給する。
同様に各位相ｔ４，ｔ５，ｔ６において、信号ｒ４，ｇ５，ｂ６をそれぞれ画素Ｒ２，Ｇ２，Ｂ２に供給する。
【００２２】
勿論各色信号はそのまま画素に供給されても、増幅されたりまたは異なる波形の信号に整形された上で、画素に供給されてもよい。いずれを選択するかは、表示素子の特性やＸＹドライバの構成等に応じて適宜定められる。
図３６は本発明の表示装置における、文字情報を検出し、該検出結果に応じて上述した２つのモードを切換える構成を示すブロック図である。検出回路が文字情報の有無を検出し、その結果に応じてサンプリングされた色信号の画素への分配方法が定められる。モード切換えのタイミングは、１フレーム終了後であってもよいが、１水平走査期間終了後であることが望ましい。
こうすれば、風景画の中に文字が書込まれているような映像情報を適切に表示でき、マルチメディア対応装置として好適である。
【００２３】
［実施例１］
図１は、本発明の第１の実施例に係るＴＦＴ型液晶パネル表示装置のブロック図である。同図において、１は映像信号ＳＹ，ＳＲ，ＳＧ，ＳＢの入力端子、２は映像信号をサンプルホールドし、デジタルの信号値に変換するＡ／Ｄコンバータである。この出力信号値は次の信号が出力されるまで保持する。
【００２４】
３は入力される３つの信号値から１つを選択する信号切換器、１０は入力される２つの信号値から１つを選択する信号切替器である。この出力信号は、次の信号が出力されるまで保持される。選択のタイミングは外部のタイミングジェネレータ４（後述）により供給される。４，１４は与えられた周期信号から複数の異なるタイミング信号を発生するタイミングジェネレータである。５，６は入力される信号値を１つ記憶するメモリである。これは、次の信号値が入力されると、前に記憶していた信号値は失われてしまう。７は与えられる二つの信号値における差の絶対値を求める演算器である。８はあらかじめ設定されたしきい値を記憶するためのメモリである。９は、演算器７の出力信号値と、メモリ８に記憶されているしきい値の大小を比較する比較器である。比較のタイミングはタイミングジェネレータ４により供給される。１１は切替器１０の出力端子、１２は表示装置全体に周期信号を供給するクロック発生器、１３はクロック発生器１２の出力信号端子、１５は３つの信号値を記憶する入力バッファを持ち、タイミングジェネレータ１４より供給されるタイミングでバッファ内の信号値をアナログ信号へと変換するＤ／Ａコンバータである。この出力信号は、次の信号が出力されるまで保持される。１８は液晶パネル、１６は液晶パネル１８の列電極駆動回路、１７は液晶パネル１８の行電極駆動回路、１９は破線内部のブロック構成を示している。
【００２５】
図２は、各部における動作タイミングチャートを示す図である。同図における波形は、タイミングジェネレータ４が各部へ出力するものである。この波形に同期して表示装置の各部が信号処理を行う。Ｃｋ１，２，３…は、クロックパルス数によるタイミングを示す。以下、図１、図２を用いて動作説明を行う。
【００２６】
クロック（Ｃｋ）１において、映像入力端子１より信号をサンプリングし、これをＡ／Ｄコンバータ２によってデジタルデータに変換し、各信号の信号値ｙｎ１，ｒｎ１，ｇｎ１，ｂｎ１を得る。Ｃｋ４において、切替器３が信号ＳＲの信号値ｒｎ１を選択し、出力する。Ｃｋ５において、信号ＳＹの信号値ｙｎ１をＭ５に、ＳＲ信号の信号値ｒｎ１をＭ６に記憶させる。Ｃｋ６において、映像入力端子１より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｙｎ２，ｒｎ２，ｇｎ２，ｂｎ２を得る。Ｃｋ７において、切替器３が信号ＳＧの信号値ｇｎ２を選択し、出力する。演算器７はＭ５に記憶されている信号値ｙｎ１とＡ／Ｄコンバータ１が出力する信号値ｙｎ２の差分絶対値を求めて出力する。Ｃｋ８において、比較器９は、演算器７の出力と、ＲＭ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ９において、比較器９の出力を用いて、切替器１０がＭ６に記憶されている信号値ｒｎ１か切替器３が出力する信号値ｇｎ２かを選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１０において、信号ＳＹの信号値ｙｎ２をＭ５へ、ＳＧ信号の信号値ｇｎ２をＭ６に記憶させる。Ｃｋ１１において、映像入力端子１より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｙｎ３，ｒｎ３，ｇｎ３，ｂｎ３を得る。切替器１０がＳＧ信号の信号値ｇｎ２を信号出力端子１１へ出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１２において、切替器３がＳＢ信号の信号値ｂｎ３を選択し、出力する。演算器７がＭ５に記憶されている信号値ｙｎ２とＡ／Ｄコンバータ１が出力する信号値ｙｎ３の差分絶対値を求めて出力する。Ｃｋ１３において、比較器９は演算器７の出力とＲＭ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ１４において、比較器９の出力により、切替器１０がＭ６に記憶されている信号値ｇｎ２か切替器３が出力する信号値ｂｎ３を選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。信号出力端子１１から出力された信号は、Ｄ／Ａコンバータ１５によって処理される。
【００２７】
図３は、Ｄ／Ａコンバータ１５の出力信号を示す。切替器１０の出力信号は、上記Ｃｋ９、１１および１４においてＤ／Ａコンバータ１５内の入力バッファに保存され、図３に示すようにＣｋ１６から３０の間にＤ／Ａコンバータ１５から出力される。このときの信号レベルｏｎ１，ｏｎ２，ｏｎ３は、切替器１０がＣｋ９，１１および１４で出力するデジタル信号をＤ／Ａコンバータ１５がアナログ信号に変換した値である。信号値ｏｎ１，ｏｎ２，ｏｎ３に対応して、表示画素Ｒ，Ｇ，Ｂがそれぞれ点灯する。
【００２８】
以下、Ｃｋ１〜３０の動作が繰り返される。
【００２９】
図４は、具体的な比較・選択の信号処理例を示す図である。同図において、ｔｈはしきい値である。以下、図４について説明する。
【００３０】
処理１の例においては、｜ｙｎ１−ｙｎ２｜＜ｔｈであるため、信号値ｒｎ１で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＞ｔｈであるため、ｂｎ３の代わりにｇｎ２の信号値で青色表示画素を表示する。
処理２の例においては、｜ｙｎ１−ｙｎ２｜＜ｔｈであるため、信号値ｒｎ１で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＞ｔｈであるため、ｂｎ３の代わりにｇｎ２の信号値で青色表示画素を表示する。
処理３の例においては、｜ｙｎ１−ｙｎ２｜＞ｔｈであるため、ｒｎ１の代わりにｇｎ２の信号値で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＜ｔｈであるため、信号値ｂｎ３で青色表示画素を表示する。
処理４の例においては、｜ｙｎ１−ｙｎ２｜＞ｔｈであるため、ｒｎ１の代わりにｇｎ２の信号値で赤色表示画素を表示する。また、｜ｙｎ２−ｙｎ３｜＜ｔｈであるため、信号値ｂｎ３で青色表示画素を表示する。
【００３１】
［実施例２］
図５は、本発明の第２の実施例に係るＴＦＴ型液晶パネル表示装置の、図１における１９部分に相当する部分のブロック図である。他の構成は図１のものと同様である。同図において、２０は各信号ＳＲ，ＳＧ，ＳＢの信号入力端子、２１は映像信号をサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータである。実施例１においては、比較手段の入力に信号ＳＹを用いていたが、本実施例では信号ＳＹの代わりに信号ＳＧを用いる。このことにより、実施例１と比較して構成を簡略化することができる。
【００３２】
以下、図５の装置の動作説明を行う。
【００３３】
本実施例のタイミングジェネレータ４が出力する波形は図２に示したものと同じである。この波形に同期して表示装置の各部が信号処理を行う。
【００３４】
Ｃｋ１において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ１，ｇｎ１，ｂｎ１を得る。Ｃｋ４において、切替器３が信号ＳＲの信号値ｒｎ１を選択し、出力する。Ｃｋ５において、信号ＳＧの信号値ｇｎ１をメモリ５に、信号ＳＲの信号値ｒｎ１をメモリ６に記憶させる。Ｃｋ６において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ２，ｇｎ２，ｂｎ２を得る。Ｃｋ７において、切替器３が信号ＳＧの信号値ｇｎ２を選択し、出力する。演算器７はメモリ５に記憶されている信号値ｇｎ１とＡ／Ｄコンバータ２１が出力する信号値ｇｎ２の差分絶対値を求めて出力する。Ｃｋ８において、比較器９が、演算器７の出力とメモリ８にあらかじめ書き込まれているしきい値ｔｈとの大小を比較する。Ｃｋ９において、比較器９の出力を用いて、切替器１０がメモリ６に記憶されている信号値ｒｎ１か切替器３が出力する信号値ｇｎ２を選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１０において、信号ＳＧの信号値ｇｎ２をメモリ５，メモリ６に同時に記憶させる。Ｃｋ１１において、信号入力端子２０より信号をサンプリングし、デジタルデータに変換し、各信号の信号値ｒｎ３，ｇｎ３，ｂｎ３を得る。切替器１０が信号ＳＧの信号値ｇｎ２を信号出力端子１１へ出力する。Ｃｋ１２において、切替器３が信号ＳＢの信号値ｂｎ３を選択し、出力する。演算器７がメモリ５に記憶されている信号値ｇｎ２とＡ／Ｄコンバータ２１が出力する信号値ｇｎ３の差分絶対値を求めて出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。Ｃｋ１３において、比較器９が、演算器７の出力とメモリ８にあらかじめ書き込まれているしきい値ｔｈの大小を比較する。Ｃｋ１４において、比較器９の出力により、切替器１０がメモリ６に記憶されている信号値ｇｎ２か切替器３が出力する信号値ｂｎ３かを選択し、信号出力端子１１に出力する。出力された信号値はＤ／Ａコンバータ１５の入力バッファに保存される。信号出力端子１１から出力された信号は、Ｄ／Ａコンバータ１５によって処理される。図３は、Ｄ／Ａコンバータ１５の出力信号を示す。切替器１０の出力信号は、上記Ｃｋ９、１１および１４においてＤ／Ａコンバータ１５内のバッファに保存され、図３に示すようにＣｋ１６から３０の間に、Ｄ／Ａコンバータ１５から出力される。このときの信号レベルｏｎ１，ｏｎ２，ｏｎ３は、切替器１０がＣｋ９，１１，１４で出力したデジタル信号をＤ／Ａコンバータ１５がアナログ信号に変換した値である。信号値ｏｎ１，ｏｎ２，ｏｎ３に対応して、表示画素Ｒ，Ｇ，Ｂがそれぞれ点灯する。
【００３５】
以下、Ｃｋ１〜３０の動作が繰り返される。
以上説明したように、本発明の実施例１、２による表示装置は、サンプリングして得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、比較手段の出力に応じて、表示画素に与える信号値を選択的に切り替える手段とを有することにより、入力映像信号の色モアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００３６】
［実施例３］
図６は、本発明の第３の実施例に係るＴＦＴ型液晶パネル表示装置のブロック図である。同図において、２０１Ｒ，２０１Ｇおよび２０１Ｂは映像信号ＳＲ，ＳＧおよびＳＢの入力端子、２０２は後述のタイミングジェネレータに信号を供給するクロックジェネレータ、２０３は各部に動作クロックを供給するタイミングジェネレータである。２０４Ｒ，２０４Ｇおよび２０４Ｂは映像信号ＳＲ，ＳＧおよびＳＢをサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は、次の信号が出力されるまで保持される。サンプリングはタイミングジェネレータ２０３より供給される信号φ１に同期して行われる。２０５Ｒ，２０５Ｇおよび２０５Ｂは所定の時間間隔でＡ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂの出力信号値を順に３つストアし、３つの出力端子から同時に出力するシフトレジスタである。この出力端子から異なる時刻にサンプリングされた入力信号のサンプリング値を得ることができる。シフト動作はタイミングジェネレータ２０３より供給される信号φ２に同期して行われる。２０６Ｒ，２０６Ｇおよび２０６Ｂは３つの入力信号より任意の２つの信号（重複可）を選択して出力する信号切換器、２０７Ａ，２０７Ｂ，２０７Ｃ，２０７Ｄ，２０７Ｅおよび２０７Ｆはそれらの出力信号のデータをタイミングジェネレータ２０３より供給される信号φ３の立ち上がりに同期して保持するフリップフロップ、２０８はタイミングジェネレータ２０３より供給される信号φ４およびφ５に同期してフリップフロップ２０７Ａ，２０７Ｂ，２０７Ｃから入力される３つの信号より２つの信号を選択して出力する信号切換器、２０９はこの２つの入力信号の差分絶対値を計算する差分器、２１０はあらかじめ設定されたしきい値Ｔｈを格納したＲＯＭ、２１１は差分器２０９およびＲＯＭ２１０からの２つの入力信号の大小を比較し、比較結果を出力する大小比較器、２１２は信号切換器２１３およびＦＩＦＯメモリ２１４（後述）に信号を供給するタイミングジェネレータである。２１３はそれぞれ２つの入力信号より１つの信号を選択して出力する３つの信号切換器ａ，ｂおよびｃを備えた信号切換器である。信号切換器２１３は、内部にカウンタを有し、信号切換器ａ，ｂ，ｃの順に入力信号の切り換えを行う。切り換えは、大小比較器２１１の出力信号で制御される。信号切換器２１３における信号の切り換えはタイミングジェネレータ２１２より供給される信号φ６に同期する。また、内部カウンタは、タイミングジェネレータ２１２より供給される信号φ９によってリセットされる。２１４はＦＩＦＯメモリであり、タイミングジェネレータ２１２より供給される信号φ７に同期して入力信号のストアを行い、タイミングジェネレータ２１２より供給される信号φ８に同期してストアしていた信号を出力する。２１５は信号端子、２１６は液晶パネルの行電極駆動回路および列電極駆動回路に同期信号を供給するタイミングジェネレータ、２１７はタイミングジェネレータ２１６を含む液晶パネル部分であり、図中の破線で囲まれた領域である。
【００３７】
図７は、タイミングジェネレータ２０３，２１２が出力する信号φ１〜φ９のタイミングチャートを示す。この波形に同期して表示装置の各部が信号処理を行う。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂは、タイミングジェネレータ２０３より供給される信号φ１によって、端子２０１Ｒ，２０１Ｇおよび２０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が信号値ｒｎ１，ｇｎ１およびｂｎ１に該当する。
【００３８】
時刻ｔｂにおいて、シフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂは、タイミングジェネレータ２０３より供給される信号φ２によって、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂの出力信号をそれぞれストアし、シフトする。
【００３９】
時刻ｔｃ，ｔｄおよびｔｅ，ｔｆにおいても、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂおよび２０５Ｒ，２０５Ｇ，２０５Ｂは上述と同様な動作をする。これらの動作によって、シフトレジスタ２０５Ｒから信号値ｒｎ１，ｒｎ２およびｒｎ３、２０５Ｇからｇｎ１，ｇｎ２およびｇｎ３、２０５Ｂからｂｎ１，ｂｎ２およびｂｎ３の信号値がそれぞれ信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂへ出力される。信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂは、それぞれに入力される３つの信号値のうち所定の２つの信号（重複可）を選択する。ここで、信号切換器２０６Ｒは信号値ｒｎ１、２０６Ｇは信号値ｇｎ２、２０６Ｂは信号値ｂｎ３を出力するように設定されていると仮定する。
【００４０】
時刻ｔｇにおいて、フリップフロップ２０７Ａ，２０７Ｂ，２０７Ｃ，２０７Ｄ，２０７Ｅおよび２０７Ｆが、タイミングジェネレータ２０３より供給される信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値を保持し、出力する。ここでは、上記の仮定により、フリップフロップ２０７Ａは信号値ｒｎ１、２０７Ｂは信号値ｇｎ２、２０７Ｃは信号値ｂｎ３を、また２０７Ｄは信号値ｒｎ１、２０７Ｅは信号値ｇｎ２、２０７Ｆは信号値ｂｎ３をそれぞれ保持し、信号切換器２０８へ出力する。
【００４１】
時刻ｔｈにおいて、信号切換器２０８は、タイミングジェネレータ２０３より供給される信号φ４によって、フリップフロップ２０７Ａ，２０７Ｂおよび２０７Ｃの出力信号より所定の２つを選択して出力する。ここでは、あらかじめ信号φ４によってフリップフロップ２０７Ａの出力信号値ｒｎ１と２０７Ｂの出力信号値ｇｎ２が選択されるように信号切換器２０８が設定されていると仮定する。差分器２０９は、信号切換器２０８によって選択された２つの信号ｒｎ１およびｇｎ２の差分絶対値を計算して出力する。比較器２１１は、差分器２０９の出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較して結果を出力する。比較器２１１は、差分器２０９の出力＞Ｔｈが成立する「真」かしないか「偽」を判定し、その結果を２値信号として出力する。この条件が成立する場合は、「真」の信号を出力する。
【００４２】
時刻ｔｉにおいて、信号切換器２１３は、比較器２１１から受け取る信号が「真」なら、信号切換器２１３の入力端子ａ２を、「偽」ならａ１を選択し、出力端子Ｏへ出力する。この選択は、タイミングジェネレータ２１２より供給される信号φ６に同期して行う。比較器２１１の出力が「偽」であれば、信号切換器２１３の入力端子ａ１には信号値ｒｎ１、ａ２には信号値ｇｎ２が入力され、出力端子Ｏにはｒｎ１が出力される。ここでは、出力端子Ｏよりｒｎ１が出力されたとする。
【００４３】
時刻ｔｊにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３が出力した信号値ｒｎ１をストアする。
【００４４】
時刻ｔｋにおいて、信号切換器２１３は、信号切換器２１３の入力端子ｂ２の信号値を出力端子Ｏへ出力する。このとき、比較器２１１の出力を用いない。ここでは、信号値ｇｎ２が選択される。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｊにストアした信号値ｒｎ１を出力し、時刻ｔｏまで出力信号値を保持する。ＦＩＦＯメモリ２１４から出力される信号値は、端子２１５を通り、液晶パネル２１７に表示される。
【００４５】
時刻ｔｌにおいて、信号切換器２０８は、タイミングジェネレータ２０３より供給される信号φ５によって、時刻ｔ１において、２０７Ａ，２０７Ｂおよび２０７Ｃの出力信号より２つを選択し、出力する。ここでは、あらかじめ信号φ５によって２０７Ｂと２０７Ｃの出力信号を選択するように、信号切換器２０８が設定されていると仮定する。したがって、信号切換器２０８からは信号値ｇｎ２とｂｎ３が出力される。これと同時に、時刻ｔｌにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３によって選択された信号値ｇｎ２をストアする。
【００４６】
時刻ｔｍにおいて、信号切換器２１３は、比較器２１１から受け取る信号の「真」または「偽」によって、信号切換器２１３の入力端子ｃ１またはｃ２の信号値のいずれかを選択し、出力端子Ｏへ出力する。この選択はタイミングジェネレータ１２より供給される信号φ６に同期して行う。ここでは、信号切換器２１３の入力端子ｃ１には信号値ｇｎ２、ｃ２には信号値ｂｎ３が入力され、出力端子Ｏにはｇｎ２が出力されたとする。
【００４７】
時刻ｔｎにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３の出力信号値（時刻ｔｍに選択された値）ｇｎ２をストアする。
【００４８】
時刻ｔｏにおいて、ＦＩＦＯメモリ２１４は、時刻ｔ１においてストアした信号値ｇｎ２を出力し、時刻ｔｐまで出力信号値を保持する。出力された信号値は、液晶パネル２１７に表示される。
そして時刻ｔｐにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｎにおいてストアした信号値ｇｎ２を出力する。出力された信号値は、液晶パネル２１７に表示される。
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。時間ＴとＰＴには、ＰＴ＝３Ｔの関係が成立する。
【００４９】
［参考例１］
図８は、本参考例１の表示装置の構成を示すブロック図である。以下、図８および図７を用いて説明を行う。図８中の図６と同一の符号は同一の要素を示している。図８において、２１８Ｒ，２１８Ｇおよび２１８Ｂは信号フィルタであり、信号入力端子２０１Ｒ，２０１Ｇおよび２０１Ｂより入力された信号に所定のフィルタをかける。２１９Ｒ，２１９Ｇおよび２１９Ｂはそれぞれ信号フィルタ２１８Ｒ，２１８Ｇおよび２１８Ｂから出力される信号をサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は次の信号が出力されるまで保持される。サンプリングはタイミングジェネレータ２０３より供給される信号φ１に同期して行われる。２２０Ｒ，２２０Ｇおよび２２０Ｂはシフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂと同じ働きをするシフトレジスタである。２２１Ｒ，２２１Ｇおよび２２１Ｂは、３つの入力信号値よりあらかじめ設定された１つを選択して出力する信号切換器である。２２２Ａ，２２２Ｂおよび２２２Ｃは２つの入力と２つの出力を有し、タイミングジェネレータ２０３より供給される信号φ３の立ち上がりに同期してデータを保持するフリップフロップであり、それぞれ信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂの出力と、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂの出力を保持する。
【００５０】
次に、図７、図８を用いて装置の動作を説明する。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂはタイミングジェネレータ２０３より供給される信号φ１によって、入力端子２０１Ｒ，２０１Ｇおよび２０１Ｂに入力された信号をそれぞれサンプリングホールドする。また、同時にＡ／Ｄコンバータ２１９Ｒ，２１９Ｇおよび２１９Ｂは、信号フィルタ２１８Ｒ、２１８Ｇおよび２１８Ｂの出力をそれぞれサンプリングホールドする。
【００５１】
時刻ｔｂにおいて、シフトレジスタ２０５Ｒ，２０５Ｇおよび２０５Ｂはタイミングジェネレータ２０３より供給される信号φ２に同期し、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇおよび２０４Ｂの出力信号をそれぞれストアし、シフトする。同時に、シフトレジスタ２２０Ｒ，２２０Ｇおよび２２０ＢはＡ／Ｄコンバータ２１９Ｒ，２１９Ｇおよび２１９Ｂの出力信号値をそれぞれストアし、シフトする。
【００５２】
時刻ｔｃからｔｄおよびｔｅからｔｆにおいて、Ａ／Ｄコンバータ２０４Ｒ，２０４Ｇ，２０４Ｂ，２１９Ｒ，２１９Ｇ，２１９Ｂおよびシフトレジスタ２０５Ｒ，２０５Ｇ，２０５Ｂ，２２０Ｒ，２２０Ｇ，２２０Ｂは上記と同様の動作をする。上記動作によって、シフトレジスタ２０５Ｒから信号値ｒｎ１，ｒｎ２およびｒｎ３が、２０５Ｇからｇｎ１，ｇｎ２およびｇｎ３が、２０５Ｂからｂｎ１，ｂｎ２およびｂｎ３が出力される。また、シフトレジスタ２２０Ｒから信号値Ｆｒｎ１，Ｆｒｎ２およびＦｒｎ３が、２２０ＧからＦｇｎ１，Ｆｇｎ２およびＦｇｎ３が、２２０ＢからＦｂｎ１，Ｆｂｎ２およびＦｂｎ３の信号値が出力される。信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂは、入力された３つの信号値のうち２つ（重複可）を選択する。また、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂは、それぞれ入力された３つの信号値のうち１つを選択する。ここでは、２２１Ｒは信号値Ｆｒｎ１、２２１ＧはＦｇｎ２、２２１ＢはＦｂｎ３をそれぞれ選択したと仮定する。
【００５３】
フリップフロップ２０７Ａ，２０７Ｂおよび２０７Ｃは、タイミングジェネレータ２０３より供給される信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値を時刻ｔｇから保持し、出力する。ここでは、フリップフロップ２０７Ａは信号値ｒｎ１、２０７Ｂは信号値ｇｎ２、２０７Ｃは信号値ｂｎ３をそれぞれ保持し、出力していると仮定する。また、フリップフロップ２２２Ａ，２２２Ｂおよび２２２Ｃは、信号φ３に同期して、信号切換器２０６Ｒ，２０６Ｇおよび２０６Ｂより出力される信号値と、信号切換器２２１Ｒ，２２１Ｇおよび２２１Ｂより出力される信号値を時刻ｔｇから保持し、出力する。ここでは、上記の仮定より、フリップフロップ２２２Ａは信号値ｒｎ１とＦｒｎ１、２２２Ｂは信号値ｇｎ２とＦｇｎ２、２２２Ｃは信号値ｂｎ３とＦｂｎ３をそれぞれ保持し、出力している。差分器２０９Ａは、フリップフロップ２０７Ａと２０７Ｂの出力信号値の絶対差分｜ｒｎ１−ｇｎ２｜を計算し出力する。また、差分器２０９Ｂはフリップフロップ２０７Ｂと２０７Ｃの出力信号値の絶対差分｜ｇｎ２−ｂｎ３｜を計算し出力する。比較器２１１Ａは、差分器２０９Ａの出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較し、結果を「真」または「偽」の２値化信号として出力する。差分器２０９Ａの出力信号値＞しきい値Ｔｈであるとき、「真」の信号を出力する。それ以外は「偽」の信号を出力する。同様に、比較器２１１Ｂは、差分器２０９Ｂの出力と、ＲＯＭ２１０のしきい値Ｔｈの大小を比較し、結果を「真」または「偽」で２値化して出力する。論理演算器２２３は、比較器２１１Ａと２１１Ｂの出力信号の論理和を計算し、出力する。どちらかが「真」であれば、論理演算器２２３の出力は「真」となる。
【００５４】
時刻ｔｈにおいて、論理演算器２２３の出力は制御信号φ４に同期してフリップフロップ２０７Ｇに保持され、出力される。
【００５５】
時刻ｔｉ，ｔｋ，ｔｍにおいて、信号切換器２１３は、フリップフロップ２０７Ｇの出力から受け取る信号の「真」または「偽」によって、信号切換器２１３の入力端子ａ１，ｂ１，ｃ１またはａ２，ｂ２，ｃ２のどちらかを選択し、その信号値を出力端子Ｏへ出力する。すなわち、フリップフロップ２０７Ｇの出力が「真」であれば、信号切換器２１３は入力端子ａ２，ｂ２，ｃ２を選択し、タイミングジェネレータ２１２より供給される信号φ６に同期して信号値を順に出力する。フリップフロップ２０７Ｇの出力が「偽」であれば、信号切換器２１３は入力端子ａ１，ｂ１およびｃ１を選択し、タイミングジェネレータ２１２より供給される信号φ６に同期して信号値を順に出力する。ここで、フリップフロップ２０７Ｇの出力が「真」であり、信号切換器２１３の入力端子ａ１には信号値ｒｎ１、ａ２には信号値Ｆｒｎ１が入力されていると仮定する、すなわち、差分器の出力信号値＞しきい値Ｔｈが成立すると仮定する。すると、時刻ｔｉにおいて、信号切換器２１３の入力端子ａ２に入力されている信号値Ｆｒｎ１が出力端子Ｏへ出力される。
【００５６】
時刻ｔｊにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３が出力した信号値ｒｎ１をストアする。
【００５７】
時刻ｔｋにおいて、信号切換器２１３は、信号φ６に同期して、信号切換器２１３の入力端子ｂ１とｂ２のうちｂ２を選択する。入力端子ｂ２には信号値Ｆｇｎ２が入力されているので、信号切換器２１３は信号値Ｆｇｎ２を出力端子Ｏに出力する。上記と同様に、時刻ｔｋにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｊにおいてストアした信号値Ｆｒｎ１を出力し、時刻ｔｏまで出力信号値を保持する。出力された信号値は、端子２１５を通り、液晶パネル２１７に表示される。
【００５８】
時刻ｔｌにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、時刻ｔ１において、信号切換器２１３が出力した信号値Ｆｇｎ２をストアする。
【００５９】
時刻ｔｍにおいて、信号切換器２１３は、信号φ６に同期して、信号切換器２１３の入力端子ｃ１とｃ２のうちｃ２の信号値を選択する。入力端子ｃ２には信号値Ｆｂｎ３が入力されているので、信号切換器２１３は信号値Ｆｂｎ３を出力端子Ｏに出力する。
【００６０】
時刻ｔｎにおいて、ＦＩＦＯメモリ２１４は、タイミングジェネレータ２１２より供給される信号φ７によって、信号切換器２１３の出力信号値（時刻ｔｍに選択された値）Ｆｂｎ３をストアする。
【００６１】
時刻ｔｏにおいて、ＦＩＦＯメモリ２１４は、時刻ｔ１にストアした信号値ｇｎ２を出力し、時刻ｔｐまで出力信号値を保持する。出力された信号値は、液晶パネル２１７に表示される。
【００６２】
時刻ｔｐにおいて、ＦＩＦＯメモリ２１４は、時刻ｔｎにストアした信号値ｇｎ２を出力する。出力された信号値は、液晶パネル２１７に表示される。
【００６３】
以下、上記の動作を繰り返す。動作を繰り返す周期はＰＴである。このＰＴと図３５中の時間Ｔとの間には、ＰＴ＝３Ｔの関係が成立する。
【００６４】
本参考例においては、入力映像信号が単位時間に大きく変化し、かつその変化量が所定のしきい値を超えたときに、液晶パネル２１７に出力される映像信号が部分的に切り換る。例えば信号フィルタ２１８Ｒ，２１８Ｇおよび２１８Ｂがローパスフィルタであれば、入力画像中にモアレが生じやすい領域に選択的にフィルタ処理を施すことが可能である。したがって、入力画像の情報を保持しつつ、選択的にモアレ低減処理を行うことが可能である。
【００６５】
以上説明したように、本発明の実施例３および参考例１による表示装置は、ある時刻ｔ１，ｔ２およびｔ３（ｔ１＜ｔ２＜ｔ３）における赤色、緑色および青色の表示画素を制御する信号から順にサンプリングして得たそれぞれ３つの信号値ｒｎ１，ｒｎ２およびｒｎ３、ｇｎ１，ｇｎ２およびｇｎ３、ｂｎ１，ｂｎ２およびｂｎ３から信号値を選択し、３つの連続して配列された赤色、緑色および青色の画素配列に与えるとき、ｒｎ１とｒｎ２の差分、ｇｎ１とｇｎ２の差分あるいはｂｎ１とｂｎ２の差分が、所定のしきい値Ｔｈより大きい値であるか比較し、それぞれの差分＞Ｔｈが成立するとき、またはｒｎ２とｒｎ３の差分、ｇｎ２とｇｎ３の差分あるいはｂｎ２とｂｎ３の差分が、所定のしきい値Ｔｈより大きい値であるか比較し、それぞれの差分＞Ｔｈが成立するとき、表示画素に与える信号値を選択的に切り換える手段を有することにより、入力映像信号の色モアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００６６】
また、入力映像信号の振幅変化により、表示装置の画素配列に与える信号値を選択的に切り換える。このとき、入力映像信号に所定の信号フィルタを通した場合の信号値と、通さない場合の信号値を選択的に切り換えることにより、入力映像信号のうち色モアレが生じ易い領域のみに選択的に信号フィルタをかけることができ、入力映像信号の情報を有効に活用することができる。
【００６７】
［参考例２］
図９は、本発明の第２参考例に係る表示装置の構成を示すブロック図であり、図１０は、図９の装置に接続された液晶表示パネル部分を示すブロック図である。図９において、３０１Ｒ，３０１Ｇおよび３０１Ｂはそれぞれ赤色・緑色・青色の表示画素の輝度を制御する映像信号ＳＲ，ＳＧおよびＳＢが入力される入力映像端子、３０２Ａ，３０２Ｂおよび３０２Ｃは入力映像信号ＳＲ，ＳＧおよびＳＢをサンプルホールドし、デジタル信号値に変換するＡ／Ｄコンバータであり、それぞれの出力信号値は次の信号が入力されるまで保持される。サンプリングはタイミングジェネレータ（後述）より供給される信号φ１に同期して行われる。３０３Ａ，３０３Ｂおよび３０３Ｃは所定時間間隔でＡ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号値を順に３つストアし、３つの出力端子から同時に出力するシフトレジスタである。この出力端子から異なる時刻にサンプリングされた入力映像信号のサンプリング値を得ることができる。シフト動作はタイミングジェネレータより供給される信号φ２に同期して行われる。３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅはタイミングジェネレータより供給される信号φ３に同期して入力信号を保持するフリップフロップ、３０５Ａ，３０５Ｂは所定の信号値Ｌ０を格納したメモリ、３０６Ａ，３０６Ｂはメモリ３０５Ａ，３０５Ｂおよびフリップフロップ３０４Ｂ，３０４Ｃの入力信号の大小を比較し、比較結果を「１」または「０」の信号を出力する比較器、３０７Ａ，３０７Ｂはフリップフロップ３０４Ｂおよび３０４Ｃ、ならびに３０４Ｃおよび３０４Ｄの入力信号の絶対差分を計算し、出力する差分器、３０８Ａ，３０８Ｂは所定の信号値Ｄ０を格納したメモリ、３０９Ａ，３０９Ｂはメモリ３０８Ａ，３０８Ｂおよび差分器３０７Ａ，３０７Ｂから出力された信号値の大小を比較する比較器、３１０Ａ，３１０Ｂは比較器３０６Ａおよび３０９Ａ、ならびに３０６Ｂおよび３０９Ｂから出力された信号値の論理積を計算し、出力する論理積演算器、３１１Ａ，３１１Ｂは与えられる制御信号によって２つの入力信号のどちらか１つを選択し、出力する信号切換器、３１２Ａ，３１２Ｂおよび３１２Ｃはタイミングジェネレータより供給される信号φ４に同期して入力信号を保持するフリップフロップ、３１３はタイミングジェネレータに信号を供給するクロックジェネレータ、３１４はクロックジェネレータ３１３より供給される信号より装置各部へ送出するタイミングクロックを生成し、出力するタイミングジェネレータ、３１５はタイミングジェネレータ３１４より供給される制御信号によって３つの入力信号ａ，ｂ，ｃより１つを選択して出力する信号切換器である。制御信号φ５の波形の立ち上がりで入力ａを、制御信号φ６の波形の立ち上がりで入力ｂを、制御信号φ７の波形の立ち上がりで入力ｃをそれぞれ選択し出力する。図１１は、制御信号φ５，φ６およびφ７の波形を示す。３１６はタイミングジェネレータ３１４より供給される制御信号φ８に同期して、入力信号値を順にメモリに格納し、制御信号φ９に同期して、メモリへ格納された信号値の順に出力するＦＩＦＯメモリである。制御信号φ５によって、メモリの内容をリセットする。３１７ＡはＦＩＦＯメモリ３１６の出力端子、３１７Ｂはクロックジェネレータ３１３の出力端子である。これらは、図１０中の端子３１７Ａ，３１７Ｂと同じものである。
【００６８】
図１０において、３１８は端子３１７Ｂを通じてクロックジェネレータ３１３より供給されるクロックよりタイミングクロックを生成するタイミングジェネレータ、３１９はＦＩＦＯメモリ３１６の出力信号をアナログ信号へデコードするＤ／Ａコンバータである。デコードされた信号は、液晶パネルの列電極駆動回路３２１へ与えられる。３２０はタイミングジェネレータ３１８およびＤ／Ａコンバータ３１９を含む液晶表示パネル部分である。
【００６９】
図１１のタイミングチャートは、図９においてタイミングジェネレータ３１４が送出する制御信号φ１からφ９の時間変化を示す。
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃは、タイミングジェネレータ３１４より供給される信号φ１によって、端子３０１Ｒ，３０１Ｇおよび３０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が図３５の信号値ｒ１，ｇ１およびｂ１に該当する。
【００７０】
時刻ｔｂにおいて、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃは、タイミングジェネレータ３１４より供給される信号φ２によって、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号をそれぞれストアし、シフトする。
【００７１】
時刻ｔｄからｔｆおよびｔｇからｔｉにおいても、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂ，３０２Ｃおよび３０３Ａ，３０３Ｂ，３０３Ｃは上述と同様な動作をする。これらの動作によって、シフトレジスタ３０３Ａから信号値ｒｎ１，ｒｎ２およびｒｎ３、３０３Ｂからｇｎ１，ｇｎ２およびｇｎ３、３０３Ｃからｂｎ１，ｂｎ２およびｂｎ３の信号値がそれぞれフリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅへ出力される。
【００７２】
時刻ｔｉにおいて、フリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅが、タイミングジェネレータ３１４より供給される信号φ３に同期して、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃより出力される信号値を保持し、出力する。ここでは、フリップフロップ３０４Ａは信号値ｒｎ１、３０４Ｂは信号値ｇｎ１、３０４Ｃは信号値ｇｎ２を、また３０４Ｄは信号値ｇｎ３、３０４Ｅは信号値ｂｎ３をそれぞれ保持し、出力する。比較器３０６Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、メモリ３０５Ａの信号値Ｌ０を比較して結果を出力する。比較器３０６Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１＜Ｌ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０６Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、メモリ３０５Ｂの信号値Ｌ０を比較して結果を出力する。比較器３０６Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２＜Ｌ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。差分器３０７Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、３０４Ｃの出力信号値ｇｎ２の絶対差分を計算し、出力する。差分器３０７Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、３０４Ｄの出力信号値ｇｎ３の絶対差分を計算し、出力する。比較器３０９Ａは、差分器３０７Ａの出力信号値｜ｇｎ１−ｇｎ２｜＞Ｄ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜と、メモリ３０８Ｂの信号値Ｄ０を比較して結果を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜＞Ｄ０が成立すれば、「１」の信号を、この条件が成立しないときは「０」の信号を出力する。論理演算器３１０Ａは、比較器３０６Ａの出力と、比較器３０９Ａの出力との論理積を演算して「１」または「０」の信号を出力する。論理演算器３１０Ｂは、比較器３０６Ｂの出力と、比較器３０９Ｂの出力との論理積を演算して「１」または「０」の信号を出力する。信号切換器３１１Ａは、論理演算器３１０Ａの出力によって、フリップフロップ３０４Ａの出力信号値ｒｎ１、３０４Ｃの出力信号値ｇｎ２を選択し、出力する。信号切換器３１１Ｂは、論理演算器３１０Ｂの出力によって、フリップフロップ３０４Ｅの出力信号値ｂｎ３、３０４Ｃの出力信号値ｇｎ２を選択し、出力する。
【００７３】
時刻ｔｊにおいて、フリップフロップ３１２Ａ，３１２Ｂおよび３１２Ｃは、タイミングジェネレータ３１４より供給される信号φ４に同期して入力信号を保持する。フリップフロップ３１２Ａは信号切換器３１１Ａの出力、３１２Ｂはフリップフロップ３０４Ｃの出力、３１２Ｃは信号切換器３１１Ｂの出力をそれぞれ保持する。
【００７４】
時刻ｔｋにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ５に同期して、フリップフロップ３１２Ａから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ５に同期して、リセット動作を行う。
【００７５】
時刻ｔｌにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ａの出力信号値が格納される。
【００７６】
時刻ｔｍにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ６に同期して、フリップフロップ３１２Ｂから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｍにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｌにおいて格納したメモリ内容を出力する。
【００７７】
時刻ｔｎにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｂの出力信号値が格納される。
【００７８】
時刻ｔｏにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ７に同期して、フリップフロップ３１２Ｃから入力された信号値をＦＩＦＯメモリ３１６へ出力する。
【００７９】
時刻ｔｐにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｃの出力信号値が格納される。これと同時に、時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｎにおいて格納したメモリ内容を出力する。
【００８０】
時刻ｔｑにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｐにおいて格納したメモリ内容を出力する。そして、ＦＩＦＯメモリ３１６の出力は、端子３１７Ａを通り、液晶パネル３２０に表示される。
【００８１】
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。ＰＴと図３５中の時間Ｔとの間には、ＰＴ＝３Ｔの関係が成立する。
【００８２】
［参考例３］
図１２は、本発明の第３の参考例に係る表示装置の構成を示すブロック図である。図１３は、図１２における信号処理器（後述）の入出力特性の例を示す図である。図１２中の図９と同一の符号は同一の要素を示している。動作タイミングも図１１と同じである。図１２において、３２１Ａ，３２１Ｂは入力Ｘと出力Ｙとの間に図１３に示すようなＹ＝ｆ（Ｘ）の関係を有する信号処理器である。この入力信号Ｘは０からＸｍまでの整数であり、また、出力信号Ｙも０からＹｍまでの整数である。
【００８３】
まず、時刻ｔａにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃは、タイミングジェネレータより供給される信号φ１によって、端子３０１Ｒ，３０１Ｇおよび３０１Ｂに入力された信号をそれぞれサンプリングホールドする。これらサンプリングホールドされた信号が信号値ｒｎ１，ｇｎ１およびｂｎ１に該当する。
【００８４】
時刻ｔｂにおいて、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃは、タイミングジェネレータ３１４より供給される信号φ２によって、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂおよび３０２Ｃの出力信号をそれぞれストアし、シフトする。
【００８５】
時刻ｔｄからｔｆおよびｔｇからｔｉにおいて、Ａ／Ｄコンバータ３０２Ａ，３０２Ｂ，３０２Ｃおよびシフトレジスタ３０３Ａ，３０３Ｂ，３０３Ｃは上記と同様な動作をする。これらの動作によって、シフトレジスタ３０３Ａから信号値ｒｎ１，ｒｎ２およびｒｎ３、３０３Ｂからｇｎ１，ｇｎ２およびｇｎ３、３０３Ｃからｂｎ１，ｂｎ２およびｂｎ３の信号値が出力される。
【００８６】
時刻ｔｉにおいて、フリップフロップ３０４Ａ，３０４Ｂ，３０４Ｃ，３０４Ｄおよび３０４Ｅは、タイミングジェネレータ３１４より供給される信号φ３に同期して、シフトレジスタ３０３Ａ，３０３Ｂおよび３０３Ｃより出力される信号値を保持し、出力する。ここでは、フリップフロップ３０４Ａは信号値ｒｎ１、３０４Ｂは信号値ｇｎ１、３０４Ｃは信号値ｇｎ２を、また３０４Ｄは信号値ｇｎ３、３０４Ｅは信号値ｂｎ３をそれぞれ保持し、出力している。差分器３０７Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１と、３０４Ｃの出力信号値ｇｎ２の絶対差分を計算し、出力する。差分器３０７Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２と、３０４Ｄの出力信号値ｇｎ３の絶対差分を計算し、出力する。信号処理器３２１Ａは、フリップフロップ３０４Ｂの出力信号値ｇｎ１が入力され、信号値ｆ（ｇｎ１）を出力する。信号処理器３２１Ｂは、フリップフロップ３０４Ｃの出力信号値ｇｎ２が入力され、信号値ｆ（ｇｎ２）を出力する。比較器３０９Ａは、差分器３０７Ａの出力信号値｜ｇｎ１−ｇｎ２｜と、信号処理器３２１Ａの信号値ｆ（ｇｎ１）を比較する。ここで、比較器３０９Ａは、｜ｇｎ１−ｇｎ２｜＞ｆ（ｇｎ１）の条件が成立するときは「１」の信号を、この条件が成立しないときは「０」の信号を出力する。比較器３０９Ｂは、差分器３０７Ｂの出力信号値｜ｇｎ２−ｇｎ３｜と、信号処理器３２１Ｂの信号値ｆ（ｇｎ２）を比較する。ここで、比較器３０９Ｂは、｜ｇｎ２−ｇｎ３｜＞ｆ（ｇｎ２）の条件が成立するときは「１」の信号を、この条件が成立しないときは「０」の信号を出力する。信号切換器３１１Ａは、比較器３０９Ａの出力によって、フリップフロップ３０４Ａの出力信号値ｒｎ１、３０４Ｃの出力信号値ｇｎ２よりどちらか一方を選択し、出力する。信号切換器３１１Ｂは、比較器３０９Ｂの出力によって、フリップフロップ３０４Ｅの出力信号値ｂｎ３、３０４Ｃの出力信号値ｇｎ２よりどちらか一方を選択し、出力する。
【００８７】
時刻ｔｊにおいて、フリップフロップ３１２Ａ，３１２Ｂおよび３１２Ｃは、タイミングジェネレータ３１４より供給される信号φ４に同期して、入力信号を保持する。フリップフロップ３１２Ａは信号切換器３１１Ａの出力、３１２Ｂはフリップフロップ３０４Ｃの出力、３１２Ｃは信号切換器３１１Ｂの出力をそれぞれ保持する。
【００８８】
時刻ｔｋにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ５に同期して、フリップフロップ３１２Ａから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｋにおいて、ＦＩＦＯメモリ３１６はタイミングジェネレータ３１４より供給される信号φ５に同期して、リセット動作を行う。
【００８９】
時刻ｔｌにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ａの出力信号値が格納される。
【００９０】
時刻ｔｍにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ６に同期して、フリップフロップ３１２Ｂから入力された信号値をＦＩＦＯメモリ３１６へ出力する。これと同時に、時刻ｔｍにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｌにおいて格納したメモリ内容を出力する。
【００９１】
時刻ｔｎにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｂの出力信号値が格納される。
【００９２】
時刻ｔｏにおいて、信号切換器３１５は、タイミングジェネレータ３１４より供給される信号φ７に同期して、フリップフロップ３１２Ｃから入力された信号値をＦＩＦＯメモリ３１６へ出力する。
【００９３】
時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ８に同期して、信号切換器３１５の出力をメモリへ格納する。ここでは、フリップフロップ３１２Ｃの出力信号値が格納される。これと同時に、時刻ｔｐにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｎにおいて格納したメモリ内容を出力する。時刻ｔｑにおいて、ＦＩＦＯメモリ３１６は、タイミングジェネレータ３１４より供給される信号φ９に同期して、時刻ｔｐにおいて格納したメモリ内容を出力する。そして、ＦＩＦＯメモリ３１６の出力は、端子３１７Ａを通り、液晶パネル３２０に表示される。
【００９４】
以下、上記の動作が繰り返される。動作を繰り返す周期はＰＴである。図３５中の時間ＴとＰＴには、ＰＴ＝３Ｔの関係が成立する。
【００９５】
以上説明したように、本発明の参考例２、３による表示装置は、サンプリングして得られる連続した信号値ＡおよびＢ間の変化量｜Ａ−Ｂ｜を検出する検出手段と、信号値Ａを所定の値Ｌ０と比較する第１の比較手段と、変化量｜Ａ−Ｂ｜を所定の値Ｄ０と比較する第２の比較手段と、第１および第２の比較手段による比較結果に基づいてある色の画素に与える信号値を他の色の信号値で置き換える置換え手段とを具備するようにしたため、入力映像信号のモアレを低減するとともに、入力映像信号の情報を有効に活用して表示することができる。
【００９６】
［参考例４］
図１４は発明の第４の参考例に係る液晶表示装置のブロック図である。同図において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、４０７はＬＣＤ、４０８は文字情報を表示するための制御信号の入力端子、４０９は入力端子４０８から入力された制御信号に基づき表示する文字情報を発生する文字発生回路、４１０は映像信号と文字情報とを合成する合成回路である。なおＬＣＤ４０７は図３１に示したような構成になっている。さらにＸドライバ４０５は図１５に示すような構成のシフトレジスタを有している。図１５において、４２１はスタートパルスの入力端子、４２２は駆動パルスの入力端子、４２３はＤフリップフロップ、４２４は駆動パルスの出力端子、４２５はモード切換信号の入力端子、４２６はスイッチ回路である。
【００９７】
図１４、図１５を用いて本発明の第４の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２でγ補正、反転処理などＬＣＤ４０７に表示可能なように所定の処理が行われ、合成回路４１０に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。これに基づきコントローラ４０４は、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに入力端子４０８からは画像と共にＬＣＤ４０９に文字情報を表示するための制御信号が入力され、文字発生回路４０９に供給される。文字発生回路４０９には同期分離回路４０３で分離された同期信号も供給されており、文字発生回路４０９は映像信号に同期してＬＣＤ４０７に表示するための文字を発生する。信号処理回路４０２の出力映像信号と、文字発生回路４０９の出力は合成回路４１０で合成処理されＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と文字情報が合成された信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【００９８】
さらに文字発生回路４０９はＸドライバ４０５の入力端子に駆動のモードを切り換えるモード切換信号を供給する。すなわち文字発生回路４０９は画面上に文字を表示する領域ではスイッチ回路４２６をａの側に接続するように制御を行い、文字を表示しない領域ではスイッチ回路４２６をｂの側に接続するように制御する。このときｍ個の出力端子４２４は図３１のＬＣＤのｍ個の入力端子４６７Ｒ、４６７Ｇ、４６７Ｂを介して各スイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂにそれぞれ接続されている。さらに、入力端子４２１から水平走査期間の始めにスタートパルスが入力され、入力端子４２２から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図１５のｍ段のシフトレジスタが駆動される。この際、文字を表示する領域では、文字発生回路４０９からの制御信号によってスイッチ回路４２６はａの側に接続されているので、出力端子４２４には３つの出力端子ごとに同一の駆動パルスが出力され、これが入力端子４６７Ｒ、４６７Ｇ、４６７Ｂを介してスイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂのゲートに供給され、各スイッチが同時にオンする。これによって、４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。また、文字を表示しない領域では、文字発生回路４０９からの制御信号によってスイッチ回路４２６はｂの側に接続されているので、出力端子４２４にはそれぞれ異なった駆動パルスが出力され、各スイッチング素子４６５Ｒ、４６５Ｇ、４６５Ｂそれぞれのゲートに順次供給されて各スイッチが順次オンする。これによって、入力端子４６４Ｒ、４６４Ｇ、４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。
【００９９】
以降の動作は上記２つのモードについて共通であり、図３３（ｂ）のＹドライバにおいて、入力端子４３１から垂直走査期間の始めにスタートパルスが入力され、入力端子４３２から水平周波数のクロックが入力されると、この駆動パルスによって、ｎ段のシフトレジスタが駆動され、このシフトレジスタの出力パルスが出力端子４３４に出力される。出力端子４３４は入力端子４６８に接続されており、Ｙドライバ４０６から出力された駆動パルスが所定の水平のゲート線を通してスイッチング素子４６１のゲートに供給され、各スイッチがオンすることによって、液晶セル４６２と保持容量４６３に、入力端子４６４に供給された信号と共通電極４６６に供給されている電圧との電位差に相当する電荷が保持される。このとき共通電極４６６には所定の電圧が供給されている。この動作を繰り返すことによってＬＣＤに１画面分の画像を表示することができる。
【０１００】
このようにすることにより、入力された画像に文字情報を付加して表示する機能を備えた液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１０１】
［参考例５］
図１６は本発明の第５の参考例に係る液晶表示装置のブロック図を示す。同図において４１１は映像信号の遅延回路であり、Ｘドライバ４０５は図３３（ａ）に示したものであり、それ以外の図１４と同一の番号を付したものは図１４と同一の構成要素である。さらに図１７は図１６中遅延回路４１１の１例を示すものであり、４４１Ｒ、４４１Ｇ、４４１Ｂは映像信号の入力端子、４４２Ｒ、４４２Ｇはスイッチ回路、４４３は遅延回路、４４４Ｒ、４４４Ｇはスイッチ回路、４４５はモード切換信号の入力端子、４４６Ｒ、４４６Ｇ、４４６Ｂは映像信号の出力端子である。
【０１０２】
図１６、図１７を用いて本発明の第５の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２で所定の処理が行われ、合成回路４１０に入力されると同時に同期分離回路４０３に入力されて同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。これに基づきコントローラ４０４は、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに入力端子４０８からは画像と共にＬＣＤに文字情報を表示するための制御信号が入力され、文字発生回路４０９に供給される。文字発生回路４０９には同期分離回路４０３で分離された同期信号も供給されており、これに基づき文字発生回路４０９は映像信号に同期してＬＣＤ４０７に表示するための文字を発生する。信号処理回路４０２の出力映像信号と、文字発生回路４０９の出力は合成回路４１０で合成処理され、遅延回路４１１を介してＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と文字情報が合成された信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【０１０３】
さらに文字発生回路４０９はコントローラ４０４を介して遅延回路４１１に表示モードを切り換えるモード切換信号を供給する。すなわち文字発生回路４０９は画面上に文字を表示しない領域ではスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇをａの側に接続するように制御を行い、文字を表示する領域ではスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇをｂの側に接続するように制御する。遅延回路４４３の遅延量はＬＣＤ４０７の１画素分の遅延量になっている。従ってスイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇがａの側に接続されている場合には出力端子４４６Ｒ、４４４Ｇ、４４４Ｂから出力される映像信号ＲＯＵＴ、ＧＯＵＴ、ＢＯＵＴは、信号ＢＯＵＴに対して信号ＧＯＵＴは１画素分遅れており、信号ＲＯＵＴは２画素分遅れている。また、スイッチ回路４４２Ｒ、４４２Ｇ、４４４Ｒ、４４４Ｇがｂの側に接続されている場合には入力端子４４１Ｒ、４４１Ｇ、４４１Ｂから入力された信号がそのまま出力端子４４６Ｒ、４４６Ｇ、４４６Ｂに出力される。
【０１０４】
本参考例では、Ｘドライバ４０５は図３３（ａ）に示したものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素が同一の位相でサンプリングされるが、遅延回路４１１（図１６）を通ることによって、文字を表示しない領域では映像信号に遅延処理がなされているため、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたのと同様の効果が得られ、文字を表示する領域では遅延回路４１１で遅延処理がなされないため、Ｒ、Ｇ、Ｂの３画素を同一の位相でサンプリングすることになる。以降の動作は第４の参考例の場合と同様であるため、説明は省略する。
【０１０５】
このようにすることにより、入力された画像に文字情報を付加して表示する機能を備えた液晶表示装置において、従来用いられていたＸドライバをそのまま流用して第４の参考例と同様に、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１０６】
さらに、本参考例において図１６中遅延回路４１１は図１８に示すような構成にしてもよい。同図において４５１Ｒ、４５１Ｇ、４５１Ｂは映像信号の入力端子、４５２はサンプルホールド回路、４５３Ｒ、４５３Ｇ、４５３Ｂは映像信号の出力端子である。この遅延回路に対し、文字を表示しない領域ではコントローラ４０４から図１９（ａ）に示すようなサンプルホールドパルスを供給する。このとき各パルスはＬＣＤの１画素分位相がずれている。従って図１７の遅延回路の場合に出力端子４５３Ｒ、４５３Ｇ、４５３Ｂから出力される映像信号は、信号ＢＯＵＴに対して信号ＧＯＵＴは１画素分遅れており、信号ＲＯＵＴは２画素分遅れた信号が出力される。また文字を表示する領域では図１９（ｂ）に示すようなパルスを供給し、各サンプルホールド回路４５２をスルーの状態にすることによって、入力端子４５１Ｒ、４５１Ｇ、４５１Ｂから入力された映像信号が出力端子４５３Ｒ、４５３Ｇ、４５３Ｂにそのまま出力される。
【０１０７】
このようにすることにより、図１７の遅延回路の場合と同様の効果が得られると共に、遅延回路をサンプルホールド回路で構成することによりＬＣＤの画素数の変更などに対して容易に対応できるようになるという効果も得られる。
【０１０８】
［参考例６］
本発明の第６の参考例に係る液晶表示装置のブロック図は図１６のものと同様であり、第５の参考例と異なるところは、Ｘドライバ４０５が図３４に示すものである点と、遅延回路４１１が図２０に示すものであって、その制御が異なる点であり、その他の動作は同じであるので説明は省略する。図２０において図１７と同一の番号のものは同一の構成要素である。図２０のスイッチ回路４４２Ｂ、４４２Ｇ、４４４Ｂ、４４４Ｇは文字発生回路４０９からの制御信号により文字を表示する領域ではａの側に接続し、文字を表示しない領域ではｂの側に接続するように制御される。さらにＸドライバ４０５は図３４に示すものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素がそれぞれ異なるタイミングでサンプリングされるが、文字を表示しない領域では映像信号に遅延処理がなされていないので、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたことになり、文字を表示する領域では遅延回路４１１を通ることによって、映像信号に遅延処理がなされているので、３画素を同一の位相でサンプリングしたのと同様の効果が得られる。
このようにすることによって、第５の参考例と同様の効果を得ることが可能になる。
【０１０９】
さらに第５の参考例と同様に、遅延回路４１１を図２１に示すものとし、図２２のようなサンプルホールドパルスを供給するようにしてもよいことはいいうまでもない。図２１において図１８と同一の番号のものは同一の構成要素である。さらに、図２２（ａ）のサンプルホールドパルスを文字を表示しない領域で供給し、図２２（ｂ）のパルスを文字を表示する領域で供給すればよい。
【０１１０】
［参考例７］
図２３は本発明の第７の参考例に係る液晶表示装置のブロック図である。同図において、４１２は入力された映像信号の文字領域を判別する文字領域判別回路である。その他、図１４と同一の番号のものは同一の構成要素である。
【０１１１】
同図を用いて本発明の第７の参考例における液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２、同期分離回路４０３および文字領域判別回路４１２に入力される。信号処理回路４０２ではＬＣＤ４０７に表示可能なように所定の処理が行われ、そこから出力される映像信号はＸドライバ４０５に供給される。同期分離回路４０３では同期信号が分離され、分離された同期信号はコントローラ４０４に入力される。コントローラ４０４はこれに基づき、映像信号に同期したＬＣＤ４０７を駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。さらに文字領域判別回路４１２では、入力された映像信号から文字を含む領域と含まない領域とを判別し、Ｘドライバ４０５に駆動モード切り換えの制御信号を供給する。ＬＣ４Ｄ７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され、画像と同時に文字情報を画面に表示する。
【０１１２】
本参考例においてＸドライバ４０５は図１５に示したものと同じであり、第４の参考例と同様に文字領域判別回路４１２で文字を含む領域と判別された場合には、文字領域判別回路４１２から出力される制御信号によりスイッチ回路４２６はａの側に接続され、文字を含まない領域と判別された場合にはスイッチ回路４２６はｂの側に接続されるように制御される。従って第４の参考例と同様に、入力された映像信号をＬＣＤ４０７に表示する際に、文字を含まない領域ではＲ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングを行い、文字を含む領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングすることになる。以下の動作は第４の参考例と同様であるので説明は省略する。
【０１１３】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１１４】
［参考例８］
図２４は本発明の第８の参考例に係る液晶表示装置のブロック図である。本参考例においてＸドライバ４０５は図３３に示したものであり、遅延回路４１１は図１７あるいは図１８に示したものである。本参考例においては遅延回路４１１の制御を文字領域判別回路４１２からコントローラ４０４を介した制御信号によって行い、映像信号の遅延量の制御を行う。制御方法は上記第５の参考例と同様であり、文字を表示しない領域では遅延処理を行い、文字を表示する領域では遅延処理を行わないようにする。
このようにすることによって、従来のＸドライバを流用したまま上記第７の参考例と同様の効果を得ることが可能となる。
【０１１５】
［参考例９］
本発明の第９の参考例に係る液晶表示装置のブロック図は上記第８の参考例同様図２４に示すものである。本参考例においてＸドライバ４０５は図３４に示したものであり、遅延回路４１１は図２０あるいは図２１に示したものである。本参考例においては遅延回路４１１の制御を文字領域判別回路４１２からコントローラ４０４を介した制御信号によって行い、映像信号の遅延量の制御を行う。制御方法は上記第６の参考例と同様であり、文字を表示しない領域では遅延処理を行わず、文字を表示する領域では遅延処理を行うようにする。
このようにすることによって、上記第８の参考例と同様の効果を得ることが可能となる。
【０１１６】
以上説明したように、本発明の参考例４〜９によれば、入力映像信号に文字情報を付加して表示する機能を備えた液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置の例えばＲ、Ｇ、Ｂ画素に対応させてそれぞれ別の位相でサンプリングを行い、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
さらに、遅延手段を有する場合は、入力映像信号に文字情報を付加して表示する機能を備えた液晶表示装置において、従来用いられていたＸドライバをそのまま用いることができる。
【０１１７】
［参考例１０］
本発明の第１０の参考例における液晶表示装置のブロック図は、図２３に示したものと同じである。図２３において４０１は映像信号の入力端子、４０２は信号処理回路、４０３は同期分離回路、４０４はコントローラ、４０５はＸドライバ、４０６はＹドライバ、６０７はＬＣＤ、４１２は入力された映像信号の文字領域を判別する文字領域判別回路である。なお４０７のＬＣＤは従来例と同様に図３１に示したような構成になっている。さらに４０５のＸドライバは図１５に示したような構成のシフトレジスタになっており、４２１はスタートパルスの入力端子、４２２は駆動パルスの入力端子、４２３はＤフリップフロップ、４２４は駆動パルスの出力端子、４２５はモード切換信号の入力端子、４２６はスイッチ回路である。また４０６のＹドライバは従来例と同様であり、図３３（ｂ）に示したものである。
【０１１８】
図２３、図１５を用いて本発明の第１０の参考例における液晶表示装置の動作について説明する。４０１の入力端子から入力された映像信号は、４０２の信号処理回路、４０３の同期分離回路、４１２の文字領域判別回路に入力される。４０２の信号処理回路ではγ補正、反転処理など４０７のＬＣＤに表示可能なように所定の処理を行ない、４０５のＸドライバに供給される。４０３の同期分離回路では同期信号が分離され、分離された同期信号は４０４のコントローラに入力され、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスを４０５のＸドライバ、４０６のＹドライバに供給する。さらに４１２の文字領域判別回路では入力された映像信号から文字を含む領域と含まない領域とを判別し、４０５のＸドライバに駆動モード切り換えの制御信号を供給する。４０７のＬＣＤは４０５のＸドライバから供給される映像信号と駆動パルスおよび４０６のＹドライバから供給される駆動パルスで駆動され画像と同時に文字情報を画面に表示する。
【０１１９】
ここで、４１２の文字領域判別回路は画面上に文字を表示する領域では４２６のスイッチ回路をａの側に接続するように制御を行ない、文字を表示しない領域では４２６のスイッチ回路をｂの側に接続するように制御する。このとき４２４のｍ個の出力端子はＬＣＤのｍ個の入力端子を介して各スイッチング素子にそれぞれ接続されている。したがって、４２１の入力端子から水平走査期間の始めにスタートパルスが入力され、４２２の入力端子から水平周波数のｍ倍のクロックが入力されると、この駆動パルスによって、図１５のｍ段のシフトレジタが駆動される。この際文字を表示する領域では文字領域判別回路４１２からの制御信号によって４２６のスイッチ回路はａの側に接続されているので、４２４の出力端子には３つの出力端子ごとに同一の駆動パルスが出力され、図３１の４６７Ｒ，４６７Ｇ，４６７Ｂの入力端子を介して４６５Ｒ，４６５Ｇ，４６５Ｂのスイッチング素子のゲートに供給され、各スイッチが同時にオンすることによって、４６４Ｒ，４６４Ｇ，４６４Ｂから入力された映像信号は、同時にサンプリングされて垂直信号線に供給される。また、文字を表示しない領域では文字領域判別回路４１２からの制御信号によって４２６のスイッチ回路はｂの側に接続されているので、４２４の出力端子にはそれぞれ異なった駆動パルスが出力され、図３１の４６５Ｒ，４６５Ｇ，４６５Ｂの各スイッチング素子のゲートに順次供給され、各スイッチが順次オンすることによって４６４Ｒ，４６４Ｇ，４６４Ｂから入力された映像信号は、それぞれ別々のタイミングでサンプリングされて垂直信号線に供給される。
【０１２０】
以下の動作は上記２つのモードについて共通であり、図３３（ｂ）の４３１の入力端子から垂直走査期間の始めにスタートパルスが入力され、４３２の入力端子から水平周波数のクロックが入力されると、この駆動パルスによって、Ｙドライバのｎ段のシストレジスタが駆動され、このシストレジスタの出力パルスが４３４の出力端子に出力される。４３４の出力端子は４６８（図３１）の入力端子に接続されており、４０６のＹドライバから出力された駆動パルスは所定の水平のゲート線を通して４６１のスイッチング素子のゲートに供給され、各スイッチがオンすることによって、４６２の液晶セルの４６３の保持容量に、４６４の入力端子に供給された信号と４６６の共通電極に供給されている電圧との電位差に相当する電荷が保持される。このとき４６６の共通電極には所定の電圧が供給されている。この動作を繰り返すことによってＬＣＤに１画面分の画像を表示することができる。
【０１２１】
図２５に本発明の第１０の参考例において、図２３中の文字領域判別回路４１２の具体的な構成を示す。図２５において５１１は映像信号の入力端子、５１２は入力された映像信号から輝度信号を形成する輝度信号形成回路、５１３は入力された映像信号から色信号を形成する色信号形成回路、５１４は輝度信号レベル検出回路、５１５は色信号レベル検出回路、５１６は文字を表示する領域であるか、文字を表示しない領域であるかを判別する判別回路、５１７はモード切換え信号の出力端子である。
【０１２２】
同図を用いて本参考例における文字領域判別回路の動作について説明する。５１１の入力端子には図２３の入力端子４０１に供給されている映像信号、すなわち４０２の信号処理回路を介して４０７のＬＣＤに供給される信号が供給されており、５１１の入力端子から入力された映像信号は、５１２の輝度信号形成回路に供給されると同時に５１３の色信号形成回路に供給される。５１２の輝度信号形成回路では入力された映像信号から輝度信号を形成する。すなわち入力される映像信号が複合映像信号の場合にはＹ／Ｃ分離を行なうことにより輝度信号を形成し、ＲＧＢ信号の場合には所定の演算（Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１Ｂ）によって輝度信号を形成する。また、５１３の色信号形成回路では入力された映像信号から色信号を形成する。ここで作られる色信号は、入力される映像信号が複合映像信号の場合には、Ｙ／Ｃ分離を行なったクロマ信号でもよいし、これを復調した色差信号でもよい。また入力信号がＲＧＢ信号であれば所定の演算によって色信号を形成する。５１２の輝度信号形成回路でつくられた輝度信号と５１３の色信号形成回路でつくられた色信号は、５１４の輝度信号レベル検出回路と５１５の色信号レベル検出回路にそれぞれ入力され、各信号の信号レベルが検出され５１６の判別回路に入力される。５１６の判別回路からは入力された信号が文字であるかどうかを判別して、その結果がモード切換え信号として５１７の出力端子に出力される。５１７の出力端子から出力されたモード切換え信号は４０５のＸドライバに供給され、上述したようにＸドライバの制御を行なう。すなわち、画面上に文字を表示する領域では４２６のスイッチ回路をａの側に接続するように制御を行ない、文字を表示しない領域では４２６のスイッチ回路をｂの側に接続するように制御するような制御信号が５１６の判別回路から出力される。
【０１２３】
次に本参考例における５１６の判別回路での具体的な判別方法について説明する。入力された映像信号から、５１４の輝度信号レベル検出回路で輝度信号のレベルが所定値より大きいと検出され、その際に５１５の色信号レベル検出回路で色信号が検出されなかった場合、すなわち入力された画像が白黒画像である場合、あるいは５１５の色信号レベル検出回路で色信号のレベルが所定の値より小さいと検出された場合、すなわち入力された画像が白黒画像に非常に近い場合には、５１６の判別回路は、現在入力されている表示画像の領域は、文字を表示する領域であると判別し、対応したモード切換え信号を出力する。またこれ以外の領域では文字を表示しない領域であると判別し、対応したモード切換え信号を出力する。このように、本参考例の判別回路は、表示画像の中で色信号のレベルが所定値より小さい領域は文字が表示される領域であり、色信号のレベルが所定値より大きい領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２４】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１２５】
［参考例１１］
図２６に本発明の第１１の参考例における液晶表示装置に用いられる文字領域判別回路の構成を示す。液晶表示装置全体の構成等は第１０の参考例と同様であり、図２３に示したものであるので説明は省略する。図２６において、５１４ｂは輝度信号レベル変化検出回路、５１５ｂは色信号レベル変化検出回路、５１６ｂは文字を表示する領域であるか、文字を表示しない領域であるかを判別する判別回路である。
【０１２６】
同図を用いて本参考例の文字領域判別回路の動作および判別方法について説明する。同図において５１１の入力端子から入力された映像信号が、５１２の輝度信号形成回路および５１３の色信号形成回路に入力され、それぞれ出力信号として輝度信号と色信号が得られ、それぞれ５１４ｂの輝度信号レベル変化検出回路と５１５ｂの色信号レベル変化検出回路に供給される。５１４ｂの輝度信号レベル変化検出回路では入力された輝度信号のレベルの変化を検出し、検出結果を５１６ｂの判別回路に供給する。同様に５１５ｂの色信号レベル変化検出回路では入力された色信号のレベルの変化を検出し、検出結果を５１６ｂの判別回路に供給する。ここで５１４ｂの輝度信号レベル変化検出回路および５１５ｂの色信号レベル変化検出回路の具体的な構成の一例を図２７に示す。図２７に示すように、５１４１の入力端子から供給された輝度信号あるいは色信号は５１４２の遅延回路で所定時間遅延された信号と共に５１４３の減算回路に供給され、５１４３の減算回路での演算結果が５１４４の出力端子から出力される。すなわち入力された輝度信号および色信号の所定時間間隔の信号レベルの差分が検出結果として出力される。さらに５１６ｂの判別回路では供給された各検出信号から文字を表示する領域であるか、文字を表示しない領域であるかを判別し、判別結果を５１７の出力端子に出力する。この際５１４ｂの輝度信号レベル変化検出回路から供給される輝度信号のレベル差が所定値より大きく、かつ５１５ｂの色信号レベル変化検出回路から供給される色信号のレベル差が所定値より小さい場合に、その部分は文字を表示する領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力し、それ以外の場合には文字を表示しない領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力する。このように、本参考例の判別回路は、表示画像の中で輝度信号のレベルの変化が所定値より大きく、かつ色信号のレベル変化が所定値より小さい領域は文字が表示される領域であり、それ以外の領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２７】
また、本参考例において輝度信号と色信号の信号レベルの変化を検出する代わりに、図２８に示すように、輝度信号と色信号の周波数成分を検出するようにしても良い。すなわち、５１４ｃの輝度信号周波数検出回路で５１２の輝度信号形成回路でつくられた輝度信号の周波数成分を検出し、同様に５１５ｃの色信号周波数検出回路で５１３の色信号形成回路でつくられた色信号の周波数成分を検出してそれぞれの検出結果を５１６ｃの判別回路に供給する。５１６ｃの判別回路では、５１４ｃの輝度信号周波数検出回路から供給される輝度信号の周波数が所定値より大きく、かつ５１５ｃの色信号周波数検出回路から供給される色信号の周波数が所定値より小さい場合に、その部分は文字を表示する領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力し、それ以外の場合には文字を表示しない領域であると判別し、対応するモード切換え信号を５１７の出力端子に出力する。このように、本参考例の判別回路は、表示画像の中で輝度信号の周波数が所定値より大きく、かつ色信号の周波数が所定値より小さい領域は文字が表示される領域であり、それ以外の領域は文字が表示されない領域であると判別し、判別結果に対応してＬＣＤへ表示する際のサンプリングの位相を制御するような切換え信号を出力するものである。
【０１２８】
このようにすることにより、文字情報が含まれている入力画像を表示する液晶表示装置において、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
さらに、判別回路としては前記第１０の参考例および第１１の参考例に示したものを組み合わせ、複数の判別回路の判別結果からレベル変化と周波数変化に応じて表示モードの切換えを行なうようにして良い。
【０１２９】
［参考例１２］
本発明の第１２の参考例における液晶表示装置のブロック図は図２４に示したものと同じである。図２４において４１１は映像信号の遅延回路であり、Ｘドライバ４０５は図３３（ａ）に示したものと同じであり、また、文字領域判別回路４１２の構成は第１０、あるいは第１１の参考例と同様であるので、ここでは説明を省略する。図２４中遅延回路４１１は、図１７に示すものと同じであり、４４１は映像信号の入力端子、４４２はスイッチ回路、４４３は遅延回路、４４４はスイッチ回路、４４５はモード切換え信号の入力端子、４４６は映像信号の出力端子である。
【０１３０】
図２４、図１７を用いて本発明の第１２の参考例の液晶表示装置の動作について説明する。入力端子４０１から入力された映像信号は、信号処理回路４０２で所定の処理を行ない、同時に同期分離回路４０３に入力され同期信号が分離され、分離された同期信号はコントローラ４０４に入力され、映像信号に同期したＬＣＤを駆動するための所定の駆動パルスをＸドライバ４０５、Ｙドライバ４０６に供給する。信号処理回路４０２の出力の映像信号は遅延回路４１１を介してＸドライバ４０５に供給される。ＬＣＤ４０７はＸドライバ４０５から供給される映像信号と駆動パルスおよびＹドライバ４０６から供給される駆動パルスで駆動され画像を画面に表示する。
【０１３１】
さらに文字領域判別回路４１２では入力された映像信号から文字を含む領域と含まない領域とを判別し、遅延回路４１１に表示モード切換えの制御信号を供給する。すなわち文字領域判別回路４１２は画面上に文字を表示しない領域ではスイッチ回路４４２，４４４をａの側に接続するように制御を行ない、文字を表示する領域ではスイッチ回路４４２，４４４をｂの側に接続するように制御する。遅延回路４４３の遅延量はＬＣＤ４０７の１画素分の遅延量になっている。したがってスイッチ回路４４２，４４４がａの側に接続されている場合には出力端子４４６から出力される映像信号は、Ｂの信号に対してＧの信号は１画素分遅れており、Ｒの信号は２画素分遅れた信号が出力される。また、スイッチ回路４４２，４４４がｂの側に接続されている場合には４４１から入力された信号がそのまま出力端子４４６に出力される。
【０１３２】
本参考例では、Ｘドライバ４０５は図３３（ａ）に示したものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素が同一の位相でサンプリングされるが、遅延回路４１１を通ることによって、文字を表示しない領域では映像信号に遅延処理がなされているため、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたのと同様の効果が得られ、文字を表示する領域では４１１の遅延回路で遅延処理がなされないので３画素を同一の位相でサンプリングすることになる。以下の動作は第１０の参考例と同様であるので説明は省略する。
【０１３３】
このようにすることにより、第１０、第１１の参考例と同様に、文字情報が含まれている入力画像を表示する液晶表示装置において、従来用いられていたＸドライバをそのまま流用したまま、文字を表示しない領域では、映像信号を液晶表示装置のＲ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングを行ない、文字を表示する領域ではＲ、Ｇ、Ｂの３画素を同一の位相でサンプリングするようにすることにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みが生じることを防止することが可能となる。
【０１３４】
さらに、本参考例において図２４中遅延回路４１１として図１８に示すような構成にしてもよい。同図において４５１は映像信号の入力端子、４５２はサンプルホールド回路、４５３は映像信号の出力端子である。この遅延回路に文字を表示しない領域ではコントローラ４０４から図１９（ａ）に示すようなサンプルホールドパルスを供給する。このとき各パルスはＬＣＤの１画素分位相がずれている。したがって上記参考例と同様に出力端子４５３から出力される映像信号は、Ｂの信号に対してＧの信号は１画素分遅れており、Ｒの信号は２画素分遅れた信号が出力される。また文字を表示する領域では図１９の（ｂ）に示すようなパルスを供給し、各サンプルホールド回路をスルーの状態にすることによって、入力端子４５１から入力された映像信号が出力端子４５３にそのまま出力される。
【０１３５】
遅延回路をサンプルホールド回路で構成することによりＬＣＤの画素数の変更などに対して容易に対応できるようになるという効果も得られる。
【０１３６】
［参考例１３］
本発明の第１３の参考例における液晶表示装置のブロック図は図２４と同様であり、第１２の参考例と異なるところは、Ｘドライバ４０５が図３４に示すものである点と、遅延回路４１１が図２０に示すものと同じであって、その制御が異なる点であり、その他の動作は同じであるので説明は省略する。図２０において図１７と同一の番号のものは同一の構成要素を示すものである。図２０のスイッチ回路４４２，４４４は文字領域判別回路４１２からの制御信号により文字を表示しない領域ではａの側に接続し、文字を表示しない領域ではｂの側に接続するように制御される。さらにＸドライバ４０５は図３４に示すものであるため、ＬＣＤ４０７ではＲ、Ｇ、Ｂの３画素がそれぞれ異なるタイミングでサンプリングされるが、文字を表示しない領域では映像信号に遅延処理がなされていないので、Ｒ、Ｇ、Ｂの３画素をそれぞれ別の位相でサンプリングしたことになり、文字を表示する領域では遅延回路４１１を通ることによって、映像信号に遅延処理がなされているので、３画素を同一の位相でサンプリングしたのと同様の効果が得られる。
【０１３７】
このようにすることによって、第１２の参考例と同様の効果を得ることが可能になる。さらに本参考例においても第１２の参考例と同様に、遅延回路を図２１に示すものとし、図２２のようなサンプルホールドパルスを供給するようにしてもよいことはいうまでもない。さらに、図２２において、（ａ）のサンプルホールドパルスを文字を表示しない領域で供給し、（ｂ）のパルスを文字を表示する領域で供給すればよい。
【０１３８】
【発明の効果】
以上説明したように、本発明によれば、文字情報が含まれている入力画像を表示する表示装置において、文字を表示しない領域では、映像信号を表示装置の各色画素例えば、Ｒ、Ｇ、Ｂ画素に対応してそれぞれ別の位相でサンプリングした信号値を選択し、文字を表示する領域ではＲ、Ｇ、Ｂの３画素の信号値として同一の位相でサンプリングした信号値を選択することにより、画像を表示する領域では解像感を高め、さらに文字を表示する際に折り返し歪みを生じることを防止することが可能となる。
さらに、本発明によれば、文字情報が含まれている入力画像を表示する表示装置において、従来用いられていたＸドライバをそのまま流用できる。
【図面の簡単な説明】
【図１】 本発明の一実施例による表示装置のブロック図である。
【図２】 図１の表示装置の駆動制御タイミングを示す図である。
【図３】 Ｄ／Ａコンバータの出力を示す図である。
【図４】 図１の表示装置における信号処理の様子を説明するための図である。
【図５】 本発明の第２実施例による表示装置の制御系ブロック図である。
【図６】 本発明の第３実施例による表示装置の制御系ブロック図である。
【図７】 タイミングジェネレータの出力を示す図である。
【図８】 本発明の第１参考例による表示装置の制御系ブロック図である。
【図９】 本発明の第２参考例による表示装置の制御系ブロック図である。
【図１０】 本発明に係る表示素子の構成を示すブロック図である。
【図１１】 タイミングジェネレータの出力を示す図である。
【図１２】 本発明の第３参考例による表示装置の制御系ブロック図である。
【図１３】 信号処理回路の入力出力特性を示す図である。
【図１４】 本発明の第４参考例による表示装置の制御系ブロック図である。
【図１５】 本発明に係る表示素子のドライバーの回路構成図である。
【図１６】 本発明の第５参考例による表示装置の制御系ブロック図である。
【図１７】 本発明に係る遅延回路の構成を示す図である。
【図１８】 本発明に係る遅延回路の別の構成を示す図である。
【図１９】 図１８の遅延回路のサンプルホールドパルスを示す図である。
【図２０】 本発明の第６参考例に用いられる遅延回路の構成を示す図である。
【図２１】 第６参考例に用いられる遅延回路の別の構成を示す図である。
【図２２】 図２１の遅延回路のサンプルホールドパルスを示す図である。
【図２３】 本発明の第７参考例による表示装置の制御系ブロック図である。
【図２４】 本発明の第８参考例による表示装置の制御系ブロック図である。
【図２５】 本発明の第１０参考例に用いられる文字領域判別回路の回路構成図である。
【図２６】 本発明の第１１参考例に用いられる文字領域判別回路の回路構成図である。
【図２７】 本発明の第１１参考例に用いられる色信号レベル変化検出回路の回路構成図である。
【図２８】 本発明の第１１参考例に用いられる周波数検出回路の回路構成図である。
【図２９】 入力映像信号のサンプリングタイミングと表示画素との関係を説明するための模式図である。
【図３０】 表示装置のブロック図である。
【図３１】 液晶表示素子の回路構成図である。
【図３２】 表示素子に用いられるカラー画素の配列を示す平面図である。
【図３３】 表示素子のドライバーの一例の回路構成を示す図である。
【図３４】 表示素子のドライバーの他の例の回路構成を示す図である。
【図３５】 本発明に係る表示装置における入力映像信号のサンプリングタイミングと表示画素との関係を説明するための模式図である。
【図３６】 本発明に係る表示装置の制御系ブロック図である。
【符号の説明】
２０１Ｒ，２０１Ｇ，２０１Ｂ：入力映像端子、２０２Ａ，２０２Ｂ，２０２Ｃ：Ａ／Ｄコンバータ、２０３Ａ，２０３Ｂ，２０３Ｃ：シフトレジスタ、２０４Ａ，２０４Ｂ，２０４Ｃ，２０４Ｄ，２０４Ｅ：フリップフロップ、２０５Ａ，２０５Ｂ：所定の信号値Ｌ０を格納したメモリ、２０６Ａ，２０６Ｂ：比較器、２０７Ａ，２０７Ｂ：差分器、２０８Ａ，２０８Ｂ：所定の信号値Ｄ０を格納したメモリ、２０９Ａ，２０９Ｂ：比較器、２１０Ａ，２１０Ｂ：論理積演算器、２１１Ａ，２１１Ｂ：信号切替器、２１２Ａ，２１２Ｂ，２１２Ｃ：フリップフロップ、２１３：クロックジェネレータ、２１４：タイミングジェネレータ、２１５：信号切替器、２１６：ＦＩＦＯメモリ、２１７Ａ：ＦＩＦＯメモリの出力端子、２１７Ｂ：クロックジェネレータの出力端子、２１８：タイミングジェネレータ、２１９：Ｄ／Ａコンバータ、２２０：ＴＦＴ液晶パネル、２２１Ａ，２２１Ｂ：信号処理器。
Claims (3)
- 入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、
前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、
前記入力映像信号は、輝度信号ならびに赤色、緑色および青色信号で構成され、
前記比較手段は、時系列に前記輝度信号をサンプリングして得た第１乃至第３の輝度信号値から該第１および第２の輝度信号値の差分をとり、これと所定のしきい値とを比較するとともに、また該第２および第３の輝度信号値の差分をとり、これと所定のしきい値とを比較し、
前記切り替え手段は、前記赤色信号から時系列にサンプリングして得た第１乃至第３の赤色信号値、前記緑色信号から時系列にサンプリングして得た第１乃至第３の緑色信号値、および前記青色信号から時系列にサンプリングして得た第１乃至第３の青色信号値から信号値を選択し、前記比較手段の出力に基づいて、赤色画素に第１または第２の赤色信号値を与え、緑色画素に第２の緑色信号値を与え、青色画素に第２または第３の青色信号値を与えることを特徴とする表示装置。 - 入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、
前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、該比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、
前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、
前記比較手段は、時系列に前記緑色信号からサンプリングして得た第１乃至第３の緑色信号値から該第１の緑色信号値と該第２の緑色信号値の差分をとり、これと所定のしきい値とを比較し、また該第２の緑色信号値と該第３の緑色信号値の差分をとり、これと所定のしきい値とを比較し、
前記切り替え手段は、前記赤色信号から時系列にサンプリングして得た第１乃至第３の赤色信号値、前記第１乃至第３の緑色信号値、および前記青色信号から時系列にサンプリングして得た第１乃至第３の青色信号値から信号値を選択し、前記比較手段の出力に基づいて、赤色画素に第１または第２の赤色信号値を与え、緑色画素に第２の緑色信号値を与え、青色画素に第２または第３の青色信号値を与えることを特徴とする表示装置。 - 入力映像信号を所定の周期でサンプリングしてマトリックス状に配置された赤色・緑色・青色の画素に信号を供給して表示を行なう表示装置において、
前記サンプリングにより得られる信号値から選択される２つの信号値の差分と所定のしきい値とを比較する手段と、前記比較手段の出力に応じて、画素に与える信号値を選択的に切り替える手段とを有し、
前記入力映像信号は、少なくとも赤色、緑色および青色信号で構成され、
前記比較手段は、前記赤色信号から時系列にサンプリングして得た第１乃至第３の赤色信号値、前記緑色信号から時系列にサンプリングして得た第１乃至第３の緑色信号値、および前記青色信号から時系列にサンプリングして得た第１乃至第３の青色信号値から信号値を選択し、
前記切り替え手段は、前記比較手段の出力に基づいて、赤色画素に第１赤色信号値または第２の緑色信号値を与える手段と、緑色画素に第２の緑色信号値を与える手段と、青色画素に第３の青色信号値または第２の緑色信号値を与える手段とを、有することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12083396A JP3647138B2 (ja) | 1995-04-21 | 1996-04-19 | 表示装置 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-118939 | 1995-04-21 | ||
| JP11893995 | 1995-04-21 | ||
| JP7-128773 | 1995-05-01 | ||
| JP12877395 | 1995-05-01 | ||
| JP7-194053 | 1995-07-07 | ||
| JP19405395 | 1995-07-07 | ||
| JP7-200214 | 1995-07-14 | ||
| JP20021495 | 1995-07-14 | ||
| JP12083396A JP3647138B2 (ja) | 1995-04-21 | 1996-04-19 | 表示装置 |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003405993A Division JP4217593B2 (ja) | 1995-04-21 | 2003-12-04 | 表示装置 |
| JP2003405987A Division JP2004191976A (ja) | 1995-04-21 | 2003-12-04 | 表示装置 |
| JP2003406000A Division JP2004185013A (ja) | 1995-04-21 | 2003-12-04 | 表示装置 |
| JP2003406007A Division JP2004145355A (ja) | 1995-04-21 | 2003-12-04 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0990895A JPH0990895A (ja) | 1997-04-04 |
| JP3647138B2 true JP3647138B2 (ja) | 2005-05-11 |
Family
ID=27526818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12083396A Expired - Fee Related JP3647138B2 (ja) | 1995-04-21 | 1996-04-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647138B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10138353A1 (de) * | 2001-08-04 | 2002-02-28 | Grundig Ag | Verfahren und Vorrichtung bei einer pulsbreitengesteuerten Bildanzeigevorrichtung |
| US20030210834A1 (en) * | 2002-05-13 | 2003-11-13 | Gregory Hitchcock | Displaying static images using spatially displaced sampling with semantic data |
| JP2006154756A (ja) * | 2004-11-02 | 2006-06-15 | Fujitsu Ten Ltd | 映像信号処理方法、映像信号処理装置、及び、表示装置 |
| JP5023355B2 (ja) * | 2006-08-08 | 2012-09-12 | カシオ計算機株式会社 | 液晶表示装置、液晶表示方法及びプログラム |
-
1996
- 1996-04-19 JP JP12083396A patent/JP3647138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0990895A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0565167B1 (en) | Multi-standard video matrix display apparatus and its method of operation | |
| JP3230629B2 (ja) | 画像表示装置 | |
| US5748167A (en) | Display device for sampling input image signals | |
| EP0558056A1 (en) | Liquid crystal display | |
| JPH0652938B2 (ja) | 液晶表示装置 | |
| JP3647138B2 (ja) | 表示装置 | |
| US5003388A (en) | Apparatus for displaying a video signal | |
| JP4217593B2 (ja) | 表示装置 | |
| JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
| JP2556007B2 (ja) | カラ−液晶表示装置 | |
| US5754244A (en) | Image display apparatus with line number conversion | |
| JP2004185013A (ja) | 表示装置 | |
| JP2004145355A (ja) | 表示装置 | |
| JP2004191976A (ja) | 表示装置 | |
| JPH08314421A (ja) | 表示装置及び表示パネルの駆動方法 | |
| JP3344173B2 (ja) | マルチパネル表示装置 | |
| US7262755B2 (en) | Multi-tone display device | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| KR19980064509A (ko) | 액정표시장치 | |
| JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
| JPH10510957A (ja) | ビデオデータ用タイミング信号供給コントローラ | |
| JP2705980B2 (ja) | 走査線数変換画像表示装置 | |
| JP2838496B2 (ja) | 画像表示装置 | |
| JPH05100641A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |