JP3637713B2 - コンバータ - Google Patents
コンバータ Download PDFInfo
- Publication number
- JP3637713B2 JP3637713B2 JP00825797A JP825797A JP3637713B2 JP 3637713 B2 JP3637713 B2 JP 3637713B2 JP 00825797 A JP00825797 A JP 00825797A JP 825797 A JP825797 A JP 825797A JP 3637713 B2 JP3637713 B2 JP 3637713B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- switching element
- frequency transformer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、入力された電力を接続した負荷あるいは配電系統に適合するように変換して、接続した負荷あるいは配電系統に電力を供給するコンバータに関するものである。
【0002】
【従来の技術】
従来から使用されているコンバータの一例を図8を使用して説明する。コンバータ21は、外部から供給される直流電源31を周波数変換して負荷32に供給するものであり、インバータ回路22と高周波トランス24からなる共振型インバータ部と、限流コイル25と、整流手段26と、周波数変換回路27と、周波数変換回路27の出力に接続したノイズフィルタ30と、インバータ回路22と周波数変換回路27を制御する制御手段28と、制御手段28に制御タイミングを示す情報を供給する電流モニタ29とを備えている。
【0003】
高周波トランス24は、インバータ回路22を構成するスイッチング素子によって直流電源31が供給する直流を数10kHzの高周波に変換している。また高周波トランス24の出力は、ダイオード26aとコンデンサ26bによって構成している整流手段26によって整流・平滑され、制御手段28が周波数変換回路27を商用周波数で駆動することによって、商用周波数の交流となるものである。
【0004】
以下に図10に基づいてその動作を説明する。図10において、VGEはスイッチング素子23のゲート電圧を、VCEは同コレクタ・エミッタ間電圧を、VLPは高周波トランスの1次巻線の電圧波形を、ILPは同電流波形を、VDSはダイオードの電圧波形を、IDSは同電流波形を示している。制御手段28の指示に基づいてスイッチング素子23がオン時間TONでオンすると、高周波トランス24の1次巻線24aには直線的に増加する電流ILPが流れる。この時VLPは直流電源31の電圧が印加されている。制御手段28の指示によってスイッチング素子23がオフすると、前記1次巻線24aと共振コンデンサによって共振回路が形成される。この結果、VLPとILPは図9に示しているような共振波形となる。なお、高周波トランス24の2次巻線24bには1次巻線24aに発生した電圧VLPと相似形の電圧が発生する。このときスイッチング素子23がオフしている間は出力電流が流れないため、ダイオード26aの両端にはVLPと同じ電圧が印加されている。次にスイッチング素子23がオンすると、ダイオード26aには電流が流れる。この電流はコンデンサ26bで平滑されて出力電流となる。なお、VDSはゼロである。また制御手段28はスイッチング素子23のオン時間をPWM変調しているため、出力電流のエンベロープは商用周波数の2倍となっており、周波数変換回路27の出力は商用周波数となるものである。
【0005】
【発明が解決しようとする課題】
前記従来の構成のコンバータは、整流手段に高電圧が印加され、高耐圧のダイオードを使用しなければならないという課題を有している。つまり整流手段は1個のダイオードを使用する半波整流回路となっており、スイッチング素子の導通時もしくは非導通時のどちらか一方の間だけ、負荷側に電力を放出する構成となっているものである。したがって、負荷側に電力を供給しない間は、2次側は開放状態となっており、特にスイッチング素子の導通・非導通の切り換え時に、スパイク電圧が発生するものである。
【0006】
【課題を解決するための手段】
本発明はこのような従来の構成が有している課題を解決するもので、高周波トランスの2次巻線に接続する整流手段をダイオードとコンデンサからなる半波倍電圧整流として、スイッチング素子の導通時にも非導通時にも出力側に電力を供給できるようにして、高耐圧のダイオードを用いる必要のないコンバータとしている。
【0007】
【発明の実施の形態】
請求項1に記載した発明は、制御手段は、前記スイッチング素子がオフすると前記1次巻線と前記共振コンデンサが共振回路を形成し、前記高周波トランスの1次巻線の電圧波形と電流波形を共振波形となるべく前記スイッチング素子をオン・オフし、前記スイッチング素子と前記周波数変換回路を前記周波数変換回路の出力電流が商用周波数となるように制御し、かつ、高周波トランスの2次巻線に接続する整流手段をダイオードとコンデンサからなる半波倍電圧整流回路として、スイッチング素子の導通時及び非導通時のいずれの期間中にも、高周波トランスの1次側から2次側に電力を供給でき、高耐圧のダイオードを用いる必要のないコンバータとしている。
【0008】
請求項2に記載した発明は、整流手段を構成するダイオードを高周波トランスに対してフォワード向きに配置して、電流のピーク値を小さくでき、使用する部品の電流定格を小さくでき、より安価なコンバータを実現できる。
【0009】
請求項3に記載した発明は、整流手段を構成するダイオードを高周波トランスに対してフライバック向きに配置して、負荷が配電系統で、しかも入力電圧が負荷よりも低い場合であっても、高周波トランスの1次2次間の巻数比を大きくして昇圧することなく、十分な出力電流を得ることができるものである。
【0010】
請求項4に記載した発明は、2組の2次巻線を有する高周波トランスを使用し、この2巻線のそれぞれを商用周波数の正負に同期させて交互に出力させるようにして、周波数変換回路の構成を簡単にしたコンバータとしている。
【0011】
請求項5に記載した発明は、高周波トランスとしてリーケージトランスを使用して、高周波トランスに定電流源的作用を持たせることによって限流用のコイルを設ける必要のないコンバータとしている。
【0012】
【実施例】
(実施例1)
以下、本発明の第1の実施例について図面を参照しながら説明する。図1は本実施例の構成を示すブロック図である。1は本実施例のコンバータで、入力された直流電源11の直流電圧を商用周波数に変換して接続した負荷12に供給している。コンバータ1は、インバータ2・高周波トランス4・限流コイル5・整流手段16・フィルタ13・周波数変換回路7・ノイズフィルタ10・電流モニタ9と、全てのスイッチング素子の導通時間を制御する制御手段8によって構成している。インバータ2は、高周波トランス4の1次巻線4aと並列に接続した共振コンデンサ2aと、IGBTで構成したスイッチング素子3と、直流電源11と並列に接続した平滑コンデンサ2bを備えている。整流手段16はダイオードとコンデンサを組み合わせた構成としている。また周波数変換回路7はIGBTを使用した4個のスイッチング素子7a〜7dを備えており、制御手段8の指令によって動作している。つまり、スイッチング素子7a・スイッチング素子7dと、スイッチング素子7b・スイッチング素子7cとが対になって導通するものである。また制御手段8はスイッチング素子3をPWM制御している。
【0013】
以下、本実施例の動作について説明する。高周波トランス4の1次巻線4aには、直流電源11が供給する直流電圧をスイッチング素子3によってオンオフした高周波電圧が印加される。高周波トランス4の2次コイル4bには、1次コイル4aに印加された高周波電圧と相似の高周波電圧が誘起される。この高周波電圧は、2次巻線4aに接続した整流手段16によって整流され、フィルタ13を介して周波数変換回路7に印加される。なお、整流手段16の前段に接続した限流コイル5によって、フィルタ13から周波数変換回路7に供給する電流は定電流となっているものである。このとき制御手段8は、スイッチング素子3と、周波数変換回路7を構成するスイッチング素子7a〜7dの導通時間を、周波数変換回路7の出力電流が商用周波数となるように制御しているものである。この結果、周波数変換回路7の出力電流は、ほぼ商用周波数の脈流となるものである。このとき周波数変換回路7の前段に接続したフィルタ13と出力側に接続したノイズフィルタ10とは、この脈流出力から高周波成分をカットし、低歪み率の電流として負荷12に供給するものである。
【0014】
このとき本実施例では、整流手段16にダイオードとコンデンサによって構成した半波倍電圧整流回路を使用しているものである。このため、スイッチング素子3の導通時あるいは非導通時に半波倍電圧整流回路を構成するコンデンサに電荷を充電することが出来、スイッチング素子3の導通・非導通に関わらず1次側からの電力を有効に利用することができるものである。前記したようにスイッチング素子3の導通時にも非導通時にも半波倍電圧整流回路を構成するコンデンサに電荷を充電することが出来るため、半波倍電圧整流回路を構成するダイオードには特に高耐圧を必要とする理由はなくなるものである。
【0015】
以上のように本実施例によれば、高耐圧のダイオードを用いる必要のないコンバータを実現するものである。特に数キロワット以上の大電力変換を実行する場合には、ダイオードを高耐圧とする必要がないことは安価なコンバータを構成する上で非常に大きなメリットとなるものである。
【0016】
(実施例2)
続いて本発明の第2の実施例について説明する。本実施例では図2に示しているように、整流手段16を、高周波トランス4の2次巻線4bに接続したコンデンサ16aと、高周波トランス4の2次巻線4bに対してフォワード向きに接続した第1のダイオード16bと第2のダイオード16cによって構成しているものである。
【0017】
以下に図3に基づいてその動作を説明する。VGEはスイッチング素子3のゲート電圧を、VCEは同コレクタ・エミッタ間電圧を、VLPは高周波トランス4の1次巻線4aの電圧波形を、ILPは同電流波形を、VDS1は第1のダイオード16bの電圧波形を、IDS1は同電流波形を、VDS2は第2のダイオード16cの電圧波形を、IDS2は同電流波形を示している。制御手段8の指示に基づいて、スイッチング素子3がオン時間TONでオンすると、高周波トランス4の1次巻線4aには直線的に増加する電流IPが流れる。この時VLPは直流電源11が供給する電圧となっている。制御手段8の指示によってスイッチング素子3がオフすると、1次巻線4aと共振コンデンサ2aは共振回路を形成し、VLPとILPの波形は図3に示すような共振波形となる。このとき本実施例では、ゼロ電圧スイッチングを実行することによってスイッチング素子3の損失を最小に抑えている。なお、高周波トランス4の2次巻線4bには1次巻線4aに発生した電圧VLPと相似形の電圧が発生している。この2次電圧は、スイッチング素子3がオフしている間は、整流手段16を構成する第1のダイオード16bを介してコンデンサ16aを充電する。従って図3に示しているように、VDS1はほぼゼロとなっており、IDS1は2次巻線4bに発生している電圧と限流コイル5のインダクタンス及びコンデンサ16aの容量で決まる大きさの電流が流れている。このときVDS2は出力電圧と同等の逆電圧となっており、電流はゼロである。次にスイッチング素子3がオンすると、第1のダイオード16bは逆バイアスされて、VDS1は出力電圧と同等の逆電圧となり、電流は流れないためIDS1はゼロである。このとき、第2のダイオード16cは導通しておりVDS2はゼロとなる。また第2のダイオード16cを流れる電流IDS2は、2次巻線4bとコンデンサ16aで決定する電圧と、負荷12及びフィルタ13・ノイズフィルタ10の定数によって決まる大きさとなり、コンバータ1の出力電流となるものである。
【0018】
つまり、整流手段16を、高周波トランス4の2次巻線4bに接続したコンデンサ16aと、高周波トランス4の2次巻線4bに対してフォワード向きに接続した第1のダイオード16bと第2のダイオード16cによって構成した場合には、スイッチング素子3のオン時間が直接、負荷12に対する出力電流期間となるものである。すなわち、出力の線形性を得ることが容易で出力を容易に調整できるものである。しかもゼロ電圧スイッチングを確保していることと、スイッチング素子3のオン時間をオフ時間よりも長くしているため、スイッチング素子3の広い動作周波数領域においてフィルタ13を流れる前の電流のピーク値を小さくすることができる。
【0019】
以上のように本実施例によれば、スイッチング素子3の導通・非導通に関わらず1次側からの電力を有効に利用することができ、出力の線形性を得ることが容易で出力を容易に調整できるものである。また、フィルタ13を流れる前の電流のピーク値を小さくでき、フィルタ13の責務を緩和することができることから、より安価なコンバータを実現できる。
【0020】
(実施例3)
続いて本発明の第3の実施例について説明する。本実施例では図4に示しているように、整流手段16を、高周波トランス4の2次巻線4bに接続したコンデンサ16aと、高周波トランス4の2次巻線4bに対してフライバック向きに接続した第1のダイオード16bと第2のダイオード16cによって構成しているものである。
【0021】
以下に図5に基づいてその動作を説明する。高周波トランス4の2次巻線4bには1次巻線4aに発生した電圧VLPと相似形の電圧が発生する。この2次電圧はスイッチング素子3がオンしている間は、第1のダイオード16bを通じてコンデンサ16aを充電する。したがってこの期間は、VDS1はほぼゼロとなっており、IDS1は高周波トランス4の2次巻線電圧と限流コイル5のインダクタンス及びコンデンサ16aの容量で決まる大きさの電流が第1のダイオード16bを流れる。このとき第2のダイオード16cの両端の電圧VDS2は、出力電圧と同等の逆電圧となっており、ここを流れる電流IDS2はゼロである。スイッチング素子3がオフすると、第1のダイオード16bは逆バイアスされて、VDS1は出力電圧と同等の逆電圧となる。またこのときIDS1はゼロである。第2のダイオード16cは導通しており、VDS2はゼロとなる。また第2のダイオード16cを流れる電流IDS2は、高周波トランス4の2次巻線出力とコンデンサ16aの大きさで決定する電圧と、負荷12及びフィルタ13・ノイズフィルタ10の定数によって大きさが決定される。1次巻線4aの両端の電圧VLPは、スイッチング素子3がオフである間は、共振電圧を発生するためオンの時に比べて最大で約7倍の電圧となっているものである。従って限流コイル5には十分な電流を流すことができ、大きな出力電流を得ることが可能である。
【0022】
以上のように本実施例によれば、高周波トランス4の2次側に設けた整流手段16を高周波トランス4に対してフライバック向きに構成することによって、例えば負荷が配電系統で、しかも入力電圧が負荷よりも低い場合であっても、高周波トランスの1次2次間の巻数比を大きくして昇圧することなく、十分な出力電流を得ることができるものである。従って、より安価なコンバータを実現できるものである。
【0023】
(実施例4)
続いて本発明の第4の実施例について説明する。本実施例では図6に示しているように、高周波トランス4の2次側に2組の巻線4b・4cを設け、それぞれに出力回路を設ける構成としているものである。すなわち、限流コイル45・整流手段46・周波数変換回路47を設けるようにしており、制御手段8は2個のスイッチ47a・47bを使用して前記周波数変換回路47の出力を切り替えるようにしているものである。
【0024】
以下本実施例の動作について説明する。高周波トランス4の2次巻線4b・4cには、1次巻線4aに印加された電圧と相似の電圧が発生している。この電圧を整流手段46を使用して整流し、周波数変換回路47に加えているものである。周波数変換回路47にはスイッチ47aとスイッチ47bとを設けており、制御手段8はこの2つのスイッチを交互に駆動して出力する電流の波形が所定の商用周波数の波形となるようにしているものである。
【0025】
以上の様に本実施例は、高周波トランス4の2次巻線は2巻線とし、この2巻線の出力を周波数変換し、2個のスイッチ47a・47bを使用して、商用周波数の正負に同期させて交互に出力するようにして所定の商用交流の出力を得るようにしているものであり、非常に構成の簡単なコンバータを実現できるものである。
【0026】
(実施例5)
次に本発明の第5の実施例について説明する。本実施例では図7に示しているように、高周波トランス54としてリーケージトランスを使用するようにしているものである。このリーケージトランスは、1次巻線54aで発生する磁束の一部が2次巻線54bと鎖交しないようにコアに空隙を設けた構成としているものである。従って、等価的にリーケージインダクタンスを有する構成となっているものである。本実施例ではこのリーケージインダクタンスを積極的に利用して、つまり前記各実施例で使用している限流コイルを省略した構成としているものである。
【0027】
以上の構成とすることによって、高周波トランス54が有しているリーケージインダクタンスを限流コイルの代わりに使用することができ、高周波トランス54の2次巻線の出力はほぼ定電流の出力となるものである。したがって本実施例によれば、限流コイルを使用する必要がなく、しかもこれに伴って配線も簡素化できるものであり、より簡単な構成で、信頼性の高いコンバータを実現できるものである。
【0028】
【発明の効果】
請求項1に記載した発明は、直流電源と、高周波トランスと高周波トランスの1次巻線に並列接続した共振コンデンサとスイッチング素子とからなる高周波インバータ回路と、高周波トランスの2次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する4個のスイッチング素子からなる周波数変換回路と、周波数変換回路に接続したノイズフィルタと、前記スイッチング素子と周波数変換回路とを制御する制御手段とを備え、前記制御手段は、前記スイッチング素子がオフすると前記1次巻線と前記共振コンデンサが共振回路を形成し、前記高周波トランスの1次巻線の電圧波形と電流波形を共振波形となるべく前記スイッチング素子をオン・オフし、前記スイッチング素子と前記周波数変換回路を前記周波数変換回路の出力電流が商用周波数となるように制御し、かつ、前記整流手段はダイオードとコンデンサとを半波倍電圧回路に構成して、スイッチング素子の導通時にも非導通時にも出力側に電力を供給できるようにして、高耐圧のダイオードを用いる必要のないコンバータを実現するものである。
【0029】
請求項2に記載した発明は、整流手段を構成するダイオードは、高周波トランスに対してフォワード向きに配置した構成として、電流のピーク値を小さくでき、使用する部品の電流定格を小さくでき、より安価なコンバータを実現できる。
【0030】
請求項3に記載した発明は、整流手段を構成するダイオードは、高周波トランスに対してフライバック向きに配置した構成として、負荷が配電系統で、しかも入力電圧が負荷よりも低い場合であっても、高周波トランスの1次2次間の巻数比を大きくして昇圧することなく、十分な出力電流を得ることができるコンバータを実現できる。
【0031】
請求項4に記載した発明は、高周波トランスの2次巻線を2巻線とし、この2巻線の出力を周波数変換し、商用周波数の正負に同期させて交互に出力する構成として、周波数変換回路の構成を簡単にしたコンバータを実現するものである。
【0032】
請求項5に記載した発明は、高周波トランスとしてリーケージトランスを使用した構成として、限流用のコイルを設ける必要のないコンバータを実現するものである。
【図面の簡単な説明】
【図1】 本発明の第1の実施例におけるコンバータの構成を示すブロック図
【図2】 本発明の第2の実施例におけるコンバータの構成を示すブロック図
【図3】 同、各部の動作を示す波形図
【図4】 本発明の第3の実施例におけるコンバータの構成を示すブロック図
【図5】 同、各部の動作を示す波形図
【図6】 本発明の第4の実施例におけるコンバータの構成を示すブロック図
【図7】 本発明の第5の実施例におけるコンバータの構成を示すブロック図
【図8】 従来のコンバータの構成を示すブロック図
【図9】 同、各部の動作を示す波形図
【符号の説明】
2 高周波インバータ回路
2a 共振コンデンサ
3 スイッチング素子
4 高周波トランス
4a 1次巻線
4b 2次巻線
4c 2次巻線
7 周波数変換回路
8 制御手段
10 ノイズフィルタ
11 直流電源
16 整流手段
16a 第1のダイオード
16b 第2のダイオード
Claims (5)
- 直流電源と、高周波トランスと高周波トランスの1次巻線に並列接続した共振コンデンサとスイッチング素子とからなる高周波インバータ回路と、高周波トランスの2次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する4個のスイッチング素子からなる周波数変換回路と、周波数変換回路に接続したノイズフィルタと、前記スイッチング素子と周波数変換回路とを制御する制御手段とを備え、前記制御手段は、前記スイッチング素子がオフすると前記1次巻線と前記共振コンデンサが共振回路を形成し、前記高周波トランスの1次巻線の電圧波形と電流波形を共振波形となるべく前記スイッチング素子をオン・オフし、前記スイッチング素子と前記周波数変換回路を前記周波数変換回路の出力電流が商用周波数となるように制御し、かつ、前記整流手段はダイオードとコンデンサとを半波倍電圧回路に構成したコンバータ。
- 整流手段を構成するダイオードは、高周波トランスに対してフォワード向きに配置した請求項1記載のコンバータ。
- 整流手段を構成するダイオードは、高周波トランスに対してフライバック向きに配置した請求項1記載のコンバータ。
- 高周波トランスの2次巻線は2巻線とし、この2巻線の出力を周波数変換し、商用周波数の正負に同期させて交互に出力する請求項1から3のいずれか1項に記載したコンバータ。
- 高周波トランスとしてリーケージトランスを使用した請求項1から4のいずれか1項に記載したコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00825797A JP3637713B2 (ja) | 1997-01-21 | 1997-01-21 | コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00825797A JP3637713B2 (ja) | 1997-01-21 | 1997-01-21 | コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10210754A JPH10210754A (ja) | 1998-08-07 |
JP3637713B2 true JP3637713B2 (ja) | 2005-04-13 |
Family
ID=11688104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00825797A Expired - Fee Related JP3637713B2 (ja) | 1997-01-21 | 1997-01-21 | コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637713B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6570671B2 (ja) * | 2018-02-01 | 2019-09-04 | 油研工業株式会社 | 誘導負荷の両極性電流制御駆動回路 |
-
1997
- 1997-01-21 JP JP00825797A patent/JP3637713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10210754A (ja) | 1998-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
JP4844674B2 (ja) | スイッチング電源装置 | |
US6201719B1 (en) | Controller for power supply and method of operation thereof | |
US7859870B1 (en) | Voltage clamps for energy snubbing | |
USRE37889E1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
EP0851566B1 (en) | Half-bridge zero-voltage-switched PWM flyback DC/DC converter | |
US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
KR20000035380A (ko) | 스위칭 전원 회로 | |
US5506766A (en) | 3-phase input type of switching power circuit | |
KR20010098594A (ko) | 액티브 클램프회로를 갖는 스위칭 전원장치 | |
KR20020014691A (ko) | 정전압 공급용 스위칭 전원회로의 전력손실 개선 | |
JPH05111259A (ja) | 電源回路 | |
US20020191428A1 (en) | Ac/dc coverter | |
JPH07322613A (ja) | 電圧共振コンバータ | |
US20020064057A1 (en) | Dc to dc converter for operating in selectable voltage modes | |
JP3346543B2 (ja) | スイッチング電源装置 | |
JP3404936B2 (ja) | 電流共振型スイッチング電源回路 | |
JP3637713B2 (ja) | コンバータ | |
KR20040001644A (ko) | 절연형 디씨/디씨 전력변환기 및 이를 이용한 무정전전원공급 장치 | |
TW201918006A (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
KR101024307B1 (ko) | 직류/직류 변환 컨버터 회로 | |
JP4403663B2 (ja) | Dc/dcコンバータ | |
JP4218092B2 (ja) | スイッチング電源回路 | |
JP3555320B2 (ja) | コンバータ | |
JP3707909B2 (ja) | 一体構造化トランス、及びそのトランスを用いた電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |