JP3634305B2 - 積層インダクタンス素子 - Google Patents
積層インダクタンス素子 Download PDFInfo
- Publication number
- JP3634305B2 JP3634305B2 JP2001381994A JP2001381994A JP3634305B2 JP 3634305 B2 JP3634305 B2 JP 3634305B2 JP 2001381994 A JP2001381994 A JP 2001381994A JP 2001381994 A JP2001381994 A JP 2001381994A JP 3634305 B2 JP3634305 B2 JP 3634305B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor line
- line
- conductor
- pieces
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 222
- 239000000758 substrate Substances 0.000 claims description 74
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 230000007423 decrease Effects 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/045—Trimming
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
Description
【0001】
【発明の属する技術分野】
この発明は、積層インダクタンス素子に関するものである。
【0002】
【従来の技術】
高周波発振回路その他の電気回路において、積層インダクタンス素子が使われている。積層インダクタンス素子は、特開平5−267973号公報に開示されているように、積層された複数の誘電体基板と、それらの間に介在するループ状の導体ラインとを有する。ループ状の導体ラインはスルーホールで接続されて、螺旋(スパイラル)形状を呈する。
【0003】
図18および図19は従来の積層インダクタンス素子の一例を示す。図において、1a,1b,1cは誘電体基板、2,3は導体ライン、4はスルーホール、5,6は地導体を示す。図19に示すように、互いに積層された誘電体基板1a,1b,1cの最上方の誘電体基板1aの上面には地導体5が設けられ、最下方の誘電体基板1cの下面には地導体6が設けられている。
【0004】
誘電体基板1a,1bの間には、上方の導体ライン2が介在させられ、誘電体基板1b,1cの間には、下方の導体ライン3が介在させられている。中間の誘電体基板1bにはスルーホール4が形成されており、スルーホール4の内部の導体により上下の導体ライン2,3が互いに接続されている。
【0005】
図18に示すように、各導体ライン2,3はループ形状(ただし完全に閉じた形状ではない)を有する。図18において斜線を引いた部分は、導体ライン2,3が互いに重なった部分である。導体ライン2の一端部がスルーホール4によって導体ライン3の一端部に接続されていることにより、導体ライン2,3は共同で一つのコイルのような連続した螺旋形状の導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図18で矢印Iで示すように、両方の導体ライン2,3において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ライン2,3において同じである。
【0006】
この種の積層インダクタンス素子においては、垂直方向(積層インダクタンス素子の厚さ方向)において、上下の導体ライン2,3がぴったり重なり、その間隔が小さいことが好ましい。これにより、各導体ライン2,3の周りの磁界の結合が強まり、小さい積層インダクタンス素子であっても大きなインダクタンスを持つことができる。
【0007】
従来の積層インダクタンス素子においては、同一平面上のループができる限り長くになるように、各導体ライン2,3が連続的に形成されている。そして、一つの螺旋形状の導体ラインをなす上下の導体ライン2,3の接続には、唯一のスルーホール4が使われている。
【0008】
【発明が解決しようとする課題】
従来の積層インダクタンス素子は以上のように構成されているので、製造上の寸法誤差に起因するインダクタンスの設計された目標との相違を抑制することが困難であり、かつその相違を調整することが極めて困難であるなどの課題があった。
【0009】
この課題について、より具体的に説明する。積層インダクタンス素子においては、二つの導体ライン2,3の相互の位置関係が重要な品質の因子である。例えば、垂直方向において導体ライン2,3の位置がずれて、両者がぴったり重ならない場合には、各導体ライン2,3の周りの磁界の結合が弱まり、結果としてインダクタンスが減少する。
【0010】
また、誘電体基板1bの厚さが小さくなって、導体ライン2,3間の距離が縮まると、二つの導体ライン2,3が発生する磁界の間の結合が強まり、結果としてインダクタンスが増加する。逆に、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが減少する。
【0011】
従って、導体ライン2,3の位置ずれおよび誘電体基板1bの厚さの誤差といった寸法誤差に起因して、積層インダクタンス素子の製品ではインダクタンスにばらつきが生じる。
【0012】
この発明は上記のような課題を解決するためになされたもので、製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができるインダクタンス素子を得ることを目的とする。
【0013】
【課題を解決するための手段】
この発明に係る積層インダクタンス素子は、誘電体基板と、前記誘電体基板の一方の面に配置された、複数の互いに離間した第1の導体ライン片を有しており、互いに近接する前記第1の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第1の導体ラインパターンと、前記誘電体基板の他方の面に配置された、複数の互いに離間した第2の導体ライン片を有しており、互いに近接する前記第2の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第2の導体ラインパターンと、前記誘電体基板を貫通し、それぞれが、前記第1の導体ライン片の一端と前記第2の導体ライン片の一端とを電気的に接続する複数のスルーホールとを備え、前記第1の導体ライン片の各々は、誘電体基板の厚さ方向でいずれかの前記第2の導体ライン片に少なくとも部分的に重なっており、前記スルーホールで接続されることにより、複数の前記第1の導体ライン片および複数の前記第2の導体ライン片が、前記第1の導体ラインパターンと前記第2の導体ラインパターンの両方で同方向に電流が流れる一つのスパイラル状の導体ラインを構成しており、互いに近接する前記第1の導体ライン片同士を接続する前記第2の導体ライン片は、前記スルーホールで前記第1の導体ライン片の両方にそれぞれ接続される両端部と、前記両端部の中間にあって前記両端部よりも幅が狭い中央部とを有するものである。
【0014】
この発明に係る積層インダクタンス素子は、前記第1の導体ラインパターンは少なくとも二つの間隙で離間しており、一方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、他方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する他の第2の導体ライン片に対して90度回転した位置に設けられているものである。
【0015】
この発明に係る積層インダクタンス素子は、間隙を挟んで互いに近接する第1の導体ライン片同士が一つの第2の導体ライン片で接続されている部分が少なくとも四つ設けられており、少なくとも二つの部分の第2の導体ライン片は、他の二つの部分の第2の導体ライン片に対して90度回転した位置に設けられているものである。
【0016】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による積層インダクタンス素子の導体ラインパターンを示す平面断面図であり、図2はこの積層インダクタンス素子を示す側面断面図である。より正確には、図1は図2のI−I線に沿って見た断面図であり、図2は図1のII−II線に沿って見た断面図である。
【0017】
図において、1a,1b,1cは誘電体基板、12は第1の導体ラインパターン、13は第2の導体ラインパターンを示す。12a〜12cは、第1の導体ラインパターン12に属する第1のライン片、13a〜13cは第2の導体ラインパターン13に属する第2のライン片を示す。14a〜14eはスルーホール、5,6は地導体を示す。図2に示すように、互いに積層された誘電体基板1a,1b,1cの最上方の誘電体基板1aの上面には地導体5が設けられ、最下方の誘電体基板1cの下面には地導体6が設けられている。
【0018】
誘電体基板1a,1bの間には、第1の導体ラインパターン12が介在させられ、誘電体基板1b,1cの間には、第2の導体ラインパターン13が介在させられている。中間の誘電体基板1bには、その厚さ方向に貫通するスルーホール14a〜14eが形成されており、誘電体基板1bの両面に形成された導体ラインパターン12,13は、スルーホール14a〜14eの内部の導体により互いに電気的に接続されている。
【0019】
図1に示すように、各導体ラインパターン12,13はループ形状(ただし完全に閉じた形状ではない)を有する。図1において斜線を引いた部分は、導体ラインパターン12,13が互いに重なった部分である。第2の導体ラインパターン13および第1の導体ラインパターン12の詳細は、図3および図4にそれぞれ示されている。
【0020】
図3に示すように、第2の導体ラインパターン13は、複数の互いに離間した三つの第2のライン片13a〜13cを有する。換言すれば、第2の導体ラインパターンは二つの間隙で離間している。これらの第2のライン片13a〜13cは、全て誘電体基板1bの一方の面に配置されている。
【0021】
これらの第2のライン片13a〜13c中、最も長い第2のライン片13aは、均一な幅を持つ四つの直線状部分を有する。この第2のライン片13aにおいて、図中の縦に延びる互いに平行な二つの直線状部分の上端部は、上に配置されて横に延びる直線状部分の両端部に直角をもってつながっており、図中の左に配置されて縦に延びる直線状部分の下端部は、下に配置されて横に延びる最短の直線状部分の一端部に直角をもってつながっている。また、この第2のライン片13aにおいて、図中の下に配置されて横に延びる最短の直線状部分は、右に配置されて縦に延びる最長の直線状部分の側辺に向けて延びている。従って、第2のライン片13aは、完全に閉じた形状ではないが、それ自体でループ形状を有する。
【0022】
他の第2のライン片13bは、上述の第2のライン片13aの左に配置された直線状部分の延長方向に配置されている。この第2のライン片13bは、直線状に延びているが、両端部が第2のライン片13aと同じ幅を持ち、中央がくびれた形状を有する。
【0023】
さらに他の第2のライン片13cは、上述の第2のライン片13aの下に配置された直線状部分の延長方向に配置されている。従って、この第2のライン片13cは第2のライン片13bに対して90度回転した位置に配置されている。この第2のライン片13cは、直線状に延びているが、両端部が第2のライン片13aと同じ広い幅を持ち、中央部がくびれた形状を有する。図示されたように、第2のライン片13bおよび第2のライン片13cは、互いに同じ寸法で同じ形状を有する。ただし、第2のライン片13bおよび第2のライン片13cの寸法および形状のいずれかまたは両方は、異なっていてもよい。
【0024】
第2の導体ラインパターン13は、互いに近接する第2のライン片13a,13c同士および第2のライン片13a,13b同士を接続すると、全体としてほぼループ状を呈する。
【0025】
図4に示すように、第1の導体ラインパターン12は、複数の互いに離間した三つの第1のライン片12a〜12cを有する。換言すれば、第1の導体ラインパターンは二つの間隙で離間している。これらの第1のライン片12a〜12cは、全て誘電体基板1bの一方の面(第2のライン片13a〜13cの反対の面)に配置されている。
【0026】
第1のライン片12a〜12cのうち最も長い第1のライン片12aは、均一な幅を持つ四つの直線状部分を有する。この第1のライン片12aにおいて、図中の縦に延びる互いに平行な二つの直線状部分の上端部は、上に配置されて横に延びる直線状部分の両端部に直角をもってつながっており、図中の右に配置されて縦に延びる直線状部分の下端部は、下に配置されて横に延びる最短の直線状部分の一端部に直角をもってつながっている。また、この第1のライン片12aにおいて、図中の下に配置されて横に延びる最短の直線状部分は、左に配置されて縦に延びる最長の直線状部分の側辺に向けて延びている。従って、第1のライン片12aは、完全に閉じた形状ではないが、それ自体でループ形状を有する。
【0027】
他の第1のライン片12bは、上述の第1のライン片12aの左に配置された直線状部分の延長方向に配置されている。この第1のライン片12bは、直線状に延びており、第1のライン片12aの幅と同じ均一な幅を持つ。
【0028】
さらに他の第1のライン片12cは、上述の第1のライン片12aの下に配置された直線状部分の延長方向に配置されている。従って、この第1のライン片12cは第1のライン片12bに対して90度回転した位置に配置されている。この第1のライン片12cは、直線状に延びており、第1のライン片12aの幅と同じ均一な幅を持つ。
【0029】
第1の導体ラインパターン12は、互いに近接する第1のライン片12a,12c同士および第1のライン片12a,12b同士を接続すると、全体としてループ状を呈する。
【0030】
上述のように、図1において斜線を引いた部分は、導体ラインパターン12,13が互いに重なった部分である。第1のライン片12a〜12cの各々は、誘電体基板1bの厚さ方向で第2のライン片13a〜13cのいずれかに少なくとも部分的に重なっている。特に、ライン片の端部同士が重なっており、重なった端部同士がスルーホール14a〜14eのいずれかによって電気的に接続されている。
【0031】
具体的には、図の左下隅にある第1のライン片12bの大部分は第2のライン片13bの一端部に重なり、これらの重なった部分はスルーホール14cで接続されている。第2のライン片13bの他端部は第1のライン片12aの一端部に重なり、これらの重なった部分はスルーホール14bで接続されている。第1のライン片12aの他端部は第2のライン片13cの一端部に重なり、これらの重なった部分はスルーホール14dで接続されている。第2のライン片13cの他端部は第1のライン片12cの一端部に重なり、これらの重なった部分はスルーホール14eで接続されている。第1のライン片12cの他端部は第2のライン片13aの一端部に重なり、これらの重なった部分はスルーホール14aで接続されている。第2のライン片13aの大部分は第1のライン片12aの大部分に重なっている。これらの重なった部分においては、重なった両ライン片の相互の幅がぴったり合致すると好ましい。
【0032】
このようにして第1の導体ラインパターン12が第2の導体ラインパターン13にスルーホール14a〜14eで接続されていることにより、ライン片12b,13b,12a,13c,12c,13aが共同で一つのコイルのような連続した螺旋形状の(スパイラル状の)導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図1で矢印Iで示すように、両方の導体ラインパターン12,13において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ラインパターン12,13において同じである。
【0033】
この積層インダクタンス素子において、第1の導体ラインパターン12は二つの間隙、すなわち図1で鎖線で囲まれた部分Aの中の第1のライン片12b,12aの間の間隙、および部分Bの中の第1のライン片12c,12aの間の間隙で離間している。部分Aの中の間隙を挟んで互いに近接する第1のライン片12b,12a同士を接続する第2の導体ライン片13bは、部分Bの中の間隙を挟んで互いに近接する第1の導体ライン片12c,12a同士を接続する第2の導体ライン片13cに対して90度回転した位置に設けられている。
【0034】
図5は図1の部分Aを拡大した図である。この部分Aを詳細に検討すると、第1のライン片12aは、スルーホール14b、第2のライン片13bのうち幅が広い一端部、第2のライン片13bのくびれた(幅Wを有する)中央部、第2のライン片13bのうち幅が広い他端部、およびスルーホール14cを介して第1のライン片12bに接続されている。
【0035】
図5において、第2のライン片13bは、第1のライン片12a,12bに対して理想的な位置に形成されていると仮定する。つまり、図の横方向(X方向)に関しては、第2のライン片13bのうち幅が広い両端部の両方の側縁は、第1のライン片12a,12bの側縁にずれることなく、ぴったり合致する。図の縦方向(Y方向)に関しても、第2のライン片13bの両端部とくびれた中央部の境界が、第1のライン片12a,12bの端縁にずれることなく、ぴったり合致する。
【0036】
次に動作について説明する。
図6は図5に示された構成に対応する等価回路を示す。図において、L1,L2はスルーホール14b,14cのインダクタンス、L5は第2のライン片13bにおける狭い幅Wを持つ中央部のインダクタンス、L3,L4は第2のライン片13bの両端部のインダクタンスである。
【0037】
図7は、図5に示されたのと同じ構成を示すが、図7では、第2のライン片13bが第1のライン片12a,12bに対してX方向にずれている。図8は、図7に示された構成に対応する等価回路を示す。図8におけるL3b,L4bは、図6におけるL3,L4に対応する、第2のライン片13bの両端部のインダクタンスである。
【0038】
しかし、図7に示された構成ではスルーホール14b,14cと第2のライン片13bの中央部との間の距離が図5に示された構成に比べて広がるため、インダクタンスが増大し、L3b>L3となり、L4b>L4となる。一方、インダクタンスL1,L2,L5に対応する部分は形状および寸法に変化が無いので、図7および図5で示された両方の構成で同じ値となる。X方向で第2のライン片13bのずれる量が大きくなるほど、スルーホール14b,14cと第2のライン片13bの中央部との間の距離が広がり、インダクタンスL3b,L4bは増大する。
【0039】
一方、幅Wは、X方向のずれに起因するインダクタンスの増加量L3b−L3、L4b−L4に対して反比例の関係を有しており、幅Wが狭いほど、インダクタンスの増加量が増加する。
【0040】
図9も、図5に示されたのと同じ構成を示すが、図9では、第2のライン片13bが第1のライン片12a,12bに対してY方向にずれている。図10は、図9に示された構成に対応する等価回路を示す。図10におけるL3c,L4cは、図6におけるL3,L4に対応する、第2のライン片13bの両端部のインダクタンスである。
【0041】
第2のライン片13bがY方向にずれた場合にも、スルーホール14b、14cと第2のライン片13bの中央部との間の距離が変化するが、これらの距離のうち、一方の距離が短くなった分だけ他方の距離が長くなるため、L3c+L4c=L3+L4となり、回路全体の合計インダクタンスは変化しない。
【0042】
図5に示された構成に関して、誘電体基板1bの厚さが小さくなった場合のインピーダンスの変化について次に説明する。この場合についての等価回路を図11に示す。図11におけるL1d,L2dは、図6におけるL1,L2に対応する、スルーホール14b、14cのインダクタンスである。
【0043】
スルーホールの長さとそのインダクタンスは比例関係にある。誘電体基板1bの厚さが小さくなることにより、スルーホール14b,14cの長さが短くなると、スルーホール14b,14cのインダクタンスが減少し、L1d<L1、L2d<L2となる。逆に、誘電体基板1bの厚さが大きいと、L1d>L1、L2d>L2となる。
【0044】
一方、スルーホールの直径が小さいほどインダクタンスは大きくなる傾向にあることから、スルーホール14b,14cの直径を変化させることにより、インダクタンスの変化量L1d−L1、L2d−L2を微調整することが可能である。
【0045】
以上のように、図3に示す部分Aの構成では、X方向において第2のライン片13bが第1のライン片12a,12bに対してずれる量が大きいほど、合計インダクタンスが増大する傾向にある。上述のように、第2のライン片13bの中央部の幅Wは、X方向のずれに起因するインダクタンスの増加量と反比例の関係にあるので、その合計インダクタンスの増加量を幅Wを変化させることにより微調整することが可能である。
【0046】
図3に示す部分Aの構成では、Y方向に第2のライン片13bがずれた場合には、合計インダクタンスは変化しない。また、誘電体基板1bの厚さが変化すると、合計インダクタンスが変化する傾向にあり、その変化量をさらにスルーホール14b,14cの直径を変化させることにより微調整することが可能である。
【0047】
さて、図1に戻り、積層インダクタンス素子全体に視点を移す。図1における部分A、部分Bを除いて考察すると、積層インダクタンス素子では、導体ラインパターン12,13の相互の位置ずれが起きると、本来完全に重なった位置にあるべき二つの導体の周りの磁界の結合が弱まり、結果としてインダクタンスが減少する。この問題は、従来の技術に関連して上述した通りである。
【0048】
しかし、この実施の形態に係る積層インダクタンス素子においては、前述の通り、X方向に導体ラインパターン12,13の相互のずれがあると、部分Aのために、積層インダクタンス素子の合計インダクタンスが増加する。つまり、X方向のずれのために、積層インダクタンス素子の大部分がインダクタンスの減少の要因になったとしても、幅が狭い中央部を持つ第2のライン片13bがX方向のずれに対してインダクタンスの増加の要因になる。従って、X方向の導体ラインパターン12,13の相互のずれに関して、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0049】
好ましくは、X方向の導体ラインパターン12,13のずれがいかなる程度であっても、第2のライン片13bに起因するインダクタンスの増加と、他の部分に起因するインダクタンスの減少が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0050】
また、X方向のずれに関する第2のライン片13bによるインダクタンスの増加量は、部分Aの第2のライン片13bの中央部の幅Wを変化させることにより微調整することが可能である。例えば、実験によって、X方向の導体ラインパターン12,13の相互のずれと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bの両面に導体ラインパターン12,13が形成された後に、X方向の導体ラインパターン12,13の相互のずれを計測し、実験結果に基づいて第2のライン片13bの中央部の幅Wを修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0051】
一方、Y方向に導体ラインパターン12,13の相互のずれがあると、部分Aを90度回転させたものに相当する部分Bのために、積層インダクタンス素子の合計インダクタンスが増加する。つまり、Y方向のずれのために、積層インダクタンス素子の大部分がインダクタンスの減少の要因になったとしても、幅が狭い中央部を持つ第2のライン片13cがY方向のずれに対してインダクタンスの増加の要因になる。従って、Y方向の導体ラインパターン12,13の相互のずれに関して、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0052】
好ましくは、Y方向の導体ラインパターン12,13のずれがいかなる程度であっても、第2のライン片13cに起因するインダクタンスの増加と、他の部分に起因するインダクタンスの減少が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0053】
また、Y方向のずれに関する第2のライン片13cによるインダクタンスの増加量は、部分Bの第2のライン片13cの中央部の幅Wを変化させることにより微調整することが可能である。例えば、実験によって、Y方向の導体ラインパターン12,13の相互のずれと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bの両面に導体ラインパターン12,13が形成された後に、Y方向の導体ラインパターン12,13の相互のずれを計測し、実験結果に基づいて第2のライン片13cの中央部の幅Wを修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0054】
さらに図1における部分A、部分Bを除いて考察すると、誘電体基板1bの厚さが小さくなって、導体ラインパターン12,13の間の距離が縮まると、重なった位置にある二つの導体が発生する磁界の結合が強まり、結果としてインダクタンスが増加する。逆に、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが減少する。この問題も、従来の技術に関連して上述した通りである。
【0055】
しかし、前述の通り、スルーホールの長さとそのインダクタンスは比例関係にある。従って、スルーホールの効果に限って考察すると、誘電体基板1bの厚さが小さくなると、インダクタンスが減少し、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが増加する。この実施の形態に係る積層インダクタンス素子においては、部分A,Bが設けられているために、通常よりも多くのスルーホール14b〜14eが存在し、スパイラル状の導体ラインが厚さ方向に曲折する。
【0056】
従って、誘電体基板1bの厚さの変動により、重なった位置にある二つの導体ラインパターン12,13がインダクタンスの変動の要因になったとしても、複数のスルーホール14a〜14eがこの変動を相殺する要因になる。従って、この点からも、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0057】
好ましくは、誘電体基板1bの厚さの変動がいかなる程度であっても、重なった位置にある二つの導体ラインパターン12,13に起因するインダクタンスの変動と、スルーホール14a〜14eに起因するインダクタンスの変動が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0058】
また、誘電体基板1bの厚さの変化に伴うスルーホール14a〜14eに関するインダクタンスの変化量は、スルーホール14a〜14eの直径を変化させることにより微調整することが可能である。例えば、実験によって、誘電体基板1bの厚さと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bが形成された後に、その厚さを計測し、実験結果に基づいてスルーホール14a〜14eのいずれかまたは全ての直径を修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0059】
以上のように、この実施の形態1によれば、導体ラインパターン12,13の位置ずれおよび誘電体基板1bの厚さの誤差といった製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができる。特に、インダクタンスのばらつきを抑制する手段である第2のライン片13b,13cが互いに90度回転した位置に設けられているので、導体ラインパターン12,13のX,Yの両方向の位置ずれに起因するインダクタンスのばらつきを抑制することができる。また、完成品の積層インダクタンス素子のインダクタンスが理想的になるように、製造の途中において形態を修正すべき部分が明確である。従って、特性の良好な積層インダクタンス素子を得ることができるなどの効果が得られる。
【0060】
上記の実施の形態1では、部分Aにおいて、互いに近接する第1の導体ライン片12a,12bと、これらを接続する第2の導体ライン片13bは、同一直線上に配列されている。また、部分Bにおいて、互いに近接する第1のライン片12a,12cと、これらを接続する第2の導体ライン片13cについても同様である。しかし、この発明を実施の形態1の配置に限定する意図ではなく、他の適切な配置であってもよい。
【0061】
図12から図14は、部分Aの変更例を示す。図12に示す変更例の部分Aでは、第2のライン片13bと第1のライン片12bが縦方向の同一直線上に配置されている一方、第1のライン片12aはそれらに対して90度の角度をもって横方向に配置されている。
図13に示す変更例の部分Aでは、第1のライン片12aと第1のライン片12bが横方向の互いに平行な二つの直線上に配置されている一方、第2のライン片13bはそれらに対して90度の角度をもって縦方向に配置されている。第2のライン片13bと接続される端部から第1のライン片12aは右方向に延びるが、第1のライン片12bは逆に左方向に延びる。
【0062】
図14に示す変更例の部分Aでは、第1のライン片12aと第1のライン片12bが横方向の互いに平行な二つの直線上に配置されている一方、第2のライン片13bはそれらに対して90度の角度をもって縦方向に配置されている。第2のライン片13bと接続される端部から第1のライン片12aは左方向に延び、第1のライン片12bは同じ左方向に延びる。
これらの変更例でも上述と同じ効果が達成される。同様の配置の変更は部分Bに応用されてもよい。
【0063】
実施の形態2.
図15は、この発明の実施の形態2による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。図において、1bは誘電体基板、22は第1の導体ラインパターン、23は第2の導体ラインパターン、24はスルーホールを示す。22a〜22fは、第1の導体ラインパターン22に属する第1のライン片、23a〜23fは第2の導体ラインパターン23に属する第2のライン片を示す。
【0064】
この実施の形態に係る積層インダクタンス素子も、図2に示す実施の形態1の構造と同様に、互いに積層された誘電体基板を有しており、最上方の誘電体基板の上面と、最下方の誘電体基板の下面には地導体が設けられている。従って、この積層インダクタンス素子の側面断面図も図2と同様になる。図15は、図1と同様に図2のI−I線に沿って見た断面図である。図15に示された誘電体基板1bは中間の誘電体基板である。
【0065】
第1の導体ラインパターン22は、誘電体基板1bの一方の面に配置され、誘電体基板1bと他の誘電体基板との間に介在させられている。第2の導体ラインパターン23は、誘電体基板1bの他方の面に配置され、誘電体基板1bとさらに他の誘電体基板との間に介在させられている。中間の誘電体基板1bには、その厚さ方向に貫通するスルーホール24が形成されており、誘電体基板1bの両面に形成された導体ラインパターン22,23は、スルーホール24の内部の導体により互いに電気的に接続されている。
【0066】
図15において斜線を引いた部分は、導体ラインパターン22,23が互いに重なった部分である。第2の導体ラインパターン23および第1の導体ラインパターン22の詳細は、図16および図17にそれぞれ示されている。
【0067】
図16に示すように、第2の導体ラインパターン23は、複数の互いに離間した六つの第2のライン片23a〜23fを有する。換言すれば、第2の導体ラインパターンは実質的に五つの間隙で離間している。互いに近接する第2のライン片23b,23aを接続し、第2のライン片23a,23dを接続し、第2のライン片23d,23fを接続し、第2のライン片23f,23eを接続し、第2のライン片23e,23cを接続し、第2のライン片23c,23aを接続すると、第2の導体ラインパターン23は全体としてほぼループ形状を呈する。
【0068】
第2のライン片23a〜23fのうち第2のライン片23aは、均一な幅を持ち、四つの直線状部分を有し、完全に閉じた形状ではないが、それ自体でループ形状を有する。他の第2のライン片23b〜23fは、それぞれ直線状に延びているが、両端部が第2のライン片23aと同じ幅を持ち、中央がくびれた形状を有する。これらの第2のライン片23b〜23fは、実施の形態1の第2のライン片13b,13cと同等である。図中、第2のライン片23b,23e,23fは縦方向に延びるように配置され、第2のライン片23c,23dは横方向に延びるように配置されている。従って、第2のライン片23b,23e,23fは第2のライン片23c,23dに対して90度回転した位置に配置されている。
【0069】
図17に示すように、第1の導体ラインパターン22は、複数の互いに離間した六つの第1のライン片22a〜22fを有する。換言すれば、第1の導体ラインパターンは実質的に五つの間隙で離間している。これらの第1のライン片22a〜22cは、全て誘電体基板1bの一方の面(第2のライン片23a〜23cの反対の面)に配置されている。互いに近接する第1のライン片22b,22aを接続し、第1のライン片22a,22dを接続し、第1のライン片22d,22fを接続し、第1のライン片22f,22eを接続し、第1のライン片22e,22cを接続し、第1のライン片22c,22aを接続すると、第1の導体ラインパターン22はループ形状を呈する。
【0070】
第1のライン片22a〜22fのうち最長の第1のライン片22aは、均一な幅を持つ四つの直線状部分を有しており、完全に閉じた形状ではないが、それ自体でループ形状を有する。他の第1のライン片22b〜22fは、それぞれ直線状に延びており、第1のライン片22aと同じ均一幅を持つ長方形の形状を有する。これらの第1のライン片22b〜22fは、実施の形態1の第1のライン片12b,12cと同等である。図中、第1のライン片22b,22e,22dは縦方向に延びるように配置され、第1のライン片22c,22fは横方向に延びるように配置されている。従って、第1のライン片22b,22e,22dは第1のライン片22c,22fに対して90度回転した位置に配置されている。
【0071】
上述のように、図15において斜線を引いた部分は、導体ラインパターン22,23が互いに重なった部分である。第1のライン片22a〜22fの各々は、誘電体基板1bの厚さ方向で第2のライン片23a〜23fのいずれかに少なくとも部分的に重なっている。特に、ライン片の端部同士が重なっている。
【0072】
具体的には、図の左下隅にある第1のライン片22bの端部は第2のライン片23bの一端部に重なる。第2のライン片23bの他端部は第1のライン片22aの一端部に重なる。第1のライン片22aの他端部は第2のライン片23dの一端部に重なる。第2のライン片23dの他端部は第1のライン片22dの一端部に重なる。第1のライン片22dの他端部は第2のライン片23fの一端部に重なる。第2のライン片23fの他端部は第1のライン片22fの一端部に重なる。第1のライン片22fの他端部は第2のライン片23eの一端部に重なる。第2のライン片23eの他端部は第1のライン片22eの一端部に重なる。第1のライン片22eの他端部は第2のライン片23cの一端部に重なる。第2のライン片23cの他端部は第1のライン片22cの一端部に重なる。第1のライン片22cの他端部は第2のライン片23aの一端部に重なる。第2のライン片23aの大部分は第1のライン片22aの大部分に重なっている。
【0073】
これらの重なった端部同士がスルーホール24によって電気的に接続されている。このようにして第1の導体ラインパターン22が第2の導体ラインパターン23にスルーホール24〜24で接続されていることにより、ライン片が共同で一つのコイルのような連続した螺旋形状の(スパイラル状の)導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図15で矢印Iで示すように、両方の導体ラインパターン22,23において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ラインパターン22,23において同じである。
【0074】
この積層インダクタンス素子において、第1の導体ラインパターン22は五つの間隙、すなわち図15で鎖線で囲まれた部分A1の中の第1のライン片22b,22aの間の間隙、部分A2の中の第1のライン片22d,22fの間の間隙、部分A3の中の第1のライン片22f,22eの間の間隙、部分B1の中の第1のライン片22a,22dの間の間隙、および部分B2の中の第1のライン片22e,22cの間の間隙で離間している。部分A1の中の間隙を挟んで互いに近接する第1のライン片22b,22a同士を接続する第2の導体ライン片23bと、部分A2の中の第1のライン片22d,22f同士を接続する第2の導体ライン片23fと、部分A3の中の第1のライン片22f,22e同士を接続する第2の導体ライン片23eは、部分B1の中の第1の導体ライン片22a,22d同士を接続する第2の導体ライン片23dおよび部分B2の中の第1のライン片22e,22c同士を接続する第2の導体ライン片23cに対して90度回転した位置に設けられている。
【0075】
この実施の形態においても、X方向に導体ラインパターン22,23の相互のずれがあると、部分A1,A2,A3の導体ライン片23b,23f,23eの幅が狭い中央部のために、積層インダクタンス素子の合計インダクタンスが増加する。従って、部分A1,A2,A3以外の部分の本来完全に重なった位置にあるべき二つの導体の周りの磁界の結合が弱まる結果としてのインダクタンスの減少を、部分A1,A2,A3によるインダクタンスの増加により補完することができる。しかも、この実施の形態によれば、X方向の導体ラインパターン22,23のずれによるインダクタンスの変動を抑制する部分A1,A2,A3が複数設けられているので、かかる部分が単一の場合に比べて、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0076】
また、Y方向に導体ラインパターン22,23の相互のずれがあると、部分B1,B2の導体ライン片23d,23cの幅が狭い中央部のために、積層インダクタンス素子の合計インダクタンスが増加する。従って、部分B1,B2以外の部分のためのインダクタンスの減少を、部分B1,B2によるインダクタンスの増加により補完することができる。しかも、この実施の形態によれば、Y方向の導体ラインパターン22,23のずれによるインダクタンスの変動を抑制する部分B1,B2が複数設けられているので、かかる部分が単一の場合に比べて、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0077】
さらに、誘電体基板1bの厚さの変動により、重なった位置にある二つの導体ラインパターン22,23がインダクタンスの変動の要因になったとしても、複数のスルーホール24がこの変動を相殺する要因になる。従って、この点からも、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。この実施の形態では、多数の部分A1,A2,A3,B1,B2が設けられている結果、スルーホール24の個数も増えるので、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0078】
以上のように、この実施の形態2によれば、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になるなどの効果が得られる。
【0079】
上記の実施の形態1および実施の形態2では、中間の誘電体基板の両面に配置された導体ラインパターンと誘電体基板を貫通するスルーホールによって一つのスパイラル状の導体が構成されている。しかし、二つ以上の中間の誘電体基板を設け、中間の誘電体基板のそれぞれの両面に配置された導体ラインパターンと、中間の誘電体基板のそれぞれを貫通するスルーホールによって、一つのスパイラル状の導体を構成してもよい。このような形態にこの発明に基づいた構成を応用してもよい。
【0080】
【発明の効果】
以上のように、この発明によれば、互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、スルーホールで前記第1の導体ライン片の両方にそれぞれ接続される両端部と、前記両端部の中間にあって前記両端部よりも幅が狭い中央部とを有するように構成したので、導体ラインパターンの位置ずれおよび誘電体基板の厚さの誤差といった製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができるなどの効果がある。
【0081】
この発明によれば、一方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、他方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する他の第2の導体ライン片に対して90度回転した位置に設けられているように構成したので、導体ラインパターンの同一平面上の二方向の位置ずれに起因するインダクタンスのばらつきを抑制することができるなどの効果がある。
【0082】
この発明によれば、間隙を挟んで互いに近接する第1の導体ライン片同士が一つの第2の導体ライン片で接続されている部分が少なくとも四つ設けられており、少なくとも二つの部分の第2の導体ライン片は、他の二つの部分の第2の導体ライン片に対して90度回転した位置に設けられているように構成したので、導体ラインパターンの形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になるなどの効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図2】図1のII−II線に沿って見た断面図である。
【図3】図1の積層インダクタンス素子の第2の導体ラインパターンの詳細を示す平面図である。
【図4】図1の積層インダクタンス素子の第1の導体ラインパターンの詳細を示す平面図である。
【図5】図1内の部分Aの拡大図である。
【図6】図5の構成の等価回路を示す概略図である。
【図7】横方向の導体の位置ずれが起きた場合の図1内の部分Aの拡大図である。
【図8】図7の構成の等価回路を示す概略図である。
【図9】縦方向の導体の位置ずれが起きた場合の図1内の部分Aの拡大図である。
【図10】図9の構成の等価回路を示す概略図である。
【図11】誘電体基板の厚さが変動した場合の図1内の部分Aの等価回路を示す概略図である。
【図12】部分Aの変更例を示す拡大図である。
【図13】部分Aの他の変更例を示す拡大図である。
【図14】部分Aの他の変更例を示す拡大図である。
【図15】この発明の実施の形態2による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図16】図15の積層インダクタンス素子の第2の導体ラインパターンの詳細を示す平面図である。
【図17】図15の積層インダクタンス素子の第1の導体ラインパターンの詳細を示す平面図である。
【図18】従来の積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図19】図18のXIV−XIV線に沿って見た断面図である。
【符号の説明】
1a,1b,1c 誘電体基板、12,22 第1の導体ラインパターン、13,23 第2の導体ラインパターン、12a〜12c,22a〜22f 第1のライン片、13a〜13c,23a〜23f 第2のライン片、14a〜14e,24 スルーホール。
【発明の属する技術分野】
この発明は、積層インダクタンス素子に関するものである。
【0002】
【従来の技術】
高周波発振回路その他の電気回路において、積層インダクタンス素子が使われている。積層インダクタンス素子は、特開平5−267973号公報に開示されているように、積層された複数の誘電体基板と、それらの間に介在するループ状の導体ラインとを有する。ループ状の導体ラインはスルーホールで接続されて、螺旋(スパイラル)形状を呈する。
【0003】
図18および図19は従来の積層インダクタンス素子の一例を示す。図において、1a,1b,1cは誘電体基板、2,3は導体ライン、4はスルーホール、5,6は地導体を示す。図19に示すように、互いに積層された誘電体基板1a,1b,1cの最上方の誘電体基板1aの上面には地導体5が設けられ、最下方の誘電体基板1cの下面には地導体6が設けられている。
【0004】
誘電体基板1a,1bの間には、上方の導体ライン2が介在させられ、誘電体基板1b,1cの間には、下方の導体ライン3が介在させられている。中間の誘電体基板1bにはスルーホール4が形成されており、スルーホール4の内部の導体により上下の導体ライン2,3が互いに接続されている。
【0005】
図18に示すように、各導体ライン2,3はループ形状(ただし完全に閉じた形状ではない)を有する。図18において斜線を引いた部分は、導体ライン2,3が互いに重なった部分である。導体ライン2の一端部がスルーホール4によって導体ライン3の一端部に接続されていることにより、導体ライン2,3は共同で一つのコイルのような連続した螺旋形状の導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図18で矢印Iで示すように、両方の導体ライン2,3において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ライン2,3において同じである。
【0006】
この種の積層インダクタンス素子においては、垂直方向(積層インダクタンス素子の厚さ方向)において、上下の導体ライン2,3がぴったり重なり、その間隔が小さいことが好ましい。これにより、各導体ライン2,3の周りの磁界の結合が強まり、小さい積層インダクタンス素子であっても大きなインダクタンスを持つことができる。
【0007】
従来の積層インダクタンス素子においては、同一平面上のループができる限り長くになるように、各導体ライン2,3が連続的に形成されている。そして、一つの螺旋形状の導体ラインをなす上下の導体ライン2,3の接続には、唯一のスルーホール4が使われている。
【0008】
【発明が解決しようとする課題】
従来の積層インダクタンス素子は以上のように構成されているので、製造上の寸法誤差に起因するインダクタンスの設計された目標との相違を抑制することが困難であり、かつその相違を調整することが極めて困難であるなどの課題があった。
【0009】
この課題について、より具体的に説明する。積層インダクタンス素子においては、二つの導体ライン2,3の相互の位置関係が重要な品質の因子である。例えば、垂直方向において導体ライン2,3の位置がずれて、両者がぴったり重ならない場合には、各導体ライン2,3の周りの磁界の結合が弱まり、結果としてインダクタンスが減少する。
【0010】
また、誘電体基板1bの厚さが小さくなって、導体ライン2,3間の距離が縮まると、二つの導体ライン2,3が発生する磁界の間の結合が強まり、結果としてインダクタンスが増加する。逆に、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが減少する。
【0011】
従って、導体ライン2,3の位置ずれおよび誘電体基板1bの厚さの誤差といった寸法誤差に起因して、積層インダクタンス素子の製品ではインダクタンスにばらつきが生じる。
【0012】
この発明は上記のような課題を解決するためになされたもので、製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができるインダクタンス素子を得ることを目的とする。
【0013】
【課題を解決するための手段】
この発明に係る積層インダクタンス素子は、誘電体基板と、前記誘電体基板の一方の面に配置された、複数の互いに離間した第1の導体ライン片を有しており、互いに近接する前記第1の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第1の導体ラインパターンと、前記誘電体基板の他方の面に配置された、複数の互いに離間した第2の導体ライン片を有しており、互いに近接する前記第2の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第2の導体ラインパターンと、前記誘電体基板を貫通し、それぞれが、前記第1の導体ライン片の一端と前記第2の導体ライン片の一端とを電気的に接続する複数のスルーホールとを備え、前記第1の導体ライン片の各々は、誘電体基板の厚さ方向でいずれかの前記第2の導体ライン片に少なくとも部分的に重なっており、前記スルーホールで接続されることにより、複数の前記第1の導体ライン片および複数の前記第2の導体ライン片が、前記第1の導体ラインパターンと前記第2の導体ラインパターンの両方で同方向に電流が流れる一つのスパイラル状の導体ラインを構成しており、互いに近接する前記第1の導体ライン片同士を接続する前記第2の導体ライン片は、前記スルーホールで前記第1の導体ライン片の両方にそれぞれ接続される両端部と、前記両端部の中間にあって前記両端部よりも幅が狭い中央部とを有するものである。
【0014】
この発明に係る積層インダクタンス素子は、前記第1の導体ラインパターンは少なくとも二つの間隙で離間しており、一方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、他方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する他の第2の導体ライン片に対して90度回転した位置に設けられているものである。
【0015】
この発明に係る積層インダクタンス素子は、間隙を挟んで互いに近接する第1の導体ライン片同士が一つの第2の導体ライン片で接続されている部分が少なくとも四つ設けられており、少なくとも二つの部分の第2の導体ライン片は、他の二つの部分の第2の導体ライン片に対して90度回転した位置に設けられているものである。
【0016】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による積層インダクタンス素子の導体ラインパターンを示す平面断面図であり、図2はこの積層インダクタンス素子を示す側面断面図である。より正確には、図1は図2のI−I線に沿って見た断面図であり、図2は図1のII−II線に沿って見た断面図である。
【0017】
図において、1a,1b,1cは誘電体基板、12は第1の導体ラインパターン、13は第2の導体ラインパターンを示す。12a〜12cは、第1の導体ラインパターン12に属する第1のライン片、13a〜13cは第2の導体ラインパターン13に属する第2のライン片を示す。14a〜14eはスルーホール、5,6は地導体を示す。図2に示すように、互いに積層された誘電体基板1a,1b,1cの最上方の誘電体基板1aの上面には地導体5が設けられ、最下方の誘電体基板1cの下面には地導体6が設けられている。
【0018】
誘電体基板1a,1bの間には、第1の導体ラインパターン12が介在させられ、誘電体基板1b,1cの間には、第2の導体ラインパターン13が介在させられている。中間の誘電体基板1bには、その厚さ方向に貫通するスルーホール14a〜14eが形成されており、誘電体基板1bの両面に形成された導体ラインパターン12,13は、スルーホール14a〜14eの内部の導体により互いに電気的に接続されている。
【0019】
図1に示すように、各導体ラインパターン12,13はループ形状(ただし完全に閉じた形状ではない)を有する。図1において斜線を引いた部分は、導体ラインパターン12,13が互いに重なった部分である。第2の導体ラインパターン13および第1の導体ラインパターン12の詳細は、図3および図4にそれぞれ示されている。
【0020】
図3に示すように、第2の導体ラインパターン13は、複数の互いに離間した三つの第2のライン片13a〜13cを有する。換言すれば、第2の導体ラインパターンは二つの間隙で離間している。これらの第2のライン片13a〜13cは、全て誘電体基板1bの一方の面に配置されている。
【0021】
これらの第2のライン片13a〜13c中、最も長い第2のライン片13aは、均一な幅を持つ四つの直線状部分を有する。この第2のライン片13aにおいて、図中の縦に延びる互いに平行な二つの直線状部分の上端部は、上に配置されて横に延びる直線状部分の両端部に直角をもってつながっており、図中の左に配置されて縦に延びる直線状部分の下端部は、下に配置されて横に延びる最短の直線状部分の一端部に直角をもってつながっている。また、この第2のライン片13aにおいて、図中の下に配置されて横に延びる最短の直線状部分は、右に配置されて縦に延びる最長の直線状部分の側辺に向けて延びている。従って、第2のライン片13aは、完全に閉じた形状ではないが、それ自体でループ形状を有する。
【0022】
他の第2のライン片13bは、上述の第2のライン片13aの左に配置された直線状部分の延長方向に配置されている。この第2のライン片13bは、直線状に延びているが、両端部が第2のライン片13aと同じ幅を持ち、中央がくびれた形状を有する。
【0023】
さらに他の第2のライン片13cは、上述の第2のライン片13aの下に配置された直線状部分の延長方向に配置されている。従って、この第2のライン片13cは第2のライン片13bに対して90度回転した位置に配置されている。この第2のライン片13cは、直線状に延びているが、両端部が第2のライン片13aと同じ広い幅を持ち、中央部がくびれた形状を有する。図示されたように、第2のライン片13bおよび第2のライン片13cは、互いに同じ寸法で同じ形状を有する。ただし、第2のライン片13bおよび第2のライン片13cの寸法および形状のいずれかまたは両方は、異なっていてもよい。
【0024】
第2の導体ラインパターン13は、互いに近接する第2のライン片13a,13c同士および第2のライン片13a,13b同士を接続すると、全体としてほぼループ状を呈する。
【0025】
図4に示すように、第1の導体ラインパターン12は、複数の互いに離間した三つの第1のライン片12a〜12cを有する。換言すれば、第1の導体ラインパターンは二つの間隙で離間している。これらの第1のライン片12a〜12cは、全て誘電体基板1bの一方の面(第2のライン片13a〜13cの反対の面)に配置されている。
【0026】
第1のライン片12a〜12cのうち最も長い第1のライン片12aは、均一な幅を持つ四つの直線状部分を有する。この第1のライン片12aにおいて、図中の縦に延びる互いに平行な二つの直線状部分の上端部は、上に配置されて横に延びる直線状部分の両端部に直角をもってつながっており、図中の右に配置されて縦に延びる直線状部分の下端部は、下に配置されて横に延びる最短の直線状部分の一端部に直角をもってつながっている。また、この第1のライン片12aにおいて、図中の下に配置されて横に延びる最短の直線状部分は、左に配置されて縦に延びる最長の直線状部分の側辺に向けて延びている。従って、第1のライン片12aは、完全に閉じた形状ではないが、それ自体でループ形状を有する。
【0027】
他の第1のライン片12bは、上述の第1のライン片12aの左に配置された直線状部分の延長方向に配置されている。この第1のライン片12bは、直線状に延びており、第1のライン片12aの幅と同じ均一な幅を持つ。
【0028】
さらに他の第1のライン片12cは、上述の第1のライン片12aの下に配置された直線状部分の延長方向に配置されている。従って、この第1のライン片12cは第1のライン片12bに対して90度回転した位置に配置されている。この第1のライン片12cは、直線状に延びており、第1のライン片12aの幅と同じ均一な幅を持つ。
【0029】
第1の導体ラインパターン12は、互いに近接する第1のライン片12a,12c同士および第1のライン片12a,12b同士を接続すると、全体としてループ状を呈する。
【0030】
上述のように、図1において斜線を引いた部分は、導体ラインパターン12,13が互いに重なった部分である。第1のライン片12a〜12cの各々は、誘電体基板1bの厚さ方向で第2のライン片13a〜13cのいずれかに少なくとも部分的に重なっている。特に、ライン片の端部同士が重なっており、重なった端部同士がスルーホール14a〜14eのいずれかによって電気的に接続されている。
【0031】
具体的には、図の左下隅にある第1のライン片12bの大部分は第2のライン片13bの一端部に重なり、これらの重なった部分はスルーホール14cで接続されている。第2のライン片13bの他端部は第1のライン片12aの一端部に重なり、これらの重なった部分はスルーホール14bで接続されている。第1のライン片12aの他端部は第2のライン片13cの一端部に重なり、これらの重なった部分はスルーホール14dで接続されている。第2のライン片13cの他端部は第1のライン片12cの一端部に重なり、これらの重なった部分はスルーホール14eで接続されている。第1のライン片12cの他端部は第2のライン片13aの一端部に重なり、これらの重なった部分はスルーホール14aで接続されている。第2のライン片13aの大部分は第1のライン片12aの大部分に重なっている。これらの重なった部分においては、重なった両ライン片の相互の幅がぴったり合致すると好ましい。
【0032】
このようにして第1の導体ラインパターン12が第2の導体ラインパターン13にスルーホール14a〜14eで接続されていることにより、ライン片12b,13b,12a,13c,12c,13aが共同で一つのコイルのような連続した螺旋形状の(スパイラル状の)導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図1で矢印Iで示すように、両方の導体ラインパターン12,13において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ラインパターン12,13において同じである。
【0033】
この積層インダクタンス素子において、第1の導体ラインパターン12は二つの間隙、すなわち図1で鎖線で囲まれた部分Aの中の第1のライン片12b,12aの間の間隙、および部分Bの中の第1のライン片12c,12aの間の間隙で離間している。部分Aの中の間隙を挟んで互いに近接する第1のライン片12b,12a同士を接続する第2の導体ライン片13bは、部分Bの中の間隙を挟んで互いに近接する第1の導体ライン片12c,12a同士を接続する第2の導体ライン片13cに対して90度回転した位置に設けられている。
【0034】
図5は図1の部分Aを拡大した図である。この部分Aを詳細に検討すると、第1のライン片12aは、スルーホール14b、第2のライン片13bのうち幅が広い一端部、第2のライン片13bのくびれた(幅Wを有する)中央部、第2のライン片13bのうち幅が広い他端部、およびスルーホール14cを介して第1のライン片12bに接続されている。
【0035】
図5において、第2のライン片13bは、第1のライン片12a,12bに対して理想的な位置に形成されていると仮定する。つまり、図の横方向(X方向)に関しては、第2のライン片13bのうち幅が広い両端部の両方の側縁は、第1のライン片12a,12bの側縁にずれることなく、ぴったり合致する。図の縦方向(Y方向)に関しても、第2のライン片13bの両端部とくびれた中央部の境界が、第1のライン片12a,12bの端縁にずれることなく、ぴったり合致する。
【0036】
次に動作について説明する。
図6は図5に示された構成に対応する等価回路を示す。図において、L1,L2はスルーホール14b,14cのインダクタンス、L5は第2のライン片13bにおける狭い幅Wを持つ中央部のインダクタンス、L3,L4は第2のライン片13bの両端部のインダクタンスである。
【0037】
図7は、図5に示されたのと同じ構成を示すが、図7では、第2のライン片13bが第1のライン片12a,12bに対してX方向にずれている。図8は、図7に示された構成に対応する等価回路を示す。図8におけるL3b,L4bは、図6におけるL3,L4に対応する、第2のライン片13bの両端部のインダクタンスである。
【0038】
しかし、図7に示された構成ではスルーホール14b,14cと第2のライン片13bの中央部との間の距離が図5に示された構成に比べて広がるため、インダクタンスが増大し、L3b>L3となり、L4b>L4となる。一方、インダクタンスL1,L2,L5に対応する部分は形状および寸法に変化が無いので、図7および図5で示された両方の構成で同じ値となる。X方向で第2のライン片13bのずれる量が大きくなるほど、スルーホール14b,14cと第2のライン片13bの中央部との間の距離が広がり、インダクタンスL3b,L4bは増大する。
【0039】
一方、幅Wは、X方向のずれに起因するインダクタンスの増加量L3b−L3、L4b−L4に対して反比例の関係を有しており、幅Wが狭いほど、インダクタンスの増加量が増加する。
【0040】
図9も、図5に示されたのと同じ構成を示すが、図9では、第2のライン片13bが第1のライン片12a,12bに対してY方向にずれている。図10は、図9に示された構成に対応する等価回路を示す。図10におけるL3c,L4cは、図6におけるL3,L4に対応する、第2のライン片13bの両端部のインダクタンスである。
【0041】
第2のライン片13bがY方向にずれた場合にも、スルーホール14b、14cと第2のライン片13bの中央部との間の距離が変化するが、これらの距離のうち、一方の距離が短くなった分だけ他方の距離が長くなるため、L3c+L4c=L3+L4となり、回路全体の合計インダクタンスは変化しない。
【0042】
図5に示された構成に関して、誘電体基板1bの厚さが小さくなった場合のインピーダンスの変化について次に説明する。この場合についての等価回路を図11に示す。図11におけるL1d,L2dは、図6におけるL1,L2に対応する、スルーホール14b、14cのインダクタンスである。
【0043】
スルーホールの長さとそのインダクタンスは比例関係にある。誘電体基板1bの厚さが小さくなることにより、スルーホール14b,14cの長さが短くなると、スルーホール14b,14cのインダクタンスが減少し、L1d<L1、L2d<L2となる。逆に、誘電体基板1bの厚さが大きいと、L1d>L1、L2d>L2となる。
【0044】
一方、スルーホールの直径が小さいほどインダクタンスは大きくなる傾向にあることから、スルーホール14b,14cの直径を変化させることにより、インダクタンスの変化量L1d−L1、L2d−L2を微調整することが可能である。
【0045】
以上のように、図3に示す部分Aの構成では、X方向において第2のライン片13bが第1のライン片12a,12bに対してずれる量が大きいほど、合計インダクタンスが増大する傾向にある。上述のように、第2のライン片13bの中央部の幅Wは、X方向のずれに起因するインダクタンスの増加量と反比例の関係にあるので、その合計インダクタンスの増加量を幅Wを変化させることにより微調整することが可能である。
【0046】
図3に示す部分Aの構成では、Y方向に第2のライン片13bがずれた場合には、合計インダクタンスは変化しない。また、誘電体基板1bの厚さが変化すると、合計インダクタンスが変化する傾向にあり、その変化量をさらにスルーホール14b,14cの直径を変化させることにより微調整することが可能である。
【0047】
さて、図1に戻り、積層インダクタンス素子全体に視点を移す。図1における部分A、部分Bを除いて考察すると、積層インダクタンス素子では、導体ラインパターン12,13の相互の位置ずれが起きると、本来完全に重なった位置にあるべき二つの導体の周りの磁界の結合が弱まり、結果としてインダクタンスが減少する。この問題は、従来の技術に関連して上述した通りである。
【0048】
しかし、この実施の形態に係る積層インダクタンス素子においては、前述の通り、X方向に導体ラインパターン12,13の相互のずれがあると、部分Aのために、積層インダクタンス素子の合計インダクタンスが増加する。つまり、X方向のずれのために、積層インダクタンス素子の大部分がインダクタンスの減少の要因になったとしても、幅が狭い中央部を持つ第2のライン片13bがX方向のずれに対してインダクタンスの増加の要因になる。従って、X方向の導体ラインパターン12,13の相互のずれに関して、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0049】
好ましくは、X方向の導体ラインパターン12,13のずれがいかなる程度であっても、第2のライン片13bに起因するインダクタンスの増加と、他の部分に起因するインダクタンスの減少が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0050】
また、X方向のずれに関する第2のライン片13bによるインダクタンスの増加量は、部分Aの第2のライン片13bの中央部の幅Wを変化させることにより微調整することが可能である。例えば、実験によって、X方向の導体ラインパターン12,13の相互のずれと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bの両面に導体ラインパターン12,13が形成された後に、X方向の導体ラインパターン12,13の相互のずれを計測し、実験結果に基づいて第2のライン片13bの中央部の幅Wを修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0051】
一方、Y方向に導体ラインパターン12,13の相互のずれがあると、部分Aを90度回転させたものに相当する部分Bのために、積層インダクタンス素子の合計インダクタンスが増加する。つまり、Y方向のずれのために、積層インダクタンス素子の大部分がインダクタンスの減少の要因になったとしても、幅が狭い中央部を持つ第2のライン片13cがY方向のずれに対してインダクタンスの増加の要因になる。従って、Y方向の導体ラインパターン12,13の相互のずれに関して、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0052】
好ましくは、Y方向の導体ラインパターン12,13のずれがいかなる程度であっても、第2のライン片13cに起因するインダクタンスの増加と、他の部分に起因するインダクタンスの減少が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0053】
また、Y方向のずれに関する第2のライン片13cによるインダクタンスの増加量は、部分Bの第2のライン片13cの中央部の幅Wを変化させることにより微調整することが可能である。例えば、実験によって、Y方向の導体ラインパターン12,13の相互のずれと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bの両面に導体ラインパターン12,13が形成された後に、Y方向の導体ラインパターン12,13の相互のずれを計測し、実験結果に基づいて第2のライン片13cの中央部の幅Wを修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0054】
さらに図1における部分A、部分Bを除いて考察すると、誘電体基板1bの厚さが小さくなって、導体ラインパターン12,13の間の距離が縮まると、重なった位置にある二つの導体が発生する磁界の結合が強まり、結果としてインダクタンスが増加する。逆に、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが減少する。この問題も、従来の技術に関連して上述した通りである。
【0055】
しかし、前述の通り、スルーホールの長さとそのインダクタンスは比例関係にある。従って、スルーホールの効果に限って考察すると、誘電体基板1bの厚さが小さくなると、インダクタンスが減少し、誘電体基板1bの厚さが大きくなると、結果としてインダクタンスが増加する。この実施の形態に係る積層インダクタンス素子においては、部分A,Bが設けられているために、通常よりも多くのスルーホール14b〜14eが存在し、スパイラル状の導体ラインが厚さ方向に曲折する。
【0056】
従って、誘電体基板1bの厚さの変動により、重なった位置にある二つの導体ラインパターン12,13がインダクタンスの変動の要因になったとしても、複数のスルーホール14a〜14eがこの変動を相殺する要因になる。従って、この点からも、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。
【0057】
好ましくは、誘電体基板1bの厚さの変動がいかなる程度であっても、重なった位置にある二つの導体ラインパターン12,13に起因するインダクタンスの変動と、スルーホール14a〜14eに起因するインダクタンスの変動が平衡し、インダクタンスが全く変動しないように、積層インダクタンス素子を設計するとよい。
【0058】
また、誘電体基板1bの厚さの変化に伴うスルーホール14a〜14eに関するインダクタンスの変化量は、スルーホール14a〜14eの直径を変化させることにより微調整することが可能である。例えば、実験によって、誘電体基板1bの厚さと、積層インダクタンス素子の合計インダクタンスの関係を求めておくと好ましい。積層インダクタンス素子の製造の途中において、誘電体基板1bが形成された後に、その厚さを計測し、実験結果に基づいてスルーホール14a〜14eのいずれかまたは全ての直径を修正することにより、積層インダクタンス素子の合計インダクタンスのばらつきを最小限にすることが可能である。
【0059】
以上のように、この実施の形態1によれば、導体ラインパターン12,13の位置ずれおよび誘電体基板1bの厚さの誤差といった製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができる。特に、インダクタンスのばらつきを抑制する手段である第2のライン片13b,13cが互いに90度回転した位置に設けられているので、導体ラインパターン12,13のX,Yの両方向の位置ずれに起因するインダクタンスのばらつきを抑制することができる。また、完成品の積層インダクタンス素子のインダクタンスが理想的になるように、製造の途中において形態を修正すべき部分が明確である。従って、特性の良好な積層インダクタンス素子を得ることができるなどの効果が得られる。
【0060】
上記の実施の形態1では、部分Aにおいて、互いに近接する第1の導体ライン片12a,12bと、これらを接続する第2の導体ライン片13bは、同一直線上に配列されている。また、部分Bにおいて、互いに近接する第1のライン片12a,12cと、これらを接続する第2の導体ライン片13cについても同様である。しかし、この発明を実施の形態1の配置に限定する意図ではなく、他の適切な配置であってもよい。
【0061】
図12から図14は、部分Aの変更例を示す。図12に示す変更例の部分Aでは、第2のライン片13bと第1のライン片12bが縦方向の同一直線上に配置されている一方、第1のライン片12aはそれらに対して90度の角度をもって横方向に配置されている。
図13に示す変更例の部分Aでは、第1のライン片12aと第1のライン片12bが横方向の互いに平行な二つの直線上に配置されている一方、第2のライン片13bはそれらに対して90度の角度をもって縦方向に配置されている。第2のライン片13bと接続される端部から第1のライン片12aは右方向に延びるが、第1のライン片12bは逆に左方向に延びる。
【0062】
図14に示す変更例の部分Aでは、第1のライン片12aと第1のライン片12bが横方向の互いに平行な二つの直線上に配置されている一方、第2のライン片13bはそれらに対して90度の角度をもって縦方向に配置されている。第2のライン片13bと接続される端部から第1のライン片12aは左方向に延び、第1のライン片12bは同じ左方向に延びる。
これらの変更例でも上述と同じ効果が達成される。同様の配置の変更は部分Bに応用されてもよい。
【0063】
実施の形態2.
図15は、この発明の実施の形態2による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。図において、1bは誘電体基板、22は第1の導体ラインパターン、23は第2の導体ラインパターン、24はスルーホールを示す。22a〜22fは、第1の導体ラインパターン22に属する第1のライン片、23a〜23fは第2の導体ラインパターン23に属する第2のライン片を示す。
【0064】
この実施の形態に係る積層インダクタンス素子も、図2に示す実施の形態1の構造と同様に、互いに積層された誘電体基板を有しており、最上方の誘電体基板の上面と、最下方の誘電体基板の下面には地導体が設けられている。従って、この積層インダクタンス素子の側面断面図も図2と同様になる。図15は、図1と同様に図2のI−I線に沿って見た断面図である。図15に示された誘電体基板1bは中間の誘電体基板である。
【0065】
第1の導体ラインパターン22は、誘電体基板1bの一方の面に配置され、誘電体基板1bと他の誘電体基板との間に介在させられている。第2の導体ラインパターン23は、誘電体基板1bの他方の面に配置され、誘電体基板1bとさらに他の誘電体基板との間に介在させられている。中間の誘電体基板1bには、その厚さ方向に貫通するスルーホール24が形成されており、誘電体基板1bの両面に形成された導体ラインパターン22,23は、スルーホール24の内部の導体により互いに電気的に接続されている。
【0066】
図15において斜線を引いた部分は、導体ラインパターン22,23が互いに重なった部分である。第2の導体ラインパターン23および第1の導体ラインパターン22の詳細は、図16および図17にそれぞれ示されている。
【0067】
図16に示すように、第2の導体ラインパターン23は、複数の互いに離間した六つの第2のライン片23a〜23fを有する。換言すれば、第2の導体ラインパターンは実質的に五つの間隙で離間している。互いに近接する第2のライン片23b,23aを接続し、第2のライン片23a,23dを接続し、第2のライン片23d,23fを接続し、第2のライン片23f,23eを接続し、第2のライン片23e,23cを接続し、第2のライン片23c,23aを接続すると、第2の導体ラインパターン23は全体としてほぼループ形状を呈する。
【0068】
第2のライン片23a〜23fのうち第2のライン片23aは、均一な幅を持ち、四つの直線状部分を有し、完全に閉じた形状ではないが、それ自体でループ形状を有する。他の第2のライン片23b〜23fは、それぞれ直線状に延びているが、両端部が第2のライン片23aと同じ幅を持ち、中央がくびれた形状を有する。これらの第2のライン片23b〜23fは、実施の形態1の第2のライン片13b,13cと同等である。図中、第2のライン片23b,23e,23fは縦方向に延びるように配置され、第2のライン片23c,23dは横方向に延びるように配置されている。従って、第2のライン片23b,23e,23fは第2のライン片23c,23dに対して90度回転した位置に配置されている。
【0069】
図17に示すように、第1の導体ラインパターン22は、複数の互いに離間した六つの第1のライン片22a〜22fを有する。換言すれば、第1の導体ラインパターンは実質的に五つの間隙で離間している。これらの第1のライン片22a〜22cは、全て誘電体基板1bの一方の面(第2のライン片23a〜23cの反対の面)に配置されている。互いに近接する第1のライン片22b,22aを接続し、第1のライン片22a,22dを接続し、第1のライン片22d,22fを接続し、第1のライン片22f,22eを接続し、第1のライン片22e,22cを接続し、第1のライン片22c,22aを接続すると、第1の導体ラインパターン22はループ形状を呈する。
【0070】
第1のライン片22a〜22fのうち最長の第1のライン片22aは、均一な幅を持つ四つの直線状部分を有しており、完全に閉じた形状ではないが、それ自体でループ形状を有する。他の第1のライン片22b〜22fは、それぞれ直線状に延びており、第1のライン片22aと同じ均一幅を持つ長方形の形状を有する。これらの第1のライン片22b〜22fは、実施の形態1の第1のライン片12b,12cと同等である。図中、第1のライン片22b,22e,22dは縦方向に延びるように配置され、第1のライン片22c,22fは横方向に延びるように配置されている。従って、第1のライン片22b,22e,22dは第1のライン片22c,22fに対して90度回転した位置に配置されている。
【0071】
上述のように、図15において斜線を引いた部分は、導体ラインパターン22,23が互いに重なった部分である。第1のライン片22a〜22fの各々は、誘電体基板1bの厚さ方向で第2のライン片23a〜23fのいずれかに少なくとも部分的に重なっている。特に、ライン片の端部同士が重なっている。
【0072】
具体的には、図の左下隅にある第1のライン片22bの端部は第2のライン片23bの一端部に重なる。第2のライン片23bの他端部は第1のライン片22aの一端部に重なる。第1のライン片22aの他端部は第2のライン片23dの一端部に重なる。第2のライン片23dの他端部は第1のライン片22dの一端部に重なる。第1のライン片22dの他端部は第2のライン片23fの一端部に重なる。第2のライン片23fの他端部は第1のライン片22fの一端部に重なる。第1のライン片22fの他端部は第2のライン片23eの一端部に重なる。第2のライン片23eの他端部は第1のライン片22eの一端部に重なる。第1のライン片22eの他端部は第2のライン片23cの一端部に重なる。第2のライン片23cの他端部は第1のライン片22cの一端部に重なる。第1のライン片22cの他端部は第2のライン片23aの一端部に重なる。第2のライン片23aの大部分は第1のライン片22aの大部分に重なっている。
【0073】
これらの重なった端部同士がスルーホール24によって電気的に接続されている。このようにして第1の導体ラインパターン22が第2の導体ラインパターン23にスルーホール24〜24で接続されていることにより、ライン片が共同で一つのコイルのような連続した螺旋形状の(スパイラル状の)導体ラインを構成し、この螺旋形状の導体ラインはインダクタンスを持つ。この螺旋形状の導体ラインに直流電流を与える場合、電流の方向は図15で矢印Iで示すように、両方の導体ラインパターン22,23において同じ(例えば時計方向)である。交流電流を与える場合も、各瞬間での電流の方向は、両方の導体ラインパターン22,23において同じである。
【0074】
この積層インダクタンス素子において、第1の導体ラインパターン22は五つの間隙、すなわち図15で鎖線で囲まれた部分A1の中の第1のライン片22b,22aの間の間隙、部分A2の中の第1のライン片22d,22fの間の間隙、部分A3の中の第1のライン片22f,22eの間の間隙、部分B1の中の第1のライン片22a,22dの間の間隙、および部分B2の中の第1のライン片22e,22cの間の間隙で離間している。部分A1の中の間隙を挟んで互いに近接する第1のライン片22b,22a同士を接続する第2の導体ライン片23bと、部分A2の中の第1のライン片22d,22f同士を接続する第2の導体ライン片23fと、部分A3の中の第1のライン片22f,22e同士を接続する第2の導体ライン片23eは、部分B1の中の第1の導体ライン片22a,22d同士を接続する第2の導体ライン片23dおよび部分B2の中の第1のライン片22e,22c同士を接続する第2の導体ライン片23cに対して90度回転した位置に設けられている。
【0075】
この実施の形態においても、X方向に導体ラインパターン22,23の相互のずれがあると、部分A1,A2,A3の導体ライン片23b,23f,23eの幅が狭い中央部のために、積層インダクタンス素子の合計インダクタンスが増加する。従って、部分A1,A2,A3以外の部分の本来完全に重なった位置にあるべき二つの導体の周りの磁界の結合が弱まる結果としてのインダクタンスの減少を、部分A1,A2,A3によるインダクタンスの増加により補完することができる。しかも、この実施の形態によれば、X方向の導体ラインパターン22,23のずれによるインダクタンスの変動を抑制する部分A1,A2,A3が複数設けられているので、かかる部分が単一の場合に比べて、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0076】
また、Y方向に導体ラインパターン22,23の相互のずれがあると、部分B1,B2の導体ライン片23d,23cの幅が狭い中央部のために、積層インダクタンス素子の合計インダクタンスが増加する。従って、部分B1,B2以外の部分のためのインダクタンスの減少を、部分B1,B2によるインダクタンスの増加により補完することができる。しかも、この実施の形態によれば、Y方向の導体ラインパターン22,23のずれによるインダクタンスの変動を抑制する部分B1,B2が複数設けられているので、かかる部分が単一の場合に比べて、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0077】
さらに、誘電体基板1bの厚さの変動により、重なった位置にある二つの導体ラインパターン22,23がインダクタンスの変動の要因になったとしても、複数のスルーホール24がこの変動を相殺する要因になる。従って、この点からも、積層インダクタンス素子の合計インダクタンスのばらつきを抑制することができる。この実施の形態では、多数の部分A1,A2,A3,B1,B2が設けられている結果、スルーホール24の個数も増えるので、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になる。
【0078】
以上のように、この実施の形態2によれば、導体ラインパターン22,23の形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になるなどの効果が得られる。
【0079】
上記の実施の形態1および実施の形態2では、中間の誘電体基板の両面に配置された導体ラインパターンと誘電体基板を貫通するスルーホールによって一つのスパイラル状の導体が構成されている。しかし、二つ以上の中間の誘電体基板を設け、中間の誘電体基板のそれぞれの両面に配置された導体ラインパターンと、中間の誘電体基板のそれぞれを貫通するスルーホールによって、一つのスパイラル状の導体を構成してもよい。このような形態にこの発明に基づいた構成を応用してもよい。
【0080】
【発明の効果】
以上のように、この発明によれば、互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、スルーホールで前記第1の導体ライン片の両方にそれぞれ接続される両端部と、前記両端部の中間にあって前記両端部よりも幅が狭い中央部とを有するように構成したので、導体ラインパターンの位置ずれおよび誘電体基板の厚さの誤差といった製造上の寸法誤差に起因するインダクタンスのばらつきを抑制することができるなどの効果がある。
【0081】
この発明によれば、一方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、他方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する他の第2の導体ライン片に対して90度回転した位置に設けられているように構成したので、導体ラインパターンの同一平面上の二方向の位置ずれに起因するインダクタンスのばらつきを抑制することができるなどの効果がある。
【0082】
この発明によれば、間隙を挟んで互いに近接する第1の導体ライン片同士が一つの第2の導体ライン片で接続されている部分が少なくとも四つ設けられており、少なくとも二つの部分の第2の導体ライン片は、他の二つの部分の第2の導体ライン片に対して90度回転した位置に設けられているように構成したので、導体ラインパターンの形状によっては、積層インダクタンス素子の合計インダクタンスのばらつきをより容易に抑制することが可能になるなどの効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図2】図1のII−II線に沿って見た断面図である。
【図3】図1の積層インダクタンス素子の第2の導体ラインパターンの詳細を示す平面図である。
【図4】図1の積層インダクタンス素子の第1の導体ラインパターンの詳細を示す平面図である。
【図5】図1内の部分Aの拡大図である。
【図6】図5の構成の等価回路を示す概略図である。
【図7】横方向の導体の位置ずれが起きた場合の図1内の部分Aの拡大図である。
【図8】図7の構成の等価回路を示す概略図である。
【図9】縦方向の導体の位置ずれが起きた場合の図1内の部分Aの拡大図である。
【図10】図9の構成の等価回路を示す概略図である。
【図11】誘電体基板の厚さが変動した場合の図1内の部分Aの等価回路を示す概略図である。
【図12】部分Aの変更例を示す拡大図である。
【図13】部分Aの他の変更例を示す拡大図である。
【図14】部分Aの他の変更例を示す拡大図である。
【図15】この発明の実施の形態2による積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図16】図15の積層インダクタンス素子の第2の導体ラインパターンの詳細を示す平面図である。
【図17】図15の積層インダクタンス素子の第1の導体ラインパターンの詳細を示す平面図である。
【図18】従来の積層インダクタンス素子の導体ラインパターンを示す平面断面図である。
【図19】図18のXIV−XIV線に沿って見た断面図である。
【符号の説明】
1a,1b,1c 誘電体基板、12,22 第1の導体ラインパターン、13,23 第2の導体ラインパターン、12a〜12c,22a〜22f 第1のライン片、13a〜13c,23a〜23f 第2のライン片、14a〜14e,24 スルーホール。
Claims (3)
- 誘電体基板と、
前記誘電体基板の一方の面に配置された、複数の互いに離間した第1の導体ライン片を有しており、互いに近接する前記第1の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第1の導体ラインパターンと、
前記誘電体基板の他方の面に配置された、複数の互いに離間した第2の導体ライン片を有しており、互いに近接する前記第2の導体ライン片同士を接続すると、全体としてほぼループ状を呈する第2の導体ラインパターンと、
前記誘電体基板を貫通し、それぞれが、前記第1の導体ライン片の一端と前記第2の導体ライン片の一端とを電気的に接続する複数のスルーホールとを備え、
前記第1の導体ライン片の各々は、誘電体基板の厚さ方向でいずれかの前記第2の導体ライン片に少なくとも部分的に重なっており、前記スルーホールで接続されることにより、複数の前記第1の導体ライン片および複数の前記第2の導体ライン片が、前記第1の導体ラインパターンと前記第2の導体ラインパターンの両方で同方向に電流が流れる一つのスパイラル状の導体ラインを構成しており、互いに近接する前記第1の導体ライン片同士を接続する前記第2の導体ライン片は、前記スルーホールで前記第1の導体ライン片の両方にそれぞれ接続される両端部と、前記両端部の中間にあって前記両端部よりも幅が狭い中央部とを有することを特徴とする積層インダクタンス素子。 - 前記第1の導体ラインパターンは少なくとも二つの間隙で離間しており、一方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する第2の導体ライン片は、他方の間隙を挟んで互いに近接する第1の導体ライン片同士を接続する他の第2の導体ライン片に対して90度回転した位置に設けられていることを特徴とする請求項1記載の積層インダクタンス素子。
- 間隙を挟んで互いに近接する第1の導体ライン片同士が一つの第2の導体ライン片で接続されている部分が少なくとも四つ設けられており、少なくとも二つの部分の第2の導体ライン片は、他の二つの部分の第2の導体ライン片に対して90度回転した位置に設けられていることを特徴とする請求項2記載の積層インダクタンス素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001381994A JP3634305B2 (ja) | 2001-12-14 | 2001-12-14 | 積層インダクタンス素子 |
US10/162,635 US6657530B2 (en) | 2001-12-14 | 2002-06-06 | Multi-layered inductance element |
EP02017813A EP1320109A1 (en) | 2001-12-14 | 2002-08-07 | Multi-layered inductance element |
KR10-2002-0047711A KR100475620B1 (ko) | 2001-12-14 | 2002-08-13 | 적층 인덕턴스 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001381994A JP3634305B2 (ja) | 2001-12-14 | 2001-12-14 | 積層インダクタンス素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188017A JP2003188017A (ja) | 2003-07-04 |
JP3634305B2 true JP3634305B2 (ja) | 2005-03-30 |
Family
ID=19187400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001381994A Expired - Fee Related JP3634305B2 (ja) | 2001-12-14 | 2001-12-14 | 積層インダクタンス素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6657530B2 (ja) |
EP (1) | EP1320109A1 (ja) |
JP (1) | JP3634305B2 (ja) |
KR (1) | KR100475620B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009016937A1 (ja) * | 2007-07-30 | 2009-02-05 | Murata Manufacturing Co., Ltd. | チップ型コイル部品 |
JP5223821B2 (ja) * | 2009-08-28 | 2013-06-26 | Tdk株式会社 | 積層型電子部品 |
WO2014181755A1 (ja) * | 2013-05-08 | 2014-11-13 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4021705A (en) * | 1975-03-24 | 1977-05-03 | Lichtblau G J | Resonant tag circuits having one or more fusible links |
DE68925171T2 (de) | 1988-09-30 | 1996-06-05 | Toshiba Kawasaki Kk | Planar-Induktivität |
JPH0377360A (ja) | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
JPH0430406A (ja) | 1990-05-25 | 1992-02-03 | Murata Mfg Co Ltd | 高周波コイル |
JPH04148514A (ja) | 1990-10-12 | 1992-05-21 | Murata Mfg Co Ltd | 印刷コイルのインダクタンス調整方法 |
JP2695342B2 (ja) * | 1992-03-19 | 1997-12-24 | ティーディーケイ株式会社 | ハイブリッドカプラ |
JP3132786B2 (ja) * | 1992-08-19 | 2001-02-05 | 太陽誘電株式会社 | 積層チップインダクタおよびその製造方法 |
IT1262369B (it) | 1993-06-24 | 1996-06-19 | Induttore planare e metodo di taratura funzionale dello stesso in sistema a rf. | |
TW262595B (ja) * | 1993-11-17 | 1995-11-11 | Ikeda Takeshi | |
JP3601096B2 (ja) * | 1994-09-22 | 2004-12-15 | 株式会社村田製作所 | 積層インダクタの製造方法 |
JP3164000B2 (ja) | 1996-12-11 | 2001-05-08 | 株式会社村田製作所 | 積層型インダクタ |
US6175727B1 (en) * | 1998-01-09 | 2001-01-16 | Texas Instruments Israel Ltd. | Suspended printed inductor and LC-type filter constructed therefrom |
KR20000040049A (ko) * | 1998-12-17 | 2000-07-05 | 김춘호 | 적층형 칩 인덕터 |
US6566731B2 (en) | 1999-02-26 | 2003-05-20 | Micron Technology, Inc. | Open pattern inductor |
JP2001044035A (ja) * | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層インダクタ |
KR20000059248A (ko) * | 2000-07-26 | 2000-10-05 | 엄우식 | 적층형 저항-인덕터 복합 칩 및 그 제조 방법 |
-
2001
- 2001-12-14 JP JP2001381994A patent/JP3634305B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-06 US US10/162,635 patent/US6657530B2/en not_active Expired - Fee Related
- 2002-08-07 EP EP02017813A patent/EP1320109A1/en not_active Withdrawn
- 2002-08-13 KR KR10-2002-0047711A patent/KR100475620B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1320109A1 (en) | 2003-06-18 |
KR100475620B1 (ko) | 2005-03-15 |
US6657530B2 (en) | 2003-12-02 |
JP2003188017A (ja) | 2003-07-04 |
KR20030051162A (ko) | 2003-06-25 |
US20030112115A1 (en) | 2003-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459327B2 (ja) | 電子部品 | |
JP7322934B2 (ja) | コイル部品および、これを含むフィルタ回路 | |
US8947189B2 (en) | Multilayer chip inductor and production method for same | |
US9647315B2 (en) | Directional coupler | |
KR102460765B1 (ko) | 커먼 모드 노이즈 필터 | |
US10181374B2 (en) | Electronic component | |
JP6501424B2 (ja) | ノイズ除去フィルタ | |
KR101408505B1 (ko) | 커먼 모드 필터 및 그 제조방법 | |
US10476466B2 (en) | Electronic component | |
US7009485B2 (en) | Laminate-type ceramic electronic component | |
JP3634305B2 (ja) | 積層インダクタンス素子 | |
JP4678563B2 (ja) | 積層型コモンモードチョークコイル | |
US9013248B2 (en) | Filter circuit | |
JP2002329611A (ja) | 積層型複合バラントランス | |
JP2012182286A (ja) | コイル部品 | |
JP4586282B2 (ja) | 積層型バラントランス | |
JP5141715B2 (ja) | 積層コンデンサ | |
JP2012182285A (ja) | コイル部品 | |
JP4423830B2 (ja) | 積層型方向性結合器 | |
JP5321630B2 (ja) | 積層コンデンサ | |
WO2023149279A1 (ja) | 電子部品 | |
US20230317358A1 (en) | Coil component | |
JP2010011519A (ja) | 積層型方向性結合器 | |
WO2020056711A1 (zh) | 一种平面电感器及半导体芯片 | |
JP2002343643A (ja) | 積層型バラントランス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |