JP3628955B2 - 電源装置及び電源装置制御方法 - Google Patents
電源装置及び電源装置制御方法 Download PDFInfo
- Publication number
- JP3628955B2 JP3628955B2 JP2000337743A JP2000337743A JP3628955B2 JP 3628955 B2 JP3628955 B2 JP 3628955B2 JP 2000337743 A JP2000337743 A JP 2000337743A JP 2000337743 A JP2000337743 A JP 2000337743A JP 3628955 B2 JP3628955 B2 JP 3628955B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- regulator
- regulators
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングを行う電源装置に係り、より詳細には、同じ入力電源から電流を取り出す多数のスイッチングレギュレータを備える電源装置に関する。
【０００２】
【従来の技術】
多くの電子デバイスは、多数の電源を必要とする。例えば、アナログ回路及びデジタル回路の両方を備えるデバイスは、デジタル論理回路については＋５ボルトを必要とし、アナログ回路については＋１２ボルトと−１２ボルトとを必要とするものもある。電池式のデバイス（ｂａｔｔｅｒｙ ｐｏｗｅｒｅｄ ｄｅｖｉｃｅｓ）において、電源のスイッチングは、複数の電源を作り出すための１つの方法である。
【０００３】
【発明が解決しようとする課題】
スイッチングを行う電源装置 （ｓｗｉｔｃｈｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｙ）は、高周波数でトランジスタをスイッチングさせるコントローラを有することによって作動することができる。この周波数は通常、２０ｋＨｚから１ＭＨｚの範囲内にある。これによって、入力電源から電流が取り出されて、チョッピングされた中間電圧が生成される。次にＬ−Ｃ（インダクタンス・キャパシタンス）回路によってこの中間電圧にフィルタをかけて、より滑らかな出力電圧を生成する。この出力電圧は、トランジスタのオン時間とオフ時間との比率を変化させることによって制御される。不都合なことに、システム内に多数のレギュレータがある場合には、このような多数のレギュレータのスイッチングトランジスタは、同相でオン・オフのスイッチングを行う可能性がある。このように同相でスイッチングを行うと、多数のレギュレータが同時に電流を取り出す可能性があり、それによって、入力電源における電流ドレインが増大してしまう。実際、多数のスイッチングトランジスタが同相でスイッチングを行うと、入力電源における電流ドレインが増大して、調整を維持することができない点にまで達してしまう可能性がある。電池式のデバイスは、直列抵抗が大きいタイプの電池が多いために特にこの状態になりやすい。
【０００４】
本発明は、上記事情にかんがみてなされたものであり、入力電源におけるピーク電流ドレインを低下させ得る多数の電圧のスイッチングを行う電源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、共通の入力電源を共用する多数のスイッチングレギュレータによって取り出す電流を調整して、入力電源におけるピーク電流ドレインを低下させる。取り出す電流の調整は、簡単な論理回路で実現してもよいし、異なるレギュレータの動的負荷（ｄｙｎａｍｉｃ ｌｏａｄｉｎｇ）やワーストケースシナリオ等多くの異なる変数を考慮する複雑なアルゴリズムに適合させてもよい。一実施例において、それぞれのレギュレータにおけるスイッチのターンオン、ターンオフ又は中間スイッチング（ｉｎｔｅｒｍｅｄｉａｔｅ ｓｗｉｔｃｈｉｎｇ）の時間が一定の順序に配列され、それぞれのレギュレータが１サイクルにおける所定時間に電流を取り出すようにしている。それぞれのレギュレータについてのこの所定時間は、入力電源における最大ピーク電流ドレインが最小になるように選択される。電流に関する情報や予想（ｐｒｏｊｅｃｔｅｄ）出力負荷が既知である場合には、システムへの入力によって、入力中に（ｏｎ−ｔｈｅ−ｆｌｙ）この所定時間を変更してもよい。他の実施例において、単にそれぞれのレギュレータにおけるスイッチのターンオン又はターンオフの時間が一定の順序に配列され、それぞれのレギュレータが、そのシーケンスにおける直前のレギュレータが電流の取り出しをストップしたときに、電流の取り出しをスタートするようにしている。他の実施例において、１サイクルにわたって入力電流の変化が最大であるレギュレータを、独立して作動させる。そしてその他のレギュレータは、第１のレギュレータが電流の取り出しをストップした後に、指定した順序で又は指定した時間に電流を取り出す。
【０００６】
本発明の他の態様及び利点については、本発明の原理を例として説明する以下の詳細な説明を添付の図面と共に読むことによって明白となるであろう。
【０００７】
【発明の実施の形態】
図１は、入力電源が同じである、多数のバック・タイプのスイッチングレギュレータを示す概略図である。図２は、入力電源が同じである、多数のブースト・タイプのスイッチングレギュレータを示す概略図である。これらのタイプのレギュレータを選択したのは、例示的目的のためでしかない。また、本発明では当業者に既知の他のタイプのスイッチングレギュレータにも適用可能であることが理解されるべきである。更に、これらのレギュレータにおけるスイッチのタイプは、ＮチャネルＭＯＳＦＥＴとして示すが、これも例示の目的のためでしかなく、当業者に既知の他のタイプのスイッチングデバイスも用いることができる。
【０００８】
図１において、多数のレギュレータ１０１０，１０２０，１０３０への入力電圧はＶｉである。これら多数のレギュレータへの入力電流の総計は、Ｉｉである。第１のレギュレータ１０１０への入力電流は、Ｉｉ１である。第２のレギュレータ１０２０への入力電流は、Ｉｉ２である。第３のレギュレータ１０３０への入力電流は、Ｉｉ３である。
【０００９】
図１において、スイッチングトランジスタＳ１ １０１２、ダイオード１０１４、コイルＬ１ １０１５、及びフィルタコンデンサＣ１ １０１６を含む第１のレギュレータ１０１０を示す。第１のレギュレータ１０１０は、負荷（ｌｏａｄ）１１０１８への出力電圧Ｖ１を作り出すものとして示す。スイッチングトランジスタＳ１は、ドレインがＶｉに接続され、本体（ｂｏｄｙ）及びソースがダイオード１０１４のカソードに接続され、ゲートが制御電圧Ｖｇ１に接続されたＮタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０１４のアノードは、Ｖｉの基準ノード、ｇｎｄに接続して示す。ダイオード１０１４のカソード、スイッチングトランジスタＳ１のソース及び本体はまた、コイルＬ１ １０１５の第１の端子にも接続されている。コイルＬ１ １０１５の第２の端子は、フィルタコンデンサＣ１ １０１６の第１の端子に接続されている。フィルタコンデンサＣ１ １０１６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷１ １０１８は、フィルタコンデンサＣ１ １０１６と並列に接続されている。
【００１０】
第１のレギュレータ１０１０と同じ回路設計の第２のレギュレータ１０２０を示す。第２のレギュレータ１０２０は、スイッチングトランジスタＳ２ １０２２、ダイオード１０２４、コイルＬ２ １０２５、及びフィルタコンデンサＣ２１０２６を含む。第２のレギュレータ１０２０は、負荷２ １０２８への出力電圧Ｖ２を作り出すものとして示す。スイッチングトランジスタＳ２は、ドレインがＶｉに接続され、本体及びソースがダイオード１０２４のカソードに接続され、ゲートが制御電圧Ｖｇ２に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０２４のアノードは、Ｖｉ基準ノード、ｇｎｄに接続されている。ダイオード１０２４のカソード、Ｓ２のソース及び本体はまた、コイルＬ２ １０２５の第１の端子にも接続されている。Ｌ２ １０２５の第２の端子は、フィルタコンデンサＣ２ １０２６の第１の端子に接続されている。フィルタコンデンサＣ２ １０２６の第２の端子は、ｇｎｄに接続されている。また、第１のレギュレータへの負荷２ １０２８は、フィルタコンデンサＣ２１０２６と並列に接続されている。
【００１１】
第１のレギュレータ１０１０及び第２のレギュレータ１０２０と同じ回路設計の第３のレギュレータ１０３０を示す。第３のレギュレータ１０３０は、スイッチングトランジスタＳ３ １０３２、ダイオード１０３４、コイルＬ３ １０３５、及びフィルタコンデンサＣ３ １０３６を含む。第３のレギュレータ１０３０は、負荷３ １０３８への出力電圧Ｖ３を作り出すものとして示す。スイッチングトランジスタＳ３は、ドレインがＶｉに接続され、本体及びソースがダイオード１０３４のカソードに接続され、ゲートが制御電圧Ｖｇ３に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０３４のアノードは、Ｖｉの基準ノード、ｇｎｄに接続して示す。ダイオード１０３４のカソード、Ｓ３のソース及び本体はまた、コイルＬ３ １０３５の第１の端子にも接続されている。Ｌ３ １０３５の第２の端子は、フィルタコンデンサＣ３ １０３６の第１の端子に接続されている。フィルタコンデンサＣ３ １０３６の第２の端子は、ｇｎｄに接続して示す。第１のレギュレータへの負荷３ １０３８は、フィルタコンデンサＣ３ １０３６と並列接続して示す。
【００１２】
３個しか示していないが、多数のレギュレータ１０１０，１０２０，１０３０は、単一の入力電源から作り出される任意の数の供給電圧を表すように意図されている。更に、これらのレギュレータの基本設計は、バック（ｂｕｃｋ）レギュレータタイプの設計である。しかし、本発明の原理はこの特定のタイプのレギュレータに限定されるものではなく、本発明の原理はまた、ブースト・タイプ、バック・ブースト・タイプ、又は異なるタイプのスイッチングレギュレータを組み合わせたもの、と共に用いてもよい、ということが理解されるべきである。
【００１３】
図２において、多数のレギュレータ２０１０，２０２０，２０３０への入力電圧はＶｉである。これら多数のレギュレータへの入力電流の総計は、Ｉｉである。第１のレギュレータ２０１０への入力電流は、Ｉｉ１である。第２のレギュレータ２０２０への入力電流は、Ｉｉ２である。第３のレギュレータ２０３０への入力電流は、Ｉｉ３である。
【００１４】
図２において、スイッチングトランジスタＳ１ ２０１４、ダイオード２０１５、コイルＬ１ ２０１２、及びフィルタコンデンサＣ１ ２０１６を含む第１のレギュレータ２０１０を示す。第１のレギュレータ２０１０は、負荷１ ２０１８への出力電圧Ｖ１を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ１ ２０１４のドレインとの間にコイルＬ１ ２０１２を接続する。スイッチングトランジスタＳ１は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ１に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０１５のアノードは、スイッチングトランジスタＳ１ ２０１４のドレインに接続されている。ダイオード２０１５のカソードは、フィルタコンデンサＣ１ ２０１６の第１の端子に接続されている。Ｃ１ ２０１６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷１ ２０１８は、フィルタコンデンサＣ１ ２０１６と並列に接続されている。
【００１５】
図２において、スイッチングトランジスタＳ２ ２０２４、ダイオード２０２５、コイルＬ２ ２０２２、及びフィルタコンデンサＣ２ ２０２６を含む、第２のレギュレータ２０２０を示す。第２のレギュレータ２０２０は、負荷２ ２０２８への出力電圧Ｖ２を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ２ ２０２４のドレインとの間にコイルＬ２ ２０２２を接続する。スイッチングトランジスタＳ２は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ２に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０２５のアノードは、スイッチングトランジスタＳ２ ２０２４のドレインに接続されている。ダイオード２０２５のカソードは、フィルタコンデンサＣ２ ２０２６の第１の端子に接続されている。Ｃ２２０２６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷２ ２０２８は、フィルタコンデンサＣ２ ２０２６と並列に接続されている。
【００１６】
図２において、スイッチングトランジスタＳ３ ２０３４、ダイオード２０３５、コイルＬ３ ２０３２、及びフィルタコンデンサＣ３ ２０３６を含む、第３のレギュレータ２０３０を示す。第３のレギュレータ２０３０は、負荷３ ２０３８への出力電圧Ｖ３を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ３ ２０３４のドレインとの間にコイルＬ３ ２０３２を接続する。スイッチングトランジスタＳ３は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ３に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０３５のアノードは、スイッチングトランジスタＳ３ ２０３４のドレインに接続されている。ダイオード２０３５のカソードは、フィルタコンデンサＣ３ ２０３６の第１の端子に接続されている。Ｃ３２０３６の第２の端子は、ｇｎｄに接続されている。第３のレギュレータへの負荷３ ２０３８は、フィルタコンデンサＣ３ ２０３６と並列に接続されている。
【００１７】
図３は、連続モード及び不連続モードにおけるバック・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。図４は、連続モード及び不連続モードにおけるブースト・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。これらの電流波形は、下降する直前にピークに達することに注意されたい。同じ入力電源から多数のレギュレータが取り出す電流のピーク同士が、時間的におおよそ同時になると、大きな入力電流ピークが発生する。本発明は、その状態を防止して全体的なピーク入力電流が低減するために有用である。
【００１８】
図５は、多数のバック・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての制御信号と電流波形の組を示すグラフである。クロック信号（ＣＬＯＣＫ）は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。っクロック信号が立ち下がる（ｆａｌｌ）と、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２が立ち上がって、シーケンスにおける第２のレギュレータ内のスイッチングトランジスタをオンにする。そして、Ｖｇ２が立ち下がって第２のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ３が立ち上がって、シーケンスにおける第３のレギュレータ内のスイッチングトランジスタをオンにする。その後、Ｖｇ３が立ち下がって第３のレギュレータ内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００１９】
図５には、一定の順序に配列した制御信号によって制御された場合の、３つの電源のそれぞれについての入力電流（Ｉｉ１，Ｉｉ２，Ｉｉ３）の例も示されている。これらの入力電流の合計は、入力電源への全体の入力電流負荷Ｉｉである。３つのスイッチングトランジスタがすべてスイッチングされてほぼ同時に３つの電源がピーク電流に達するという状況と比較すると、本実施例は、３つの電源内のトランジスタを一定の順序に配列してスイッチングすることによって、全体の電流負荷が低減されることに注意されたい。
【００２０】
図５において、クロック信号の立ち下がりと共に新しいサイクルがスタートする前に、すべての電源の制御信号は、これらすべての電源内のトランジスタをオフにスイッチングするものとして示す。しかし、これは不可欠なものではない。動的負荷を有する電源については、それぞれのレギュレータのそれぞれのスイッチングトランジスタの時間の長さは、そのレギュレータの出力電圧から導き出した（ｄｅｒｉｖｅｄ）エラー信号に従ってセットしてもよい。システムは、動的装荷によっては、最適に低くなったピーク入力電流で動作はしないかもしれないが、ある特定のレギュレータ内のトランジスタをオフにスイッチングする信号が、そのトランジスタをオンにスイッチングする信号が再び発生する前又はほぼ同時に起こる限り、調整は維持されるはずである。更に、最大入力予想電流負荷から最小入力予想電流負荷までを供給するシーケンスを配置することによって、異なる電源内の２つ又はそれよりも多いスイッチングトランジスタが同時にオンである場合であっても、ピーク入力電流を低減するために有用である。
【００２１】
図６は、多数のブースト・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての、制御信号と電流波形との組を示すグラフである。クロック信号は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする、周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。クロック信号が立ち下がると、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２が立ち上がって、シーケンスにおける第２のレギュレータ内のスイッチングトランジスタをオンにする。そして、Ｖｇ２が立ち下がって第２のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ３が立ち上がって、シーケンスにおける第３のレギュレータ内のスイッチングトランジスタをオンにする。その後、Ｖｇ３が立ち下がって第３のレギュレータ内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００２２】
図６には、一定の順序に配列した制御信号によって制御された場合の、３つの電源のそれぞれについての入力電流（Ｉｉ１，Ｉｉ２，Ｉｉ３）の例も示す。これらの入力電流の合計は、入力電源への全体の入力電流負荷Ｉｉである。３つのスイッチングトランジスタがすべてスイッチングされてほぼ同時に３つの電源がピーク電流に達するようになる状況と比較すると、本実施例は、３つの電源内のトランジスタを一定の順序に配列してスイッチングすることによって、全体の電流負荷が低減されることに注意されたい。
【００２３】
図６において、クロック信号の立ち下がりと共に新しいサイクルがスタートする前に、すべての電源の制御信号は、これらすべての電源内のトランジスタをオフにスイッチングするものとして示す。しかし、これは不可欠なものではない。動的負荷を有する電源については、それぞれのレギュレータのそれぞれのスイッチングトランジスタの時間の長さは、そのレギュレータの出力電圧から導き出したエラー信号に従ってセットしてもよい。システムは、動的装荷によっては、最適に低くなったピーク入力電流で動作はしないかもしれないが、ある特定のレギュレータ内のトランジスタをオフにスイッチングする信号が、そのトランジスタをオンにスイッチングする信号が再び発生する前又はほぼ同時に起こる限り、調整は維持されるはずである。更に、最大入力予想電流負荷から最小入力予想電流負荷までを供給するシーケンスを配置することによって、異なる電源内の２つ又はそれよりも多いスイッチングトランジスタが同時にオンである場合であっても、ピーク入力電流を低減するために有用である。
【００２４】
図７は、多数の電源内のトランジスタを順次的スイッチングするシステムを示すブロック図である。クロック発生器５００２は、クロック信号をパルス幅変調（ＰＷＭ）発生器５００４に送り、ＰＷＭ発生器５００４は、信号Ｖｇ１を通してシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブな（ａｃｔｉｖｅ）ままでシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１０からの信号によって決まる。エラー発生器５０１０からの信号は、シーケンスにおける第１のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０１０についてのＶ１となる。シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器５００６は、信号Ｖｇ２を通してシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１２からの信号によって決まる。エラー発生器５０１２からの信号は、シーケンスにおける第２のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０２０についてのＶ２となる。シーケンスにおける第２のレギュレータのスイッチングトランジスタが、信号Ｖｇ２を通してオフになると、ＰＷＭ発生器５００８は、信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ３がアクティブなままでシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１４からの信号によって決まる。エラー発生器５０１４からの信号は、シーケンスにおける第３のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０３０についてのＶ３となる。
【００２５】
図８は、順次的に第１のレギュレータの後に、２つのレギュレータの同時スイッチングを利用した、多数のスイッチングレギュレータについての制御波形を示すグラフである。図８において、クロック信号は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。クロック信号が立ち下がると、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２及びＶｇ３が立ち上がって、第２及び第３の電源内のスイッチングトランジスタをオンにする。そして、Ｖｇ２及びＶｇ３が互いに別個に立ち下がって、第２及び第３の電源内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００２６】
２つ以上のレギュレータ内のスイッチングトランジスタを同時にオンにすることによって、クロック信号のサイクル時間を速くすることができる。これは、レギュレータのうちの２つが他の電源と比較して低入力電源電流を有していることが既知であるか、そう予期される場合に、特に有用である。そうすれば、この２つのレギュレータを同時にオンにして、全体のピーク入力電源電流に大きな影響を与えることなくクロック信号のサイクル時間を速くすることができる。更に、他の実施例において、２つの電源を同時にオンにスイッチングする代わりに、１つのレギュレータ内のトランジスタのオンへのスイッチングから、他のレギュレータ内のトランジスタのオンへのスイッチングまでに、一定の遅延を導入してもよい。これは、２つのレギュレータへの入力電流がおおよそ互いに同じ路をたどる（ｔｒａｃｋ ｅａｃｈ ｏｔｈｅｒ）と思われるが、主として一方が他方よりも大きいと思われる場合に、有用である。
【００２７】
図９は、順次的に第１のレギュレータのスイッチングの後に２つのレギュレータのスイッチングを行う制御システムを示すブロック図である。クロック発生器７００２は、クロック信号をパルス幅変調（ＰＷＭ）発生器７００４に送り、ＰＷＭ発生器７００４は、信号Ｖｇ１を通してシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブなままでシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１０からの信号によって決まる。エラー発生器７０１０からの信号は、シーケンスにおける第１のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０１０についてのＶ１となる。シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器７００６は、信号Ｖｇ２を通してシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１２からの信号によって決まる。エラー発生器７０１２からの信号は、シーケンスにおける第２のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０２０についてのＶ２となる。また、シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器７００８は、オプションの時間遅延７０１６の後、信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンにする。時間遅延を望まない場合は、ＰＷＭ発生器７００６が信号Ｖｇ２を通して第２のレギュレータのスイッチングレジスタをオンにするのと同時に、ＰＷＭ発生器７００８が信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングレジスタをオンにする。Ｖｇ３がアクティブなままでシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１４からの信号によって決まる。エラー発生器７０１４からの信号は、シーケンスにおける第３のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０３０についてのＶ３となる。
【００２８】
図１０は、所定時間にスイッチングトランジスタをオンにする多数のスイッチングレギュレータの制御波形を示すグラフである。クロック信号は、多数の電源内のスイッチングトランジスタをオンにする基準（ｔｉｍｅｂａｓｅ）として用いられる周期的波形である。第１信号（ＦＩＲＳＴ）は、アクティブである場合にクロック信号のどのサイクルが新しいスイッチングのサイクルの最初を表しているかを示す信号である。図１０において、第１のレギュレータ内のスイッチングトランジスタは、クロック信号の第１のサイクルの間に立ち上がるＶｇ１を通してオンになる。第２のレギュレータ内のスイッチングトランジスタは、クロック信号の第２のサイクルの間に立ち上がるＶｇ２を通してオンになる。第３のレギュレータ内のスイッチングトランジスタは、クロック信号の第４のサイクルの間に立ち上がるＶｇ３を通してオンになる。制御信号Ｖｇ１，Ｖｇ２，Ｖｇ３，はそれぞれ別個に立ち下がる。クロック信号が立ち下がると、シーケンスが再びスタートする。第１信号が起動すると、新しいスイッチングのサイクルが開始する。
【００２９】
図１１は、多数のスイッチングレギュレータのスイッチングトランジスタを所定時間にオンにスイッチング可能な制御システムを示すブロック図である。クロック発生器９００２は、システムの基準として用いられる周期的波形を供給するクロック信号を生成する。クロック信号がロールオーバーカウンタ９００４に入力される。ロールオーバーカウンタ９００４は、クロック信号の入力パルスを取り出して、それらのパルスのカウントであるデジタル出力を作り出す。所定のカウントにおいて、ロールオーバーカウンタ９００４は出力を第１のカウント数にリセットし、クロック信号上に他のパルスが受け取られるまで第１信号を起動する。これによって、ロールオーバーカウンタ９００４の出力についてのサイクルシーケンス（ｃｙｃｌｉｃ ｓｅｑｕｅｎｃｅ ｏｎ）が作り出される。図１０において、これは１、２、３、４、５、１、２、…となり、第１信号はシーケンスの「１」の部分の間に作り出される。
【００３０】
ロールオーバーカウンタ９００４のカウント出力は、コンパレータ９００６，９００８，９０１０に入力される。これらのコンパレータはそれぞれ、その入力が所定の数とマッチすると信号を生成する。図１０を例として用いる場合、コンパレータ９００６はその入力が１の場合に信号を生成し、コンパレータ９００８はその入力が２の場合に信号を生成し、コンパレータ９０１０はその入力が４の場合に信号を生成する。
【００３１】
コンパレータ９００６が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９００６がトリガされ、信号Ｖｇ１を通して第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０１４からの信号によって決まる。エラー発生器９０１４からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、出力電圧はレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つの電源と共に用いると、出力電圧はレギュレータ２０１０についてのＶ１となる。
【００３２】
コンパレータ９００８が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９０１６がトリガされ、信号Ｖｇ２を通して第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０１８からの信号によって決まる。エラー発生器９０１８からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ２０２０についてのＶ２となる。
【００３３】
コンパレータ９０１０が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９０２０がトリガされ、信号Ｖｇ３を通して第３のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ３がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０２２からの信号によって決まる。エラー発生器９０２２からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ２０３０についてのＶ３となる。
【００３４】
多数の電源のスイッチングトランジスタをオンにスイッチングする所定時間を選択するひとつの方法は、結果としてピーク入力電源電流が最小になるような時間を選択する、というものである。それぞれの負荷の状況についてそれぞれのレギュレータへの最大入力電流が既知であるか、又はそう予想される場合には、それぞれの制御パルス（Ｖｇ１、Ｖｇ２等）の長さを決定することができる。この情報、入力電圧及びそれぞれのレギュレータの設計によって、与えられた負荷の状況におけるそれぞれのレギュレータについての入力電流波形を決定するために、十分なデータが与えられる。そうすれば、これらの入力電流波形を用いて、ピーク入力電源電流が最小になるようにそれぞれの制御パルスのスタート時間を決定することができる。
【００３５】
図５−図１１において、クロック信号を一定の周期を有するものとして示す。しかし、これらの図のいずれにおいても、周期が可変のクロックを用いてもよい。この周期（又は周波数）が可変のクロックは、多数の電源にかかる負荷の変化、その他何らかの制御システムの変数に応答して導き出してもよい。更に、これらのシステムを別個の各ブロックからなるブロック図として示したが、これらのシステムのいずれも、マイクロコントローラ、その他プロセッサ、又はカスタムＩＣを用いて実施してもよいということが理解されるべきである。またこれらのシステムのいずれも、制御パルスの配置又はタイミングの調節を行う場合に、示したものよりも多くの変数を考慮してもよい。例えば、マイクロコントローラは、自らが、ある電源に大量の電力を必要とする多数の機能を行おうとしているということがわかることもある。そのような動作を行う前に、マイクロコントローラは、制御パルスを再配置したり制御パルスのタイミングを変えて、そういった機能を行うときに、そのレギュレータがより多くの入力電流の取り出しを開始する時のピーク入力電源電流が最小になるようにしてもよい。
【００３６】
本発明の具体的な実施例をいくつか説明し例示したが、本発明は、説明し、例示した具体的な形式又は部品配置に限定されるものではない。本発明は、特許請求の範囲によってのみ限定される。
【００３７】
以下に、本発明の実施の形態を要約する。
１． 入力電源と、
前記入力電源から電流を取り出し、該取り出す電流を増減させる第１のスイッチングレギュレータ（１０１０，２０１０）と、
前記入力電源から電流を取り出し、該取り出す電流を増減させる第２のスイッチングレギュレータ（１０２０，２０２０）と、
前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を増大させるスイッチングコントローラと、
を備える電源装置。
【００３８】
２． 前記入力電源から電流を取り出し、該取り出す電流を増減させる、第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記１に記載の電源装置。
【００３９】
３． 前記入力電源から電流を取り出し、取り出す電流を増減させる第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記１に記載の電源装置。
【００４０】
４． 前記スイッチングコントローラが、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させてから一定の時間遅延の後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記３に記載の電源装置。
【００４１】
５． 前記入力電源から電流を取り出し、取り出す電流を増減させる、第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第２のスイッチングレギュレータが取り出す電流の増減及び前記第３のスイッチングレギュレータが取り出す電流の増減を順序づけて、前記入力電源から取り出すピーク電流量を低下させる上記１に記載の電源装置。
【００４２】
６． 前記コントローラがまた、前記第２のスイッチングレギュレータが取り出す電流の増減のタイミング及び前記第３のスイッチングレギュレータが取り出す電流の増減のタイミングを変化させて、前記入力電源から取り出すピーク電流量を低下させる上記５に記載の電源装置。
【００４３】
７． 入力電源と、
前記入力電源から電流を取り出す第１のスイッチングレギュレータ（１０１０，２０１０）と、
前記入力電源から電流を取り出す第２のスイッチングレギュレータ（１０２０，２０２０）と、
１サイクルにおける第１の時間に、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を変化させ、前記サイクルにおける第２の時間に、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を変化させるスイッチングコントローラと、
を備える電源装置。
【００４４】
８． 前記第１の時間及び前記第２の時間が、前記入力電源から取り出すピーク入力電流を低下させるように選択される上記７に記載の電源装置。
【００４５】
９． 前記スイッチングコントローラが前記第１の時間及び前記第２の時間を選択する上記８に記載の電源装置。
【００４６】
１０． 入力電源と、
前記入力電源から入力電流を取り出す複数のスイッチングレギュレータ（１０１０，１０２０，１０３０）と、
前記入力電流に、第１のシーケンスにおける第１の方向の前記入力電流の大きさの変化を開始させるスイッチングコントローラと、
を備える電源装置。
【００４７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、多数の電圧のスイッチングを行う電源装置において、入力電源におけるピーク電流ドレインを低下させることができる。
【図面の簡単な説明】
【図１】入力電源が同じである、多数のバック・タイプのスイッチングレギュレータを示す概略図である。
【図２】入力電源が同じである、多数のブースト・タイプのスイッチングレギュレータを示す概略図である。
【図３】連続モード及び不連続モードにおけるバック・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。
【図４】連続モード及び不連続モードにおけるブースト・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。
【図５】多数のバック・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての制御信号と電流波形の組を示すグラフである。
【図６】多数のブースト・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての、制御信号と電流波形との組を示すグラフである。
【図７】多数の電源内のトランジスタを順次的スイッチングするシステムを示すブロック図である。
【図８】順次的に第１のレギュレータの後に、２つのレギュレータの同時スイッチングを利用した、多数のスイッチングレギュレータについての制御波形を示すグラフである。
【図９】順次的に第１のレギュレータのスイッチングの後に２つのレギュレータのスイッチングを行う制御システムを示すブロック図。
【図１０】所定時間にスイッチングトランジスタをオンにする多数のスイッチングレギュレータの制御波形を示すグラフである。
【図１１】多数のスイッチングレギュレータのスイッチングトランジスタを所定時間にオンにスイッチング可能な制御システムを示すブロック図である。
【符号の説明】
１０１０ 第１のスイッチングレギュレータ
１０２０ 第２のスイッチングレギュレータ
１０３０ 第３のスイッチングレギュレータ
２０１０ 第１のスイッチングレギュレータ
２０２０ 第２のスイッチングレギュレータ
２０３０ 第３のスイッチングレギュレータ
【発明の属する技術分野】
本発明は、スイッチングを行う電源装置に係り、より詳細には、同じ入力電源から電流を取り出す多数のスイッチングレギュレータを備える電源装置に関する。
【０００２】
【従来の技術】
多くの電子デバイスは、多数の電源を必要とする。例えば、アナログ回路及びデジタル回路の両方を備えるデバイスは、デジタル論理回路については＋５ボルトを必要とし、アナログ回路については＋１２ボルトと−１２ボルトとを必要とするものもある。電池式のデバイス（ｂａｔｔｅｒｙ ｐｏｗｅｒｅｄ ｄｅｖｉｃｅｓ）において、電源のスイッチングは、複数の電源を作り出すための１つの方法である。
【０００３】
【発明が解決しようとする課題】
スイッチングを行う電源装置 （ｓｗｉｔｃｈｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｙ）は、高周波数でトランジスタをスイッチングさせるコントローラを有することによって作動することができる。この周波数は通常、２０ｋＨｚから１ＭＨｚの範囲内にある。これによって、入力電源から電流が取り出されて、チョッピングされた中間電圧が生成される。次にＬ−Ｃ（インダクタンス・キャパシタンス）回路によってこの中間電圧にフィルタをかけて、より滑らかな出力電圧を生成する。この出力電圧は、トランジスタのオン時間とオフ時間との比率を変化させることによって制御される。不都合なことに、システム内に多数のレギュレータがある場合には、このような多数のレギュレータのスイッチングトランジスタは、同相でオン・オフのスイッチングを行う可能性がある。このように同相でスイッチングを行うと、多数のレギュレータが同時に電流を取り出す可能性があり、それによって、入力電源における電流ドレインが増大してしまう。実際、多数のスイッチングトランジスタが同相でスイッチングを行うと、入力電源における電流ドレインが増大して、調整を維持することができない点にまで達してしまう可能性がある。電池式のデバイスは、直列抵抗が大きいタイプの電池が多いために特にこの状態になりやすい。
【０００４】
本発明は、上記事情にかんがみてなされたものであり、入力電源におけるピーク電流ドレインを低下させ得る多数の電圧のスイッチングを行う電源装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、共通の入力電源を共用する多数のスイッチングレギュレータによって取り出す電流を調整して、入力電源におけるピーク電流ドレインを低下させる。取り出す電流の調整は、簡単な論理回路で実現してもよいし、異なるレギュレータの動的負荷（ｄｙｎａｍｉｃ ｌｏａｄｉｎｇ）やワーストケースシナリオ等多くの異なる変数を考慮する複雑なアルゴリズムに適合させてもよい。一実施例において、それぞれのレギュレータにおけるスイッチのターンオン、ターンオフ又は中間スイッチング（ｉｎｔｅｒｍｅｄｉａｔｅ ｓｗｉｔｃｈｉｎｇ）の時間が一定の順序に配列され、それぞれのレギュレータが１サイクルにおける所定時間に電流を取り出すようにしている。それぞれのレギュレータについてのこの所定時間は、入力電源における最大ピーク電流ドレインが最小になるように選択される。電流に関する情報や予想（ｐｒｏｊｅｃｔｅｄ）出力負荷が既知である場合には、システムへの入力によって、入力中に（ｏｎ−ｔｈｅ−ｆｌｙ）この所定時間を変更してもよい。他の実施例において、単にそれぞれのレギュレータにおけるスイッチのターンオン又はターンオフの時間が一定の順序に配列され、それぞれのレギュレータが、そのシーケンスにおける直前のレギュレータが電流の取り出しをストップしたときに、電流の取り出しをスタートするようにしている。他の実施例において、１サイクルにわたって入力電流の変化が最大であるレギュレータを、独立して作動させる。そしてその他のレギュレータは、第１のレギュレータが電流の取り出しをストップした後に、指定した順序で又は指定した時間に電流を取り出す。
【０００６】
本発明の他の態様及び利点については、本発明の原理を例として説明する以下の詳細な説明を添付の図面と共に読むことによって明白となるであろう。
【０００７】
【発明の実施の形態】
図１は、入力電源が同じである、多数のバック・タイプのスイッチングレギュレータを示す概略図である。図２は、入力電源が同じである、多数のブースト・タイプのスイッチングレギュレータを示す概略図である。これらのタイプのレギュレータを選択したのは、例示的目的のためでしかない。また、本発明では当業者に既知の他のタイプのスイッチングレギュレータにも適用可能であることが理解されるべきである。更に、これらのレギュレータにおけるスイッチのタイプは、ＮチャネルＭＯＳＦＥＴとして示すが、これも例示の目的のためでしかなく、当業者に既知の他のタイプのスイッチングデバイスも用いることができる。
【０００８】
図１において、多数のレギュレータ１０１０，１０２０，１０３０への入力電圧はＶｉである。これら多数のレギュレータへの入力電流の総計は、Ｉｉである。第１のレギュレータ１０１０への入力電流は、Ｉｉ１である。第２のレギュレータ１０２０への入力電流は、Ｉｉ２である。第３のレギュレータ１０３０への入力電流は、Ｉｉ３である。
【０００９】
図１において、スイッチングトランジスタＳ１ １０１２、ダイオード１０１４、コイルＬ１ １０１５、及びフィルタコンデンサＣ１ １０１６を含む第１のレギュレータ１０１０を示す。第１のレギュレータ１０１０は、負荷（ｌｏａｄ）１１０１８への出力電圧Ｖ１を作り出すものとして示す。スイッチングトランジスタＳ１は、ドレインがＶｉに接続され、本体（ｂｏｄｙ）及びソースがダイオード１０１４のカソードに接続され、ゲートが制御電圧Ｖｇ１に接続されたＮタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０１４のアノードは、Ｖｉの基準ノード、ｇｎｄに接続して示す。ダイオード１０１４のカソード、スイッチングトランジスタＳ１のソース及び本体はまた、コイルＬ１ １０１５の第１の端子にも接続されている。コイルＬ１ １０１５の第２の端子は、フィルタコンデンサＣ１ １０１６の第１の端子に接続されている。フィルタコンデンサＣ１ １０１６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷１ １０１８は、フィルタコンデンサＣ１ １０１６と並列に接続されている。
【００１０】
第１のレギュレータ１０１０と同じ回路設計の第２のレギュレータ１０２０を示す。第２のレギュレータ１０２０は、スイッチングトランジスタＳ２ １０２２、ダイオード１０２４、コイルＬ２ １０２５、及びフィルタコンデンサＣ２１０２６を含む。第２のレギュレータ１０２０は、負荷２ １０２８への出力電圧Ｖ２を作り出すものとして示す。スイッチングトランジスタＳ２は、ドレインがＶｉに接続され、本体及びソースがダイオード１０２４のカソードに接続され、ゲートが制御電圧Ｖｇ２に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０２４のアノードは、Ｖｉ基準ノード、ｇｎｄに接続されている。ダイオード１０２４のカソード、Ｓ２のソース及び本体はまた、コイルＬ２ １０２５の第１の端子にも接続されている。Ｌ２ １０２５の第２の端子は、フィルタコンデンサＣ２ １０２６の第１の端子に接続されている。フィルタコンデンサＣ２ １０２６の第２の端子は、ｇｎｄに接続されている。また、第１のレギュレータへの負荷２ １０２８は、フィルタコンデンサＣ２１０２６と並列に接続されている。
【００１１】
第１のレギュレータ１０１０及び第２のレギュレータ１０２０と同じ回路設計の第３のレギュレータ１０３０を示す。第３のレギュレータ１０３０は、スイッチングトランジスタＳ３ １０３２、ダイオード１０３４、コイルＬ３ １０３５、及びフィルタコンデンサＣ３ １０３６を含む。第３のレギュレータ１０３０は、負荷３ １０３８への出力電圧Ｖ３を作り出すものとして示す。スイッチングトランジスタＳ３は、ドレインがＶｉに接続され、本体及びソースがダイオード１０３４のカソードに接続され、ゲートが制御電圧Ｖｇ３に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード１０３４のアノードは、Ｖｉの基準ノード、ｇｎｄに接続して示す。ダイオード１０３４のカソード、Ｓ３のソース及び本体はまた、コイルＬ３ １０３５の第１の端子にも接続されている。Ｌ３ １０３５の第２の端子は、フィルタコンデンサＣ３ １０３６の第１の端子に接続されている。フィルタコンデンサＣ３ １０３６の第２の端子は、ｇｎｄに接続して示す。第１のレギュレータへの負荷３ １０３８は、フィルタコンデンサＣ３ １０３６と並列接続して示す。
【００１２】
３個しか示していないが、多数のレギュレータ１０１０，１０２０，１０３０は、単一の入力電源から作り出される任意の数の供給電圧を表すように意図されている。更に、これらのレギュレータの基本設計は、バック（ｂｕｃｋ）レギュレータタイプの設計である。しかし、本発明の原理はこの特定のタイプのレギュレータに限定されるものではなく、本発明の原理はまた、ブースト・タイプ、バック・ブースト・タイプ、又は異なるタイプのスイッチングレギュレータを組み合わせたもの、と共に用いてもよい、ということが理解されるべきである。
【００１３】
図２において、多数のレギュレータ２０１０，２０２０，２０３０への入力電圧はＶｉである。これら多数のレギュレータへの入力電流の総計は、Ｉｉである。第１のレギュレータ２０１０への入力電流は、Ｉｉ１である。第２のレギュレータ２０２０への入力電流は、Ｉｉ２である。第３のレギュレータ２０３０への入力電流は、Ｉｉ３である。
【００１４】
図２において、スイッチングトランジスタＳ１ ２０１４、ダイオード２０１５、コイルＬ１ ２０１２、及びフィルタコンデンサＣ１ ２０１６を含む第１のレギュレータ２０１０を示す。第１のレギュレータ２０１０は、負荷１ ２０１８への出力電圧Ｖ１を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ１ ２０１４のドレインとの間にコイルＬ１ ２０１２を接続する。スイッチングトランジスタＳ１は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ１に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０１５のアノードは、スイッチングトランジスタＳ１ ２０１４のドレインに接続されている。ダイオード２０１５のカソードは、フィルタコンデンサＣ１ ２０１６の第１の端子に接続されている。Ｃ１ ２０１６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷１ ２０１８は、フィルタコンデンサＣ１ ２０１６と並列に接続されている。
【００１５】
図２において、スイッチングトランジスタＳ２ ２０２４、ダイオード２０２５、コイルＬ２ ２０２２、及びフィルタコンデンサＣ２ ２０２６を含む、第２のレギュレータ２０２０を示す。第２のレギュレータ２０２０は、負荷２ ２０２８への出力電圧Ｖ２を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ２ ２０２４のドレインとの間にコイルＬ２ ２０２２を接続する。スイッチングトランジスタＳ２は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ２に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０２５のアノードは、スイッチングトランジスタＳ２ ２０２４のドレインに接続されている。ダイオード２０２５のカソードは、フィルタコンデンサＣ２ ２０２６の第１の端子に接続されている。Ｃ２２０２６の第２の端子は、ｇｎｄに接続されている。第１のレギュレータへの負荷２ ２０２８は、フィルタコンデンサＣ２ ２０２６と並列に接続されている。
【００１６】
図２において、スイッチングトランジスタＳ３ ２０３４、ダイオード２０３５、コイルＬ３ ２０３２、及びフィルタコンデンサＣ３ ２０３６を含む、第３のレギュレータ２０３０を示す。第３のレギュレータ２０３０は、負荷３ ２０３８への出力電圧Ｖ３を作り出すものとして示す。ＶｉとスイッチングトランジスタＳ３ ２０３４のドレインとの間にコイルＬ３ ２０３２を接続する。スイッチングトランジスタＳ３は、本体及びソースがＶｉの基準ノード、ｇｎｄに接続され、ゲートが制御電圧Ｖｇ３に接続された、Ｎタイプエンハンスメント形ＭＯＳＦＥＴとして示す。ダイオード２０３５のアノードは、スイッチングトランジスタＳ３ ２０３４のドレインに接続されている。ダイオード２０３５のカソードは、フィルタコンデンサＣ３ ２０３６の第１の端子に接続されている。Ｃ３２０３６の第２の端子は、ｇｎｄに接続されている。第３のレギュレータへの負荷３ ２０３８は、フィルタコンデンサＣ３ ２０３６と並列に接続されている。
【００１７】
図３は、連続モード及び不連続モードにおけるバック・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。図４は、連続モード及び不連続モードにおけるブースト・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。これらの電流波形は、下降する直前にピークに達することに注意されたい。同じ入力電源から多数のレギュレータが取り出す電流のピーク同士が、時間的におおよそ同時になると、大きな入力電流ピークが発生する。本発明は、その状態を防止して全体的なピーク入力電流が低減するために有用である。
【００１８】
図５は、多数のバック・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての制御信号と電流波形の組を示すグラフである。クロック信号（ＣＬＯＣＫ）は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。っクロック信号が立ち下がる（ｆａｌｌ）と、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２が立ち上がって、シーケンスにおける第２のレギュレータ内のスイッチングトランジスタをオンにする。そして、Ｖｇ２が立ち下がって第２のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ３が立ち上がって、シーケンスにおける第３のレギュレータ内のスイッチングトランジスタをオンにする。その後、Ｖｇ３が立ち下がって第３のレギュレータ内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００１９】
図５には、一定の順序に配列した制御信号によって制御された場合の、３つの電源のそれぞれについての入力電流（Ｉｉ１，Ｉｉ２，Ｉｉ３）の例も示されている。これらの入力電流の合計は、入力電源への全体の入力電流負荷Ｉｉである。３つのスイッチングトランジスタがすべてスイッチングされてほぼ同時に３つの電源がピーク電流に達するという状況と比較すると、本実施例は、３つの電源内のトランジスタを一定の順序に配列してスイッチングすることによって、全体の電流負荷が低減されることに注意されたい。
【００２０】
図５において、クロック信号の立ち下がりと共に新しいサイクルがスタートする前に、すべての電源の制御信号は、これらすべての電源内のトランジスタをオフにスイッチングするものとして示す。しかし、これは不可欠なものではない。動的負荷を有する電源については、それぞれのレギュレータのそれぞれのスイッチングトランジスタの時間の長さは、そのレギュレータの出力電圧から導き出した（ｄｅｒｉｖｅｄ）エラー信号に従ってセットしてもよい。システムは、動的装荷によっては、最適に低くなったピーク入力電流で動作はしないかもしれないが、ある特定のレギュレータ内のトランジスタをオフにスイッチングする信号が、そのトランジスタをオンにスイッチングする信号が再び発生する前又はほぼ同時に起こる限り、調整は維持されるはずである。更に、最大入力予想電流負荷から最小入力予想電流負荷までを供給するシーケンスを配置することによって、異なる電源内の２つ又はそれよりも多いスイッチングトランジスタが同時にオンである場合であっても、ピーク入力電流を低減するために有用である。
【００２１】
図６は、多数のブースト・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての、制御信号と電流波形との組を示すグラフである。クロック信号は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする、周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。クロック信号が立ち下がると、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２が立ち上がって、シーケンスにおける第２のレギュレータ内のスイッチングトランジスタをオンにする。そして、Ｖｇ２が立ち下がって第２のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ３が立ち上がって、シーケンスにおける第３のレギュレータ内のスイッチングトランジスタをオンにする。その後、Ｖｇ３が立ち下がって第３のレギュレータ内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００２２】
図６には、一定の順序に配列した制御信号によって制御された場合の、３つの電源のそれぞれについての入力電流（Ｉｉ１，Ｉｉ２，Ｉｉ３）の例も示す。これらの入力電流の合計は、入力電源への全体の入力電流負荷Ｉｉである。３つのスイッチングトランジスタがすべてスイッチングされてほぼ同時に３つの電源がピーク電流に達するようになる状況と比較すると、本実施例は、３つの電源内のトランジスタを一定の順序に配列してスイッチングすることによって、全体の電流負荷が低減されることに注意されたい。
【００２３】
図６において、クロック信号の立ち下がりと共に新しいサイクルがスタートする前に、すべての電源の制御信号は、これらすべての電源内のトランジスタをオフにスイッチングするものとして示す。しかし、これは不可欠なものではない。動的負荷を有する電源については、それぞれのレギュレータのそれぞれのスイッチングトランジスタの時間の長さは、そのレギュレータの出力電圧から導き出したエラー信号に従ってセットしてもよい。システムは、動的装荷によっては、最適に低くなったピーク入力電流で動作はしないかもしれないが、ある特定のレギュレータ内のトランジスタをオフにスイッチングする信号が、そのトランジスタをオンにスイッチングする信号が再び発生する前又はほぼ同時に起こる限り、調整は維持されるはずである。更に、最大入力予想電流負荷から最小入力予想電流負荷までを供給するシーケンスを配置することによって、異なる電源内の２つ又はそれよりも多いスイッチングトランジスタが同時にオンである場合であっても、ピーク入力電流を低減するために有用である。
【００２４】
図７は、多数の電源内のトランジスタを順次的スイッチングするシステムを示すブロック図である。クロック発生器５００２は、クロック信号をパルス幅変調（ＰＷＭ）発生器５００４に送り、ＰＷＭ発生器５００４は、信号Ｖｇ１を通してシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブな（ａｃｔｉｖｅ）ままでシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１０からの信号によって決まる。エラー発生器５０１０からの信号は、シーケンスにおける第１のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０１０についてのＶ１となる。シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器５００６は、信号Ｖｇ２を通してシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１２からの信号によって決まる。エラー発生器５０１２からの信号は、シーケンスにおける第２のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０２０についてのＶ２となる。シーケンスにおける第２のレギュレータのスイッチングトランジスタが、信号Ｖｇ２を通してオフになると、ＰＷＭ発生器５００８は、信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ３がアクティブなままでシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器５０１４からの信号によって決まる。エラー発生器５０１４からの信号は、シーケンスにおける第３のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、これはレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つの電源と共に用いると、これはレギュレータ２０３０についてのＶ３となる。
【００２５】
図８は、順次的に第１のレギュレータの後に、２つのレギュレータの同時スイッチングを利用した、多数のスイッチングレギュレータについての制御波形を示すグラフである。図８において、クロック信号は、シーケンスにおける第１のレギュレータのスイッチングのトリガをセットする周期的波形である。その第１のレギュレータは、Ｖｇ１によって制御される。クロック信号が立ち下がると、Ｖｇ１が立ち上がって第１のレギュレータ内のスイッチングトランジスタをオンにすることに注意されたい。Ｖｇ１が立ち下がって第１のレギュレータ内のスイッチングトランジスタをオフにすると、Ｖｇ２及びＶｇ３が立ち上がって、第２及び第３の電源内のスイッチングトランジスタをオンにする。そして、Ｖｇ２及びＶｇ３が互いに別個に立ち下がって、第２及び第３の電源内のスイッチングトランジスタをオフにする。クロック信号が立ち下がると、シーケンスが再びスタートする。
【００２６】
２つ以上のレギュレータ内のスイッチングトランジスタを同時にオンにすることによって、クロック信号のサイクル時間を速くすることができる。これは、レギュレータのうちの２つが他の電源と比較して低入力電源電流を有していることが既知であるか、そう予期される場合に、特に有用である。そうすれば、この２つのレギュレータを同時にオンにして、全体のピーク入力電源電流に大きな影響を与えることなくクロック信号のサイクル時間を速くすることができる。更に、他の実施例において、２つの電源を同時にオンにスイッチングする代わりに、１つのレギュレータ内のトランジスタのオンへのスイッチングから、他のレギュレータ内のトランジスタのオンへのスイッチングまでに、一定の遅延を導入してもよい。これは、２つのレギュレータへの入力電流がおおよそ互いに同じ路をたどる（ｔｒａｃｋ ｅａｃｈ ｏｔｈｅｒ）と思われるが、主として一方が他方よりも大きいと思われる場合に、有用である。
【００２７】
図９は、順次的に第１のレギュレータのスイッチングの後に２つのレギュレータのスイッチングを行う制御システムを示すブロック図である。クロック発生器７００２は、クロック信号をパルス幅変調（ＰＷＭ）発生器７００４に送り、ＰＷＭ発生器７００４は、信号Ｖｇ１を通してシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブなままでシーケンスにおける第１のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１０からの信号によって決まる。エラー発生器７０１０からの信号は、シーケンスにおける第１のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０１０についてのＶ１となる。シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器７００６は、信号Ｖｇ２を通してシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでシーケンスにおける第２のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１２からの信号によって決まる。エラー発生器７０１２からの信号は、シーケンスにおける第２のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０２０についてのＶ２となる。また、シーケンスにおける第１のレギュレータのスイッチングトランジスタが、信号Ｖｇ１を通してオフになると、ＰＷＭ発生器７００８は、オプションの時間遅延７０１６の後、信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンにする。時間遅延を望まない場合は、ＰＷＭ発生器７００６が信号Ｖｇ２を通して第２のレギュレータのスイッチングレジスタをオンにするのと同時に、ＰＷＭ発生器７００８が信号Ｖｇ３を通してシーケンスにおける第３のレギュレータのスイッチングレジスタをオンにする。Ｖｇ３がアクティブなままでシーケンスにおける第３のレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器７０１４からの信号によって決まる。エラー発生器７０１４からの信号は、シーケンスにおける第３のレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、これはレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、これはレギュレータ２０３０についてのＶ３となる。
【００２８】
図１０は、所定時間にスイッチングトランジスタをオンにする多数のスイッチングレギュレータの制御波形を示すグラフである。クロック信号は、多数の電源内のスイッチングトランジスタをオンにする基準（ｔｉｍｅｂａｓｅ）として用いられる周期的波形である。第１信号（ＦＩＲＳＴ）は、アクティブである場合にクロック信号のどのサイクルが新しいスイッチングのサイクルの最初を表しているかを示す信号である。図１０において、第１のレギュレータ内のスイッチングトランジスタは、クロック信号の第１のサイクルの間に立ち上がるＶｇ１を通してオンになる。第２のレギュレータ内のスイッチングトランジスタは、クロック信号の第２のサイクルの間に立ち上がるＶｇ２を通してオンになる。第３のレギュレータ内のスイッチングトランジスタは、クロック信号の第４のサイクルの間に立ち上がるＶｇ３を通してオンになる。制御信号Ｖｇ１，Ｖｇ２，Ｖｇ３，はそれぞれ別個に立ち下がる。クロック信号が立ち下がると、シーケンスが再びスタートする。第１信号が起動すると、新しいスイッチングのサイクルが開始する。
【００２９】
図１１は、多数のスイッチングレギュレータのスイッチングトランジスタを所定時間にオンにスイッチング可能な制御システムを示すブロック図である。クロック発生器９００２は、システムの基準として用いられる周期的波形を供給するクロック信号を生成する。クロック信号がロールオーバーカウンタ９００４に入力される。ロールオーバーカウンタ９００４は、クロック信号の入力パルスを取り出して、それらのパルスのカウントであるデジタル出力を作り出す。所定のカウントにおいて、ロールオーバーカウンタ９００４は出力を第１のカウント数にリセットし、クロック信号上に他のパルスが受け取られるまで第１信号を起動する。これによって、ロールオーバーカウンタ９００４の出力についてのサイクルシーケンス（ｃｙｃｌｉｃ ｓｅｑｕｅｎｃｅ ｏｎ）が作り出される。図１０において、これは１、２、３、４、５、１、２、…となり、第１信号はシーケンスの「１」の部分の間に作り出される。
【００３０】
ロールオーバーカウンタ９００４のカウント出力は、コンパレータ９００６，９００８，９０１０に入力される。これらのコンパレータはそれぞれ、その入力が所定の数とマッチすると信号を生成する。図１０を例として用いる場合、コンパレータ９００６はその入力が１の場合に信号を生成し、コンパレータ９００８はその入力が２の場合に信号を生成し、コンパレータ９０１０はその入力が４の場合に信号を生成する。
【００３１】
コンパレータ９００６が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９００６がトリガされ、信号Ｖｇ１を通して第１のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ１がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０１４からの信号によって決まる。エラー発生器９０１４からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つの電源と共に用いると、出力電圧はレギュレータ１０１０についてのＶ１となる。この制御システムを、図２に示すように３つの電源と共に用いると、出力電圧はレギュレータ２０１０についてのＶ１となる。
【００３２】
コンパレータ９００８が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９０１６がトリガされ、信号Ｖｇ２を通して第２のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ２がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０１８からの信号によって決まる。エラー発生器９０１８からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ１０２０についてのＶ２となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ２０２０についてのＶ２となる。
【００３３】
コンパレータ９０１０が生成した信号によって、パルス幅変調（ＰＷＭ）発生器９０２０がトリガされ、信号Ｖｇ３を通して第３のレギュレータのスイッチングトランジスタをオンにする。Ｖｇ３がアクティブなままでそのレギュレータのスイッチングトランジスタをオンに保つ時間の長さは、エラー発生器９０２２からの信号によって決まる。エラー発生器９０２２からの信号は、そのレギュレータの出力電圧によって決まる。この制御システムを、図１に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ１０３０についてのＶ３となる。この制御システムを、図２に示すように３つのレギュレータと共に用いると、出力電圧はレギュレータ２０３０についてのＶ３となる。
【００３４】
多数の電源のスイッチングトランジスタをオンにスイッチングする所定時間を選択するひとつの方法は、結果としてピーク入力電源電流が最小になるような時間を選択する、というものである。それぞれの負荷の状況についてそれぞれのレギュレータへの最大入力電流が既知であるか、又はそう予想される場合には、それぞれの制御パルス（Ｖｇ１、Ｖｇ２等）の長さを決定することができる。この情報、入力電圧及びそれぞれのレギュレータの設計によって、与えられた負荷の状況におけるそれぞれのレギュレータについての入力電流波形を決定するために、十分なデータが与えられる。そうすれば、これらの入力電流波形を用いて、ピーク入力電源電流が最小になるようにそれぞれの制御パルスのスタート時間を決定することができる。
【００３５】
図５−図１１において、クロック信号を一定の周期を有するものとして示す。しかし、これらの図のいずれにおいても、周期が可変のクロックを用いてもよい。この周期（又は周波数）が可変のクロックは、多数の電源にかかる負荷の変化、その他何らかの制御システムの変数に応答して導き出してもよい。更に、これらのシステムを別個の各ブロックからなるブロック図として示したが、これらのシステムのいずれも、マイクロコントローラ、その他プロセッサ、又はカスタムＩＣを用いて実施してもよいということが理解されるべきである。またこれらのシステムのいずれも、制御パルスの配置又はタイミングの調節を行う場合に、示したものよりも多くの変数を考慮してもよい。例えば、マイクロコントローラは、自らが、ある電源に大量の電力を必要とする多数の機能を行おうとしているということがわかることもある。そのような動作を行う前に、マイクロコントローラは、制御パルスを再配置したり制御パルスのタイミングを変えて、そういった機能を行うときに、そのレギュレータがより多くの入力電流の取り出しを開始する時のピーク入力電源電流が最小になるようにしてもよい。
【００３６】
本発明の具体的な実施例をいくつか説明し例示したが、本発明は、説明し、例示した具体的な形式又は部品配置に限定されるものではない。本発明は、特許請求の範囲によってのみ限定される。
【００３７】
以下に、本発明の実施の形態を要約する。
１． 入力電源と、
前記入力電源から電流を取り出し、該取り出す電流を増減させる第１のスイッチングレギュレータ（１０１０，２０１０）と、
前記入力電源から電流を取り出し、該取り出す電流を増減させる第２のスイッチングレギュレータ（１０２０，２０２０）と、
前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を増大させるスイッチングコントローラと、
を備える電源装置。
【００３８】
２． 前記入力電源から電流を取り出し、該取り出す電流を増減させる、第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記１に記載の電源装置。
【００３９】
３． 前記入力電源から電流を取り出し、取り出す電流を増減させる第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させた後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記１に記載の電源装置。
【００４０】
４． 前記スイッチングコントローラが、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を減少させてから一定の時間遅延の後に、前記第３のスイッチングレギュレータに、該第３のスイッチングレギュレータが前記入力電源から取り出す電流を増大させる上記３に記載の電源装置。
【００４１】
５． 前記入力電源から電流を取り出し、取り出す電流を増減させる、第３のスイッチングレギュレータ（１０３０，２０３０）を更に備え、
前記スイッチングコントローラが、前記第２のスイッチングレギュレータが取り出す電流の増減及び前記第３のスイッチングレギュレータが取り出す電流の増減を順序づけて、前記入力電源から取り出すピーク電流量を低下させる上記１に記載の電源装置。
【００４２】
６． 前記コントローラがまた、前記第２のスイッチングレギュレータが取り出す電流の増減のタイミング及び前記第３のスイッチングレギュレータが取り出す電流の増減のタイミングを変化させて、前記入力電源から取り出すピーク電流量を低下させる上記５に記載の電源装置。
【００４３】
７． 入力電源と、
前記入力電源から電流を取り出す第１のスイッチングレギュレータ（１０１０，２０１０）と、
前記入力電源から電流を取り出す第２のスイッチングレギュレータ（１０２０，２０２０）と、
１サイクルにおける第１の時間に、前記第１のスイッチングレギュレータに、該第１のスイッチングレギュレータが前記入力電源から取り出す電流を変化させ、前記サイクルにおける第２の時間に、前記第２のスイッチングレギュレータに、該第２のスイッチングレギュレータが前記入力電源から取り出す電流を変化させるスイッチングコントローラと、
を備える電源装置。
【００４４】
８． 前記第１の時間及び前記第２の時間が、前記入力電源から取り出すピーク入力電流を低下させるように選択される上記７に記載の電源装置。
【００４５】
９． 前記スイッチングコントローラが前記第１の時間及び前記第２の時間を選択する上記８に記載の電源装置。
【００４６】
１０． 入力電源と、
前記入力電源から入力電流を取り出す複数のスイッチングレギュレータ（１０１０，１０２０，１０３０）と、
前記入力電流に、第１のシーケンスにおける第１の方向の前記入力電流の大きさの変化を開始させるスイッチングコントローラと、
を備える電源装置。
【００４７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、多数の電圧のスイッチングを行う電源装置において、入力電源におけるピーク電流ドレインを低下させることができる。
【図面の簡単な説明】
【図１】入力電源が同じである、多数のバック・タイプのスイッチングレギュレータを示す概略図である。
【図２】入力電源が同じである、多数のブースト・タイプのスイッチングレギュレータを示す概略図である。
【図３】連続モード及び不連続モードにおけるバック・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。
【図４】連続モード及び不連続モードにおけるブースト・タイプのスイッチングレギュレータについての入力電流波形を示すグラフである。
【図５】多数のバック・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての制御信号と電流波形の組を示すグラフである。
【図６】多数のブースト・タイプのレギュレータにおけるトランジスタの順次的スイッチングについての、制御信号と電流波形との組を示すグラフである。
【図７】多数の電源内のトランジスタを順次的スイッチングするシステムを示すブロック図である。
【図８】順次的に第１のレギュレータの後に、２つのレギュレータの同時スイッチングを利用した、多数のスイッチングレギュレータについての制御波形を示すグラフである。
【図９】順次的に第１のレギュレータのスイッチングの後に２つのレギュレータのスイッチングを行う制御システムを示すブロック図。
【図１０】所定時間にスイッチングトランジスタをオンにする多数のスイッチングレギュレータの制御波形を示すグラフである。
【図１１】多数のスイッチングレギュレータのスイッチングトランジスタを所定時間にオンにスイッチング可能な制御システムを示すブロック図である。
【符号の説明】
１０１０ 第１のスイッチングレギュレータ
１０２０ 第２のスイッチングレギュレータ
１０３０ 第３のスイッチングレギュレータ
２０１０ 第１のスイッチングレギュレータ
２０２０ 第２のスイッチングレギュレータ
２０３０ 第３のスイッチングレギュレータ
Claims (3)
- 以下の（ａ）から（ｃ）を設けた電源装置：
（ａ）入力電源；
（ｂ）前記入力電源から取り出す電流をそれぞれが増減させる複数のスイッチングレギュレータ；
（ｃ）前記複数のスイッチングレギュレータのそれぞれが前記入力電源から取り出す電流を制御するスイッチングコントローラ：前記スイッチングコントローラが前記複数のスイッチングレギュレータそれぞれの出力電圧から導き出した誤差信号に従って前記複数のスイッチングレギュレータそれぞれのオン時間の長さを決定し、前記複数のスイッチングレギュレータのうち、一部のスイッチングレギュレータをして前記一部のスイッチングレギュレータが前記入力電源から引き出す電流を減少せしめることに応答して、前記スイッチングコントローラが前記複数のスイッチングレギュレータ中の残りのスイッチングレギュレータのうち、複数のスイッチングレギュレータをして前記入力電源から取り出す電流を同時に増大させた状態にする。 - 以下の（ａ）及び（ｂ）を設けた電源装置：
（ａ）入力電源から入力電流を取り出す複数のスイッチングレギュレータ；
（ｂ）前記複数のスイッチングレギュレータの各々をして、サイクル中の所定の時点で前記入力電流の大きさを減少せしめるスイッチングコントローラ：前記スイッチングレギュレータの各々についてのサイクル中の前記時点は所定の時点の第１の集合を形成し、
前記スイッチングコントローラは、前記入力電源から取り出すピーク電流が前記所定の時点の第１の集合によるよりも小さくするところの所定の時点の第２の集合を定め、
前記スイッチングコントローラは、前記入力電流の大きさを減少せしめる時点を前記時点の第２の集合に切り替え、
前記スイッチングコントローラは、前記複数のスイッチングレギュレータのうち、一部のスイッチングレギュレータをして前記入力電源から取り出す電流を減少せしめるのに引き続き、前記複数のスイッチングレギュレータ中の残りのスイッチングレギュレータのうち、複数のスイッチングレギュレータをして前記入力電源から取り出す電流を同時に増大させた状態にする。 - 以下の（ａ）から（ｅ）のステップを設け、同一の入力電源を共有する複数のスイッチングレギュレータへのピーク入力電流を減少させる方法：
（ａ）負荷条件の第１の集合の下で前記入力電源から取り出すピーク電流を最小化するところの、前記複数のスイッチングレギュレータのそれぞれをスイッチングする所定の時点の第１の集合を定める；
（ｂ）前記複数のスイッチングレギュレータのそれぞれを前記予め定められた時点の第１の集合においてスイッチングするように制御する；
（ｃ）負荷条件の第２の集合の下で前記入力電源から取り出すピーク電流を最小化するところの、前記複数のスイッチングレギュレータのそれぞれをスイッチングする所定の時点の第２の集合を定める；
（ｄ）前記第２の負荷条件が生起したとき、前記複数のスイッチングレギュレータのそれぞれを前記予め定められた時点の第２の集合においてスイッチングするように制御する；
（ｅ）前記複数のスイッチングレギュレータのうち、一部のスイッチングレギュレータをして前記入力電源から取り出す電流を減少せしめるのに引き続き、前記複数のスイッチングレギュレータ中の残りのスイッチングレギュレータのうち、複数のスイッチングレギュレータをして前記入力電源から取り出す電流を同時に増大させた状態にする。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/437669 | 1999-11-10 | ||
| US09/437,669 US6265855B1 (en) | 1999-11-10 | 1999-11-10 | Coordinated switching in a multiple switching regulator system to lower peak current load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001161061A JP2001161061A (ja) | 2001-06-12 |
| JP3628955B2 true JP3628955B2 (ja) | 2005-03-16 |
Family
ID=23737398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000337743A Expired - Fee Related JP3628955B2 (ja) | 1999-11-10 | 2000-11-06 | 電源装置及び電源装置制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6265855B1 (ja) |
| EP (1) | EP1104949B1 (ja) |
| JP (1) | JP3628955B2 (ja) |
| CN (2) | CN1551474A (ja) |
| DE (1) | DE60003771T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816978B1 (en) * | 2000-06-07 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | System and method for adjusting an input voltage to a switching power supply while keeping the output voltage constant |
| US6747855B2 (en) * | 2002-01-24 | 2004-06-08 | Intel Corporation | Innovative regulation characteristics in multiple supply voltages |
| JP3688257B2 (ja) * | 2002-09-27 | 2005-08-24 | 株式会社リコー | 電源装置及び携帯電話器 |
| US6906500B2 (en) * | 2002-11-14 | 2005-06-14 | Fyre Storm, Inc. | Method of operating a switching power converter |
| EP1588225A1 (en) * | 2003-01-17 | 2005-10-26 | Freescale Semiconductor, Inc. | Power management system |
| JP3851303B2 (ja) * | 2003-09-08 | 2006-11-29 | ローム株式会社 | 多出力型電源装置及びこれを用いた携帯機器 |
| TW200516821A (en) * | 2003-11-14 | 2005-05-16 | Hon Hai Prec Ind Co Ltd | System and method for starting up devices orderly |
| CN1627412A (zh) * | 2003-12-13 | 2005-06-15 | 鸿富锦精密工业（深圳）有限公司 | 控制多背板的多硬盘顺序启动的电路及方法 |
| WO2005076447A1 (ja) * | 2004-02-03 | 2005-08-18 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| US7400064B2 (en) * | 2005-04-22 | 2008-07-15 | Texas Instruments Incorporated | DC/DC power converter |
| US7276885B1 (en) * | 2005-05-09 | 2007-10-02 | National Semiconductor Corporation | Apparatus and method for power sequencing for a power management unit |
| US7723864B2 (en) * | 2005-07-26 | 2010-05-25 | Norgren, Inc. | AC-to-DC electrical switching circuit |
| US20070090815A1 (en) * | 2005-10-24 | 2007-04-26 | Faraday Technology Corp. | Integrated circuit with power gating function |
| DE112006002875B4 (de) * | 2005-12-12 | 2015-01-15 | Mitsubishi Electric Corp. | LED-Beleuchtungsvorrichtung und diese verwendende Fahrzeuglicht-Beleuchtungsvorrichtung |
| JP2007174856A (ja) * | 2005-12-26 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 昇圧装置および降圧装置 |
| US8064179B2 (en) * | 2006-09-05 | 2011-11-22 | Silicon Laboratories Inc. | Integrated circuit including a switching regulator design for power over Ethernet devices |
| US7629779B2 (en) * | 2006-09-21 | 2009-12-08 | Intel Corporation | Multiple output multiple topology voltage converter |
| US20080157597A1 (en) * | 2006-12-27 | 2008-07-03 | Annabelle Pratt | Multiple output isolated converter circuit |
| US7911190B2 (en) * | 2007-02-14 | 2011-03-22 | Texas Instruments Incorporated | Regulator with automatic power output device detection |
| US20090015066A1 (en) * | 2007-07-10 | 2009-01-15 | Yazaki North America, Inc. | Close-loop relay driver with equal-phase interval |
| JP5239360B2 (ja) * | 2008-01-31 | 2013-07-17 | 株式会社リコー | スイッチング電源回路 |
| US8164378B2 (en) * | 2008-05-06 | 2012-04-24 | Freescale Semiconductor, Inc. | Device and technique for transistor well biasing |
| TWI381622B (zh) * | 2009-10-05 | 2013-01-01 | Anpec Electronics Corp | 同步式電源供應器及其相關直流轉換器 |
| US8330441B1 (en) * | 2010-01-25 | 2012-12-11 | National Semiconductor Corporation | Technique for reducing crosstalk interference between integrated switching regulators |
| US9041452B2 (en) * | 2010-01-27 | 2015-05-26 | Silicon Laboratories Inc. | Circuit and method of clocking multiple digital circuits in multiple phases |
| KR20160001093A (ko) * | 2014-06-26 | 2016-01-06 | 삼성전자주식회사 | 스위칭 레귤레이터를 제어하는 방법 및 전자 장치 |
| JP2017153218A (ja) * | 2016-02-23 | 2017-08-31 | 富士通株式会社 | 電源装置 |
| CN116088625B (zh) * | 2023-04-07 | 2023-06-13 | 河北极太科技有限公司 | 一种输出电压调节电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4034232A (en) * | 1976-06-01 | 1977-07-05 | Burroughs Corporation | System for synchronizing and phase shifting switching regulators |
| JPS5872370A (ja) * | 1981-10-23 | 1983-04-30 | Hitachi Ltd | スイツチングレギユレ−タ |
| US5045712A (en) * | 1985-03-28 | 1991-09-03 | Raytheon Company | Synchronized switched mode power supplies |
| JPH0595672A (ja) * | 1991-10-01 | 1993-04-16 | Fujitsu Ltd | 多出力電源起動回路 |
| JP2571942Y2 (ja) * | 1992-10-12 | 1998-05-20 | ネミック・ラムダ株式会社 | 昇圧コンバータ |
| US5442534A (en) * | 1993-02-23 | 1995-08-15 | California Institute Of Technology | Isolated multiple output Cuk converter with primary input voltage regulation feedback loop decoupled from secondary load regulation loops |
| JP3359097B2 (ja) * | 1993-06-11 | 2002-12-24 | オリジン電気株式会社 | 多出力電源装置 |
| JPH09289773A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 多出力スイッチング電源装置 |
| US5905369A (en) * | 1996-10-17 | 1999-05-18 | Matsushita Electric Industrial Co., Ltd. | Variable frequency switching of synchronized interleaved switching converters |
| JP3148171B2 (ja) * | 1998-01-12 | 2001-03-19 | 株式会社日本プロテクター | スイッチングレギュレータ |
| US6043634A (en) * | 1998-12-22 | 2000-03-28 | Intel Corporation | Interleaved switching regulator |
-
1999
- 1999-11-10 US US09/437,669 patent/US6265855B1/en not_active Expired - Fee Related
-
2000
- 2000-08-10 CN CNA2004100074035A patent/CN1551474A/zh active Pending
- 2000-08-10 CN CNB001226487A patent/CN1171373C/zh not_active Expired - Fee Related
- 2000-11-06 JP JP2000337743A patent/JP3628955B2/ja not_active Expired - Fee Related
- 2000-11-06 EP EP00309850A patent/EP1104949B1/en not_active Expired - Lifetime
- 2000-11-06 DE DE60003771T patent/DE60003771T2/de not_active Expired - Fee Related
-
2001
- 2001-04-25 US US09/842,334 patent/US6437548B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1171373C (zh) | 2004-10-13 |
| DE60003771T2 (de) | 2004-06-17 |
| CN1296202A (zh) | 2001-05-23 |
| US6265855B1 (en) | 2001-07-24 |
| US6437548B2 (en) | 2002-08-20 |
| EP1104949A3 (en) | 2002-01-02 |
| US20010015639A1 (en) | 2001-08-23 |
| CN1551474A (zh) | 2004-12-01 |
| DE60003771D1 (de) | 2003-08-14 |
| EP1104949A2 (en) | 2001-06-06 |
| JP2001161061A (ja) | 2001-06-12 |
| EP1104949B1 (en) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628955B2 (ja) | 電源装置及び電源装置制御方法 | |
| JP3467679B2 (ja) | Ｄｃ／ｄｃ変換器 | |
| US6037755A (en) | Switching controller for a buck+boost converter and method of operation thereof | |
| US5617015A (en) | Multiple output regulator with time sequencing | |
| US7023188B1 (en) | Method of forming a multi-phase power supply controller | |
| CN103516216B (zh) | 数字开关模式电压调节器 | |
| US7777460B2 (en) | Multi-phase converter with improved current sharing | |
| US7839667B2 (en) | Adaptive leading-edge blanking circuit and method for switching mode power converter | |
| KR20090058471A (ko) | 콤퍼레이터 방식 ｄｃ－ｄｃ 컨버터 | |
| WO2017007619A1 (en) | Boost regulator having adaptive dead time | |
| WO2008049044A2 (en) | Predictive duty ratio generating circuit and method for synchronous boost converters operating in pfm mode | |
| US8248139B2 (en) | Simple interleaved phase shift clock synchronization for master/slave scheme | |
| WO2003100831A2 (en) | Integrated zvs synchronous buck dc-dc converter with adaptive control | |
| US11770073B2 (en) | Methods and apparatus for regulated hybrid converters | |
| CN113972836B (zh) | 一种三电平升压变换器及控制方法 | |
| US7474544B2 (en) | Initial voltage establishing circuit for a switching voltage converter | |
| CN112583241B (zh) | 一种开关电源实现超音频轻载工作模式的控制方法及电路 | |
| CN104009627A (zh) | 多相转换控制器 | |
| CN212572391U (zh) | 电子电路 | |
| CN104953836A (zh) | 升压转换器电路与升压转换器电路控制方法 | |
| DE112021001008T5 (de) | Ohne-audio-schalten für stromversorgung | |
| US6522192B1 (en) | Boost doubler circuit | |
| CN105917564B (zh) | 用于操作开关调节器的电路和方法 | |
| US20090224733A1 (en) | Methods and apparatus for a power supply | |
| US20040196094A1 (en) | Hybrid inductive-capacitive charge pump with high diode driving capability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |