JP3626676B2 - マイクロ波移相器及びフェーズドアレーアンテナ - Google Patents
マイクロ波移相器及びフェーズドアレーアンテナ Download PDFInfo
- Publication number
- JP3626676B2 JP3626676B2 JP2000360020A JP2000360020A JP3626676B2 JP 3626676 B2 JP3626676 B2 JP 3626676B2 JP 2000360020 A JP2000360020 A JP 2000360020A JP 2000360020 A JP2000360020 A JP 2000360020A JP 3626676 B2 JP3626676 B2 JP 3626676B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- semiconductor switching
- switching element
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
【０００１】
【発明の属する技術分野】
の発明は、マイクロ波帯のフェーズドアレーアンテナなどのビーム形成用の回路として用いられ、外部からの制御信号により通過位相量を切り替えることが出来るマイクロ波移相器に関し、特に回路面積を小さくできるマイクロ波移相器に関するものである。
また、このマイクロ波移相器を用いて構成したフェーズドアレーアンテナに関するものである。
【０００２】
【従来の技術】
図９は例えば、特開昭６１−１６３７０１号公報に記載された従来の反射形マイクロ波移相器を示す構成図である。
図において、１ａ，１ｂは半導体スイッチング素子で、この例ではＰＩＮダイオードである。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞれ接続された高インピーダンス線路、３ａ，３ｂは高インピーダンス線路２ａ，２ｂとそれぞれ接続された低インピーダンス線路、４は低インピーダンス線路３ａ，３ｂと、ＲＦ信号が通過する主線路との間に挿入されたブランチラインカプラで、９０°の電気長を有する線路４個をリング状に接続したハイブリッド回路である。５はＰＩＮダイオードのカソード端子を直流的に接地するための１／４波長の電気長を有する高インピーダンス線路などのチョーク回路、９はＲＦ入力端子、１０はＲＦ出力端子、１２ａ，１２ｂはＰＩＮダイオードのアノード端子を高周波的に接地するための１／４波長の電気長を有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイオードに制御電圧を印加するための制御電圧端子である。
なお、上記の各線路は、マイクロストリップ線路で形成されており、この明細書で線路とは、マイクロストリップ線路で構成されている線路をいうものとする。その他の部分も導体で形成される部分は、プリント基板上に形成されている。
【０００３】
ａ，ｂ，ｃ及びｄは、ブランチラインカプラ４の４個の端子で、ブランチラインカプラの機能としては、ａから入力された信号は−９０°の位相差を与えられてｂへ出力される。また、ａから入力された信号は−１８０°の位相差を与えられてｄへ出力される。ｃはアイソレーション端子である。なお、この明細書では、ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを第４端子と呼ぶことにする。
また、ブランチラインカプラ４、高インピーダンス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで構成される回路ｅを反射形移相回路と呼ぶことにする。反射形移相回路ｅとしては、第１端子ａが信号入力部として用いられ、第２端子ｂが信号出力部として用いられ、ＲＦ入力端子９を通り信号入力部（第１端子ａ）から入力されたマイクロ波の位相は、所定の位相量だけ移相されて信号出力部（第２端子ｂ）から出力され、ＲＦ出力端子１０から外部へ出力される。
すなわち、図８に示されるようなマイクロ波移相器においては、ＲＦ周波数の信号は、ＲＦ入力端子９から入力され、制御電圧端子１３ａ，１３ｂに印加された制御電圧により設定される通過位相だけ変化させられた後、ＲＦ出力端子１０から出力される。
【０００４】
次に動作について説明する。図７にＰＩＮダイオードの等価回路を示す。図９の１３ａ，１３ｂに示す制御電圧端子から印加される制御電圧により、ＰＩＮダイオードのインピーダンスが変化する。ＯＮ状態( 順方向へバイアスされ、ダイオードに電流が流れた状態)では、図７に示す等価回路でダイオードの真性抵抗成分Ｒｊは低抵抗となり、回路素子としては、直列インダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に寄生容量Ｃｐが並列に接続された回路として振舞う。また、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が印加されず電流が流れない状態) では、Ｒｊは高抵抗となり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードのＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続された回路となる。なお、図７中Ａ，Ｂは端子である。
【０００５】
そこで、図９の２ａ，２ｂ及び３ａ，３ｂで示す線路により、ＯＮ／ＯＦＦ時の反射位相の変化量を所望の値に設定し、ブランチラインカプラを介して入出力端子と接続することで、入出力端子間の通過位相量を、振幅を変化させることなく切り換えることができる。つまり、高インピーダンス及び低インピーダンス線路２ａ，２ｂ及び３ａ，３ｂのインピーダンスの値を所定の値に設定することによって、スイッチング素子がＯＦＦからＯＮになった時の入出力端子間の移相量を決定することができる。
なお、高インピーダンス及び低インピーダンス線路２ａ，２ｂ及び３ａ，３ｂは、いずれか一方で、必要な反射位相の変化量が得られれば、一方の線路のみ設ければよい。
このような構成によれば、入出力端子間にはＤＣカット用キャパシタが挿入されておらず、ブランチラインカプラのみが挿入されている構成となるため、低損失なマイクロ波移相器が実現できる。
【０００６】
【発明が解決しようとする課題】
このような従来のマイクロ波移相器では、低損失化が容易な反面、ＰＩＮダイオードのアノード端子を高周波的に接地するための先端開放スタブの外形が大きく、回路面積が大きくなると言う問題があった。また、ダイオードのパッケージなどによる寄生容量(図７のＣｐに相当) による特性変動を抑制できないという問題もあった。そのため、このような移相器を用いてフェーズドアレーアンテナを組み立てた場合、素子アンテナ間の移相量誤差のばらつきが生じ、製造歩留まりの劣化や、アンテナ全体の特性が劣化するという問題があった。
この発明は上記のような問題点を解決するためになされたもので、移相回路を接地する半導体スイッチング素子は、アノード側を移相回路に接続し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御する制御電圧は主線路側から供給することにより、小形のマイクロ波移相器を実現するとともに、ＰＩＮダイオード等の半導体スイッチング素子の製造ばらつきによる特性変動を抑制し、良好な特性を有するマイクロ波移相器を得ることを目的とする。また、このマイクロ波移相器を用いることにより、素子アンテナ間の移相量誤差のばらつき発生が防止され、製造歩留まりが向上し、アンテナ全体の特性を向上させたフェーズドアレーアンテナを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るマイクロ波移相器は、接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、
信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されるようにプリント配線パターンで形成し、上記ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したものである。
【０００８】
また、この発明に係るマイクロ波移相器は、接地されることにより動作し、信号入力部 から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、上記容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されると共に、互いに食い込んだ歯の部分がＰＩＮダイオードで隠れないようにプリント配線パターンで形成し、互いに食い込んだ歯の部分に沿って電極切断用のターゲットマークを設け、ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したものである。
【０００９】
また、この発明に係るフェーズドアレーアンテナは、各アンテナ素子への給電位相を変える移相器に、請求項１または請求項２記載のマイクロ波移相器を用いたものである。
【００１０】
【発明の実施の形態】
参考例１．
図１は、この発明の基礎となる参考例１によるマイクロ波移相器を示す構成図であり、図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図１において、５は長さｌの高インピーダンス線路からなるバイアス線路、６は制御電圧端子、７はバイアス線路５に接続されたＤＣカット用キャパシタである。
なお、５，６及び７により半導体スイッチング素子制御回路が構成されている。８ａ，８ｂは入力端子及び出力端子に接続されたＤＣカット用キャパシタを示す。
この参考例１によるマイクロ波移相器においても、基本的な動作は図９に示した従来のマイクロ波移相器と同様であり、制御電圧端子６から印加された制御電圧により入出力端子間の通過位相が変化する。
ただし、図１に示す移相器ではＰＩＮダイオードは逆向きに取り付けられ、制御電圧は主線路側から供給されるため、制御電圧の極性が図９に示す従来の移相器の極性とは逆となる。
【００１１】
参考例１によるマイクロ波移相器では、従来例における先端開放スタブ１２の代わりに、スルーホールなどを用いた直流的な接地方法を用いることができるため、小形化が可能であるという利点がある。
一方で、主線路にＤＣカット用のキャパシタ８と、制御電圧印加用に通常は取付点でのインピーダンスが開放となるよう１／４波長の長さに設定されたバイアス線路５とが取りつけられており、これらの特性により、通過損失の増加、入力端子及び出力端子９，１０から反射損失の劣化を生ずる可能性がある。
参考例１では、バイアス線路５の長さｌを主線路に設けたＤＣカット用キャパシタ８の容量に合わせて最適化することにより、移相器全体のインピーダンス整合を行い、通過損失の低減及び入出力端子からみた反射損失の改善を行っている。
インピーダンス整合を行うことにより、主線路側からバイアスを印加する方式で小形化を行った場合でも、低損失なマイクロ波移相器を実現可能である。
【００１２】
すなわち、入出力部直流阻止用キャパシタ８ａ，８ｂの容量値と、半導体スイッチング素子制御回路の高インピーダンスのバイアス線路５の長さｌとは、上記キャパシタ及びスイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力部及び出力部に接続される回路のインピーダンスと整合するように設定されている。
なお、半導体スイッチング素子制御回路は、信号入力側（端子ａ側）に設けてもよい。
また、参考例１では、ＰＩＮダイオード１ａ，１ｂのアノードが高インピーダンス回路２ａ，２ｂに接続され、カソードが接地されているが、カソードを高インピーダンス回路に接続し、アノードを接地し、制御電圧の極性を逆にすることでもよい。この点は後述する実施の形態２〜６においても同様である。
【００１３】
参考例２．
図２は、この発明の参考例２によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
参考例２によるマイクロ波移相器では、図１に示す参考例１のマイクロ波移相器において、低インピーダンス線路２ａ，２ｂが十分低インピーダンスとならないことにより、所望の移相量が得られないという問題点を解決したもので、参考例１の低インピーダンス線路２と比較しインピーダンスの高い線路を並列に設けることにより、２の線路よりも低インピーダンスとすることができ、所望の移相量を得ることを可能としたものである。
図１の低インピーダンス線路２では高周波電流はパターンの縁を流れるため、パターン幅を広げ、多くの実装面積を必要とする割にはインピーダンスを低くすることができない。これに対して、図２の並列接続された並列接続線路１１ａ，１１ｂは、それぞれの線路の縁を高周波電流が流れるため、等価的なインピーダンスをより低くすることができる。
【００１４】
参考例３．
図３は、この発明の参考例３によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
参考例３は、ＰＩＮダイオード１ａ，１ｂの接地用のＧＮＤパターンを共通化したものである。１６は共通のＧＮＤパターンである。これにより、ダイオードが接地されたスルーホールの寄生インダクタンスの違いによる特性劣化を抑制することを可能にするとともに、実装面積を削減することが可能となる。
なお、特性劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ時の振幅の変動である。
【００１５】
実施の形態１．
図４は、この発明の実施の形態１によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図４において、１４ａ，１４ｂはＰＩＮダイオードのパッケージの下面に設けられた櫛形電極構造によるギャップキャパシタである。ギャップキャパシタ１４ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，２ｂに接続され、他方の電極は接地されている。
実施の形態１によるマイクロ波移相器では、ＰＩＮダイオードのパッケージによる寄生キャパシタンス( 図７のＣｐに相当)の影響による特性劣化を抑制したもので、ギャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオードの特性に応じて適宜切断し、キャパシタンスを調整することにより、図８のＣｔに示すＰＩＮダイオードの端子間のキャパシタンスを調整し、ダイオードの寄生キャパシタンスＣｐの製造ばらつきによる特性劣化を吸収することが可能である。
【００１６】
なお、ギャップキャパシタ１４ａ，１４ｂは、２個の櫛形電極を互いに食い込ませて容量を持たせたもので、櫛形電極はプリントパターンで形成されている。図中Ｃは接地用スルーホールを示している。
ＰＩＮダイオード１ａ，１ｂは、高インピーダンス線路２ａ，２ｂ側の櫛形電極にアノードが半田付けされ、接地側の櫛形電極にカソードが半田付けされ、ギャップキャパシタ１４ａ，１４ｂとそれぞれ固定される。
図４で、ＰＩＮダイオード１ａ，１ｂを点線で書いてあるのは、櫛形電極との配置の関係を分かりやすくするためである。
また、図４は、例えば４，８，５，７，２，３，１４等はプリント基板のパターンを図示している。この点は、後述の図５も同様である。
【００１７】
実施の形態２．
図５は、この発明の実施の形態２によるマイクロ波移相器を示す構成図であり、図１，図４，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図５において、１５ａ，１５ｂはＰＩＮダイオード１ａ，１ｂのパッケージの下面に設けられた櫛形電極構造によるギャップキャパシタの横に、互いに食い込んだ歯の部分に沿うように設けられたターゲットマークである。
実施の形態２のマイクロ波移相器でも、ギャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオードの特性に応じて適宜切断し、キャパシタンスを調整することにより、
ＰＩＮダイオードの端子間のキャパシタンスを調整し、ダイオードの寄生キャパシタンスＣｐの製造ばらつきによる特性劣化を吸収することが可能である。
実施の形態２によれば、ターゲットマークにより切断個所を定量的に決定することができ、最適な特性をばらつきなく実現することが可能となる。
【００１８】
ターゲットマークを設ける点以外で、実施の形態２が、実施の形態１と異なる点は、櫛形電極を大きくして、２個の電極の櫛の歯を互いに食い込ませた部分が、ＰＩＮダイオードのパッケージの外側に出るようにした点である。
従って、ＰＩＮダイオードをギャップキャパシタに半田付けした後調整することができる。
実施の形態２によれば、実施の形態１の場合と異なり、個々の特性の測定を行いながら、リアルタイムに調整し、特性の最適化を行うことができる。
したがって、自動試験・調整機などによるトリミングも可能である。
なお、実施の形態１では、先にどのように櫛の歯を残せばよいかを確認し、予め加工しておくことになる。
【００１９】
参考例４．
図６は、この発明の参考例４によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
前述の参考例１〜３あるいは実施の形態１、２は、反射形移相回路に適用したものであるが、参考例４はローデッドライン形移相回路に適用したものである。２０は、９０°の電気長を有する線路１個及びθの電気長を有する線路２個がπ形に接続されたπ形回路である。
ｆ，ｇ，ｈ及びｉは、π形回路２０の４個の端子で、この明細書では、ｆを第１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と呼ぶことにする。
また、π形回路２０、高インピーダンス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで構成される回路ｋをローデッドライン形移相回路と呼ぶことにする。
【００２０】
この参考例４も、ＰＩＮダイオード１ａ，１ｂのＯＮ／ＯＦＦを制御することにより所望の位相量だけ移相させた出力信号が得られる。
また、参考例１と同様に、バイアス線路５の長さｌを主線路に設けたＤＣカット用キャパシタ８の容量に合わせて最適化することにより、移相器全体のインピーダンス整合を行い、通過損失の低減及び入出力端子からみた反射損失の改善を行っている。
インピーダンス整合を行うことにより、主線路側からバイアスを印加する方式で小形化を行った場合でも、低損失なマイクロ波移相器を実現可能である。
また、低インピーダンス線路３ａ，３ｂを、並列接続された平行２線路で構成することにより、参考例２と同様の効果を奏する。
また、ＰＩＮダイオード１ａ，１ｂの接地用パターンを共通化することにより、参考例３と同様の効果を奏する。
また、実施の形態１及び実施の形態２と同様に、櫛形電極構造のキャパシタを設けることにより、実施の形態１及び２と同様の効果を奏する。
【００２１】
実施の形態３．
実施の形態３は、図示しないが各アンテナ素子への給電位相を変える移相器に、実施の形態１あるいは実施の形態２のマイクロ波移相器を用いてフェーズドアレーアンテナを構成したものである。
実施の形態３によれば、素子アンテナ間の移相量誤差のばらつきを抑制したフェーズドアレーアンテナを得ることができる。
また、フェーズドアレーアンテナを安価に製造することができる。
【００２２】
【発明の効果】
以上説明した通り、この発明によるマイクロ波移相器は、接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されるようにプリント配線パターンで形成し、ＰＩＮダイオードのアノード又はカソードを一方の電極に接続し、カソード又はアノードを他方の電極に接続したことを特徴とするので、ギャップキャパシタの電極部分を適宜切断することによってＰＩＮダイオードの端子間のキャパシタンスを調整することが可能であり、ダイオードの寄生キャパシタンスの製造ばらつきによる特性劣化を吸収することができる。
【００２３】
また、この発明によるマイクロ波移相器は、半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されると共に、互いに食い込んだ歯の部分がＰＩＮダイオードで隠れないようにプリント配線パターンで形成し、互いに食い込んだ歯の部分に沿って電極切断用のターゲットマークを設け、ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを他方の電極に接続したことを特徴とするので、ターゲットマークにより切断個所を定量的に決定することができ、最適な特性をばらつきなく実現することが可能となる。
【００２４】
また、この発明のマイクロ波移相器を、フェイズドアレイアンテナの各素子アンテナへの給電位相を変える移相器に用いたので、各素子アンテナ間の移相量誤差のばらつきを制御することができる。
【図面の簡単な説明】
【図１】参考例１によるマイクロ波移相器を示す構成図である。
【図２】参考例２によるマイクロ波移相器を示す構成図である。
【図３】参考例３によるマイクロ波移相器を示す構成図である。
【図４】実施の形態１によるマイクロ波移相器を示す構成図である。
【図５】実施の形態２によるマイクロ波移相器を示す構成図である。
【図６】参考例４によるマイクロ波移相器を示す構成図である。
【図７】ＰＩＮダイオードの等価回路を示す説明図である。
【図８】ＰＩＮダイオードの端子間の寄生キャパシタンスを説明する説明図である。
【図９】従来のマイクロ波移相器を示す構成図である。
【符号の説明】
１ａ，１ｂ ＰＩＮダイオード、２ａ，２ｂ 高インピーダンス線路、
３ａ，３ｂ 低インピーダンス線路、４ ブランチラインカプラ、
５ バイアス線路、６ 制御電圧端子、７ キャパシタ、
８ａ，８ｂ キャパシタ、９ ＲＦ入力端子、１０ ＲＦ出力端子、
１１ａ，１１ｂ 並列接続線路、１４ａ，１４ｂ ギャップキャパシタ、
１５ａ，１５ｂ ターゲットマーク、ａ 第１端子、ｂ 第２端子、
ｃ 第３端子、ｄ 第４端子、ｅ 反射形移相回路、
ｋ ローデッドライン形移相回路。
【発明の属する技術分野】
の発明は、マイクロ波帯のフェーズドアレーアンテナなどのビーム形成用の回路として用いられ、外部からの制御信号により通過位相量を切り替えることが出来るマイクロ波移相器に関し、特に回路面積を小さくできるマイクロ波移相器に関するものである。
また、このマイクロ波移相器を用いて構成したフェーズドアレーアンテナに関するものである。
【０００２】
【従来の技術】
図９は例えば、特開昭６１−１６３７０１号公報に記載された従来の反射形マイクロ波移相器を示す構成図である。
図において、１ａ，１ｂは半導体スイッチング素子で、この例ではＰＩＮダイオードである。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞれ接続された高インピーダンス線路、３ａ，３ｂは高インピーダンス線路２ａ，２ｂとそれぞれ接続された低インピーダンス線路、４は低インピーダンス線路３ａ，３ｂと、ＲＦ信号が通過する主線路との間に挿入されたブランチラインカプラで、９０°の電気長を有する線路４個をリング状に接続したハイブリッド回路である。５はＰＩＮダイオードのカソード端子を直流的に接地するための１／４波長の電気長を有する高インピーダンス線路などのチョーク回路、９はＲＦ入力端子、１０はＲＦ出力端子、１２ａ，１２ｂはＰＩＮダイオードのアノード端子を高周波的に接地するための１／４波長の電気長を有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイオードに制御電圧を印加するための制御電圧端子である。
なお、上記の各線路は、マイクロストリップ線路で形成されており、この明細書で線路とは、マイクロストリップ線路で構成されている線路をいうものとする。その他の部分も導体で形成される部分は、プリント基板上に形成されている。
【０００３】
ａ，ｂ，ｃ及びｄは、ブランチラインカプラ４の４個の端子で、ブランチラインカプラの機能としては、ａから入力された信号は−９０°の位相差を与えられてｂへ出力される。また、ａから入力された信号は−１８０°の位相差を与えられてｄへ出力される。ｃはアイソレーション端子である。なお、この明細書では、ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを第４端子と呼ぶことにする。
また、ブランチラインカプラ４、高インピーダンス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで構成される回路ｅを反射形移相回路と呼ぶことにする。反射形移相回路ｅとしては、第１端子ａが信号入力部として用いられ、第２端子ｂが信号出力部として用いられ、ＲＦ入力端子９を通り信号入力部（第１端子ａ）から入力されたマイクロ波の位相は、所定の位相量だけ移相されて信号出力部（第２端子ｂ）から出力され、ＲＦ出力端子１０から外部へ出力される。
すなわち、図８に示されるようなマイクロ波移相器においては、ＲＦ周波数の信号は、ＲＦ入力端子９から入力され、制御電圧端子１３ａ，１３ｂに印加された制御電圧により設定される通過位相だけ変化させられた後、ＲＦ出力端子１０から出力される。
【０００４】
次に動作について説明する。図７にＰＩＮダイオードの等価回路を示す。図９の１３ａ，１３ｂに示す制御電圧端子から印加される制御電圧により、ＰＩＮダイオードのインピーダンスが変化する。ＯＮ状態( 順方向へバイアスされ、ダイオードに電流が流れた状態)では、図７に示す等価回路でダイオードの真性抵抗成分Ｒｊは低抵抗となり、回路素子としては、直列インダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に寄生容量Ｃｐが並列に接続された回路として振舞う。また、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が印加されず電流が流れない状態) では、Ｒｊは高抵抗となり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードのＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続された回路となる。なお、図７中Ａ，Ｂは端子である。
【０００５】
そこで、図９の２ａ，２ｂ及び３ａ，３ｂで示す線路により、ＯＮ／ＯＦＦ時の反射位相の変化量を所望の値に設定し、ブランチラインカプラを介して入出力端子と接続することで、入出力端子間の通過位相量を、振幅を変化させることなく切り換えることができる。つまり、高インピーダンス及び低インピーダンス線路２ａ，２ｂ及び３ａ，３ｂのインピーダンスの値を所定の値に設定することによって、スイッチング素子がＯＦＦからＯＮになった時の入出力端子間の移相量を決定することができる。
なお、高インピーダンス及び低インピーダンス線路２ａ，２ｂ及び３ａ，３ｂは、いずれか一方で、必要な反射位相の変化量が得られれば、一方の線路のみ設ければよい。
このような構成によれば、入出力端子間にはＤＣカット用キャパシタが挿入されておらず、ブランチラインカプラのみが挿入されている構成となるため、低損失なマイクロ波移相器が実現できる。
【０００６】
【発明が解決しようとする課題】
このような従来のマイクロ波移相器では、低損失化が容易な反面、ＰＩＮダイオードのアノード端子を高周波的に接地するための先端開放スタブの外形が大きく、回路面積が大きくなると言う問題があった。また、ダイオードのパッケージなどによる寄生容量(図７のＣｐに相当) による特性変動を抑制できないという問題もあった。そのため、このような移相器を用いてフェーズドアレーアンテナを組み立てた場合、素子アンテナ間の移相量誤差のばらつきが生じ、製造歩留まりの劣化や、アンテナ全体の特性が劣化するという問題があった。
この発明は上記のような問題点を解決するためになされたもので、移相回路を接地する半導体スイッチング素子は、アノード側を移相回路に接続し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御する制御電圧は主線路側から供給することにより、小形のマイクロ波移相器を実現するとともに、ＰＩＮダイオード等の半導体スイッチング素子の製造ばらつきによる特性変動を抑制し、良好な特性を有するマイクロ波移相器を得ることを目的とする。また、このマイクロ波移相器を用いることにより、素子アンテナ間の移相量誤差のばらつき発生が防止され、製造歩留まりが向上し、アンテナ全体の特性を向上させたフェーズドアレーアンテナを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るマイクロ波移相器は、接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、
信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されるようにプリント配線パターンで形成し、上記ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したものである。
【０００８】
また、この発明に係るマイクロ波移相器は、接地されることにより動作し、信号入力部 から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、上記容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されると共に、互いに食い込んだ歯の部分がＰＩＮダイオードで隠れないようにプリント配線パターンで形成し、互いに食い込んだ歯の部分に沿って電極切断用のターゲットマークを設け、ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したものである。
【０００９】
また、この発明に係るフェーズドアレーアンテナは、各アンテナ素子への給電位相を変える移相器に、請求項１または請求項２記載のマイクロ波移相器を用いたものである。
【００１０】
【発明の実施の形態】
参考例１．
図１は、この発明の基礎となる参考例１によるマイクロ波移相器を示す構成図であり、図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図１において、５は長さｌの高インピーダンス線路からなるバイアス線路、６は制御電圧端子、７はバイアス線路５に接続されたＤＣカット用キャパシタである。
なお、５，６及び７により半導体スイッチング素子制御回路が構成されている。８ａ，８ｂは入力端子及び出力端子に接続されたＤＣカット用キャパシタを示す。
この参考例１によるマイクロ波移相器においても、基本的な動作は図９に示した従来のマイクロ波移相器と同様であり、制御電圧端子６から印加された制御電圧により入出力端子間の通過位相が変化する。
ただし、図１に示す移相器ではＰＩＮダイオードは逆向きに取り付けられ、制御電圧は主線路側から供給されるため、制御電圧の極性が図９に示す従来の移相器の極性とは逆となる。
【００１１】
参考例１によるマイクロ波移相器では、従来例における先端開放スタブ１２の代わりに、スルーホールなどを用いた直流的な接地方法を用いることができるため、小形化が可能であるという利点がある。
一方で、主線路にＤＣカット用のキャパシタ８と、制御電圧印加用に通常は取付点でのインピーダンスが開放となるよう１／４波長の長さに設定されたバイアス線路５とが取りつけられており、これらの特性により、通過損失の増加、入力端子及び出力端子９，１０から反射損失の劣化を生ずる可能性がある。
参考例１では、バイアス線路５の長さｌを主線路に設けたＤＣカット用キャパシタ８の容量に合わせて最適化することにより、移相器全体のインピーダンス整合を行い、通過損失の低減及び入出力端子からみた反射損失の改善を行っている。
インピーダンス整合を行うことにより、主線路側からバイアスを印加する方式で小形化を行った場合でも、低損失なマイクロ波移相器を実現可能である。
【００１２】
すなわち、入出力部直流阻止用キャパシタ８ａ，８ｂの容量値と、半導体スイッチング素子制御回路の高インピーダンスのバイアス線路５の長さｌとは、上記キャパシタ及びスイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力部及び出力部に接続される回路のインピーダンスと整合するように設定されている。
なお、半導体スイッチング素子制御回路は、信号入力側（端子ａ側）に設けてもよい。
また、参考例１では、ＰＩＮダイオード１ａ，１ｂのアノードが高インピーダンス回路２ａ，２ｂに接続され、カソードが接地されているが、カソードを高インピーダンス回路に接続し、アノードを接地し、制御電圧の極性を逆にすることでもよい。この点は後述する実施の形態２〜６においても同様である。
【００１３】
参考例２．
図２は、この発明の参考例２によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
参考例２によるマイクロ波移相器では、図１に示す参考例１のマイクロ波移相器において、低インピーダンス線路２ａ，２ｂが十分低インピーダンスとならないことにより、所望の移相量が得られないという問題点を解決したもので、参考例１の低インピーダンス線路２と比較しインピーダンスの高い線路を並列に設けることにより、２の線路よりも低インピーダンスとすることができ、所望の移相量を得ることを可能としたものである。
図１の低インピーダンス線路２では高周波電流はパターンの縁を流れるため、パターン幅を広げ、多くの実装面積を必要とする割にはインピーダンスを低くすることができない。これに対して、図２の並列接続された並列接続線路１１ａ，１１ｂは、それぞれの線路の縁を高周波電流が流れるため、等価的なインピーダンスをより低くすることができる。
【００１４】
参考例３．
図３は、この発明の参考例３によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
参考例３は、ＰＩＮダイオード１ａ，１ｂの接地用のＧＮＤパターンを共通化したものである。１６は共通のＧＮＤパターンである。これにより、ダイオードが接地されたスルーホールの寄生インダクタンスの違いによる特性劣化を抑制することを可能にするとともに、実装面積を削減することが可能となる。
なお、特性劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ時の振幅の変動である。
【００１５】
実施の形態１．
図４は、この発明の実施の形態１によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図４において、１４ａ，１４ｂはＰＩＮダイオードのパッケージの下面に設けられた櫛形電極構造によるギャップキャパシタである。ギャップキャパシタ１４ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，２ｂに接続され、他方の電極は接地されている。
実施の形態１によるマイクロ波移相器では、ＰＩＮダイオードのパッケージによる寄生キャパシタンス( 図７のＣｐに相当)の影響による特性劣化を抑制したもので、ギャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオードの特性に応じて適宜切断し、キャパシタンスを調整することにより、図８のＣｔに示すＰＩＮダイオードの端子間のキャパシタンスを調整し、ダイオードの寄生キャパシタンスＣｐの製造ばらつきによる特性劣化を吸収することが可能である。
【００１６】
なお、ギャップキャパシタ１４ａ，１４ｂは、２個の櫛形電極を互いに食い込ませて容量を持たせたもので、櫛形電極はプリントパターンで形成されている。図中Ｃは接地用スルーホールを示している。
ＰＩＮダイオード１ａ，１ｂは、高インピーダンス線路２ａ，２ｂ側の櫛形電極にアノードが半田付けされ、接地側の櫛形電極にカソードが半田付けされ、ギャップキャパシタ１４ａ，１４ｂとそれぞれ固定される。
図４で、ＰＩＮダイオード１ａ，１ｂを点線で書いてあるのは、櫛形電極との配置の関係を分かりやすくするためである。
また、図４は、例えば４，８，５，７，２，３，１４等はプリント基板のパターンを図示している。この点は、後述の図５も同様である。
【００１７】
実施の形態２．
図５は、この発明の実施の形態２によるマイクロ波移相器を示す構成図であり、図１，図４，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
図５において、１５ａ，１５ｂはＰＩＮダイオード１ａ，１ｂのパッケージの下面に設けられた櫛形電極構造によるギャップキャパシタの横に、互いに食い込んだ歯の部分に沿うように設けられたターゲットマークである。
実施の形態２のマイクロ波移相器でも、ギャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオードの特性に応じて適宜切断し、キャパシタンスを調整することにより、
ＰＩＮダイオードの端子間のキャパシタンスを調整し、ダイオードの寄生キャパシタンスＣｐの製造ばらつきによる特性劣化を吸収することが可能である。
実施の形態２によれば、ターゲットマークにより切断個所を定量的に決定することができ、最適な特性をばらつきなく実現することが可能となる。
【００１８】
ターゲットマークを設ける点以外で、実施の形態２が、実施の形態１と異なる点は、櫛形電極を大きくして、２個の電極の櫛の歯を互いに食い込ませた部分が、ＰＩＮダイオードのパッケージの外側に出るようにした点である。
従って、ＰＩＮダイオードをギャップキャパシタに半田付けした後調整することができる。
実施の形態２によれば、実施の形態１の場合と異なり、個々の特性の測定を行いながら、リアルタイムに調整し、特性の最適化を行うことができる。
したがって、自動試験・調整機などによるトリミングも可能である。
なお、実施の形態１では、先にどのように櫛の歯を残せばよいかを確認し、予め加工しておくことになる。
【００１９】
参考例４．
図６は、この発明の参考例４によるマイクロ波移相器を示す構成図であり、図１，図９と同一部分又は相当部分には同一符号を付し、その説明は省略する。
前述の参考例１〜３あるいは実施の形態１、２は、反射形移相回路に適用したものであるが、参考例４はローデッドライン形移相回路に適用したものである。２０は、９０°の電気長を有する線路１個及びθの電気長を有する線路２個がπ形に接続されたπ形回路である。
ｆ，ｇ，ｈ及びｉは、π形回路２０の４個の端子で、この明細書では、ｆを第１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と呼ぶことにする。
また、π形回路２０、高インピーダンス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで構成される回路ｋをローデッドライン形移相回路と呼ぶことにする。
【００２０】
この参考例４も、ＰＩＮダイオード１ａ，１ｂのＯＮ／ＯＦＦを制御することにより所望の位相量だけ移相させた出力信号が得られる。
また、参考例１と同様に、バイアス線路５の長さｌを主線路に設けたＤＣカット用キャパシタ８の容量に合わせて最適化することにより、移相器全体のインピーダンス整合を行い、通過損失の低減及び入出力端子からみた反射損失の改善を行っている。
インピーダンス整合を行うことにより、主線路側からバイアスを印加する方式で小形化を行った場合でも、低損失なマイクロ波移相器を実現可能である。
また、低インピーダンス線路３ａ，３ｂを、並列接続された平行２線路で構成することにより、参考例２と同様の効果を奏する。
また、ＰＩＮダイオード１ａ，１ｂの接地用パターンを共通化することにより、参考例３と同様の効果を奏する。
また、実施の形態１及び実施の形態２と同様に、櫛形電極構造のキャパシタを設けることにより、実施の形態１及び２と同様の効果を奏する。
【００２１】
実施の形態３．
実施の形態３は、図示しないが各アンテナ素子への給電位相を変える移相器に、実施の形態１あるいは実施の形態２のマイクロ波移相器を用いてフェーズドアレーアンテナを構成したものである。
実施の形態３によれば、素子アンテナ間の移相量誤差のばらつきを抑制したフェーズドアレーアンテナを得ることができる。
また、フェーズドアレーアンテナを安価に製造することができる。
【００２２】
【発明の効果】
以上説明した通り、この発明によるマイクロ波移相器は、接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、移相回路の信号入力部又は信号出力部と地板との間に設けられ、半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、信号入出力部直流阻止用容量性回路素子の容量値と、半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されるようにプリント配線パターンで形成し、ＰＩＮダイオードのアノード又はカソードを一方の電極に接続し、カソード又はアノードを他方の電極に接続したことを特徴とするので、ギャップキャパシタの電極部分を適宜切断することによってＰＩＮダイオードの端子間のキャパシタンスを調整することが可能であり、ダイオードの寄生キャパシタンスの製造ばらつきによる特性劣化を吸収することができる。
【００２３】
また、この発明によるマイクロ波移相器は、半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されると共に、互いに食い込んだ歯の部分がＰＩＮダイオードで隠れないようにプリント配線パターンで形成し、互いに食い込んだ歯の部分に沿って電極切断用のターゲットマークを設け、ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを他方の電極に接続したことを特徴とするので、ターゲットマークにより切断個所を定量的に決定することができ、最適な特性をばらつきなく実現することが可能となる。
【００２４】
また、この発明のマイクロ波移相器を、フェイズドアレイアンテナの各素子アンテナへの給電位相を変える移相器に用いたので、各素子アンテナ間の移相量誤差のばらつきを制御することができる。
【図面の簡単な説明】
【図１】参考例１によるマイクロ波移相器を示す構成図である。
【図２】参考例２によるマイクロ波移相器を示す構成図である。
【図３】参考例３によるマイクロ波移相器を示す構成図である。
【図４】実施の形態１によるマイクロ波移相器を示す構成図である。
【図５】実施の形態２によるマイクロ波移相器を示す構成図である。
【図６】参考例４によるマイクロ波移相器を示す構成図である。
【図７】ＰＩＮダイオードの等価回路を示す説明図である。
【図８】ＰＩＮダイオードの端子間の寄生キャパシタンスを説明する説明図である。
【図９】従来のマイクロ波移相器を示す構成図である。
【符号の説明】
１ａ，１ｂ ＰＩＮダイオード、２ａ，２ｂ 高インピーダンス線路、
３ａ，３ｂ 低インピーダンス線路、４ ブランチラインカプラ、
５ バイアス線路、６ 制御電圧端子、７ キャパシタ、
８ａ，８ｂ キャパシタ、９ ＲＦ入力端子、１０ ＲＦ出力端子、
１１ａ，１１ｂ 並列接続線路、１４ａ，１４ｂ ギャップキャパシタ、
１５ａ，１５ｂ ターゲットマーク、ａ 第１端子、ｂ 第２端子、
ｃ 第３端子、ｄ 第４端子、ｅ 反射形移相回路、
ｋ ローデッドライン形移相回路。
Claims (3)
- 接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位
相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、上記移相回路の信号入力部又は信号出力部と地板との間に設けられ、上記半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、上記移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、上記信号入出力部直流阻止用容量性回路素子の容量値と、上記半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、上記容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されるようにプリント配線パターンで形成し、上記ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したことを特徴とするマイクロ波移相器。 - 接地されることにより動作し、信号入力部から入力されたマイクロ波の位相を所定の位相量だけ移相させて信号出力部から出力すると共に、直流に対しては導体と見なせるように回路が構成された移相回路と、この移相回路にアノード又はカソードが接続され、カソード又はアノードが地板に接続された半導体スイッチング素子と、高インピーダンス線路と直流阻止用容量性回路素子との直列接続体と、この直列接続体の接続点に設けられた制御電圧入力端子とで構成されると共に、上記移相回路の信号入力部又は信号出力部と地板との間に設けられ、上記半導体スイッチング素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する半導体スイッチング素子制御回路と、上記移相回路の信号入力部及び信号出力部に接続され、入力されるマイクロ波及び出力されるマイクロ波は通過させ、上記直流の流出は阻止する信号入出力部直流阻止用容量性回路素子とを備え、上記信号入出力部直流阻止用容量性回路素子の容量値と、上記半導体スイッチング素子制御回路の高インピーダンス線路の長さとは、上記容量性回路素子及び半導体スイッチング素子制御回路を含む移相器全体のインピーダンスが、信号入力側及び信号出力側に接続される回路のインピーダンスと整合するように設定されているマイクロ波移相器において、
上記半導体スイッチング素子に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部分を互いに食い込ませて容量を持たせたキャパシタを、一方の電極が移相回路のインピーダンス回路に接続され、他方の電極が地板に接続されると共に、互いに食い込んだ歯の部分が上記ＰＩＮダイオードで隠れないようにプリント配線パターンで形成し、
上記互いに食い込んだ歯の部分に沿って電極切断用のターゲットマークを設け、
上記ＰＩＮダイオードのアノード又はカソードを上記一方の電極に接続し、カソード又はアノードを上記他方の電極に接続したことを特徴とするマイクロ波移相器。 - 各アンテナ素子への給電位相を変える移相器に、請求項１または請求項２記載のマイクロ波移相器を用いたことを特徴とするフェーズドアレーアンテナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360020A JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360020A JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164707A JP2002164707A (ja) | 2002-06-07 |
| JP3626676B2 true JP3626676B2 (ja) | 2005-03-09 |
Family
ID=18831684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360020A Expired - Fee Related JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3626676B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100536189B1 (ko) * | 2002-07-30 | 2005-12-14 | 국방과학연구소 | 광대역 180°-비트 위상변위기 |
| KR100515028B1 (ko) * | 2002-07-30 | 2005-09-15 | 국방과학연구소 | 멀티-폴드 랑게 커플러를 사용한 ｍｍｉｃ 위상변위기 |
| KR100473117B1 (ko) * | 2002-10-15 | 2005-03-10 | 한국전자통신연구원 | 가변 스위치망을 이용한 위상 천이기의 회로 |
| JP4676296B2 (ja) | 2005-10-05 | 2011-04-27 | 東芝テック株式会社 | 漏洩伝送路ダイバーシティ装置 |
| KR101497018B1 (ko) * | 2013-09-04 | 2015-03-02 | 충남대학교산학협력단 | 360도 반사형 아날로그 위상 천이기 |
| KR102035794B1 (ko) * | 2018-11-28 | 2019-10-23 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
| CN115882216A (zh) * | 2021-09-29 | 2023-03-31 | 上海华为技术有限公司 | 一种天线单元、天线以及通信装置 |
| CN114883763B (zh) * | 2022-04-15 | 2023-06-09 | 大连海事大学 | 一种基于电容加载耦合双线的紧凑型可调差分移相器 |
| CN114639929B (zh) * | 2022-05-18 | 2022-08-19 | 合肥芯谷微电子有限公司 | 开关线型移相器及通讯设备 |
-
2000
- 2000-11-27 JP JP2000360020A patent/JP3626676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164707A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528678B2 (en) | Antenna Switch Module | |
| KR100525311B1 (ko) | 표면 실장형 안테나, 그것을 이용한 안테나 장치, 및 통신장치 | |
| EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| JP3812531B2 (ja) | 面実装型アンテナおよびその製造方法および通信装置 | |
| US7411471B2 (en) | High-frequency switch | |
| US7385450B2 (en) | Bias circuit | |
| US9190721B2 (en) | Antenna device | |
| JP3626676B2 (ja) | マイクロ波移相器及びフェーズドアレーアンテナ | |
| JP2005338678A (ja) | 光変調器モジュール | |
| US20020158705A1 (en) | Rf switch | |
| JPH11103205A (ja) | 半導体装置 | |
| GB2317271A (en) | Multiple or broad band antenna element arrangement for a portable radio | |
| US6127894A (en) | High frequency shunt feedback amplifier topology | |
| JP2009182793A (ja) | アンテナ装置及び無線通信機 | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| KR101263927B1 (ko) | 스위치-라인 형태의 반사부하를 이용한 반사형 위상변환기 | |
| JPH10256825A (ja) | 表面実装型アンテナの共振周波数調整方法、ならびにインピーダンス調整方法 | |
| JPH05251903A (ja) | スイッチドライン型移相器 | |
| JP2962418B2 (ja) | マイクロ波スイッチ | |
| JP2008177931A (ja) | アンテナ構造の不要波放射抑制方法およびアンテナ構造およびそれを備えた無線通信装置 | |
| JP2532122B2 (ja) | マイクロ波スイッチ | |
| JP2009268004A (ja) | インピーダンス変換回路、高周波回路、及びインピーダンス変換回路のインピーダンス変換特性調整方法 | |
| US20210242559A1 (en) | Directional coupler and radio-frequency module | |
| CN109193157B (zh) | 一种基于新型馈电网络的宽带圆极化天线 | |
| JP2003318267A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
| LAPS | Cancellation because of no payment of annual fees |