JP2002164707A - マイクロ波移相器及びフェーズドアレーアンテナ - Google Patents
マイクロ波移相器及びフェーズドアレーアンテナInfo
- Publication number
- JP2002164707A JP2002164707A JP2000360020A JP2000360020A JP2002164707A JP 2002164707 A JP2002164707 A JP 2002164707A JP 2000360020 A JP2000360020 A JP 2000360020A JP 2000360020 A JP2000360020 A JP 2000360020A JP 2002164707 A JP2002164707 A JP 2002164707A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- impedance
- phase shifter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】
【課題】 従来のマイクロ波移相器と比較して、回路面
積を小さくすることができるとともに、小型かつ低損失
な移相器を実現する。 【解決手段】 ブランチラインカプラ４、低インピーダ
ンス線路３ａ，３ｂ及び高インピーダンス線路２ａ，２
ｂからなる反射形移相回路ｅと、高インピーダンス線路
２ａ，２ｂにアノードが接続され、カソードが接地され
たＰＩＮダイオードと、バイアス線路５、直流阻止用キ
ャパシタ７及び制御電圧端子６で構成され、ブランチラ
インカプラ４の端子ｂに接続されたＰＩＮダイオードＯ
Ｎ／ＯＦＦ制御回路と、ＲＦ入力端子９とブランチライ
ンカプラ４の端子ａとに接続された直流阻止用キャパシ
タ８ａと、ＲＦ出力端子１０とブランチラインカプラ４
の端子ｂとに接続された直流阻止用キャパシタ８ｂとを
備えている。
積を小さくすることができるとともに、小型かつ低損失
な移相器を実現する。 【解決手段】 ブランチラインカプラ４、低インピーダ
ンス線路３ａ，３ｂ及び高インピーダンス線路２ａ，２
ｂからなる反射形移相回路ｅと、高インピーダンス線路
２ａ，２ｂにアノードが接続され、カソードが接地され
たＰＩＮダイオードと、バイアス線路５、直流阻止用キ
ャパシタ７及び制御電圧端子６で構成され、ブランチラ
インカプラ４の端子ｂに接続されたＰＩＮダイオードＯ
Ｎ／ＯＦＦ制御回路と、ＲＦ入力端子９とブランチライ
ンカプラ４の端子ａとに接続された直流阻止用キャパシ
タ８ａと、ＲＦ出力端子１０とブランチラインカプラ４
の端子ｂとに接続された直流阻止用キャパシタ８ｂとを
備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯の
フェーズドアレーアンテナなどのビーム形成用の回路と
して用いられ、外部からの制御信号により通過位相量を
切り替えることが出来るマイクロ波移相器に関し、特に
回路面積を小さくできるマイクロ波移相器に関するもの
である。また、このマイクロ波移相器を用いて構成した
フェーズドアレーアンテナに関するものである。
フェーズドアレーアンテナなどのビーム形成用の回路と
して用いられ、外部からの制御信号により通過位相量を
切り替えることが出来るマイクロ波移相器に関し、特に
回路面積を小さくできるマイクロ波移相器に関するもの
である。また、このマイクロ波移相器を用いて構成した
フェーズドアレーアンテナに関するものである。
【０００２】
【従来の技術】図９は例えば、特開昭６１−１６３７０
１号公報に記載された従来の反射形マイクロ波移相器を
示す構成図である。図において、１ａ，１ｂは半導体ス
イッチング素子で、この例ではＰＩＮダイオードであ
る。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞ
れ接続された高インピーダンス線路、３ａ，３ｂは高イ
ンピーダンス線路２ａ，２ｂとそれぞれ接続された低イ
ンピーダンス線路、４は低インピーダンス線路３ａ，３
ｂと、ＲＦ信号が通過する主線路との間に挿入されたブ
ランチランインカプラで、９０°の電気長を有する線路
４個をリング状に接続したハイブリッド回路である。５
はＰＩＮダイオードのカソード端子を直流的に接地する
ための１／４波長の電気長を有する高インピーダンス線
路などのチョーク回路、９はＲＦ入力端子、１０はＲＦ
出力端子、１２ａ，１２ｂはＰＩＮダイオードのアノー
ド端子を高周波的に接地するための１／４波長の電気長
を有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイ
オードに制御電圧を印加するための制御電圧端子であ
る。なお、上記の各線路は、マイクロストリップ線路で
形成されており、この明細書で線路とは、マイクロスト
リップ線路で構成されている線路をいうものとする。そ
の他の部分も導体で形成される部分は、プリント基板上
に形成されている。
１号公報に記載された従来の反射形マイクロ波移相器を
示す構成図である。図において、１ａ，１ｂは半導体ス
イッチング素子で、この例ではＰＩＮダイオードであ
る。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞ
れ接続された高インピーダンス線路、３ａ，３ｂは高イ
ンピーダンス線路２ａ，２ｂとそれぞれ接続された低イ
ンピーダンス線路、４は低インピーダンス線路３ａ，３
ｂと、ＲＦ信号が通過する主線路との間に挿入されたブ
ランチランインカプラで、９０°の電気長を有する線路
４個をリング状に接続したハイブリッド回路である。５
はＰＩＮダイオードのカソード端子を直流的に接地する
ための１／４波長の電気長を有する高インピーダンス線
路などのチョーク回路、９はＲＦ入力端子、１０はＲＦ
出力端子、１２ａ，１２ｂはＰＩＮダイオードのアノー
ド端子を高周波的に接地するための１／４波長の電気長
を有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイ
オードに制御電圧を印加するための制御電圧端子であ
る。なお、上記の各線路は、マイクロストリップ線路で
形成されており、この明細書で線路とは、マイクロスト
リップ線路で構成されている線路をいうものとする。そ
の他の部分も導体で形成される部分は、プリント基板上
に形成されている。
【０００３】ａ，ｂ，ｃ及びｄは、ブランチランインカ
プラ４の４個の端子で、ブランチランインカプラの機能
としては、ａから入力された信号は−９０°の位相差を
与えられてｂへ出力される。また、ａから入力された信
号は−１８０°の位相差を与えられてｄへ出力される。
ｃはアイソレーション端子である。なお、この明細書で
は、ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを
第４端子と呼ぶことにする。また、ブランチランインカ
プラ４、高インピーダンス線路２ａ，２ｂ、低インピー
ダンス線路３ａ，３ｂで構成される回路ｅを反射形移相
回路と呼ぶことにする。反射形移相回路ｅとしては、第
１端子ａが信号入力部として用いられ、第２端子ｂが信
号出力部として用いられ、ＲＦ入力端子９を通り信号入
力部（第１端子ａ）から入力されたマイクロ波の位相
は、所定の位相量だけ移相されて信号出力部（第２端子
ｂ）から出力され、ＲＦ出力端子１０から外部へ出力さ
れる。すなわち、図８に示されるようなマイクロ波移相
器においては、ＲＦ周波数の信号は、ＲＦ入力端子９か
ら入力され、制御電圧端子１３ａ，１３ｂに印加された
制御電圧により設定される通過位相だけ変化させられた
後、ＲＦ出力端子１０から出力される。
プラ４の４個の端子で、ブランチランインカプラの機能
としては、ａから入力された信号は−９０°の位相差を
与えられてｂへ出力される。また、ａから入力された信
号は−１８０°の位相差を与えられてｄへ出力される。
ｃはアイソレーション端子である。なお、この明細書で
は、ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを
第４端子と呼ぶことにする。また、ブランチランインカ
プラ４、高インピーダンス線路２ａ，２ｂ、低インピー
ダンス線路３ａ，３ｂで構成される回路ｅを反射形移相
回路と呼ぶことにする。反射形移相回路ｅとしては、第
１端子ａが信号入力部として用いられ、第２端子ｂが信
号出力部として用いられ、ＲＦ入力端子９を通り信号入
力部（第１端子ａ）から入力されたマイクロ波の位相
は、所定の位相量だけ移相されて信号出力部（第２端子
ｂ）から出力され、ＲＦ出力端子１０から外部へ出力さ
れる。すなわち、図８に示されるようなマイクロ波移相
器においては、ＲＦ周波数の信号は、ＲＦ入力端子９か
ら入力され、制御電圧端子１３ａ，１３ｂに印加された
制御電圧により設定される通過位相だけ変化させられた
後、ＲＦ出力端子１０から出力される。
【０００４】次に動作について説明する。図７にＰＩＮ
ダイオードの等価回路を示す。図９の１３ａ，１３ｂに
示す制御電圧端子から印加される制御電圧により、ＰＩ
Ｎダイオードのインピーダンスが変化する。ＯＮ状態(
順方向へバイアスされ、ダイオードに電流が流れた状
態) では、図７に示す等価回路でダイオードの真性抵抗
成分Ｒｊは低抵抗となり、回路素子としては、直列イン
ダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に
寄生容量Ｃｐが並列に接続された回路として振舞う。ま
た、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が
印加されず電流が流れない状態) では、Ｒｊは高抵抗と
なり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードの
ＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続され
た回路となる。なお、図６中Ａ，Ｂは端子である。
ダイオードの等価回路を示す。図９の１３ａ，１３ｂに
示す制御電圧端子から印加される制御電圧により、ＰＩ
Ｎダイオードのインピーダンスが変化する。ＯＮ状態(
順方向へバイアスされ、ダイオードに電流が流れた状
態) では、図７に示す等価回路でダイオードの真性抵抗
成分Ｒｊは低抵抗となり、回路素子としては、直列イン
ダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に
寄生容量Ｃｐが並列に接続された回路として振舞う。ま
た、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が
印加されず電流が流れない状態) では、Ｒｊは高抵抗と
なり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードの
ＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続され
た回路となる。なお、図６中Ａ，Ｂは端子である。
【０００５】そこで、図９の２ａ，２ｂ及び３ａ，３ｂ
で示す線路により、ＯＮ／ＯＦＦ時の反射位相の変化量
を所望の値に設定し、ブランチラインカプラを介して入
出力端子と接続することで、入出力端子間の通過位相量
を、振幅を変化させることなく切り換えることができ
る。つまり、高インピーダンス及び低インピーダンス線
路２ａ，２ｂ及び３ａ，３ｂのインピーダンスの値を所
定の値に設定することによって、スイッチング素子がＯ
ＦＦからＯＮになった時の入出力端子間の移相量を決定
することができる。なお、高インピーダンス及び低イン
ピーダンス線路２ａ，２ｂ及び３ａ，３ｂは、いずれか
一方で、必要な反射位相の変化量が得られれば、一方の
線路のみ設ければよい。このような構成によれば、入出
力端子間にはＤＣカット用キャパシタが挿入されておら
ず、ブランチラインカプラのみが挿入されている構成と
なるため、低損失なマイクロ波移相器が実現できる。
で示す線路により、ＯＮ／ＯＦＦ時の反射位相の変化量
を所望の値に設定し、ブランチラインカプラを介して入
出力端子と接続することで、入出力端子間の通過位相量
を、振幅を変化させることなく切り換えることができ
る。つまり、高インピーダンス及び低インピーダンス線
路２ａ，２ｂ及び３ａ，３ｂのインピーダンスの値を所
定の値に設定することによって、スイッチング素子がＯ
ＦＦからＯＮになった時の入出力端子間の移相量を決定
することができる。なお、高インピーダンス及び低イン
ピーダンス線路２ａ，２ｂ及び３ａ，３ｂは、いずれか
一方で、必要な反射位相の変化量が得られれば、一方の
線路のみ設ければよい。このような構成によれば、入出
力端子間にはＤＣカット用キャパシタが挿入されておら
ず、ブランチラインカプラのみが挿入されている構成と
なるため、低損失なマイクロ波移相器が実現できる。
【０００６】
【発明が解決しようとする課題】このような従来のマイ
クロ波移相器では、低損失化が容易な反面、ＰＩＮダイ
オードのアノード端子を高周波的に接地するための先端
開放スタブの外形が大きく、回路面積が大きくなると言
う問題があった。また、ダイオードのパッケージなどに
よる寄生容量( 図７のＣｐに相当) による特性変動を抑
制できないという問題もあった。そのため、このような
移相器を用いてフェーズドアレーアンテナを組み立てた
場合、素子アンテナ間の移相量誤差のばらつきが生じ、
製造歩留まりの劣化や、アンテナ全体の特性が劣化する
という問題があった。この発明は上記のような問題点を
解決するためになされたもので、移相回路を接地する半
導体スイッチング素子は、アノード側を移相回路に接続
し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御す
る制御電圧は主線路側から供給することにより、小形な
マイクロ波移相器を実現するとともに、ＰＩＮダイオー
ド等の半導体スイッチング素子の製造ばらつきによる特
性変動を抑制し、良好な特性を有するマイクロ波移相器
を得ることを目的とする。また、このマイクロ波移相器
を用いることにより、素子アンテナ間の移相量誤差のば
らつき発生が防止され、製造歩留まりが向上し、アンテ
ナ全体の特性を向上させたフェーズドアレーアンテナを
得ることを目的とする。
クロ波移相器では、低損失化が容易な反面、ＰＩＮダイ
オードのアノード端子を高周波的に接地するための先端
開放スタブの外形が大きく、回路面積が大きくなると言
う問題があった。また、ダイオードのパッケージなどに
よる寄生容量( 図７のＣｐに相当) による特性変動を抑
制できないという問題もあった。そのため、このような
移相器を用いてフェーズドアレーアンテナを組み立てた
場合、素子アンテナ間の移相量誤差のばらつきが生じ、
製造歩留まりの劣化や、アンテナ全体の特性が劣化する
という問題があった。この発明は上記のような問題点を
解決するためになされたもので、移相回路を接地する半
導体スイッチング素子は、アノード側を移相回路に接続
し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御す
る制御電圧は主線路側から供給することにより、小形な
マイクロ波移相器を実現するとともに、ＰＩＮダイオー
ド等の半導体スイッチング素子の製造ばらつきによる特
性変動を抑制し、良好な特性を有するマイクロ波移相器
を得ることを目的とする。また、このマイクロ波移相器
を用いることにより、素子アンテナ間の移相量誤差のば
らつき発生が防止され、製造歩留まりが向上し、アンテ
ナ全体の特性を向上させたフェーズドアレーアンテナを
得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るマイクロ
波移相器は、接地されることにより動作し、信号入力部
から入力されたマイクロ波の位相を所定の位相量だけ移
相させて信号出力部から出力すると共に、直流に対して
は導体と見なせるように回路が構成された移相回路と、
この移相回路にアノード又はカソードが接続され、カソ
ード又はアノードが地板に接続された半導体スイッチン
グ素子と、高インピーダンス線路と直流阻止用容量性回
路素子との直列接続体と、この直列接続体の接続点に設
けられた制御電圧入力端子とで構成されると共に、移相
回路の信号入力部又は信号出力部と地板との間に設けら
れ、半導体スイッチング素子に直流電圧を印加して、Ｏ
Ｎ／ＯＦＦを制御する半導体スイッチング素子制御回路
と、移相回路の信号入力部及び信号出力部に接続され、
入力されるマイクロ波及び出力されるマイクロ波は通過
させ、直流の流出は阻止する信号入出力部直流阻止用容
量性回路素子とを備え、信号入出力部直流阻止用容量性
回路素子の容量値と、半導体スイッチング素子制御回路
の高インピーダンス線路の長さとは、容量性回路素子及
び半導体スイッチング素子制御回路を含む移相器全体の
インピーダンスが、信号入力側及び信号出力側に接続さ
れる回路のインピーダンスと整合するように設定されて
いるものである。
波移相器は、接地されることにより動作し、信号入力部
から入力されたマイクロ波の位相を所定の位相量だけ移
相させて信号出力部から出力すると共に、直流に対して
は導体と見なせるように回路が構成された移相回路と、
この移相回路にアノード又はカソードが接続され、カソ
ード又はアノードが地板に接続された半導体スイッチン
グ素子と、高インピーダンス線路と直流阻止用容量性回
路素子との直列接続体と、この直列接続体の接続点に設
けられた制御電圧入力端子とで構成されると共に、移相
回路の信号入力部又は信号出力部と地板との間に設けら
れ、半導体スイッチング素子に直流電圧を印加して、Ｏ
Ｎ／ＯＦＦを制御する半導体スイッチング素子制御回路
と、移相回路の信号入力部及び信号出力部に接続され、
入力されるマイクロ波及び出力されるマイクロ波は通過
させ、直流の流出は阻止する信号入出力部直流阻止用容
量性回路素子とを備え、信号入出力部直流阻止用容量性
回路素子の容量値と、半導体スイッチング素子制御回路
の高インピーダンス線路の長さとは、容量性回路素子及
び半導体スイッチング素子制御回路を含む移相器全体の
インピーダンスが、信号入力側及び信号出力側に接続さ
れる回路のインピーダンスと整合するように設定されて
いるものである。
【０００８】また、移相回路が、９０°の電気長を有す
る線路４個をリング状に接続したブランチラインカプラ
を有し、このブランチラインカプラの第１端子が信号入
力部として用いられ、第２端子が信号出力部として用い
られ、第３端子及び第４端子と、一対で設けられた半導
体スイッチング素子のアノード又はカソードとの間に、
高インピーダンス線路及び低インピーダンス線路の直列
接続体又は高インピーダンス線路及び低インピーダンス
線路のいずれか一方からなり、所望の移相量が得られる
ようにインピーダンス値が設定されたインピーダンス回
路がそれぞれ接続されている反射形移相回路で構成さ
れ、半導体スイッチング素子制御回路の直流阻止用容量
性回路素子及び信号入出力部直流阻止用容量性回路素子
が、キャパシタで構成されているものである。
る線路４個をリング状に接続したブランチラインカプラ
を有し、このブランチラインカプラの第１端子が信号入
力部として用いられ、第２端子が信号出力部として用い
られ、第３端子及び第４端子と、一対で設けられた半導
体スイッチング素子のアノード又はカソードとの間に、
高インピーダンス線路及び低インピーダンス線路の直列
接続体又は高インピーダンス線路及び低インピーダンス
線路のいずれか一方からなり、所望の移相量が得られる
ようにインピーダンス値が設定されたインピーダンス回
路がそれぞれ接続されている反射形移相回路で構成さ
れ、半導体スイッチング素子制御回路の直流阻止用容量
性回路素子及び信号入出力部直流阻止用容量性回路素子
が、キャパシタで構成されているものである。
【０００９】さらに、移相回路が、９０°の電気長を有
する線路１個及びθの電気長を有する線路２個がπ形に
接続されたπ形回路を有し、このΠ形回路の第１端子が
信号入力部として用いられ、第２端子が信号出力部とし
て用いられ、第３端子及び第４端子と一対で設けられた
半導体スイッチング素子のアノード又はカソードとの間
に、高インピーダンス線路及び低インピーダンス線路の
直列接続体又は高インピーダンス線路及び低インピーダ
ンス線路のいずれか一方からなり、所望の移相量が得ら
れるようにインピーダンス値が設定されたインピーダン
ス回路がそれぞれ接続されているローデッドライン形移
相回路で構成され、半導体スイッチング素子制御回路の
直流阻止用容量性回路素子及び信号入出力部直流阻止用
容量性回路素子が、キャパシタで構成されているもので
ある。
する線路１個及びθの電気長を有する線路２個がπ形に
接続されたπ形回路を有し、このΠ形回路の第１端子が
信号入力部として用いられ、第２端子が信号出力部とし
て用いられ、第３端子及び第４端子と一対で設けられた
半導体スイッチング素子のアノード又はカソードとの間
に、高インピーダンス線路及び低インピーダンス線路の
直列接続体又は高インピーダンス線路及び低インピーダ
ンス線路のいずれか一方からなり、所望の移相量が得ら
れるようにインピーダンス値が設定されたインピーダン
ス回路がそれぞれ接続されているローデッドライン形移
相回路で構成され、半導体スイッチング素子制御回路の
直流阻止用容量性回路素子及び信号入出力部直流阻止用
容量性回路素子が、キャパシタで構成されているもので
ある。
【００１０】さらに、インピーダンス回路の構成要素の
低インピーダンス線路が、並列接続された平行２線路で
構成されているものである。さらにまた、半導体スイッ
チング素子に、ＰＩＮダイオードを用い、一対のＰＩＮ
ダイオードは、共通の接地用導体に接続されているもの
である。
低インピーダンス線路が、並列接続された平行２線路で
構成されているものである。さらにまた、半導体スイッ
チング素子に、ＰＩＮダイオードを用い、一対のＰＩＮ
ダイオードは、共通の接地用導体に接続されているもの
である。
【００１１】また、半導体スイッチング素子に、ＰＩＮ
ダイオードを用い、２個の櫛形電極の歯の部分を互いに
食い込ませて容量を持たせたキャパシタを、一方の電極
が移相回路のインピーダンス回路に接続され、他方の電
極が地板に接続されるようにプリント配線パターンで形
成し、ＰＩＮダイオードのアノード又はカソードを一方
の電極に接続し、カソード又はアノードを他方の電極に
接続したものである。さらに、半導体スイッチング素子
に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部
分を互いに食い込ませて容量を持たせたキャパシタを、
一方の電極が移相回路のインピーダンス回路に接続さ
れ、他方の電極が地板に接続されると共に、互いに食い
込んだ歯の部分がＰＩＮダイオードで隠れないようにプ
リント配線パターンで形成し、互いに食い込んだ歯の部
分に沿って電極切断用のターゲットマークを設け、ＰＩ
Ｎダイオードのアノード又はカソードを一方の電極に接
続し、カソード又はアノードを他方の電極に接続したも
のである。また、この発明に係るフェーズドアレーアン
テナは、各アンテナ素子への給電位相を変える移相器
に、請求項１〜請求項７のいずれか一項記載のマイクロ
波移相器を用いたものである。
ダイオードを用い、２個の櫛形電極の歯の部分を互いに
食い込ませて容量を持たせたキャパシタを、一方の電極
が移相回路のインピーダンス回路に接続され、他方の電
極が地板に接続されるようにプリント配線パターンで形
成し、ＰＩＮダイオードのアノード又はカソードを一方
の電極に接続し、カソード又はアノードを他方の電極に
接続したものである。さらに、半導体スイッチング素子
に、ＰＩＮダイオードを用い、２個の櫛形電極の歯の部
分を互いに食い込ませて容量を持たせたキャパシタを、
一方の電極が移相回路のインピーダンス回路に接続さ
れ、他方の電極が地板に接続されると共に、互いに食い
込んだ歯の部分がＰＩＮダイオードで隠れないようにプ
リント配線パターンで形成し、互いに食い込んだ歯の部
分に沿って電極切断用のターゲットマークを設け、ＰＩ
Ｎダイオードのアノード又はカソードを一方の電極に接
続し、カソード又はアノードを他方の電極に接続したも
のである。また、この発明に係るフェーズドアレーアン
テナは、各アンテナ素子への給電位相を変える移相器
に、請求項１〜請求項７のいずれか一項記載のマイクロ
波移相器を用いたものである。
【００１２】
【発明の実施の形態】実施の形態１．図１は実施の形態
１によるマイクロ波移相器を示す構成図であり、図８と
同一部分又は相当部分には同一符号を付し、その説明は
省略する。図１において、５は長さｌの高インピーダン
ス線路からなるバイアス線路、６は制御電圧端子、７は
バイアス線路５に接続されたＤＣカット用キャパシタで
ある。なお、５，６及び７により半導体スイッチング素
子制御回路が構成されている。８ａ，８ｂは入力端子及
び出力端子に接続されたＤＣカット用キャパシタを示
す。実施の形態１によるマイクロ波移相器においても、
基本的な動作は図８に示した従来のマイクロ波移相器と
同様であり、制御電圧端子６から印加された制御電圧に
より入出力端子間の通過位相が変化する。ただし、図１
に示す移相器ではＰＩＮダイオードは逆向きに取り付け
られ、制御電圧は主線路側から供給されるため、制御電
圧の極性が図８に示す従来の移相器の極性とは逆とな
る。
１によるマイクロ波移相器を示す構成図であり、図８と
同一部分又は相当部分には同一符号を付し、その説明は
省略する。図１において、５は長さｌの高インピーダン
ス線路からなるバイアス線路、６は制御電圧端子、７は
バイアス線路５に接続されたＤＣカット用キャパシタで
ある。なお、５，６及び７により半導体スイッチング素
子制御回路が構成されている。８ａ，８ｂは入力端子及
び出力端子に接続されたＤＣカット用キャパシタを示
す。実施の形態１によるマイクロ波移相器においても、
基本的な動作は図８に示した従来のマイクロ波移相器と
同様であり、制御電圧端子６から印加された制御電圧に
より入出力端子間の通過位相が変化する。ただし、図１
に示す移相器ではＰＩＮダイオードは逆向きに取り付け
られ、制御電圧は主線路側から供給されるため、制御電
圧の極性が図８に示す従来の移相器の極性とは逆とな
る。
【００１３】実施の形態１によるマイクロ波移相器で
は、従来例における先端開放スタブ１２の代わりに、ス
ルーホールなどを用いた直流的な接地方法を用いること
ができるため、小形化が可能であるという利点がある。
一方で、主線路にＤＣカット用のキャパシタ８と、制御
電圧印加用に通常は取付点でのインピーダンスが開放と
なるよう１／４波長の長さに設定されたバイアス線路５
とが取りつけられており、これらの特性により、通過損
失の増加、入力端子及び出力端子９，１０から反射損失
の劣化を生ずる可能性がある。実施の形態１では、バイ
アス線路５の長さｌを主線路に設けたＤＣカット用キャ
パシタ８の容量に合わせて最適化することにより、移相
器全体のインピーダンス整合を行い、通過損失の低減及
び入出力端子からみた反射損失の改善を行っている。イ
ンピーダンス整合を行うことにより、主線路側からバイ
アスを印加する方式で小形化を行った場合でも、低損失
なマイクロ波移相器を実現可能である。
は、従来例における先端開放スタブ１２の代わりに、ス
ルーホールなどを用いた直流的な接地方法を用いること
ができるため、小形化が可能であるという利点がある。
一方で、主線路にＤＣカット用のキャパシタ８と、制御
電圧印加用に通常は取付点でのインピーダンスが開放と
なるよう１／４波長の長さに設定されたバイアス線路５
とが取りつけられており、これらの特性により、通過損
失の増加、入力端子及び出力端子９，１０から反射損失
の劣化を生ずる可能性がある。実施の形態１では、バイ
アス線路５の長さｌを主線路に設けたＤＣカット用キャ
パシタ８の容量に合わせて最適化することにより、移相
器全体のインピーダンス整合を行い、通過損失の低減及
び入出力端子からみた反射損失の改善を行っている。イ
ンピーダンス整合を行うことにより、主線路側からバイ
アスを印加する方式で小形化を行った場合でも、低損失
なマイクロ波移相器を実現可能である。
【００１４】すなわち、入出力部直流阻止用キャパシタ
８ａ，８ｂの容量値と、半導体スイッチング素子制御回
路の高インピーダンスのバイアス線路５の長さｌとは、
上記キャパシタ及びスイッチング素子制御回路を含む移
相器全体のインピーダンスが、信号入力部及び出力部に
接続される回路のインピーダンスと整合するように設定
されている。なお、半導体スイッチング素子制御回路
は、信号入力側（端子ａ側）に設けてもよい。また、実
施の形態１では、ＰＩＮダイオード１ａ，１ｂのアノー
ドが高インピーダンス回路２ａ，２ｂに接続され、カソ
ードが接地されているが、カソードを高インピーダンス
回路に接続し、アノードを接地し、制御電圧の極性を逆
にすることでもよい。この点は後述する実施の形態２〜
６においても同様である。
８ａ，８ｂの容量値と、半導体スイッチング素子制御回
路の高インピーダンスのバイアス線路５の長さｌとは、
上記キャパシタ及びスイッチング素子制御回路を含む移
相器全体のインピーダンスが、信号入力部及び出力部に
接続される回路のインピーダンスと整合するように設定
されている。なお、半導体スイッチング素子制御回路
は、信号入力側（端子ａ側）に設けてもよい。また、実
施の形態１では、ＰＩＮダイオード１ａ，１ｂのアノー
ドが高インピーダンス回路２ａ，２ｂに接続され、カソ
ードが接地されているが、カソードを高インピーダンス
回路に接続し、アノードを接地し、制御電圧の極性を逆
にすることでもよい。この点は後述する実施の形態２〜
６においても同様である。
【００１５】実施の形態２．図２は実施の形態２による
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態２によるマイクロ波移相器では、図
１に示す実施の形態１のマイクロ波移相器において、低
インピーダンス線路２ａ，２ｂが十分低インピーダンス
とならないことにより、所望の移相量が得られないとい
う問題点を解決したもので、実施の形態１の低インピー
ダンス線路２と比較しインピーダンスの高い線路を並列
に設けることにより、２の線路よりも低インピーダンス
とすることができ、所望の移相量を得ることを可能とし
たものである。図１の低インピーダンス線路２では高周
波電流はパターンの縁を流れるため、パターン幅を広
げ、多くの実装面積を必要な割にインピーダンスを低く
することができない。これに対して、図２の並列接続さ
れた並列接続線路１１ａ，１１ｂは、それぞれの線路の
縁を高周波電流が流れるため、等価的なインピーダンス
をより低くすることができる。
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態２によるマイクロ波移相器では、図
１に示す実施の形態１のマイクロ波移相器において、低
インピーダンス線路２ａ，２ｂが十分低インピーダンス
とならないことにより、所望の移相量が得られないとい
う問題点を解決したもので、実施の形態１の低インピー
ダンス線路２と比較しインピーダンスの高い線路を並列
に設けることにより、２の線路よりも低インピーダンス
とすることができ、所望の移相量を得ることを可能とし
たものである。図１の低インピーダンス線路２では高周
波電流はパターンの縁を流れるため、パターン幅を広
げ、多くの実装面積を必要な割にインピーダンスを低く
することができない。これに対して、図２の並列接続さ
れた並列接続線路１１ａ，１１ｂは、それぞれの線路の
縁を高周波電流が流れるため、等価的なインピーダンス
をより低くすることができる。
【００１６】実施の形態３．図３は実施の形態３による
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態３は、ＰＩＮダイオード１ａ，１ｂ
の接地用のＧＮＤパターンを共通化したものである。１
６は共通のＧＮＤパターンである。これにより、ダイオ
ードが接地されたスルーホールの寄生インダクタンスの
違いによる特性劣化を抑制することを可能にするととも
に、実装面積を削減することが可能となる。なお、特性
劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ
時の振幅の変動である。
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態３は、ＰＩＮダイオード１ａ，１ｂ
の接地用のＧＮＤパターンを共通化したものである。１
６は共通のＧＮＤパターンである。これにより、ダイオ
ードが接地されたスルーホールの寄生インダクタンスの
違いによる特性劣化を抑制することを可能にするととも
に、実装面積を削減することが可能となる。なお、特性
劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ
時の振幅の変動である。
【００１７】実施の形態４．図４は実施の形態４による
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。図４において、１４ａ，１４ｂはＰＩＮダイオ
ードのパッケージの下面に設けられた櫛形電極構造によ
るギャップキャパシタである。ギャップキャパシタ１４
ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，
２ｂに接続され、他方の電極は接地されている。実施の
形態４によるマイクロ波移相器では、ＰＩＮダイオード
のパッケージによる寄生キャパシタンス( 図７のＣｐに
相当) の影響による特性劣化を抑制したもので、ギャッ
プキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオ
ードの特性に応じて適宜切断し、キャパシタンスを調整
することにより、図８のＣｔに示すＰＩＮダイオードの
端子間のキャパシタンスを調整し、ダイオードの寄生キ
ャパシタンスＣｐの製造ばらつきによる特性劣化を吸収
することが可能である。
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。図４において、１４ａ，１４ｂはＰＩＮダイオ
ードのパッケージの下面に設けられた櫛形電極構造によ
るギャップキャパシタである。ギャップキャパシタ１４
ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，
２ｂに接続され、他方の電極は接地されている。実施の
形態４によるマイクロ波移相器では、ＰＩＮダイオード
のパッケージによる寄生キャパシタンス( 図７のＣｐに
相当) の影響による特性劣化を抑制したもので、ギャッ
プキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオ
ードの特性に応じて適宜切断し、キャパシタンスを調整
することにより、図８のＣｔに示すＰＩＮダイオードの
端子間のキャパシタンスを調整し、ダイオードの寄生キ
ャパシタンスＣｐの製造ばらつきによる特性劣化を吸収
することが可能である。
【００１８】なお、ギャップキャパシタ１４ａ，１４ｂ
は、２個の櫛形電極を互いに食い込ませて容量を持たせ
たもので、櫛形電極はプリントパターンで形成されてい
る。図中Ｃは接地用スルーホールを示している。ＰＩＮ
ダイオード１ａ，１ｂは、高インピーダンス線路２ａ，
２ｂ側の櫛形電極にアノードが半田付けされ、接地側の
櫛形電極にカソードが半田付けされ、ギャップキャパシ
タ１４ａ，１４ｂとそれぞれ固定される。図４で、ＰＩ
Ｎダイオード１ａ，１ｂを点線で書いてあるのは、櫛形
電極との配置の関係を分かりやすくするためである。ま
た、図４は、例えば４，８，５，７，２，３，１４等は
プリント基板のパターンを図示している。この点は、後
述の図５も同様である。
は、２個の櫛形電極を互いに食い込ませて容量を持たせ
たもので、櫛形電極はプリントパターンで形成されてい
る。図中Ｃは接地用スルーホールを示している。ＰＩＮ
ダイオード１ａ，１ｂは、高インピーダンス線路２ａ，
２ｂ側の櫛形電極にアノードが半田付けされ、接地側の
櫛形電極にカソードが半田付けされ、ギャップキャパシ
タ１４ａ，１４ｂとそれぞれ固定される。図４で、ＰＩ
Ｎダイオード１ａ，１ｂを点線で書いてあるのは、櫛形
電極との配置の関係を分かりやすくするためである。ま
た、図４は、例えば４，８，５，７，２，３，１４等は
プリント基板のパターンを図示している。この点は、後
述の図５も同様である。
【００１９】実施の形態５．図５は実施の形態５による
マイクロ波移相器を示す構成図であり、図１，図４図８
と同一部分又は相当部分には同一符号を付し、その説明
は省略する。図５において、１５ａ，１５ｂはＰＩＮダ
イオード１ａ，１ｂのパッケージの下面に設けられた櫛
形電極構造によるギャップキャパシタの横に、互いに食
い込んだ歯の部分に沿うように設けられたターゲットマ
ークである。実施の形態５のマイクロ波移相器でも、ギ
ャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダ
イオードの特性に応じて適宜切断し、キャパシタンスを
調整することにより、ＰＩＮダイオードの端子間のキャ
パシタンスを調整し、ダイオードの寄生キャパシタンス
Ｃｐの製造ばらつきによる特性劣化を吸収することが可
能である。実施の形態５によれば、ターゲットマークに
より切断個所を定量的に決定することができ、より最適
な特性をばらつきなく実現することが可能となる。
マイクロ波移相器を示す構成図であり、図１，図４図８
と同一部分又は相当部分には同一符号を付し、その説明
は省略する。図５において、１５ａ，１５ｂはＰＩＮダ
イオード１ａ，１ｂのパッケージの下面に設けられた櫛
形電極構造によるギャップキャパシタの横に、互いに食
い込んだ歯の部分に沿うように設けられたターゲットマ
ークである。実施の形態５のマイクロ波移相器でも、ギ
ャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダ
イオードの特性に応じて適宜切断し、キャパシタンスを
調整することにより、ＰＩＮダイオードの端子間のキャ
パシタンスを調整し、ダイオードの寄生キャパシタンス
Ｃｐの製造ばらつきによる特性劣化を吸収することが可
能である。実施の形態５によれば、ターゲットマークに
より切断個所を定量的に決定することができ、より最適
な特性をばらつきなく実現することが可能となる。
【００２０】ターゲットマークを設ける点以外で、実施
の形態５が、実施の形態４と異なる点は、櫛形電極を大
きくして、２個の電極の櫛の歯を互いに食い込ませた部
分が、ＰＩＮダイオードのパッケージの外側に出るよう
にした点である。従って、ＰＩＮダイオードをギャップ
キャパシタに半田付けした後調整することができる。実
施の形態５によれば、実施の形態４の場合と異なり、個
々の特性の測定を行いながら、リアルタイムに調整し、
特性の最適化を行うことができる。したがって、自動試
験・調整機などによるトリミングも可能である。なお、
実施の形態４では、先にどのように櫛の歯を残せばよい
かを確認し、予め加工しておくことになる。
の形態５が、実施の形態４と異なる点は、櫛形電極を大
きくして、２個の電極の櫛の歯を互いに食い込ませた部
分が、ＰＩＮダイオードのパッケージの外側に出るよう
にした点である。従って、ＰＩＮダイオードをギャップ
キャパシタに半田付けした後調整することができる。実
施の形態５によれば、実施の形態４の場合と異なり、個
々の特性の測定を行いながら、リアルタイムに調整し、
特性の最適化を行うことができる。したがって、自動試
験・調整機などによるトリミングも可能である。なお、
実施の形態４では、先にどのように櫛の歯を残せばよい
かを確認し、予め加工しておくことになる。
【００２１】実施の形態６．図６は実施の形態６による
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態１〜５は、反射形移相回路に適用し
たものであるが、実施の形態６はローデッドライン形移
相回路に適用したものである。２０は、９０°の電気長
を有する線路１個及びθの電気長を有する線路２個がπ
形に接続されたπ形回路である。ｆ，ｇ，ｈ及びｉは、
π形回路２０の４個の端子で、この明細書では、ｆを第
１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と
呼ぶことにする。また、π形回路２０、高インピーダン
ス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで
構成される回路ｋをローデッドライン形移相回路と呼ぶ
ことにする。
マイクロ波移相器を示す構成図であり、図１，図８と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態１〜５は、反射形移相回路に適用し
たものであるが、実施の形態６はローデッドライン形移
相回路に適用したものである。２０は、９０°の電気長
を有する線路１個及びθの電気長を有する線路２個がπ
形に接続されたπ形回路である。ｆ，ｇ，ｈ及びｉは、
π形回路２０の４個の端子で、この明細書では、ｆを第
１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と
呼ぶことにする。また、π形回路２０、高インピーダン
ス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで
構成される回路ｋをローデッドライン形移相回路と呼ぶ
ことにする。
【００２２】この実施の形態６も、ＰＩＮダイオード１
ａ，１ｂのＯＮ／ＯＦＦを制御することにより所望の位
相量だけ移相させた出力信号が得られる。また、実施の
形態１と同様に、バイアス線路５の長さｌを主線路に設
けたＤＣカット用キャパシタ８の容量に合わせて最適化
することにより、移相器全体のインピーダンス整合を行
い、通過損失の低減及び入出力端子からみた反射損失の
改善を行っている。インピーダンス整合を行うことによ
り、主線路側からバイアスを印加する方式で小形化を行
った場合でも、低損失なマイクロ波移相器を実現可能で
ある。また、低インピーダンス線路３ａ，３ｂを、並列
接続された平行２線路で構成することにより、実施の形
態２と同様の効果を奏する。また、ＰＩＮダイオード１
ａ，１ｂの接地用パターンを共通化することにより、実
施の形態３と同様の効果を奏する。また、実施の形態４
及び実施の形態５と同様に、櫛形電極構造のキャパシタ
を設けることにより、実施の形態４及び５と同様の効果
を奏する。
ａ，１ｂのＯＮ／ＯＦＦを制御することにより所望の位
相量だけ移相させた出力信号が得られる。また、実施の
形態１と同様に、バイアス線路５の長さｌを主線路に設
けたＤＣカット用キャパシタ８の容量に合わせて最適化
することにより、移相器全体のインピーダンス整合を行
い、通過損失の低減及び入出力端子からみた反射損失の
改善を行っている。インピーダンス整合を行うことによ
り、主線路側からバイアスを印加する方式で小形化を行
った場合でも、低損失なマイクロ波移相器を実現可能で
ある。また、低インピーダンス線路３ａ，３ｂを、並列
接続された平行２線路で構成することにより、実施の形
態２と同様の効果を奏する。また、ＰＩＮダイオード１
ａ，１ｂの接地用パターンを共通化することにより、実
施の形態３と同様の効果を奏する。また、実施の形態４
及び実施の形態５と同様に、櫛形電極構造のキャパシタ
を設けることにより、実施の形態４及び５と同様の効果
を奏する。
【００２３】実施の形態７．実施の形態７は、図示しな
いが各アンテナ素子への給電位相を変える移相器に、実
施の形態１〜実施の形態６のいずれかのマイクロ波移相
器を用いてフェーズドアレーアンテナを構成したもので
ある。実施の形態７によれば、素子アンテナ間の移相量
誤差のばらつきを抑制したフェーズドアレーアンテナを
得ることができる。また、フェーズドアレーアンテナを
安価に製造することができる。
いが各アンテナ素子への給電位相を変える移相器に、実
施の形態１〜実施の形態６のいずれかのマイクロ波移相
器を用いてフェーズドアレーアンテナを構成したもので
ある。実施の形態７によれば、素子アンテナ間の移相量
誤差のばらつきを抑制したフェーズドアレーアンテナを
得ることができる。また、フェーズドアレーアンテナを
安価に製造することができる。
【００２４】
【発明の効果】この発明は以上説明した通り、接地され
ることにより動作し、信号入力部から入力されたマイク
ロ波の位相を所定の位相量だけ移相させて信号出力部か
ら出力すると共に、直流に対しては導体と見なせるよう
に回路が構成された移相回路と、この移相回路にアノー
ド又はカソードが接続され、カソード又はアノードが地
板に接続された半導体スイッチング素子と、高インピー
ダンス線路と直流阻止用容量性回路素子との直列接続体
と、この直列接続体の接続点に設けられた制御電圧入力
端子とで構成されると共に、移相回路の信号入力部又は
信号出力部と地板との間に設けられ、半導体スイッチン
グ素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する
半導体スイッチング素子制御回路と、移相回路の信号入
力部及び信号出力部に接続され、入力されるマイクロ波
及び出力されるマイクロ波は通過させ、直流の流出は阻
止する信号入出力部直流阻止用容量性回路素子とを備
え、信号入出力部直流阻止用容量性回路素子の容量値
と、半導体スイッチング素子制御回路の高インピーダン
ス線路の長さとは、容量性回路素子及び半導体スイッチ
ング素子制御回路を含む移相器全体のインピーダンス
が、信号入力側及び信号出力側に接続される回路のイン
ピーダンスと整合するように設定されているものである
から、従来のマイクロ波移相器と比較して、回路面積を
小さくすることができるとともに、小型かつ低損失な移
相器を実現することができるという効果を有する。ま
た、この発明のマイクロ波移相器を、フェイズドアレイ
アンテナの各素子アンテナへの給電位相を変える移相器
に用いたので、各素子アンテナ間の移相量誤差のばらつ
きを制御することができる。
ることにより動作し、信号入力部から入力されたマイク
ロ波の位相を所定の位相量だけ移相させて信号出力部か
ら出力すると共に、直流に対しては導体と見なせるよう
に回路が構成された移相回路と、この移相回路にアノー
ド又はカソードが接続され、カソード又はアノードが地
板に接続された半導体スイッチング素子と、高インピー
ダンス線路と直流阻止用容量性回路素子との直列接続体
と、この直列接続体の接続点に設けられた制御電圧入力
端子とで構成されると共に、移相回路の信号入力部又は
信号出力部と地板との間に設けられ、半導体スイッチン
グ素子に直流電圧を印加して、ＯＮ／ＯＦＦを制御する
半導体スイッチング素子制御回路と、移相回路の信号入
力部及び信号出力部に接続され、入力されるマイクロ波
及び出力されるマイクロ波は通過させ、直流の流出は阻
止する信号入出力部直流阻止用容量性回路素子とを備
え、信号入出力部直流阻止用容量性回路素子の容量値
と、半導体スイッチング素子制御回路の高インピーダン
ス線路の長さとは、容量性回路素子及び半導体スイッチ
ング素子制御回路を含む移相器全体のインピーダンス
が、信号入力側及び信号出力側に接続される回路のイン
ピーダンスと整合するように設定されているものである
から、従来のマイクロ波移相器と比較して、回路面積を
小さくすることができるとともに、小型かつ低損失な移
相器を実現することができるという効果を有する。ま
た、この発明のマイクロ波移相器を、フェイズドアレイ
アンテナの各素子アンテナへの給電位相を変える移相器
に用いたので、各素子アンテナ間の移相量誤差のばらつ
きを制御することができる。
【図１】 実施の形態１によるマイクロ波移相器を示す
構成図である。
構成図である。
【図２】 実施の形態２によるマイクロ波移相器を示す
構成図である。
構成図である。
【図３】 実施の形態３によるマイクロ波移相器を示す
構成図である。
構成図である。
【図４】 実施の形態４によるマイクロ波移相器を示す
構成図である。
構成図である。
【図５】 実施の形態５によるマイクロ波移相器を示す
構成図である。
構成図である。
【図６】 実施の形態６によるマイクロ波移相器を示す
構成図である。
構成図である。
【図７】 ＰＩＮダイオードの等価回路を示す説明図で
ある。
ある。
【図８】 ＰＩＮダイオードの端子間の寄生キャパシタ
ンスを説明する説明図である。
ンスを説明する説明図である。
【図９】 従来のマイクロ波移相器を示す構成図であ
る。
る。
１ａ，１ｂ ＰＩＮダイオード、２ａ，２ｂ 高インピ
ーダンス線路、３ａ，３ｂ 低インピーダンス線路、４
ブランチラインカプラ、５ バイアス線路、６ 制御
電圧端子、７ キャパシタ、８ａ，８ｂ キャパシタ、
９ ＲＦ入力端子、１０ ＲＦ出力端子、１１ａ，１１
ｂ 並列接続線路、１４ａ，１４ｂ ギャップキャパシ
タ、１５ａ，１５ｂ ターゲットマーク、ａ 第１端
子、ｂ 第２端子、ｃ 第３端子、ｄ 第４端子、ｅ
反射形移相回路、ｋ ローデッドライン形移相回路。
ーダンス線路、３ａ，３ｂ 低インピーダンス線路、４
ブランチラインカプラ、５ バイアス線路、６ 制御
電圧端子、７ キャパシタ、８ａ，８ｂ キャパシタ、
９ ＲＦ入力端子、１０ ＲＦ出力端子、１１ａ，１１
ｂ 並列接続線路、１４ａ，１４ｂ ギャップキャパシ
タ、１５ａ，１５ｂ ターゲットマーク、ａ 第１端
子、ｂ 第２端子、ｃ 第３端子、ｄ 第４端子、ｅ
反射形移相回路、ｋ ローデッドライン形移相回路。
【手続補正書】
【提出日】平成１４年１月１７日（２００２．１．１
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図９は例えば、特開昭６１−１６３７０
１号公報に記載された従来の反射形マイクロ波移相器を
示す構成図である。図において、１ａ，１ｂは半導体ス
イッチング素子で、この例ではＰＩＮダイオードであ
る。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞ
れ接続された高インピーダンス線路、３ａ，３ｂは高イ
ンピーダンス線路２ａ，２ｂとそれぞれ接続された低イ
ンピーダンス線路、４は低インピーダンス線路３ａ，３
ｂと、ＲＦ信号が通過する主線路との間に挿入されたブ
ランチラインカプラで、９０°の電気長を有する線路４
個をリング状に接続したハイブリッド回路である。５は
ＰＩＮダイオードのカソード端子を直流的に接地するた
めの１／４波長の電気長を有する高インピーダンス線路
などのチョーク回路、９はＲＦ入力端子、１０はＲＦ出
力端子、１２ａ，１２ｂはＰＩＮダイオードのアノード
端子を高周波的に接地するための１／４波長の電気長を
有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイオ
ードに制御電圧を印加するための制御電圧端子である。
なお、上記の各線路は、マイクロストリップ線路で形成
されており、この明細書で線路とは、マイクロストリッ
プ線路で構成されている線路をいうものとする。その他
の部分も導体で形成される部分は、プリント基板上に形
成されている。
１号公報に記載された従来の反射形マイクロ波移相器を
示す構成図である。図において、１ａ，１ｂは半導体ス
イッチング素子で、この例ではＰＩＮダイオードであ
る。２ａ，２ｂはＰＩＮダイオード１ａ，１ｂとそれぞ
れ接続された高インピーダンス線路、３ａ，３ｂは高イ
ンピーダンス線路２ａ，２ｂとそれぞれ接続された低イ
ンピーダンス線路、４は低インピーダンス線路３ａ，３
ｂと、ＲＦ信号が通過する主線路との間に挿入されたブ
ランチラインカプラで、９０°の電気長を有する線路４
個をリング状に接続したハイブリッド回路である。５は
ＰＩＮダイオードのカソード端子を直流的に接地するた
めの１／４波長の電気長を有する高インピーダンス線路
などのチョーク回路、９はＲＦ入力端子、１０はＲＦ出
力端子、１２ａ，１２ｂはＰＩＮダイオードのアノード
端子を高周波的に接地するための１／４波長の電気長を
有する先端開放スタブ、１３ａ，１３ｂはＰＩＮダイオ
ードに制御電圧を印加するための制御電圧端子である。
なお、上記の各線路は、マイクロストリップ線路で形成
されており、この明細書で線路とは、マイクロストリッ
プ線路で構成されている線路をいうものとする。その他
の部分も導体で形成される部分は、プリント基板上に形
成されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】ａ，ｂ，ｃ及びｄは、ブランチラインカプ
ラ４の４個の端子で、ブランチラインカプラの機能とし
ては、ａから入力された信号は−９０°の位相差を与え
られてｂへ出力される。また、ａから入力された信号は
−１８０°の位相差を与えられてｄへ出力される。ｃは
アイソレーション端子である。なお、この明細書では、
ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを第４
端子と呼ぶことにする。また、ブランチラインカプラ
４、高インピーダンス線路２ａ，２ｂ、低インピーダン
ス線路３ａ，３ｂで構成される回路ｅを反射形移相回路
と呼ぶことにする。反射形移相回路ｅとしては、第１端
子ａが信号入力部として用いられ、第２端子ｂが信号出
力部として用いられ、ＲＦ入力端子９を通り信号入力部
（第１端子ａ）から入力されたマイクロ波の位相は、所
定の位相量だけ移相されて信号出力部（第２端子ｂ）か
ら出力され、ＲＦ出力端子１０から外部へ出力される。
すなわち、図８に示されるようなマイクロ波移相器にお
いては、ＲＦ周波数の信号は、ＲＦ入力端子９から入力
され、制御電圧端子１３ａ，１３ｂに印加された制御電
圧により設定される通過位相だけ変化させられた後、Ｒ
Ｆ出力端子１０から出力される。
ラ４の４個の端子で、ブランチラインカプラの機能とし
ては、ａから入力された信号は−９０°の位相差を与え
られてｂへ出力される。また、ａから入力された信号は
−１８０°の位相差を与えられてｄへ出力される。ｃは
アイソレーション端子である。なお、この明細書では、
ａを第１端子，ｂを第２端子，ｃを第３端子，ｄを第４
端子と呼ぶことにする。また、ブランチラインカプラ
４、高インピーダンス線路２ａ，２ｂ、低インピーダン
ス線路３ａ，３ｂで構成される回路ｅを反射形移相回路
と呼ぶことにする。反射形移相回路ｅとしては、第１端
子ａが信号入力部として用いられ、第２端子ｂが信号出
力部として用いられ、ＲＦ入力端子９を通り信号入力部
（第１端子ａ）から入力されたマイクロ波の位相は、所
定の位相量だけ移相されて信号出力部（第２端子ｂ）か
ら出力され、ＲＦ出力端子１０から外部へ出力される。
すなわち、図８に示されるようなマイクロ波移相器にお
いては、ＲＦ周波数の信号は、ＲＦ入力端子９から入力
され、制御電圧端子１３ａ，１３ｂに印加された制御電
圧により設定される通過位相だけ変化させられた後、Ｒ
Ｆ出力端子１０から出力される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】次に動作について説明する。図７にＰＩＮ
ダイオードの等価回路を示す。図９の１３ａ，１３ｂに
示す制御電圧端子から印加される制御電圧により、ＰＩ
Ｎダイオードのインピーダンスが変化する。ＯＮ状態(
順方向へバイアスされ、ダイオードに電流が流れた状
態) では、図７に示す等価回路でダイオードの真性抵抗
成分Ｒｊは低抵抗となり、回路素子としては、直列イン
ダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に
寄生容量Ｃｐが並列に接続された回路として振舞う。ま
た、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が
印加されず電流が流れない状態) では、Ｒｊは高抵抗と
なり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードの
ＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続され
た回路となる。なお、図７中Ａ，Ｂは端子である。
ダイオードの等価回路を示す。図９の１３ａ，１３ｂに
示す制御電圧端子から印加される制御電圧により、ＰＩ
Ｎダイオードのインピーダンスが変化する。ＯＮ状態(
順方向へバイアスされ、ダイオードに電流が流れた状
態) では、図７に示す等価回路でダイオードの真性抵抗
成分Ｒｊは低抵抗となり、回路素子としては、直列イン
ダクタＬｐ，直列抵抗Ｒｓ，Ｒｊとからなる直列回路に
寄生容量Ｃｐが並列に接続された回路として振舞う。ま
た、ＯＦＦ状態( ダイオードが逆バイアス或いは電圧が
印加されず電流が流れない状態) では、Ｒｊは高抵抗と
なり、ＰＩＮダイオードは、Ｌｐ，Ｒｓ，ダイオードの
ＯＦＦ時容量Ｃｊの直列回路に、Ｃｐが並列に接続され
た回路となる。なお、図７中Ａ，Ｂは端子である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】このような従来のマイ
クロ波移相器では、低損失化が容易な反面、ＰＩＮダイ
オードのアノード端子を高周波的に接地するための先端
開放スタブの外形が大きく、回路面積が大きくなると言
う問題があった。また、ダイオードのパッケージなどに
よる寄生容量( 図７のＣｐに相当) による特性変動を抑
制できないという問題もあった。そのため、このような
移相器を用いてフェーズドアレーアンテナを組み立てた
場合、素子アンテナ間の移相量誤差のばらつきが生じ、
製造歩留まりの劣化や、アンテナ全体の特性が劣化する
という問題があった。この発明は上記のような問題点を
解決するためになされたもので、移相回路を接地する半
導体スイッチング素子は、アノード側を移相回路に接続
し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御す
る制御電圧は主線路側から供給することにより、小形の
マイクロ波移相器を実現するとともに、ＰＩＮダイオー
ド等の半導体スイッチング素子の製造ばらつきによる特
性変動を抑制し、良好な特性を有するマイクロ波移相器
を得ることを目的とする。また、このマイクロ波移相器
を用いることにより、素子アンテナ間の移相量誤差のば
らつき発生が防止され、製造歩留まりが向上し、アンテ
ナ全体の特性を向上させたフェーズドアレーアンテナを
得ることを目的とする。
クロ波移相器では、低損失化が容易な反面、ＰＩＮダイ
オードのアノード端子を高周波的に接地するための先端
開放スタブの外形が大きく、回路面積が大きくなると言
う問題があった。また、ダイオードのパッケージなどに
よる寄生容量( 図７のＣｐに相当) による特性変動を抑
制できないという問題もあった。そのため、このような
移相器を用いてフェーズドアレーアンテナを組み立てた
場合、素子アンテナ間の移相量誤差のばらつきが生じ、
製造歩留まりの劣化や、アンテナ全体の特性が劣化する
という問題があった。この発明は上記のような問題点を
解決するためになされたもので、移相回路を接地する半
導体スイッチング素子は、アノード側を移相回路に接続
し、カソード側を地板に接続し、ＯＮ／ＯＦＦを制御す
る制御電圧は主線路側から供給することにより、小形の
マイクロ波移相器を実現するとともに、ＰＩＮダイオー
ド等の半導体スイッチング素子の製造ばらつきによる特
性変動を抑制し、良好な特性を有するマイクロ波移相器
を得ることを目的とする。また、このマイクロ波移相器
を用いることにより、素子アンテナ間の移相量誤差のば
らつき発生が防止され、製造歩留まりが向上し、アンテ
ナ全体の特性を向上させたフェーズドアレーアンテナを
得ることを目的とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【発明の実施の形態】実施の形態１．図１は実施の形態
１によるマイクロ波移相器を示す構成図であり、図９と
同一部分又は相当部分には同一符号を付し、その説明は
省略する。図１において、５は長さｌの高インピーダン
ス線路からなるバイアス線路、６は制御電圧端子、７は
バイアス線路５に接続されたＤＣカット用キャパシタで
ある。なお、５，６及び７により半導体スイッチング素
子制御回路が構成されている。８ａ，８ｂは入力端子及
び出力端子に接続されたＤＣカット用キャパシタを示
す。実施の形態１によるマイクロ波移相器においても、
基本的な動作は図９に示した従来のマイクロ波移相器と
同様であり、制御電圧端子６から印加された制御電圧に
より入出力端子間の通過位相が変化する。ただし、図１
に示す移相器ではＰＩＮダイオードは逆向きに取り付け
られ、制御電圧は主線路側から供給されるため、制御電
圧の極性が図９に示す従来の移相器の極性とは逆とな
る。
１によるマイクロ波移相器を示す構成図であり、図９と
同一部分又は相当部分には同一符号を付し、その説明は
省略する。図１において、５は長さｌの高インピーダン
ス線路からなるバイアス線路、６は制御電圧端子、７は
バイアス線路５に接続されたＤＣカット用キャパシタで
ある。なお、５，６及び７により半導体スイッチング素
子制御回路が構成されている。８ａ，８ｂは入力端子及
び出力端子に接続されたＤＣカット用キャパシタを示
す。実施の形態１によるマイクロ波移相器においても、
基本的な動作は図９に示した従来のマイクロ波移相器と
同様であり、制御電圧端子６から印加された制御電圧に
より入出力端子間の通過位相が変化する。ただし、図１
に示す移相器ではＰＩＮダイオードは逆向きに取り付け
られ、制御電圧は主線路側から供給されるため、制御電
圧の極性が図９に示す従来の移相器の極性とは逆とな
る。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】実施の形態２．図２は実施の形態２による
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態２によるマイクロ波移相器では、図
１に示す実施の形態１のマイクロ波移相器において、低
インピーダンス線路２ａ，２ｂが十分低インピーダンス
とならないことにより、所望の移相量が得られないとい
う問題点を解決したもので、実施の形態１の低インピー
ダンス線路２と比較しインピーダンスの高い線路を並列
に設けることにより、２の線路よりも低インピーダンス
とすることができ、所望の移相量を得ることを可能とし
たものである。図１の低インピーダンス線路２では高周
波電流はパターンの縁を流れるため、パターン幅を広
げ、多くの実装面積を必要とする割にはインピーダンス
を低くすることができない。これに対して、図２の並列
接続された並列接続線路１１ａ，１１ｂは、それぞれの
線路の縁を高周波電流が流れるため、等価的なインピー
ダンスをより低くすることができる。
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態２によるマイクロ波移相器では、図
１に示す実施の形態１のマイクロ波移相器において、低
インピーダンス線路２ａ，２ｂが十分低インピーダンス
とならないことにより、所望の移相量が得られないとい
う問題点を解決したもので、実施の形態１の低インピー
ダンス線路２と比較しインピーダンスの高い線路を並列
に設けることにより、２の線路よりも低インピーダンス
とすることができ、所望の移相量を得ることを可能とし
たものである。図１の低インピーダンス線路２では高周
波電流はパターンの縁を流れるため、パターン幅を広
げ、多くの実装面積を必要とする割にはインピーダンス
を低くすることができない。これに対して、図２の並列
接続された並列接続線路１１ａ，１１ｂは、それぞれの
線路の縁を高周波電流が流れるため、等価的なインピー
ダンスをより低くすることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】実施の形態３．図３は実施の形態３による
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態３は、ＰＩＮダイオード１ａ，１ｂ
の接地用のＧＮＤパターンを共通化したものである。１
６は共通のＧＮＤパターンである。これにより、ダイオ
ードが接地されたスルーホールの寄生インダクタンスの
違いによる特性劣化を抑制することを可能にするととも
に、実装面積を削減することが可能となる。なお、特性
劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ
時の振幅の変動である。
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態３は、ＰＩＮダイオード１ａ，１ｂ
の接地用のＧＮＤパターンを共通化したものである。１
６は共通のＧＮＤパターンである。これにより、ダイオ
ードが接地されたスルーホールの寄生インダクタンスの
違いによる特性劣化を抑制することを可能にするととも
に、実装面積を削減することが可能となる。なお、特性
劣化とは、移相量の誤差及びダイオードのＯＮ／ＯＦＦ
時の振幅の変動である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】実施の形態４．図４は実施の形態４による
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。図４において、１４ａ，１４ｂはＰＩＮダイオ
ードのパッケージの下面に設けられた櫛形電極構造によ
るギャップキャパシタである。ギャップキャパシタ１４
ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，
２ｂに接続され、他方の電極は接地されている。実施の
形態４によるマイクロ波移相器では、ＰＩＮダイオード
のパッケージによる寄生キャパシタンス( 図７のＣｐに
相当) の影響による特性劣化を抑制したもので、ギャッ
プキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオ
ードの特性に応じて適宜切断し、キャパシタンスを調整
することにより、図８のＣｔに示すＰＩＮダイオードの
端子間のキャパシタンスを調整し、ダイオードの寄生キ
ャパシタンスＣｐの製造ばらつきによる特性劣化を吸収
することが可能である。
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。図４において、１４ａ，１４ｂはＰＩＮダイオ
ードのパッケージの下面に設けられた櫛形電極構造によ
るギャップキャパシタである。ギャップキャパシタ１４
ａ，１４ｂの一方の電極は高インピーダンス線路２ａ，
２ｂに接続され、他方の電極は接地されている。実施の
形態４によるマイクロ波移相器では、ＰＩＮダイオード
のパッケージによる寄生キャパシタンス( 図７のＣｐに
相当) の影響による特性劣化を抑制したもので、ギャッ
プキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダイオ
ードの特性に応じて適宜切断し、キャパシタンスを調整
することにより、図８のＣｔに示すＰＩＮダイオードの
端子間のキャパシタンスを調整し、ダイオードの寄生キ
ャパシタンスＣｐの製造ばらつきによる特性劣化を吸収
することが可能である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】実施の形態５．図５は実施の形態５による
マイクロ波移相器を示す構成図であり、図１，図４図９
と同一部分又は相当部分には同一符号を付し、その説明
は省略する。図５において、１５ａ，１５ｂはＰＩＮダ
イオード１ａ，１ｂのパッケージの下面に設けられた櫛
形電極構造によるギャップキャパシタの横に、互いに食
い込んだ歯の部分に沿うように設けられたターゲットマ
ークである。実施の形態５のマイクロ波移相器でも、ギ
ャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダ
イオードの特性に応じて適宜切断し、キャパシタンスを
調整することにより、ＰＩＮダイオードの端子間のキャ
パシタンスを調整し、ダイオードの寄生キャパシタンス
Ｃｐの製造ばらつきによる特性劣化を吸収することが可
能である。実施の形態５によれば、ターゲットマークに
より切断個所を定量的に決定することができ、最適な特
性をばらつきなく実現することが可能となる。
マイクロ波移相器を示す構成図であり、図１，図４図９
と同一部分又は相当部分には同一符号を付し、その説明
は省略する。図５において、１５ａ，１５ｂはＰＩＮダ
イオード１ａ，１ｂのパッケージの下面に設けられた櫛
形電極構造によるギャップキャパシタの横に、互いに食
い込んだ歯の部分に沿うように設けられたターゲットマ
ークである。実施の形態５のマイクロ波移相器でも、ギ
ャップキャパシタ１４ａ，１４ｂの電極部分をＰＩＮダ
イオードの特性に応じて適宜切断し、キャパシタンスを
調整することにより、ＰＩＮダイオードの端子間のキャ
パシタンスを調整し、ダイオードの寄生キャパシタンス
Ｃｐの製造ばらつきによる特性劣化を吸収することが可
能である。実施の形態５によれば、ターゲットマークに
より切断個所を定量的に決定することができ、最適な特
性をばらつきなく実現することが可能となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】実施の形態６．図６は実施の形態６による
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態１〜５は、反射形移相回路に適用し
たものであるが、実施の形態６はローデッドライン形移
相回路に適用したものである。２０は、９０°の電気長
を有する線路１個及びθの電気長を有する線路２個がπ
形に接続されたπ形回路である。ｆ，ｇ，ｈ及びｉは、
π形回路２０の４個の端子で、この明細書では、ｆを第
１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と
呼ぶことにする。また、π形回路２０、高インピーダン
ス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで
構成される回路ｋをローデッドライン形移相回路と呼ぶ
ことにする。
マイクロ波移相器を示す構成図であり、図１，図９と同
一部分又は相当部分には同一符号を付し、その説明は省
略する。実施の形態１〜５は、反射形移相回路に適用し
たものであるが、実施の形態６はローデッドライン形移
相回路に適用したものである。２０は、９０°の電気長
を有する線路１個及びθの電気長を有する線路２個がπ
形に接続されたπ形回路である。ｆ，ｇ，ｈ及びｉは、
π形回路２０の４個の端子で、この明細書では、ｆを第
１端子，ｇを第２端子，ｈを第３端子，ｉを第４端子と
呼ぶことにする。また、π形回路２０、高インピーダン
ス線路２ａ，２ｂ、低インピーダンス線路３ａ，３ｂで
構成される回路ｋをローデッドライン形移相回路と呼ぶ
ことにする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 明夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J012 GA11 5J021 AA05 AA06 DB03 EA01 FA02 FA06 FA32 JA07
Claims (8)
- 【請求項１】 接地されることにより動作し、信号入力
部から入力されたマイクロ波の位相を所定の位相量だけ
移相させて信号出力部から出力すると共に、直流に対し
ては導体と見なせるように回路が構成された移相回路
と、 この移相回路にアノード又はカソードが接続され、カソ
ード又はアノードが地板に接続された半導体スイッチン
グ素子と、 高インピーダンス線路と直流阻止用容量性回路素子との
直列接続体と、この直列接続体の接続点に設けられた制
御電圧入力端子とで構成されると共に、上記移相回路の
信号入力部又は信号出力部と地板との間に設けられ、上
記半導体スイッチング素子に直流電圧を印加して、ＯＮ
／ＯＦＦを制御する半導体スイッチング素子制御回路
と、 上記移相回路の信号入力部及び信号出力部に接続され、
入力されるマイクロ波及び出力されるマイクロ波は通過
させ、上記直流の流出は阻止する信号入出力部直流阻止
用容量性回路素子とを備え、 上記信号入出力部直流阻止用容量性回路素子の容量値
と、半導体スイッチング素子制御回路の高インピーダン
ス線路の長さとは、上記容量性回路素子及び半導体スイ
ッチング素子制御回路を含む移相器全体のインピーダン
スが、信号入力側及び信号出力側に接続される回路のイ
ンピーダンスと整合するように設定されていることを特
徴とするマイクロ波移相器。 - 【請求項２】 移相回路が、９０°の電気長を有する線
路４個をリング状に接続したブランチラインカプラを有
し、このブランチラインカプラの第１端子が信号入力部
として用いられ、第２端子が信号出力部として用いら
れ、第３端子及び第４端子と、一対で設けられた半導体
スイッチング素子のアノード又はカソードとの間に、高
インピーダンス線路及び低インピーダンス線路の直列接
続体又は高インピーダンス線路及び低インピーダンス線
路のいずれか一方からなり、所望の移相量が得られるよ
うにインピーダンス値が設定されたインピーダンス回路
がそれぞれ接続されている反射形移相回路で構成され、 半導体スイッチング素子制御回路の直流阻止用容量性回
路素子及び信号入出力部直流阻止用容量性回路素子が、
キャパシタで構成されていることを特徴とする請求項１
記載のマイクロ波移相器。 - 【請求項３】 移相回路が、９０°の電気長を有する線
路１個及びθの電気長を有する線路２個がπ形に接続さ
れたπ形回路を有し、このΠ形回路の第１端子が信号入
力部として用いられ、第２端子が信号出力部として用い
られ、第３端子及び第４端子と一対で設けられた半導体
スイッチング素子のアノード又はカソードとの間に、高
インピーダンス線路及び低インピーダンス線路の直列接
続体又は高インピーダンス線路及び低インピーダンス線
路のいずれか一方からなり、所望の移相量が得られるよ
うにインピーダンス値が設定されたインピーダンス回路
がそれぞれ接続されているローデッドライン形移相回路
で構成され、 半導体スイッチング素子制御回路の直流阻止用容量性回
路素子及び信号入出力部直流阻止用容量性回路素子が、
キャパシタで構成されていることを特徴とする請求項１
記載のマイクロ波移相器。 - 【請求項４】 インピーダンス回路の構成要素の低イン
ピーダンス線路が、並列接続された平行２線路で構成さ
れていることを特徴とする請求項２又は請求項３記載の
マイクロ波移相器。 - 【請求項５】 半導体スイッチング素子に、ＰＩＮダイ
オードを用い、一対のＰＩＮダイオードは、共通の接地
用導体に接続されていることを特徴とする請求項２〜請
求項４のいずれか一項記載のマイクロ波移相器。 - 【請求項６】 半導体スイッチング素子に、ＰＩＮダイ
オードを用い、 ２個の櫛形電極の歯の部分を互いに食い込ませて容量を
持たせたキャパシタを、一方の電極が移相回路のインピ
ーダンス回路に接続され、他方の電極が地板に接続され
るようにプリント配線パターンで形成し、 上記ＰＩＮダイオードのアノード又はカソードを上記一
方の電極に接続し、カソード又はアノードを上記他方の
電極に接続したことを特徴とする請求項２〜請求項４の
いずれか一項記載のマイクロ波移相器。 - 【請求項７】 半導体スイッチング素子に、ＰＩＮダイ
オードを用い、 ２個の櫛形電極の歯の部分を互いに食い込ませて容量を
持たせたキャパシタを、一方の電極が移相回路のインピ
ーダンス回路に接続され、他方の電極が地板に接続され
ると共に、互いに食い込んだ歯の部分が上記ＰＩＮダイ
オードで隠れないようにプリント配線パターンで形成
し、 上記互いに食い込んだ歯の部分に沿って電極切断用のタ
ーゲットマークを設け、 上記ＰＩＮダイオードのアノード又はカソードを上記一
方の電極に接続し、カソード又はアノードを上記他方の
電極に接続したことを特徴とする請求項２〜請求項４の
いずれか一項記載のマイクロ波移相器。 - 【請求項８】 各アンテナ素子への給電位相を変える移
相器に、請求項１〜請求項７のいずれか一項記載のマイ
クロ波移相器を用いたことを特徴とするフェーズドアレ
ーアンテナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360020A JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360020A JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164707A true JP2002164707A (ja) | 2002-06-07 |
| JP3626676B2 JP3626676B2 (ja) | 2005-03-09 |
Family
ID=18831684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360020A Expired - Fee Related JP3626676B2 (ja) | 2000-11-27 | 2000-11-27 | マイクロ波移相器及びフェーズドアレーアンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3626676B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473117B1 (ko) * | 2002-10-15 | 2005-03-10 | 한국전자통신연구원 | 가변 스위치망을 이용한 위상 천이기의 회로 |
| KR100515028B1 (ko) * | 2002-07-30 | 2005-09-15 | 국방과학연구소 | 멀티-폴드 랑게 커플러를 사용한 ｍｍｉｃ 위상변위기 |
| KR100536189B1 (ko) * | 2002-07-30 | 2005-12-14 | 국방과학연구소 | 광대역 180°-비트 위상변위기 |
| US7783264B2 (en) | 2005-10-05 | 2010-08-24 | Toshiba Tec Kabushiki Kaisha | Diversity apparatus using leakage transmission path |
| KR101497018B1 (ko) * | 2013-09-04 | 2015-03-02 | 충남대학교산학협력단 | 360도 반사형 아날로그 위상 천이기 |
| KR102035794B1 (ko) * | 2018-11-28 | 2019-10-23 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
| CN114639929A (zh) * | 2022-05-18 | 2022-06-17 | 合肥芯谷微电子有限公司 | 开关线型移相器及通讯设备 |
| CN114883763A (zh) * | 2022-04-15 | 2022-08-09 | 大连海事大学 | 一种基于电容加载耦合双线的紧凑型可调差分移相器 |
| WO2023051438A1 (zh) * | 2021-09-29 | 2023-04-06 | 华为技术有限公司 | 一种天线单元、天线以及通信装置 |
-
2000
- 2000-11-27 JP JP2000360020A patent/JP3626676B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515028B1 (ko) * | 2002-07-30 | 2005-09-15 | 국방과학연구소 | 멀티-폴드 랑게 커플러를 사용한 ｍｍｉｃ 위상변위기 |
| KR100536189B1 (ko) * | 2002-07-30 | 2005-12-14 | 국방과학연구소 | 광대역 180°-비트 위상변위기 |
| KR100473117B1 (ko) * | 2002-10-15 | 2005-03-10 | 한국전자통신연구원 | 가변 스위치망을 이용한 위상 천이기의 회로 |
| US7783264B2 (en) | 2005-10-05 | 2010-08-24 | Toshiba Tec Kabushiki Kaisha | Diversity apparatus using leakage transmission path |
| KR101497018B1 (ko) * | 2013-09-04 | 2015-03-02 | 충남대학교산학협력단 | 360도 반사형 아날로그 위상 천이기 |
| KR102035794B1 (ko) * | 2018-11-28 | 2019-10-23 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
| WO2020111535A1 (ko) * | 2018-11-28 | 2020-06-04 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
| WO2023051438A1 (zh) * | 2021-09-29 | 2023-04-06 | 华为技术有限公司 | 一种天线单元、天线以及通信装置 |
| CN114883763A (zh) * | 2022-04-15 | 2022-08-09 | 大连海事大学 | 一种基于电容加载耦合双线的紧凑型可调差分移相器 |
| CN114883763B (zh) * | 2022-04-15 | 2023-06-09 | 大连海事大学 | 一种基于电容加载耦合双线的紧凑型可调差分移相器 |
| CN114639929A (zh) * | 2022-05-18 | 2022-06-17 | 合肥芯谷微电子有限公司 | 开关线型移相器及通讯设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3626676B2 (ja) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208564A (en) | Electronic phase shifting circuit for use in a phased radar antenna array | |
| EP1703634B1 (en) | Bias circuit | |
| JP4361536B2 (ja) | 高周波スイッチ | |
| US7528678B2 (en) | Antenna Switch Module | |
| JP2006148930A (ja) | 広帯域二相フェーズド・アンテナ | |
| US20050032484A1 (en) | High frequency switch module and multi-layer substrate for high frequency switch module | |
| US11283145B2 (en) | Variable attenuator | |
| JP2002164707A (ja) | マイクロ波移相器及びフェーズドアレーアンテナ | |
| US5680079A (en) | 180-degree phase shifter | |
| EP1001480B1 (en) | Microwave semiconductor variable attenuation circuit | |
| US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| KR101263927B1 (ko) | 스위치-라인 형태의 반사부하를 이용한 반사형 위상변환기 | |
| JP2004364251A (ja) | 多重ビット移相器及びその製造方法 | |
| US7609128B2 (en) | Switch circuit | |
| JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
| JP2009268004A (ja) | インピーダンス変換回路、高周波回路、及びインピーダンス変換回路のインピーダンス変換特性調整方法 | |
| JPH09214201A (ja) | 高周波スイッチとバイアス回路と移相器 | |
| JP4524374B2 (ja) | 可変位相偏移を有する高周波回路 | |
| JPH01233830A (ja) | マイクロ波スイッチ | |
| JPH08213868A (ja) | 半導体移相器 | |
| JP3994977B2 (ja) | 高周波スイッチ | |
| JP2002076844A (ja) | 移相回路および移相器 | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JP3800233B2 (ja) | 高周波スイッチ | |
| JP2001223502A (ja) | スイッチドライン型移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
| LAPS | Cancellation because of no payment of annual fees |