JPH05251903A - スイッチドライン型移相器 - Google Patents
スイッチドライン型移相器Info
- Publication number
- JPH05251903A JPH05251903A JP4738392A JP4738392A JPH05251903A JP H05251903 A JPH05251903 A JP H05251903A JP 4738392 A JP4738392 A JP 4738392A JP 4738392 A JP4738392 A JP 4738392A JP H05251903 A JPH05251903 A JP H05251903A
- Authority
- JP
- Japan
- Prior art keywords
- microstrip
- pin diode
- microstrip line
- phase shifter
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000000644 propagated effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【目的】 半導体を使用したスイッチドライン型移相器
に関し、できるだけ回路を構成する要素の個数を削減し
たスイッチドライン型移相器を実現することを目的とす
る。 【構成】 １／４波長のマイクロストリップ線路の一端
が短絡状態であれば他端は開放（オープン）状態になる
ことを利用して、バイアス回路とグランド回路とにより
ＰＩＮダイオードをオン／オフして、又はＦＥＴをオン
／オフさせることにより１つの所定長のマイクロストリ
ップ線路を流れる高周波信号と、該マイクロストリップ
線路をバイパスするように設けた１／４波長のマイクロ
ストリップ線路を流れる高周波信号との位相差を発生す
るように構成する。
に関し、できるだけ回路を構成する要素の個数を削減し
たスイッチドライン型移相器を実現することを目的とす
る。 【構成】 １／４波長のマイクロストリップ線路の一端
が短絡状態であれば他端は開放（オープン）状態になる
ことを利用して、バイアス回路とグランド回路とにより
ＰＩＮダイオードをオン／オフして、又はＦＥＴをオン
／オフさせることにより１つの所定長のマイクロストリ
ップ線路を流れる高周波信号と、該マイクロストリップ
線路をバイパスするように設けた１／４波長のマイクロ
ストリップ線路を流れる高周波信号との位相差を発生す
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチドライン型移
相器に関し、特に半導体を使用したスイッチドライン型
移相器に関するものである。
相器に関し、特に半導体を使用したスイッチドライン型
移相器に関するものである。
【０００２】レーダ、ＥＣＭ、無線通信等に使用される
フェーズドアレーアンテナは、物理的にアンテナを回転
させることなくビームを振らせるものであり、このため
に、フェーズドアレーアンテナを構成する多くの素子ア
ンテナの位相操作を正確に行うディジタル式のスイッチ
ドライン型移相器が必要になっている。
フェーズドアレーアンテナは、物理的にアンテナを回転
させることなくビームを振らせるものであり、このため
に、フェーズドアレーアンテナを構成する多くの素子ア
ンテナの位相操作を正確に行うディジタル式のスイッチ
ドライン型移相器が必要になっている。
【０００３】
【従来の技術】図７は、従来から用いられているスイッ
チドライン型移相器を示しており、図中、２１〜２４は
高周波（マイクロ波）信号のためのマイクロストリップ
線路であり、マイクロストリップ線路２２はマイクロス
トリップ線路２１より長さがΔｌだけ長く選定されてい
る。また、２５〜２８は高周波信号のオン／オフ動作に
最適なＰＩＮダイオードであり、ＰＩＮダイオード２
５，２６はそれぞれマイクロストリップ線路２３と２
１，２４と２１との間に図示のような極性で挿入されて
おり、ＰＩＮダイオード２７，２８はそれぞれマイクロ
ストリップ線路２３と２２，２４と２２との間に図示の
ような極性で挿入されている。更に、２９，３０はバイ
アス回路、３１，３２はグランド（ＧＮＤ）回路であ
り、それぞれ高周波を流さないようにするためにＬＣ回
路を形成するコイル及びコンデンサで構成されている。
尚、図中の３３及び３４は直流成分カット用のコンデン
サである。
チドライン型移相器を示しており、図中、２１〜２４は
高周波（マイクロ波）信号のためのマイクロストリップ
線路であり、マイクロストリップ線路２２はマイクロス
トリップ線路２１より長さがΔｌだけ長く選定されてい
る。また、２５〜２８は高周波信号のオン／オフ動作に
最適なＰＩＮダイオードであり、ＰＩＮダイオード２
５，２６はそれぞれマイクロストリップ線路２３と２
１，２４と２１との間に図示のような極性で挿入されて
おり、ＰＩＮダイオード２７，２８はそれぞれマイクロ
ストリップ線路２３と２２，２４と２２との間に図示の
ような極性で挿入されている。更に、２９，３０はバイ
アス回路、３１，３２はグランド（ＧＮＤ）回路であ
り、それぞれ高周波を流さないようにするためにＬＣ回
路を形成するコイル及びコンデンサで構成されている。
尚、図中の３３及び３４は直流成分カット用のコンデン
サである。
【０００４】このような従来例の動作においては、ま
ず、バイアス回路２９に例えば“Ｈ”レベルの論理信号
が与えられ、バイアス回路３０に“Ｌ”レベルの論理信
号が与えられるとすると、このバイアス電圧はマイク
ロストリップ線路２１→ＰＩＮダイオード２５，２６→
マイクロストリップ線路２３，２４→グランド回路３
１，３２のルートによりＰＩＮダイオード２５，２６を
オン状態にさせるので、高周波入力信号はコンデンサ３
３→マイクロストリップ線路２３→ＰＩＮダイオード２
５→マイクロストリップ線路２１→ＰＩＮダイオード２
６→マイクロストリップ線路２４→コンデンサ３４のル
ート（上側ルート）を流れる。
ず、バイアス回路２９に例えば“Ｈ”レベルの論理信号
が与えられ、バイアス回路３０に“Ｌ”レベルの論理信
号が与えられるとすると、このバイアス電圧はマイク
ロストリップ線路２１→ＰＩＮダイオード２５，２６→
マイクロストリップ線路２３，２４→グランド回路３
１，３２のルートによりＰＩＮダイオード２５，２６を
オン状態にさせるので、高周波入力信号はコンデンサ３
３→マイクロストリップ線路２３→ＰＩＮダイオード２
５→マイクロストリップ線路２１→ＰＩＮダイオード２
６→マイクロストリップ線路２４→コンデンサ３４のル
ート（上側ルート）を流れる。
【０００５】一方、反対にバイアス回路２９に例えば
“Ｌ”レベルの論理信号が与えられ、バイアス回路３０
に“Ｈ”レベルの論理信号が与えられたときには、この
バイアス電圧はマイクロストリップ線路２２→ＰＩＮ
ダイオード２７，２８→マイクロストリップ線路２３，
２４→グランド回路３１，３２のルートによりＰＩＮダ
イオード２７，２８をオン状態にさせるので、高周波入
力信号はコンデンサ３３→マイクロストリップ線路２３
→ＰＩＮダイオード２７→マイクロストリップ線路２２
→ＰＩＮダイオード２８→マイクロストリップ線路２４
→コンデンサ３４のルート（下側ルート）を流れる。
“Ｌ”レベルの論理信号が与えられ、バイアス回路３０
に“Ｈ”レベルの論理信号が与えられたときには、この
バイアス電圧はマイクロストリップ線路２２→ＰＩＮ
ダイオード２７，２８→マイクロストリップ線路２３，
２４→グランド回路３１，３２のルートによりＰＩＮダ
イオード２７，２８をオン状態にさせるので、高周波入
力信号はコンデンサ３３→マイクロストリップ線路２３
→ＰＩＮダイオード２７→マイクロストリップ線路２２
→ＰＩＮダイオード２８→マイクロストリップ線路２４
→コンデンサ３４のルート（下側ルート）を流れる。
【０００６】これにより、高周波入力信号は上側ルート
と下側ルートとの間で上記のようにΔｌだけマイクロス
トリップ線路長が異なっているので、その位相差は、 φ＝２πΔｌ／λ （但し、λは波長） となり、バイアス電圧との切替によって位相差φの
スイッチドライン型移相器が実現できることとなる。
と下側ルートとの間で上記のようにΔｌだけマイクロス
トリップ線路長が異なっているので、その位相差は、 φ＝２πΔｌ／λ （但し、λは波長） となり、バイアス電圧との切替によって位相差φの
スイッチドライン型移相器が実現できることとなる。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のスイッチドライン型移相器においては、４個
のＰＩＮダイオードと２個のバイアス回路と２個のグラ
ンド回路とが必要であり、多素子高密度実装が要求され
るフェーズドアレーアンテナの全体の形状が大きくなっ
てしまうという問題と、部品点数が多いために信頼性が
悪くなりがちであるという問題と、製作工数が多くなる
という問題があった。
うな従来のスイッチドライン型移相器においては、４個
のＰＩＮダイオードと２個のバイアス回路と２個のグラ
ンド回路とが必要であり、多素子高密度実装が要求され
るフェーズドアレーアンテナの全体の形状が大きくなっ
てしまうという問題と、部品点数が多いために信頼性が
悪くなりがちであるという問題と、製作工数が多くなる
という問題があった。
【０００８】従って、本発明は、できるだけ回路を構成
する要素の個数を削減したスイッチドライン型移相器を
実現することを目的とする。
する要素の個数を削減したスイッチドライン型移相器を
実現することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るスイッチドライン型移相器において
は、図１に原理的に示すように、所定長のマイクロスト
リップ線路１の両側にそれぞれのカソードが対向して接
続された第１及び第２のＰＩＮダイオード２，３と、そ
れぞれ高周波入力端子及び高周波出力端子となる各ＰＩ
Ｎダイオード２，３のアノード側から分岐して互いに接
続された２つの１／４波長の路長のマイクロストリップ
線路４，５と、導通時に該１／４波長の路長のマイクロ
ストリップ線路４，５の接続点でシャントに接続した第
３のＰＩＮダイオード６と、第１又は第２のＰＩＮダイ
オードのアノード側に接続されたバイアス回路７と、該
所定長のマイクロストリップ線路１に接続され、該バイ
アス回路７からバイアス電圧が発生されたとき該第１及
び第２のＰＩＮダイオード２，３を導通させるグランド
回路８とを備え、該第３のＰＩＮダイオード６も該バイ
アス電圧により導通するように構成したものである。
め、本発明に係るスイッチドライン型移相器において
は、図１に原理的に示すように、所定長のマイクロスト
リップ線路１の両側にそれぞれのカソードが対向して接
続された第１及び第２のＰＩＮダイオード２，３と、そ
れぞれ高周波入力端子及び高周波出力端子となる各ＰＩ
Ｎダイオード２，３のアノード側から分岐して互いに接
続された２つの１／４波長の路長のマイクロストリップ
線路４，５と、導通時に該１／４波長の路長のマイクロ
ストリップ線路４，５の接続点でシャントに接続した第
３のＰＩＮダイオード６と、第１又は第２のＰＩＮダイ
オードのアノード側に接続されたバイアス回路７と、該
所定長のマイクロストリップ線路１に接続され、該バイ
アス回路７からバイアス電圧が発生されたとき該第１及
び第２のＰＩＮダイオード２，３を導通させるグランド
回路８とを備え、該第３のＰＩＮダイオード６も該バイ
アス電圧により導通するように構成したものである。
【００１０】また、本発明では、図２に原理的に示すよ
うに、所定長のマイクロストリップ線路１を流れる高周
波入力信号をオン／オフするようにその両側にそれぞれ
のソース−ドレインが接続された第１及び第２のＦＥＴ
１０，１１と、該第１のＦＥＴ１０の入力側及び該第２
のＦＥＴ１１の出力側から分岐して互いに接続された２
つの１／４波長の路長のマイクロストリップ線路４，５
と、導通時に該１／４波長の路長のマイクロストリップ
線路４，５の接続点をシャントする第３のＦＥＴ１２
と、該第２のＦＥＴ１１の出力側に接続されて該第１及
び第２のＦＥＴ１０，１１を導通させるためのグランド
回路８とを備え、全ＦＥＴ１０〜１２のゲートを同時に
制御するスイッチドライン型移相器によっても上記の目
的を達成することができる。
うに、所定長のマイクロストリップ線路１を流れる高周
波入力信号をオン／オフするようにその両側にそれぞれ
のソース−ドレインが接続された第１及び第２のＦＥＴ
１０，１１と、該第１のＦＥＴ１０の入力側及び該第２
のＦＥＴ１１の出力側から分岐して互いに接続された２
つの１／４波長の路長のマイクロストリップ線路４，５
と、導通時に該１／４波長の路長のマイクロストリップ
線路４，５の接続点をシャントする第３のＦＥＴ１２
と、該第２のＦＥＴ１１の出力側に接続されて該第１及
び第２のＦＥＴ１０，１１を導通させるためのグランド
回路８とを備え、全ＦＥＴ１０〜１２のゲートを同時に
制御するスイッチドライン型移相器によっても上記の目
的を達成することができる。
【００１１】更に本発明では、図３に原理的に示すよう
に、バイアス回路７とグランド回路８との間に接続され
て該バイアス回路７からのバイアス電圧により高周波入
力信号をオン／オフする第１のＰＩＮダイオード２と、
該ＰＩＮダイオード２の両端からそれぞれ分岐した２つ
の１／４波長の路長のマイクロストリップ線路４，５
と、両マイクロストリップ線路４，５の間に接続されて
直流成分を除去するためのコンデンサ９と、導通時に入
力側のマイクロストリップ線路と該コンデンサとの接続
点でシャントに接続した第２のＰＩＮダイオード６と、
を備え、第２のＰＩＮダイオード６も該バイアス電圧に
より導通するように構成したスイッチドライン型移相器
によっても上記の目的を達成することができる。
に、バイアス回路７とグランド回路８との間に接続され
て該バイアス回路７からのバイアス電圧により高周波入
力信号をオン／オフする第１のＰＩＮダイオード２と、
該ＰＩＮダイオード２の両端からそれぞれ分岐した２つ
の１／４波長の路長のマイクロストリップ線路４，５
と、両マイクロストリップ線路４，５の間に接続されて
直流成分を除去するためのコンデンサ９と、導通時に入
力側のマイクロストリップ線路と該コンデンサとの接続
点でシャントに接続した第２のＰＩＮダイオード６と、
を備え、第２のＰＩＮダイオード６も該バイアス電圧に
より導通するように構成したスイッチドライン型移相器
によっても上記の目的を達成することができる。
【００１２】更に本発明では、図４に原理的に示すよう
に、高周波入力信号をオン／オフする第１のＦＥＴ１０
と、該第１のＦＥＴ１０のソース−ドレインからそれぞ
れ分岐して接続された２つの１／４波長の路長のマイク
ロストリップ線路４，５と、導通時に両マイクロストリ
ップ線路４，５の接続点をシャントする第２のＦＥＴ１
２と、を備え、両ＦＥＴ１０，１２のゲートを同時に制
御するスイッチドライン型移相器によっても上記の目的
を達成することができる。
に、高周波入力信号をオン／オフする第１のＦＥＴ１０
と、該第１のＦＥＴ１０のソース−ドレインからそれぞ
れ分岐して接続された２つの１／４波長の路長のマイク
ロストリップ線路４，５と、導通時に両マイクロストリ
ップ線路４，５の接続点をシャントする第２のＦＥＴ１
２と、を備え、両ＦＥＴ１０，１２のゲートを同時に制
御するスイッチドライン型移相器によっても上記の目的
を達成することができる。
【００１３】
【作用】図１に示した本発明に係るスイッチドライン型
移相器の動作を図５(a) 〜(c)により説明すると、ま
ず、同図(a) に示す状態において、バイアス回路７（図
示のように入力側に設けてもよいし、或いは出力側に設
けてもよい）にバイアス電圧が印加されると、マイクロ
ストリップ線路１及びグランド回路８を介して第１のＰ
ＩＮダイオード２が導通（オン）すると共に、マイクロ
ストリップ線路４を介して第３のＰＩＮダイオード６が
導通し、更にマイクロストリップ線路５とマイクロスト
リップ線路１及びグランド回路８とを介してＰＩＮダイ
オード３が導通する。
移相器の動作を図５(a) 〜(c)により説明すると、ま
ず、同図(a) に示す状態において、バイアス回路７（図
示のように入力側に設けてもよいし、或いは出力側に設
けてもよい）にバイアス電圧が印加されると、マイクロ
ストリップ線路１及びグランド回路８を介して第１のＰ
ＩＮダイオード２が導通（オン）すると共に、マイクロ
ストリップ線路４を介して第３のＰＩＮダイオード６が
導通し、更にマイクロストリップ線路５とマイクロスト
リップ線路１及びグランド回路８とを介してＰＩＮダイ
オード３が導通する。
【００１４】これにより、高周波入力信号は点Ａ→Ｂ→
Ｃのルートでマイクロストリップ線路１を通って出力さ
れるが、このとき、点Ｄがシャント（短絡）接続される
結果、マイクロ波周波数では１／４波長離れた点Ａ及び
点Ｃは同図(b) に示すように開放（オープン）状態とな
ってマイクロストリップ線路４，５には高周波入力信号
は流れないことになる。
Ｃのルートでマイクロストリップ線路１を通って出力さ
れるが、このとき、点Ｄがシャント（短絡）接続される
結果、マイクロ波周波数では１／４波長離れた点Ａ及び
点Ｃは同図(b) に示すように開放（オープン）状態とな
ってマイクロストリップ線路４，５には高周波入力信号
は流れないことになる。
【００１５】一方、バイアス回路７にバイアス電圧が与
えられないときには、全ＰＩＮダイオード２，３，及び
６は不導通状態（オフ）になるので、同図(c) に示すよ
うにマイクロストリップ線路１には高周波入力信号は流
れずマイクロストリップ線路４，５の方だけ流れること
となる。
えられないときには、全ＰＩＮダイオード２，３，及び
６は不導通状態（オフ）になるので、同図(c) に示すよ
うにマイクロストリップ線路１には高周波入力信号は流
れずマイクロストリップ線路４，５の方だけ流れること
となる。
【００１６】従って、同図(b) の状態では、高周波入力
信号の位相は２πΔｌ／λだけ遅延するが、同図(c) の
状態では、高周波入力信号の位相は２π（λ／２）／λ
＝πだけ遅れるので、両者の位相差φは、 φ＝π−２πΔｌ／λ ・・・・・式(1) となる。
信号の位相は２πΔｌ／λだけ遅延するが、同図(c) の
状態では、高周波入力信号の位相は２π（λ／２）／λ
＝πだけ遅れるので、両者の位相差φは、 φ＝π−２πΔｌ／λ ・・・・・式(1) となる。
【００１７】このようにして、１つのバイアス回路及び
グランド回路と、３つのＰＩＮダイオードでスイッチド
ライン型移相器を実現することが出来る。
グランド回路と、３つのＰＩＮダイオードでスイッチド
ライン型移相器を実現することが出来る。
【００１８】図２に示したスイッチドライン型移相器で
は、バイアス回路及びＰＩＮダイオードは用いていない
が、その代わりにＦＥＴ１０〜１２にそれぞれバイアス
電圧〜を印加することにより図５(b) の状態を得る
ことが出来、これらのバイアス電圧〜を印加しない
状態では同図(c) の状態を得ることが出来る。
は、バイアス回路及びＰＩＮダイオードは用いていない
が、その代わりにＦＥＴ１０〜１２にそれぞれバイアス
電圧〜を印加することにより図５(b) の状態を得る
ことが出来、これらのバイアス電圧〜を印加しない
状態では同図(c) の状態を得ることが出来る。
【００１９】図３に示したスイッチドライン型移相器で
は、図１，２に示したマイクロストリップ線路１を取り
除いているので、バイアス電圧をバイアス回路７に印加
したときには、上記の式(1) におけるΔｌは“０”とな
り、従ってバイアス電圧を印加しないときの状態（図５
(c) ）との位相差φはπ（１８０°）となる。この場合
には、ＰＩＮダイオードは２個で済むことになる。尚、
コンデンサ９の働きはバイアス電圧がマイクロストリッ
プ線路４，５によりＰＩＮダイオード２をバイパスして
しまうのを防ぐためである。
は、図１，２に示したマイクロストリップ線路１を取り
除いているので、バイアス電圧をバイアス回路７に印加
したときには、上記の式(1) におけるΔｌは“０”とな
り、従ってバイアス電圧を印加しないときの状態（図５
(c) ）との位相差φはπ（１８０°）となる。この場合
には、ＰＩＮダイオードは２個で済むことになる。尚、
コンデンサ９の働きはバイアス電圧がマイクロストリッ
プ線路４，５によりＰＩＮダイオード２をバイパスして
しまうのを防ぐためである。
【００２０】図４に示したスイッチドライン型移相器で
は、図３のバイアス回路とＰＩＮダイオードの代わりに
ＦＥＴ１０，１２を用いたもので、ＦＥＴ１０，１２に
それぞれバイアス，を同時に与えた状態と、これら
のバイアス，を与えない状態との位相差φが、図３
と同様に１８０°となるものである。
は、図３のバイアス回路とＰＩＮダイオードの代わりに
ＦＥＴ１０，１２を用いたもので、ＦＥＴ１０，１２に
それぞれバイアス，を同時に与えた状態と、これら
のバイアス，を与えない状態との位相差φが、図３
と同様に１８０°となるものである。
【００２１】
【実施例】図６(a) 及び(b) は、それぞれ図３及び４に
示した本発明に係るスイッチドライン型移相器（１８０
°移相）の実施例を示したもの（但し、バイアス回路や
グランド回路は省略されている）で、図６(a) の実施例
においては、ハイブリッド・マイクロ波ＩＣ（ＨＭＩ
Ｃ）の場合のパターンレイアウトを示しており、マイク
ロストリップ線路２３と４、及びマイクロストリップ線
路５と２４とがそれぞれ結合されており、マイクロスト
リップ線路５と２４との結合点にはＰＩＮダイオード２
を設け、このＰＩＮダイオード２のアノードを金ワイヤ
によりマイクロストリップ線路２３に接続し、ＰＩＮダ
イオード２のカソード（図では見えず）を金−すず合金
等のソルダー材によりマイクロストリップ線路２４に実
装している。また、マイクロストリップ線路４と５の間
にはＰＩＮダイオード６を設けると共にこのＰＩＮダイ
オード６のアノードを金ワイヤによりマイクロストリッ
プ線路４に接続すると共に金ワイヤによりＭＩＭコンデ
ンサ又はセラミックチップコンデンサ９を介してマイク
ロストリップ線路５の一端に接続している。尚、ＰＩＮ
ダイオード６のカソードは裏側で接地されている。
示した本発明に係るスイッチドライン型移相器（１８０
°移相）の実施例を示したもの（但し、バイアス回路や
グランド回路は省略されている）で、図６(a) の実施例
においては、ハイブリッド・マイクロ波ＩＣ（ＨＭＩ
Ｃ）の場合のパターンレイアウトを示しており、マイク
ロストリップ線路２３と４、及びマイクロストリップ線
路５と２４とがそれぞれ結合されており、マイクロスト
リップ線路５と２４との結合点にはＰＩＮダイオード２
を設け、このＰＩＮダイオード２のアノードを金ワイヤ
によりマイクロストリップ線路２３に接続し、ＰＩＮダ
イオード２のカソード（図では見えず）を金−すず合金
等のソルダー材によりマイクロストリップ線路２４に実
装している。また、マイクロストリップ線路４と５の間
にはＰＩＮダイオード６を設けると共にこのＰＩＮダイ
オード６のアノードを金ワイヤによりマイクロストリッ
プ線路４に接続すると共に金ワイヤによりＭＩＭコンデ
ンサ又はセラミックチップコンデンサ９を介してマイク
ロストリップ線路５の一端に接続している。尚、ＰＩＮ
ダイオード６のカソードは裏側で接地されている。
【００２２】また、図６(b) の実施例においては、モノ
リシック・マイクロ波ＩＣ（ＭＭＩＣ）の場合のパター
ンレイアウトを示しており、マイクロストリップ線路２
３と４、及びマイクロストリップ線路５と２４とがそれ
ぞれ結合されており、マイクロストリップ線路５と２４
とはＦＥＴ１０のドレイン−ソースによって結合されて
いる。また、マイクロストリップ線路４と５との結合部
分は同図(c) の断面に示すようにＭＩＭコンデンサ９を
形成しており、この結合点と下側のバイアホール（グラ
ンドパターン）１３との間にＦＥＴ１２のドレイン−ソ
ースが接続されている。
リシック・マイクロ波ＩＣ（ＭＭＩＣ）の場合のパター
ンレイアウトを示しており、マイクロストリップ線路２
３と４、及びマイクロストリップ線路５と２４とがそれ
ぞれ結合されており、マイクロストリップ線路５と２４
とはＦＥＴ１０のドレイン−ソースによって結合されて
いる。また、マイクロストリップ線路４と５との結合部
分は同図(c) の断面に示すようにＭＩＭコンデンサ９を
形成しており、この結合点と下側のバイアホール（グラ
ンドパターン）１３との間にＦＥＴ１２のドレイン−ソ
ースが接続されている。
【００２３】
【発明の効果】以上のように本発明に係るスイッチドラ
イン型移相器によれば、１／４波長のマイクロストリッ
プ線路の一端が短絡状態であれば他端は開放（オープ
ン）状態になることを利用して、バイアス回路とグラン
ド回路とによりＰＩＮダイオードをオン／オフして、又
はＦＥＴをオン／オフさせることにより１つの所定長の
マイクロストリップ線路を流れる高周波信号と、該マイ
クロストリップ線路をバイパスするように設けた１／４
波長のマイクロストリップ線路を流れる高周波信号との
位相差を発生するように構成したので、前者の場合には
１つのバイアス回路とグランド回路と３つ又は２つのＰ
ＩＮダイオードで済み、後者の場合には１つのグランド
回路と３つ又は２つのＦＥＴで済むことになる。従っ
て、部品点数の削減による小型軽量化及び製作工数の削
減等によりフェーズドアレイアンテナに使用する移相器
の製作における信頼性の向上、高密度実装コスト低減低
損失化等に寄与する。
イン型移相器によれば、１／４波長のマイクロストリッ
プ線路の一端が短絡状態であれば他端は開放（オープ
ン）状態になることを利用して、バイアス回路とグラン
ド回路とによりＰＩＮダイオードをオン／オフして、又
はＦＥＴをオン／オフさせることにより１つの所定長の
マイクロストリップ線路を流れる高周波信号と、該マイ
クロストリップ線路をバイパスするように設けた１／４
波長のマイクロストリップ線路を流れる高周波信号との
位相差を発生するように構成したので、前者の場合には
１つのバイアス回路とグランド回路と３つ又は２つのＰ
ＩＮダイオードで済み、後者の場合には１つのグランド
回路と３つ又は２つのＦＥＴで済むことになる。従っ
て、部品点数の削減による小型軽量化及び製作工数の削
減等によりフェーズドアレイアンテナに使用する移相器
の製作における信頼性の向上、高密度実装コスト低減低
損失化等に寄与する。
【図１】本発明に係るスイッチドライン型移相器（その
１）の構成を原理的に示した回路図である。
１）の構成を原理的に示した回路図である。
【図２】本発明に係るスイッチドライン型移相器（その
２）の構成を原理的に示した回路図である。
２）の構成を原理的に示した回路図である。
【図３】本発明に係るスイッチドライン型移相器（その
３）の構成を原理的に示した回路図である。
３）の構成を原理的に示した回路図である。
【図４】本発明に係るスイッチドライン型移相器（その
４）の構成を原理的に示した回路図である。
４）の構成を原理的に示した回路図である。
【図５】本発明に係るスイッチドライン型移相器の動作
原理を説明するための図である。
原理を説明するための図である。
【図６】本発明に係るスイッチドライン型移相器（１８
０°移相型）の実施例を示した図である。
０°移相型）の実施例を示した図である。
【図７】従来例を示した回路図である。
１，４，５ マイクロストリップ線路 ２，３，６ ＰＩＮダイオード ７ バイアス回路 ８ グランド回路 ９ コンデンサ １０〜１２ ＦＥＴ 図中、同一符号は同一又は相当部分を示す。
フロントページの続き (72)発明者 小林 弘一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 徳光 康之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 所定長のマイクロストリップ線路(1) の
両側にそれぞれのカソードが対向して接続された第１及
び第２のＰＩＮダイオード(2,3) と、 それぞれ高周波入力端子及び高周波出力端子となる各Ｐ
ＩＮダイオード(2,3)のアノード側から分岐して互いに
接続された２つの１／４波長の路長のマイクロストリッ
プ線路(4,5) と、 導通時に該１／４波長の路長のマイクロストリップ線路
(4,5) の接続点でシャントに接続する第３のＰＩＮダイ
オード(6) と、 該第１又は第２のＰＩＮダイオードのアノード側に接続
されたバイアス回路(7) と、 該所定長のマイクロストリップ線路(1) に接続され、該
バイアス回路(7) からバイアス電圧が発生されたとき該
第１及び第２のＰＩＮダイオード(2,3) を導通させるグ
ランド回路(8) と、 を備え、該第３のＰＩＮダイオード(6) も該バイアス電
圧により導通することを特徴としたスイッチドライン型
移相器。 - 【請求項２】 所定長のマイクロストリップ線路(1) を
流れる高周波入力信号をオン／オフするようにその両側
にそれぞれのソース−ドレインが接続された第１及び第
２のＦＥＴ(10,11) と、 該第１のＦＥＴ(10)の入力側及び該第２のＦＥＴ(11)の
出力側から分岐して互いに接続された２つの１／４波長
の路長のマイクロストリップ線路(4,5) と、 導通時に該１／４波長の路長のマイクロストリップ線路
(4,5) の接続点でシャントに接続する第３のＦＥＴ(12)
と、 を備え、全ＦＥＴ(10,11,12)のゲートを同時に制御する
ことを特徴としたスイッチドライン型移相器。 - 【請求項３】 バイアス回路(7) とグランド回路(8) と
の間に接続されて該バイアス回路(7) からのバイアス電
圧により高周波入力信号をオン／オフする第１のＰＩＮ
ダイオード(2) と、 該ＰＩＮダイオード(2) の両端からそれぞれ分岐した２
つの１／４波長の路長のマイクロストリップ線路(4,5)
と、 両マイクロストリップ線路(4,5) 間に接続されて直流成
分を除去するためのコンデンサ(9) と、 導通時に入力側のマイクロストリップ線路と該コンデン
サとの接続点でシャントに接続した第２のＰＩＮダイオ
ード(6) と、 を備え、該第２のＰＩＮダイオード(6) も該バイアス電
圧により導通することを特徴としたスイッチドライン型
移相器。 - 【請求項４】 高周波入力信号をオン／オフする第１の
ＦＥＴ（１０）と、 該第１のＦＥＴ（１０）のソース−ドレインからそれぞ
れ分岐して接続された２つの１／４波長の路長のマイク
ロストリップ線路(4,5) と、 導通時に両マイクロストリップ線路(4,5) の接続点でシ
ャントに接続した第２のＦＥＴ(12)と、 を備え、両ＦＥＴ(10,12) のゲートを同時に制御するこ
とを特徴としたスイッチドライン型移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4738392A JPH05251903A (ja) | 1992-03-05 | 1992-03-05 | スイッチドライン型移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4738392A JPH05251903A (ja) | 1992-03-05 | 1992-03-05 | スイッチドライン型移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251903A true JPH05251903A (ja) | 1993-09-28 |
Family
ID=12773582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4738392A Pending JPH05251903A (ja) | 1992-03-05 | 1992-03-05 | スイッチドライン型移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251903A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054362A1 (fr) * | 1999-03-05 | 2000-09-14 | Nec Corporation | Dephaseur |
| US6542051B1 (en) | 1999-10-29 | 2003-04-01 | Nec Corporation | Stub switched phase shifter |
| WO2005060041A1 (en) * | 2003-12-18 | 2005-06-30 | Telefonaktiebolaget Lm Ericsson (Publ) | A simplified phase shifter |
| JP2009253800A (ja) * | 2008-04-09 | 2009-10-29 | Mitsubishi Electric Corp | ミリ波帯スイッチ |
| JP2013225827A (ja) * | 2011-08-26 | 2013-10-31 | Sumitomo Electric Ind Ltd | 増幅装置、無線通信装置、及び負荷変動器 |
| RU2631905C1 (ru) * | 2016-10-18 | 2017-09-28 | Акционерное общество "Всероссийский научно-исследовательский институт "Градиент" (АО "ВНИИ "Градиент") | Дискретный фазовращатель свч |
| RU2639992C1 (ru) * | 2016-11-15 | 2017-12-25 | Геннадий Алексеевич Крисламов | Дискретный СВЧ фазовращатель |
| WO2020111535A1 (ko) * | 2018-11-28 | 2020-06-04 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
| US11545756B2 (en) | 2018-09-30 | 2023-01-03 | Huawei Technologies Co., Ltd. | Phase shifter, antenna system, and communications device |
-
1992
- 1992-03-05 JP JP4738392A patent/JPH05251903A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054362A1 (fr) * | 1999-03-05 | 2000-09-14 | Nec Corporation | Dephaseur |
| US6542051B1 (en) | 1999-10-29 | 2003-04-01 | Nec Corporation | Stub switched phase shifter |
| WO2005060041A1 (en) * | 2003-12-18 | 2005-06-30 | Telefonaktiebolaget Lm Ericsson (Publ) | A simplified phase shifter |
| JP2009253800A (ja) * | 2008-04-09 | 2009-10-29 | Mitsubishi Electric Corp | ミリ波帯スイッチ |
| JP2013225827A (ja) * | 2011-08-26 | 2013-10-31 | Sumitomo Electric Ind Ltd | 増幅装置、無線通信装置、及び負荷変動器 |
| RU2631905C1 (ru) * | 2016-10-18 | 2017-09-28 | Акционерное общество "Всероссийский научно-исследовательский институт "Градиент" (АО "ВНИИ "Градиент") | Дискретный фазовращатель свч |
| RU2639992C1 (ru) * | 2016-11-15 | 2017-12-25 | Геннадий Алексеевич Крисламов | Дискретный СВЧ фазовращатель |
| US11545756B2 (en) | 2018-09-30 | 2023-01-03 | Huawei Technologies Co., Ltd. | Phase shifter, antenna system, and communications device |
| WO2020111535A1 (ko) * | 2018-11-28 | 2020-06-04 | 주식회사 케이엠더블유 | 바이패스 기능이 적용된 핀 다이오드 스위치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007049309A (ja) | スイッチ回路 | |
| JPH0714888A (ja) | 半導体装置 | |
| JPH05251903A (ja) | スイッチドライン型移相器 | |
| US5856713A (en) | N-way MMIC switch | |
| US20190020088A1 (en) | Microwave digital phase shifters | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
| JP3847262B2 (ja) | 高周波回路及びそれを備えた低雑音ダウンコンバータ | |
| JP2004364251A (ja) | 多重ビット移相器及びその製造方法 | |
| EP1397836B1 (en) | Mmic with off-chip bias feed system | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JP2656284B2 (ja) | モノリシックマイクロ波移相器 | |
| Hieda et al. | High-isolation series-shunt FET SPDT switch with a capacitor canceling FET parasitic inductance | |
| JPS5979607A (ja) | 超高周波電力発振器 | |
| JP3630797B2 (ja) | 半導体装置 | |
| JP3634223B2 (ja) | 移相器 | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP3647712B2 (ja) | 移相器 | |
| JP2003179402A (ja) | 広帯域高周波スイッチ | |
| KR100536189B1 (ko) | 광대역 180°-비트 위상변위기 | |
| JP2962418B2 (ja) | マイクロ波スイッチ | |
| JP3848894B2 (ja) | 半導体装置 | |
| JPH07240369A (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| JP4277808B2 (ja) | 反射型移相器 | |
| JP2002164701A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |