JP3626351B2 - 受信装置及びサンプリング方法 - Google Patents
受信装置及びサンプリング方法 Download PDFInfo
- Publication number
- JP3626351B2 JP3626351B2 JP20991298A JP20991298A JP3626351B2 JP 3626351 B2 JP3626351 B2 JP 3626351B2 JP 20991298 A JP20991298 A JP 20991298A JP 20991298 A JP20991298 A JP 20991298A JP 3626351 B2 JP3626351 B2 JP 3626351B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- error signal
- timing
- signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムに用いられる受信装置及びサンプリング方法に関する。
【０００２】
【従来の技術】
携帯電話及び自動車電話等の無線通信装置に搭載される受信装置は、ＡＤ変換器にてアナログ信号をサンプリング処理してディジタル信号に変換し、等化器にてディジタル信号の波形を整形して信号間干渉の影響を低減する。
【０００３】
以下、従来の受信装置の構成及び動作について、図１０に示すブロック図を用いて説明する。なお、受信装置の等化器として判定帰還型等化器を用いる。
【０００４】
図１０に示す受信装置に受信されたアナログ信号は、ＡＤ変換器１にてサンプリングクロックに基づくサンプリング処理によりディジタル信号に変換され、等化器２に出力される。等化器２に入力されたディジタル信号は、遅延器１１、遅延器１２、遅延器１３をそれぞれ通過することにより１サンプリング周期ずつ遅延される。
【０００５】
また、ディジタル信号は、ディジタル乗算器１４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器１５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器１６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器１７にて、タップ係数信号ｋ４を乗算される。
【０００６】
タップ係数信号を乗算された各信号は、ディジタル加算器１８にて加算され、加算された信号（以下、「加算信号」という）は、判定器１９及びディジタル減算器２３に出力される。そして、判定器１９にて、加算信号の電力値により、送信器から送信された信号が推定される。推定された信号（以下、「推定信号」という）は、他の機器に出力されるとともに、遅延器２０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器２１にて、タップ係数信号ｋ５を乗算させられ、ディジタル加算器１８に入力される。
【０００７】
ここで、一般に、移動体通信の送信器は、送信信号のメッセージの前に既知のトレーニング信号系列を挿入する。一方、受信器内の等化器は、伝送路特性に適応させるため、トレーニング信号系列と同じトレーニング用参照信号系列を記憶し、トレーニング信号系列を受信している間、トレーニング用参照信号系列を用いて等化処理を行う。以下、トレーニング信号系列を受信している期間をトレーニング期間と呼び、メッセージを受信している期間をメッセージ期間と呼ぶ。
【０００８】
制御信号ｃ１にて切替スイッチ２２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器２３に入力され、メッセージ期間のときに推定信号がディジタル減算器２３に入力される。
【０００９】
そして、ディジタル減算器２３にて、加算信号からトレーニング用参照信号又は推定信号が減算されて判定誤差を表す信号（以下、「誤差信号」という）が算出され、係数更新部２４に出力される。
【００１０】
そして、係数更新部２４にて、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムやＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅａｓｔ Ｓｑｕａｒｅ）アルゴリズム等の所定のアルゴリズムを用いて、入力信号、誤差信号からタップ係数信号が算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器に出力される。
【００１１】
【発明が解決しようとする課題】
ここで、ＡＤ変換器のサンプリングタイミングが、等化器における最適タイミングに対して大きくずれた場合、誤り率特性が劣化する。この対策として、サンプリング周期をシンボルレートの２倍に短縮することにより、サンプリングタイミングのずれを補正する方法が考えられる。
【００１２】
しかし、サンプリング周期を短縮すると、等化器における演算量が増加して装置の大型化を招くため、上記の方法をディジタル移動体通信の通信装置に採用することは実用的でない。
【００１３】
本発明はかかる点に鑑みてなされたものであり、等化器における演算量を増加させることなく、等化器における最適タイミングとＡＤ変換器におけるサンプリングタイミングとのずれを低減し、良好な誤り率特性を得ることができる受信装置及びサンプリング方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の手段を講じた。
請求項１記載の受信装置に関する発明は、推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う等化手段と、前記誤差信号に基づいてサンプリングタイミングと等化処理の最適タイミングとのずれを判定する判定手段と、この判定手段の判定結果に基づいてサンプリングクロックの遅延量を制御する遅延量制御手段と、前記遅延量制御手段にて遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行うＡＤ変換手段とを具備し、前記遅延量制御手段は、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定手段にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合にはサンプリングクロックを所定時間遅延させる構成を採る。
【００１５】
請求項１３記載のサンプリング方法に関する発明は、推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う工程と、前記誤差信号に基づいて、サンプリングタイミングと等化処理の最適タイミングとのずれを判定する工程と、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定結果にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合にはサンプリングクロックを所定時間遅延させる工程と、遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行う工程と、を具備する方法を採る。
【００１６】
これらの構成により、ＡＤ変換におけるサンプリングクロックのタイミングを調整できるので、等化器における演算量を増加させることなく、等化器における最適タイミングとＡＤ変換器におけるサンプリングタイミングとのずれを低減し、誤り率特性の劣化を低減することができる。
【００１８】
請求項２記載の発明は、請求項１記載の受信装置において、判定手段は、トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２０】
請求項１４記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２１】
これらの構成により、サンプリングタイミングと等化処理の最適タイミングとのずれを最大でも１／４サンプリング周期に低減することができ、誤り率特性の劣化を低減することができる。
【００２２】
請求項３記載の発明は、請求項１記載の受信装置において、誤差信号を積算する積算手段を具備し、判定手段は、トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２３】
請求項１５記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２４】
これらの構成により、サンプリングタイミングを誤差信号の積算値に基づいて制御できるので、さらに誤り率特性を向上することができる。
【００２５】
請求項４記載の発明は、請求項１記載の受信装置において、判定手段は、メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２６】
請求項１６記載の発明は、請求項１３記載のサンプリング方法において、メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２７】
これらの構成により、１つの制御信号でサンプリングタイミングを制御できるので、装置の簡略化を図ることができる。また、これらの構成によるサンプリングタイミングの制御は、トレーニング信号期間を十分に確保できない場合に有効である。
【００２８】
請求項５記載の発明は、請求項１記載の受信装置において、誤差信号を積算する積算手段を具備し、判定手段はトレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２９】
請求項１７記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００３０】
これらの構成により、誤差信号の積算値に基づいてサンプリングタイミングを制御できるので、さらに誤り率特性を向上できる。
【００３１】
請求項６記載の発明は、請求項１記載の受信装置において、メッセージ期間における誤差信号が第１閾値を越えた回数を加算するカウンタを具備し、判定手段は、前記カウンタが加算した回数が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００３２】
請求項１８記載の発明は、請求項１３記載のサンプリング方法において、メッセージ期間における誤差信号が第１閾値を越えた回数を加算し、この加算値が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００３３】
これらの構成により、誤差信号が閾値を越えた回数の加算値に基づいてサンプリングタイミングを制御できるので、さらに誤り率特性を向上できる。
【００３４】
請求項７記載の発明は、請求項４乃至請求項６のいずれかに記載の受信装置において、判定手段は、メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択する構成を採る。
【００３５】
請求項８記載の発明は、請求項４乃至請求項６のいずれかに記載の受信装置において、判定手段は、前回の誤差信号を第１閾値とする構成を採る。
【００３６】
請求項１９記載の発明は、請求項１６乃至請求項１８のいずれかに記載のサンプリング方法において、メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択する方法を採る。
【００３７】
請求項２０記載の発明は、請求項１６乃至請求項１８のいずれかに記載のサンプリング方法において、前回の誤差信号を第１閾値とする方法を採る。
【００３８】
これらの構成により、サンプリングタイミングの制御基準となる閾値をきめ細かく切替えできるので、さらに誤り率特性を向上することができる。
【００３９】
請求項９記載の発明は、請求項２乃至請求項８のいずれかに記載の受信装置において、判定手段は、トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、遅延量制御手段は、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させる構成を採る。
【００４０】
請求項２１記載の発明は、請求項１４乃至請求項２０のいずれかに記載のサンプリング方法において、トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させる方法を採る。
【００４１】
これらの構成により、サンプリングタイミングと等化処理の最適タイミングとのずれを最大でも１／８サンプリング周期に低減することができ、誤り率特性の劣化を低減することができる。
【００４２】
請求項１０記載の通信端末に関する発明は、請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行う構成を採る。
【００４３】
請求項１１記載の基地局装置に関する発明は、請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行う構成を採る。
【００４４】
請求項１２記載の無線通信システムに関する発明は、無線通信を行う通信端末装置又は基地局装置の少なくとも一方に請求項１乃至請求項９のいずれかに記載の受信装置を搭載する構成を採る。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。なお、以下の説明では、等化器として判定帰還型等化器を用いる。
【００４６】
また、以下の説明では、係数更新アルゴリズムとしてＬＭＳアルゴリズムを用いる。ＬＭＳアルゴリズムにおける更新タップ係数Ｗ（ｎ）は、入力信号Ｘ（ｎ）、誤差信号ｅ（ｎ）、修正係数ｕ（０＜ｕ＜１）、自然数ｎを用いて以下に示す式（１）にて求められる。
【００４７】
Ｗ（ｎ）＝Ｗ（ｎ−１）＋ｕＸ（ｎ）ｅ（ｎ） （１）
また、以下の説明における各制御信号及び各閾値は、ユーザー等により予め設定され、各図に示されない制御部から等化器に出力される。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１における受信装置の構成を示すブロック図である。
【００４９】
図１に示す受信装置において、ＡＤ変換器１０１は、サンプリングクロックに基づいて、受信したアナログ信号をサンプリング処理し、ディジタル信号に変換する。等化器１０２は、ＡＤ変換器１０１から出力されたディジタル信号の波形を整形して信号間干渉の影響を低減する。
【００５０】
以下、等化器１０２の内部構成について説明する。遅延器１１１、遅延器１１２及び遅延器１１３は、入力信号を１サンプル周期遅延させる。ディジタル乗算器１１４は、入力信号にタップ係数信号ｋ１を乗算する。ディジタル乗算器１１５は、１サンプル周期遅延の入力信号にタップ係数信号ｋ２を乗算する。ディジタル乗算器１１６は、２サンプル周期遅延の入力信号にタップ係数信号ｋ３を乗算する。ディジタル乗算器１１７は、３サンプル周期遅延の入力信号にタップ係数信号ｋ４を乗算する。
【００５１】
ディジタル加算器１１８は、各タップ係数信号を乗算された複数の信号を加算した信号（以下、「加算信号」という）を出力する。判定器１１９は、加算信号の電力値等により、送信器から送信された信号を推定し、推定した信号（以下、「推定信号」という）を出力する。遅延器１２０は、推定信号を１サンプル周期遅延させ、ディジタル乗算器１２１は、１サンプル周期遅延した推定信号にタップ係数信号ｋ５を乗算し、加算器１１８に出力する。
【００５２】
切替スイッチ１２２は、制御信号ｃ１により、トレーニング期間のときにトレーニング用参照信号を選択し、メッセージ期間のときに推定信号を選択し、選択した信号をディジタル減算器１２３に出力する。
【００５３】
ディジタル減算器１２３は、加算信号からトレーニング用参照信号あるいは推定信号を減算し、判定誤差を表す信号（以下、「誤差信号」という）を算出し、係数更新部１２４及び切替スイッチ１２５に出力する。
【００５４】
係数更新部１２４は、入力信号、誤差信号及び修正係数を入力し、ＬＭＳアルゴリズムにてタップ係数を算出し、タップ係数信号ｋ１〜ｋ５を各乗算器に出力する。
【００５５】
切替スイッチ１２５は、制御信号ｃ２により、トレーニング期間の前半終了時の誤差信号をメモリ１２６に出力し、トレーニング期間の終了時の誤差信号をメモリ１２７に出力する。メモリ１２６は、トレーニング期間の前半終了時の誤差信号を記憶し、メモリ１２７は、トレーニング期間の終了時の誤差信号を記憶する。
【００５６】
ディジタル減算器１２８は、トレーニング期間の前半終了時の誤差信号からトレーニング期間の終了時の誤差信号を減算した信号（以下、「誤差減算信号」という）を判定器１２９に出力する。
【００５７】
判定器１２９は、誤差減算信号に基づいて、トレーニング期間の前半終了時とトレーニング期間の終了時とで、誤差が大きい方を判定する。そして、判定器１２９は、判定結果に基づく制御信号（以下、「判定制御信号」という）を切替スイッチ１３０に出力する。
【００５８】
切替スイッチ１３０は、トレーニング期間において、制御信号ｃ２により、トレーニング期間の前半にサンプリングクロックをＡＤ変換器１０１に出力し、トレーニング期間の後半にサンプリングクロックを遅延器１３１に出力する。また、切替スイッチ１３０は、メッセージ期間において、判定制御信号により、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【００５９】
遅延器１３１は、入力したサンプリングクロックを１／２サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００６０】
次に、実施の形態１における受信装置のサンプリング処理及び等化処理について説明する。受信装置に受信されたアナログ信号は、ＡＤ変換器１０１にてサンプリングクロックに基づくサンプリング処理によりディジタル信号に変換され、等化器１０２に出力される。
【００６１】
等化器１０２に入力されたディジタル信号は、遅延器１１１、遅延器１１２、遅延器１１３をそれぞれ通過することにより１サンプリング周期ずつ遅延させられる。
【００６２】
また、ディジタル信号は、ディジタル乗算器１１４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器１１５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器１１６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器１１７にて、タップ係数信号ｋ４を乗算される。
【００６３】
タップ係数信号を乗算された各信号は、ディジタル加算器１１８にて加算され、加算信号が判定器１１９及びディジタル減算器１２３に出力される。
【００６４】
そして、判定器１１９にて、加算信号の電力値により、送信器から送信された信号が推定され、推定信号が他の機器に出力されるとともに、遅延器１２０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器１２１にてタップ係数信号ｋ５を乗算され、ディジタル加算器１１８に出力される。
【００６５】
また、制御信号ｃ１にて切替スイッチ１２２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器１２３に出力され、メッセージ期間のときに推定信号がディジタル減算器１２３に出力される。そして、ディジタル減算器１２３にて、加算信号からトレーニング用参照信号又は推定信号が減算されて誤差信号が算出され、係数更新部１２４及び切替スイッチ１２５に出力される。
【００６６】
そして、係数更新部１２４にて、ディジタル信号、誤差信号及び修正係数を用いて、ＬＭＳアルゴリズムによってタップ係数が算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器に出力される。
【００６７】
また、制御信号ｃ２にて切替スイッチ１２５を制御することにより、誤差信号は、トレーニング期間の前半終了時にメモリ１２６に記憶され、トレーニング期間の終了時にメモリ１２７に記憶される。
【００６８】
そして、ディジタル減算器１２８にて、トレーニング期間の前半終了時の誤差信号からトレーニング期間の終了時の誤差信号を減算され、その信号が判定器１２９に出力され、判定器１２９にて、トレーニング期間の前半終了時の誤差とトレーニング期間の終了時の誤差とのどちらが大きいかが判定される。そして、その判定結果に基づく判定制御信号が切替スイッチ１３０に出力される。
【００６９】
サンプリングクロックは、トレーニング期間において、制御信号ｃ２にて切替スイッチ１３０を制御することにより、トレーニング期間の前半にＡＤ変換器１０１に出力され、トレーニング期間の後半に遅延器１３１に出力される。また、サンプリングクロックは、メッセージ期間において、判定制御信号にて切替スイッチ１３０を制御することにより、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にＡＤ変換器１０１に出力され、それ以外の場合に遅延器１３１に出力される。
【００７０】
遅延器１３１に入力されたサンプリングクロックは、１／２サンプリング周期だけ遅延させられた後、ＡＤ変換器１０１に出力される。
【００７１】
このように、メッセージ期間におけるＡＤ変換器１０１のサンプリングタイミングを等化器の誤差信号に基づいて制御することにより、従来、１／２サンプリング周期であったサンプリングタイミングのずれを、１／４サンプリング周期まで低減することができるので、良好な誤り率特性を得ることができる。
【００７２】
（実施の形態２）
図２は、実施の形態２における受信装置の構成を示すブロック図である。図２に示す受信装置は、図１の受信装置に積算器２０１を追加した構成を採る。なお、図２の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００７３】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及び積算器２０１に出力する。積算器２０１は、入力した誤差信号を積算し、その積算値を切替スイッチ１２５に出力する。
【００７４】
切替スイッチ１２５は、制御信号ｃ２により、トレーニング期間前半の誤差信号の積算値をメモリ１２６に出力し、トレーニング期間後半の誤差信号の積算値をメモリ１２７に出力する。メモリ１２６は、トレーニング期間前半の誤差信号の積算値を記憶し、メモリ１２７は、トレーニング期間後半の積算値の誤差信号を記憶する。
【００７５】
ディジタル減算器１２８は、トレーニング期間前半の誤差信号の積算値からトレーニング期間後半の誤差信号の積算値を減算した信号を判定器１２９に出力する。
【００７６】
判定器１２９は、トレーニング期間前半の誤差信号の積算値がトレーニング期間後半の誤差の積算値より大きいか否かを判定し、判定制御信号を切替スイッチ１３０に出力する。
【００７７】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号の積算値に基づいて制御することにより、実施の形態１の受信装置よりもさらに誤り率特性を向上することができる。
【００７８】
（実施の形態３）
図３は、実施の形態３における受信装置の構成を示すブロック図である。図３に示す受信装置は、図１の受信装置に絶対値検出器３０１と、ディジタル減算器３０２と、判定器３０３と、切替スイッチ３０４と、遅延器３０５とを追加した構成を採る。なお、図３の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００７９】
ディジタル減算器１２８は、誤差減算信号を判定器１２９及び絶対値検出器３０１に出力する。
【００８０】
切替スイッチ１３０は、トレーニング期間において、制御信号ｃ２により、トレーニング期間の前半にサンプリングクロックをＡＤ変換器１０１に出力し、トレーニング期間の後半にサンプリングクロックを切替スイッチ３０４に出力する。また、切替スイッチ１３０は、メッセージ期間において、判定制御信号により、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを切替スイッチ３０４に出力する。
【００８１】
絶対値検出器３０１は、誤差減算信号の絶対値をディジタル減算器３０２に出力する。ディジタル減算器３０２は、誤差減算信号の絶対値から閾値ｔ１を減算した値を判定器３０３に出力する。
【００８２】
判定器３０３は、誤差減算信号の絶対値が閾値ｔ１より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ３０４に出力する。切替スイッチ３０４は、判定器３０３から入力した制御信号により、誤差減算信号の絶対値が閾値ｔ１より大きい場合にサンプリングクロックを遅延器１３１に出力し、それ以外の場合にサンプリングクロックを遅延器３０５に出力する。
【００８３】
遅延器３０５は、入力したサンプリングクロックを１／４サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００８４】
このように、サンプリングタイミングの遅延量を誤差信号の絶対値に基づいて制御することにより、実施の形態１の受信装置よりもさらに誤り率特性を向上することができる。
【００８５】
（実施の形態４）
図４は、実施の形態４における受信装置の構成を示すブロック図である。図４に示す受信装置は、図１の受信装置に対して、切替スイッチ１２５と、メモリ１２６と、メモリ１２７の代りに、接続スイッチ４０１を追加した構成を採る。なお、図４の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００８６】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及びディジタル減算器１２８に出力する。ディジタル減算器１２８は、誤差信号から閾値ｔ２を減算した信号を判定器１２９に出力する。
【００８７】
判定器１２９は、誤差が閾値ｔ２より大きいかどうかを判定し、判定制御信号を接続スイッチ４０１に出力する。接続スイッチ４０１は、制御信号ｃ１により、メッセージ期間中に接続し、判定制御信号を切替スイッチ１３０に出力する。
【００８８】
切替スイッチ１３０は、トレーニング期間に切替スイッチ１３０の切替制御を行わない。また、切替スイッチ１３０は、メッセージ期間において、誤差信号が閾値ｔ２より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【００８９】
これにより、一つの制御信号でサンプリングタイミングの遅延量を制御することができるので、装置の簡略化を図ることができる。また、図４に示す受信装置は、トレーニング信号期間を十分に確保できない場合に有効である。
【００９０】
（実施の形態５）
図５は、実施の形態５における受信装置の構成を示すブロック図である。図５に示す受信装置は、図４の受信装置に積算器５０１を追加した構成を採る。なお、図５の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【００９１】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及び積算器５０１に出力する。積算器５０１は、誤差信号を積算し、その積算値をディジタル減算器１２８に出力する。ディジタル減算器１２８は、誤差信号の積算値から閾値ｔ２を減算した信号を判定器１２９に出力する。
【００９２】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号の積算値に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【００９３】
（実施の形態６）
図６は、実施の形態６における受信装置の構成を示すブロック図である。図６に示す受信装置は、図４の受信装置に絶対値検出器６０１と、ディジタル減算器６０２と、判定器６０３と、切替スイッチ６０４と、遅延器６０５とを追加した構成を採る。なお、図６の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【００９４】
ディジタル減算器１２８は、誤差信号から閾値ｔ２を減算した信号を判定器１２９及び絶対値検出器６０１に出力する。
【００９５】
絶対値検出器６０１は、誤差信号から閾値ｔ２を減算した信号の絶対値をディジタル減算器６０２に出力する。ディジタル減算器６０２は、誤差信号から閾値ｔ２を減算した信号の絶対値から閾値ｔ３を減算した値を判定器６０３に出力する。
【００９６】
判定器６０３は、誤差信号から閾値ｔ２を減算した信号の絶対値が閾値ｔ３より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ６０４に出力する。
【００９７】
切替スイッチ６０４は、判定器６０３から入力した制御信号により、誤差信号から閾値ｔ２を減算した信号の絶対値が閾値ｔ３より大きい場合にサンプリングクロックを遅延器１３１に出力し、それ以外の場合にサンプリングクロックを遅延器３０５に出力する。
【００９８】
遅延器６０５は、入力したサンプリングクロックを１／４サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００９９】
このように、サンプリングタイミングの遅延量を誤差信号の値に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１００】
（実施の形態７）
図７は、実施の形態７における受信装置の構成を示すブロック図である。図７に示す受信装置は、図４の受信装置にカウンタ７０１と、ディジタル減算器７０２と、判定器７０３とを追加した構成を採る。なお、図７の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１０１】
接続スイッチ４０１は、制御信号ｃ１により、メッセージ期間中に接続し、判定制御信号をカウンタ７０１に出力する。カウンタ７０１は、判定制御信号により、判定器１２９にて誤差信号が閾値ｔ２より大きいと判定された回数（以下、「判定回数」という）をカウントし、判定回数をディジタル減算器７０２に出力する。ディジタル減算器７０２は、判定回数から閾値ｔ４を減算した値を判定器７０３に出力する。
【０１０２】
判定器７０３は、判定回数が閾値ｔ４より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ７０４に出力する。切替スイッチ１３０は、判定器７０３から入力した制御信号により、判定回数が閾値ｔ４より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【０１０３】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号が閾値ｔ２より大きいと判定された回数に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１０４】
（実施の形態８）
図８は、実施の形態８における受信装置の構成を示すブロック図である。図８に示す受信装置は、図４の受信装置にディジタル減算器８０１と、判定器８０２と、切替スイッチ８０３とを追加した構成を採る。なお、図８の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１０５】
ディジタル減算器１２３は、誤差信号を係数更新部１２４、ディジタル減算器１２８及び、ディジタル減算器８０１に出力する。ディジタル減算器８０１は、誤差信号から閾値ｔ５を減算した信号を判定器８０２に出力する。判定器８０２は、誤差が閾値ｔ５より大きいかどうかを判定し、判定制御信号を切替えスイッチ８０３に出力する。
【０１０６】
切替スイッチ８０３は、判定器８０２から入力した制御信号により、誤差信号が閾値ｔ５より大きい場合に閾値ｔ２−１をディジタル減算器１２８に出力し、それ以外の場合に閾値ｔ２−２をディジタル減算器１２８に出力する。
【０１０７】
ディジタル減算器１２８は、誤差信号から閾値ｔ２−１又は閾値ｔ２−２を減算した信号を判定器１２９に出力する。
【０１０８】
このように、ＡＤ変換器１０１のサンプリングタイミングの制御に用いられる閾値を可変に制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１０９】
（実施の形態９）
図９は、実施の形態９における受信装置の構成を示すブロック図である。図９に示す受信装置は、図４の受信装置に接続スイッチ９０１と、メモリ９０２とを追加した構成を採る。なお、図９の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１１０】
ディジタル減算器１２３は、誤差信号を係数更新部１２４、ディジタル減算器１２８及び、接続スイッチ９０１に出力する。
【０１１１】
接続スイッチ９０１は、判定制御信号を入力すると接続し、接続中に誤差信号をメモリ９０２に出力し、接続して１バースト期間経過した後に切断する。メモリ９０２は、入力した誤差信号を一時的に記憶し、新たに誤差信号を入力したとき、記憶している前回の誤差信号をディジタル減算器１２８に出力する。
【０１１２】
ディジタル減算器１２８は、誤差信号から前回の誤差信号を減算した信号を判定器１２９に出力する。
【０１１３】
このように、ＡＤ変換器１０１のサンプリングタイミングの制御に用いられる閾値として前回の誤差信号を用いることにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１１４】
なお、上記各実施の形態において、等化器として判定帰還型等化器を用いて説明したが、本発明はこれに限るものではなく、最尤系列推定型等化器を用いても同様の効果を得ることができる。
【０１１５】
また、本発明は、上記各実施の形態を適宜組み合わせることも可能であり、係数更新部に入力する修正係数の個数を増加させたり、遅延器及び乗算器の個数を変更して等化器を構成することも可能である。
【０１１６】
また、上記各実施の形態において、等化器の係数更新アルゴリズムとしてＬＭＳアルゴリズムを用いて説明したが、本発明はこれに限るものではなく、ＲＬＳアルゴリズム等の他のアルゴリズムを用いても同様の効果を得ることができる。さらに、修正係数の乗算において、乗算器の代りにビットシフト回路を用いることも可能である。
【０１１７】
【発明の効果】
以上説明したように、本発明の受信装置及びサンプリング方法によれば、サンプリングクロックのタイミングを制御でき、誤り率特性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における受信装置の構成を示すブロック図
【図２】実施の形態２における受信装置の構成を示すブロック図
【図３】実施の形態３における受信装置の構成を示すブロック図
【図４】実施の形態４における受信装置の構成を示すブロック図
【図５】実施の形態５における受信装置の構成を示すブロック図
【図６】実施の形態６における受信装置の構成を示すブロック図
【図７】実施の形態７における受信装置の構成を示すブロック図
【図８】実施の形態８における受信装置の構成を示すブロック図
【図９】実施の形態９における受信装置の構成を示すブロック図
【図１０】従来の受信装置の構成を示すブロック図
【符号の説明】
１０１ ＡＤ変換器
１０２ 等化器
１２５ 切替スイッチ
１２６、１２７ メモリ
１２８ ディジタル減算器
１２９ 判定器
１３０ 切替スイッチ
１３１ 遅延器
２０１ 積算器
３０１ 絶対値検出器
４０１ 接続スイッチ
５０１ 積算器
６０１ 絶対値検出器
７０１ カウンタ
８０１ ディジタル減算器
８０２ 判定器
８０３ 切替スイッチ
９０１ 接続スイッチ
９０２ メモリ
【発明の属する技術分野】
本発明は、無線通信システムに用いられる受信装置及びサンプリング方法に関する。
【０００２】
【従来の技術】
携帯電話及び自動車電話等の無線通信装置に搭載される受信装置は、ＡＤ変換器にてアナログ信号をサンプリング処理してディジタル信号に変換し、等化器にてディジタル信号の波形を整形して信号間干渉の影響を低減する。
【０００３】
以下、従来の受信装置の構成及び動作について、図１０に示すブロック図を用いて説明する。なお、受信装置の等化器として判定帰還型等化器を用いる。
【０００４】
図１０に示す受信装置に受信されたアナログ信号は、ＡＤ変換器１にてサンプリングクロックに基づくサンプリング処理によりディジタル信号に変換され、等化器２に出力される。等化器２に入力されたディジタル信号は、遅延器１１、遅延器１２、遅延器１３をそれぞれ通過することにより１サンプリング周期ずつ遅延される。
【０００５】
また、ディジタル信号は、ディジタル乗算器１４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器１５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器１６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器１７にて、タップ係数信号ｋ４を乗算される。
【０００６】
タップ係数信号を乗算された各信号は、ディジタル加算器１８にて加算され、加算された信号（以下、「加算信号」という）は、判定器１９及びディジタル減算器２３に出力される。そして、判定器１９にて、加算信号の電力値により、送信器から送信された信号が推定される。推定された信号（以下、「推定信号」という）は、他の機器に出力されるとともに、遅延器２０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器２１にて、タップ係数信号ｋ５を乗算させられ、ディジタル加算器１８に入力される。
【０００７】
ここで、一般に、移動体通信の送信器は、送信信号のメッセージの前に既知のトレーニング信号系列を挿入する。一方、受信器内の等化器は、伝送路特性に適応させるため、トレーニング信号系列と同じトレーニング用参照信号系列を記憶し、トレーニング信号系列を受信している間、トレーニング用参照信号系列を用いて等化処理を行う。以下、トレーニング信号系列を受信している期間をトレーニング期間と呼び、メッセージを受信している期間をメッセージ期間と呼ぶ。
【０００８】
制御信号ｃ１にて切替スイッチ２２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器２３に入力され、メッセージ期間のときに推定信号がディジタル減算器２３に入力される。
【０００９】
そして、ディジタル減算器２３にて、加算信号からトレーニング用参照信号又は推定信号が減算されて判定誤差を表す信号（以下、「誤差信号」という）が算出され、係数更新部２４に出力される。
【００１０】
そして、係数更新部２４にて、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムやＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅａｓｔ Ｓｑｕａｒｅ）アルゴリズム等の所定のアルゴリズムを用いて、入力信号、誤差信号からタップ係数信号が算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器に出力される。
【００１１】
【発明が解決しようとする課題】
ここで、ＡＤ変換器のサンプリングタイミングが、等化器における最適タイミングに対して大きくずれた場合、誤り率特性が劣化する。この対策として、サンプリング周期をシンボルレートの２倍に短縮することにより、サンプリングタイミングのずれを補正する方法が考えられる。
【００１２】
しかし、サンプリング周期を短縮すると、等化器における演算量が増加して装置の大型化を招くため、上記の方法をディジタル移動体通信の通信装置に採用することは実用的でない。
【００１３】
本発明はかかる点に鑑みてなされたものであり、等化器における演算量を増加させることなく、等化器における最適タイミングとＡＤ変換器におけるサンプリングタイミングとのずれを低減し、良好な誤り率特性を得ることができる受信装置及びサンプリング方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明は以下の手段を講じた。
請求項１記載の受信装置に関する発明は、推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う等化手段と、前記誤差信号に基づいてサンプリングタイミングと等化処理の最適タイミングとのずれを判定する判定手段と、この判定手段の判定結果に基づいてサンプリングクロックの遅延量を制御する遅延量制御手段と、前記遅延量制御手段にて遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行うＡＤ変換手段とを具備し、前記遅延量制御手段は、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定手段にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合にはサンプリングクロックを所定時間遅延させる構成を採る。
【００１５】
請求項１３記載のサンプリング方法に関する発明は、推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う工程と、前記誤差信号に基づいて、サンプリングタイミングと等化処理の最適タイミングとのずれを判定する工程と、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定結果にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合にはサンプリングクロックを所定時間遅延させる工程と、遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行う工程と、を具備する方法を採る。
【００１６】
これらの構成により、ＡＤ変換におけるサンプリングクロックのタイミングを調整できるので、等化器における演算量を増加させることなく、等化器における最適タイミングとＡＤ変換器におけるサンプリングタイミングとのずれを低減し、誤り率特性の劣化を低減することができる。
【００１８】
請求項２記載の発明は、請求項１記載の受信装置において、判定手段は、トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２０】
請求項１４記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２１】
これらの構成により、サンプリングタイミングと等化処理の最適タイミングとのずれを最大でも１／４サンプリング周期に低減することができ、誤り率特性の劣化を低減することができる。
【００２２】
請求項３記載の発明は、請求項１記載の受信装置において、誤差信号を積算する積算手段を具備し、判定手段は、トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２３】
請求項１５記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２４】
これらの構成により、サンプリングタイミングを誤差信号の積算値に基づいて制御できるので、さらに誤り率特性を向上することができる。
【００２５】
請求項４記載の発明は、請求項１記載の受信装置において、判定手段は、メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２６】
請求項１６記載の発明は、請求項１３記載のサンプリング方法において、メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００２７】
これらの構成により、１つの制御信号でサンプリングタイミングを制御できるので、装置の簡略化を図ることができる。また、これらの構成によるサンプリングタイミングの制御は、トレーニング信号期間を十分に確保できない場合に有効である。
【００２８】
請求項５記載の発明は、請求項１記載の受信装置において、誤差信号を積算する積算手段を具備し、判定手段はトレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００２９】
請求項１７記載の発明は、請求項１３記載のサンプリング方法において、トレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００３０】
これらの構成により、誤差信号の積算値に基づいてサンプリングタイミングを制御できるので、さらに誤り率特性を向上できる。
【００３１】
請求項６記載の発明は、請求項１記載の受信装置において、メッセージ期間における誤差信号が第１閾値を越えた回数を加算するカウンタを具備し、判定手段は、前記カウンタが加算した回数が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する構成を採る。
【００３２】
請求項１８記載の発明は、請求項１３記載のサンプリング方法において、メッセージ期間における誤差信号が第１閾値を越えた回数を加算し、この加算値が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定する方法を採る。
【００３３】
これらの構成により、誤差信号が閾値を越えた回数の加算値に基づいてサンプリングタイミングを制御できるので、さらに誤り率特性を向上できる。
【００３４】
請求項７記載の発明は、請求項４乃至請求項６のいずれかに記載の受信装置において、判定手段は、メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択する構成を採る。
【００３５】
請求項８記載の発明は、請求項４乃至請求項６のいずれかに記載の受信装置において、判定手段は、前回の誤差信号を第１閾値とする構成を採る。
【００３６】
請求項１９記載の発明は、請求項１６乃至請求項１８のいずれかに記載のサンプリング方法において、メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択する方法を採る。
【００３７】
請求項２０記載の発明は、請求項１６乃至請求項１８のいずれかに記載のサンプリング方法において、前回の誤差信号を第１閾値とする方法を採る。
【００３８】
これらの構成により、サンプリングタイミングの制御基準となる閾値をきめ細かく切替えできるので、さらに誤り率特性を向上することができる。
【００３９】
請求項９記載の発明は、請求項２乃至請求項８のいずれかに記載の受信装置において、判定手段は、トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、遅延量制御手段は、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させる構成を採る。
【００４０】
請求項２１記載の発明は、請求項１４乃至請求項２０のいずれかに記載のサンプリング方法において、トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させる方法を採る。
【００４１】
これらの構成により、サンプリングタイミングと等化処理の最適タイミングとのずれを最大でも１／８サンプリング周期に低減することができ、誤り率特性の劣化を低減することができる。
【００４２】
請求項１０記載の通信端末に関する発明は、請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行う構成を採る。
【００４３】
請求項１１記載の基地局装置に関する発明は、請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行う構成を採る。
【００４４】
請求項１２記載の無線通信システムに関する発明は、無線通信を行う通信端末装置又は基地局装置の少なくとも一方に請求項１乃至請求項９のいずれかに記載の受信装置を搭載する構成を採る。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。なお、以下の説明では、等化器として判定帰還型等化器を用いる。
【００４６】
また、以下の説明では、係数更新アルゴリズムとしてＬＭＳアルゴリズムを用いる。ＬＭＳアルゴリズムにおける更新タップ係数Ｗ（ｎ）は、入力信号Ｘ（ｎ）、誤差信号ｅ（ｎ）、修正係数ｕ（０＜ｕ＜１）、自然数ｎを用いて以下に示す式（１）にて求められる。
【００４７】
Ｗ（ｎ）＝Ｗ（ｎ−１）＋ｕＸ（ｎ）ｅ（ｎ） （１）
また、以下の説明における各制御信号及び各閾値は、ユーザー等により予め設定され、各図に示されない制御部から等化器に出力される。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１における受信装置の構成を示すブロック図である。
【００４９】
図１に示す受信装置において、ＡＤ変換器１０１は、サンプリングクロックに基づいて、受信したアナログ信号をサンプリング処理し、ディジタル信号に変換する。等化器１０２は、ＡＤ変換器１０１から出力されたディジタル信号の波形を整形して信号間干渉の影響を低減する。
【００５０】
以下、等化器１０２の内部構成について説明する。遅延器１１１、遅延器１１２及び遅延器１１３は、入力信号を１サンプル周期遅延させる。ディジタル乗算器１１４は、入力信号にタップ係数信号ｋ１を乗算する。ディジタル乗算器１１５は、１サンプル周期遅延の入力信号にタップ係数信号ｋ２を乗算する。ディジタル乗算器１１６は、２サンプル周期遅延の入力信号にタップ係数信号ｋ３を乗算する。ディジタル乗算器１１７は、３サンプル周期遅延の入力信号にタップ係数信号ｋ４を乗算する。
【００５１】
ディジタル加算器１１８は、各タップ係数信号を乗算された複数の信号を加算した信号（以下、「加算信号」という）を出力する。判定器１１９は、加算信号の電力値等により、送信器から送信された信号を推定し、推定した信号（以下、「推定信号」という）を出力する。遅延器１２０は、推定信号を１サンプル周期遅延させ、ディジタル乗算器１２１は、１サンプル周期遅延した推定信号にタップ係数信号ｋ５を乗算し、加算器１１８に出力する。
【００５２】
切替スイッチ１２２は、制御信号ｃ１により、トレーニング期間のときにトレーニング用参照信号を選択し、メッセージ期間のときに推定信号を選択し、選択した信号をディジタル減算器１２３に出力する。
【００５３】
ディジタル減算器１２３は、加算信号からトレーニング用参照信号あるいは推定信号を減算し、判定誤差を表す信号（以下、「誤差信号」という）を算出し、係数更新部１２４及び切替スイッチ１２５に出力する。
【００５４】
係数更新部１２４は、入力信号、誤差信号及び修正係数を入力し、ＬＭＳアルゴリズムにてタップ係数を算出し、タップ係数信号ｋ１〜ｋ５を各乗算器に出力する。
【００５５】
切替スイッチ１２５は、制御信号ｃ２により、トレーニング期間の前半終了時の誤差信号をメモリ１２６に出力し、トレーニング期間の終了時の誤差信号をメモリ１２７に出力する。メモリ１２６は、トレーニング期間の前半終了時の誤差信号を記憶し、メモリ１２７は、トレーニング期間の終了時の誤差信号を記憶する。
【００５６】
ディジタル減算器１２８は、トレーニング期間の前半終了時の誤差信号からトレーニング期間の終了時の誤差信号を減算した信号（以下、「誤差減算信号」という）を判定器１２９に出力する。
【００５７】
判定器１２９は、誤差減算信号に基づいて、トレーニング期間の前半終了時とトレーニング期間の終了時とで、誤差が大きい方を判定する。そして、判定器１２９は、判定結果に基づく制御信号（以下、「判定制御信号」という）を切替スイッチ１３０に出力する。
【００５８】
切替スイッチ１３０は、トレーニング期間において、制御信号ｃ２により、トレーニング期間の前半にサンプリングクロックをＡＤ変換器１０１に出力し、トレーニング期間の後半にサンプリングクロックを遅延器１３１に出力する。また、切替スイッチ１３０は、メッセージ期間において、判定制御信号により、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【００５９】
遅延器１３１は、入力したサンプリングクロックを１／２サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００６０】
次に、実施の形態１における受信装置のサンプリング処理及び等化処理について説明する。受信装置に受信されたアナログ信号は、ＡＤ変換器１０１にてサンプリングクロックに基づくサンプリング処理によりディジタル信号に変換され、等化器１０２に出力される。
【００６１】
等化器１０２に入力されたディジタル信号は、遅延器１１１、遅延器１１２、遅延器１１３をそれぞれ通過することにより１サンプリング周期ずつ遅延させられる。
【００６２】
また、ディジタル信号は、ディジタル乗算器１１４にて、タップ係数信号ｋ１を乗算される。同様に、１サンプリング周期遅延した入力信号は、ディジタル乗算器１１５にて、タップ係数信号ｋ２を乗算され、２サンプリング周期遅延した入力信号は、ディジタル乗算器１１６にて、タップ係数信号ｋ３を乗算され、３サンプリング周期遅延した入力信号は、ディジタル乗算器１１７にて、タップ係数信号ｋ４を乗算される。
【００６３】
タップ係数信号を乗算された各信号は、ディジタル加算器１１８にて加算され、加算信号が判定器１１９及びディジタル減算器１２３に出力される。
【００６４】
そして、判定器１１９にて、加算信号の電力値により、送信器から送信された信号が推定され、推定信号が他の機器に出力されるとともに、遅延器１２０を通過して１サンプリング周期遅延させられた後、ディジタル乗算器１２１にてタップ係数信号ｋ５を乗算され、ディジタル加算器１１８に出力される。
【００６５】
また、制御信号ｃ１にて切替スイッチ１２２を切替え制御することにより、トレーニング期間のときにトレーニング用参照信号がディジタル減算器１２３に出力され、メッセージ期間のときに推定信号がディジタル減算器１２３に出力される。そして、ディジタル減算器１２３にて、加算信号からトレーニング用参照信号又は推定信号が減算されて誤差信号が算出され、係数更新部１２４及び切替スイッチ１２５に出力される。
【００６６】
そして、係数更新部１２４にて、ディジタル信号、誤差信号及び修正係数を用いて、ＬＭＳアルゴリズムによってタップ係数が算出され、更新されたタップ係数信号ｋ１〜ｋ５が各乗算器に出力される。
【００６７】
また、制御信号ｃ２にて切替スイッチ１２５を制御することにより、誤差信号は、トレーニング期間の前半終了時にメモリ１２６に記憶され、トレーニング期間の終了時にメモリ１２７に記憶される。
【００６８】
そして、ディジタル減算器１２８にて、トレーニング期間の前半終了時の誤差信号からトレーニング期間の終了時の誤差信号を減算され、その信号が判定器１２９に出力され、判定器１２９にて、トレーニング期間の前半終了時の誤差とトレーニング期間の終了時の誤差とのどちらが大きいかが判定される。そして、その判定結果に基づく判定制御信号が切替スイッチ１３０に出力される。
【００６９】
サンプリングクロックは、トレーニング期間において、制御信号ｃ２にて切替スイッチ１３０を制御することにより、トレーニング期間の前半にＡＤ変換器１０１に出力され、トレーニング期間の後半に遅延器１３１に出力される。また、サンプリングクロックは、メッセージ期間において、判定制御信号にて切替スイッチ１３０を制御することにより、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にＡＤ変換器１０１に出力され、それ以外の場合に遅延器１３１に出力される。
【００７０】
遅延器１３１に入力されたサンプリングクロックは、１／２サンプリング周期だけ遅延させられた後、ＡＤ変換器１０１に出力される。
【００７１】
このように、メッセージ期間におけるＡＤ変換器１０１のサンプリングタイミングを等化器の誤差信号に基づいて制御することにより、従来、１／２サンプリング周期であったサンプリングタイミングのずれを、１／４サンプリング周期まで低減することができるので、良好な誤り率特性を得ることができる。
【００７２】
（実施の形態２）
図２は、実施の形態２における受信装置の構成を示すブロック図である。図２に示す受信装置は、図１の受信装置に積算器２０１を追加した構成を採る。なお、図２の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００７３】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及び積算器２０１に出力する。積算器２０１は、入力した誤差信号を積算し、その積算値を切替スイッチ１２５に出力する。
【００７４】
切替スイッチ１２５は、制御信号ｃ２により、トレーニング期間前半の誤差信号の積算値をメモリ１２６に出力し、トレーニング期間後半の誤差信号の積算値をメモリ１２７に出力する。メモリ１２６は、トレーニング期間前半の誤差信号の積算値を記憶し、メモリ１２７は、トレーニング期間後半の積算値の誤差信号を記憶する。
【００７５】
ディジタル減算器１２８は、トレーニング期間前半の誤差信号の積算値からトレーニング期間後半の誤差信号の積算値を減算した信号を判定器１２９に出力する。
【００７６】
判定器１２９は、トレーニング期間前半の誤差信号の積算値がトレーニング期間後半の誤差の積算値より大きいか否かを判定し、判定制御信号を切替スイッチ１３０に出力する。
【００７７】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号の積算値に基づいて制御することにより、実施の形態１の受信装置よりもさらに誤り率特性を向上することができる。
【００７８】
（実施の形態３）
図３は、実施の形態３における受信装置の構成を示すブロック図である。図３に示す受信装置は、図１の受信装置に絶対値検出器３０１と、ディジタル減算器３０２と、判定器３０３と、切替スイッチ３０４と、遅延器３０５とを追加した構成を採る。なお、図３の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００７９】
ディジタル減算器１２８は、誤差減算信号を判定器１２９及び絶対値検出器３０１に出力する。
【００８０】
切替スイッチ１３０は、トレーニング期間において、制御信号ｃ２により、トレーニング期間の前半にサンプリングクロックをＡＤ変換器１０１に出力し、トレーニング期間の後半にサンプリングクロックを切替スイッチ３０４に出力する。また、切替スイッチ１３０は、メッセージ期間において、判定制御信号により、トレーニング期間の前半終了時の誤差がトレーニング期間の終了時の誤差より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを切替スイッチ３０４に出力する。
【００８１】
絶対値検出器３０１は、誤差減算信号の絶対値をディジタル減算器３０２に出力する。ディジタル減算器３０２は、誤差減算信号の絶対値から閾値ｔ１を減算した値を判定器３０３に出力する。
【００８２】
判定器３０３は、誤差減算信号の絶対値が閾値ｔ１より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ３０４に出力する。切替スイッチ３０４は、判定器３０３から入力した制御信号により、誤差減算信号の絶対値が閾値ｔ１より大きい場合にサンプリングクロックを遅延器１３１に出力し、それ以外の場合にサンプリングクロックを遅延器３０５に出力する。
【００８３】
遅延器３０５は、入力したサンプリングクロックを１／４サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００８４】
このように、サンプリングタイミングの遅延量を誤差信号の絶対値に基づいて制御することにより、実施の形態１の受信装置よりもさらに誤り率特性を向上することができる。
【００８５】
（実施の形態４）
図４は、実施の形態４における受信装置の構成を示すブロック図である。図４に示す受信装置は、図１の受信装置に対して、切替スイッチ１２５と、メモリ１２６と、メモリ１２７の代りに、接続スイッチ４０１を追加した構成を採る。なお、図４の受信装置において、図１に示す受信装置と共通する部分については、図１と同一符号を付して説明を省略する。
【００８６】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及びディジタル減算器１２８に出力する。ディジタル減算器１２８は、誤差信号から閾値ｔ２を減算した信号を判定器１２９に出力する。
【００８７】
判定器１２９は、誤差が閾値ｔ２より大きいかどうかを判定し、判定制御信号を接続スイッチ４０１に出力する。接続スイッチ４０１は、制御信号ｃ１により、メッセージ期間中に接続し、判定制御信号を切替スイッチ１３０に出力する。
【００８８】
切替スイッチ１３０は、トレーニング期間に切替スイッチ１３０の切替制御を行わない。また、切替スイッチ１３０は、メッセージ期間において、誤差信号が閾値ｔ２より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【００８９】
これにより、一つの制御信号でサンプリングタイミングの遅延量を制御することができるので、装置の簡略化を図ることができる。また、図４に示す受信装置は、トレーニング信号期間を十分に確保できない場合に有効である。
【００９０】
（実施の形態５）
図５は、実施の形態５における受信装置の構成を示すブロック図である。図５に示す受信装置は、図４の受信装置に積算器５０１を追加した構成を採る。なお、図５の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【００９１】
ディジタル減算器１２３は、誤差信号を係数更新部１２４及び積算器５０１に出力する。積算器５０１は、誤差信号を積算し、その積算値をディジタル減算器１２８に出力する。ディジタル減算器１２８は、誤差信号の積算値から閾値ｔ２を減算した信号を判定器１２９に出力する。
【００９２】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号の積算値に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【００９３】
（実施の形態６）
図６は、実施の形態６における受信装置の構成を示すブロック図である。図６に示す受信装置は、図４の受信装置に絶対値検出器６０１と、ディジタル減算器６０２と、判定器６０３と、切替スイッチ６０４と、遅延器６０５とを追加した構成を採る。なお、図６の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【００９４】
ディジタル減算器１２８は、誤差信号から閾値ｔ２を減算した信号を判定器１２９及び絶対値検出器６０１に出力する。
【００９５】
絶対値検出器６０１は、誤差信号から閾値ｔ２を減算した信号の絶対値をディジタル減算器６０２に出力する。ディジタル減算器６０２は、誤差信号から閾値ｔ２を減算した信号の絶対値から閾値ｔ３を減算した値を判定器６０３に出力する。
【００９６】
判定器６０３は、誤差信号から閾値ｔ２を減算した信号の絶対値が閾値ｔ３より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ６０４に出力する。
【００９７】
切替スイッチ６０４は、判定器６０３から入力した制御信号により、誤差信号から閾値ｔ２を減算した信号の絶対値が閾値ｔ３より大きい場合にサンプリングクロックを遅延器１３１に出力し、それ以外の場合にサンプリングクロックを遅延器３０５に出力する。
【００９８】
遅延器６０５は、入力したサンプリングクロックを１／４サンプリング周期だけ遅延させ、ＡＤ変換器１０１に出力する。
【００９９】
このように、サンプリングタイミングの遅延量を誤差信号の値に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１００】
（実施の形態７）
図７は、実施の形態７における受信装置の構成を示すブロック図である。図７に示す受信装置は、図４の受信装置にカウンタ７０１と、ディジタル減算器７０２と、判定器７０３とを追加した構成を採る。なお、図７の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１０１】
接続スイッチ４０１は、制御信号ｃ１により、メッセージ期間中に接続し、判定制御信号をカウンタ７０１に出力する。カウンタ７０１は、判定制御信号により、判定器１２９にて誤差信号が閾値ｔ２より大きいと判定された回数（以下、「判定回数」という）をカウントし、判定回数をディジタル減算器７０２に出力する。ディジタル減算器７０２は、判定回数から閾値ｔ４を減算した値を判定器７０３に出力する。
【０１０２】
判定器７０３は、判定回数が閾値ｔ４より大きいか否かを判定し、判定結果に基づく制御信号を切替スイッチ７０４に出力する。切替スイッチ１３０は、判定器７０３から入力した制御信号により、判定回数が閾値ｔ４より小さい場合にサンプリングクロックをＡＤ変換器１０１に出力し、それ以外の場合にサンプリングクロックを遅延器１３１に出力する。
【０１０３】
このように、ＡＤ変換器１０１のサンプリングタイミングを誤差信号が閾値ｔ２より大きいと判定された回数に基づいて制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１０４】
（実施の形態８）
図８は、実施の形態８における受信装置の構成を示すブロック図である。図８に示す受信装置は、図４の受信装置にディジタル減算器８０１と、判定器８０２と、切替スイッチ８０３とを追加した構成を採る。なお、図８の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１０５】
ディジタル減算器１２３は、誤差信号を係数更新部１２４、ディジタル減算器１２８及び、ディジタル減算器８０１に出力する。ディジタル減算器８０１は、誤差信号から閾値ｔ５を減算した信号を判定器８０２に出力する。判定器８０２は、誤差が閾値ｔ５より大きいかどうかを判定し、判定制御信号を切替えスイッチ８０３に出力する。
【０１０６】
切替スイッチ８０３は、判定器８０２から入力した制御信号により、誤差信号が閾値ｔ５より大きい場合に閾値ｔ２−１をディジタル減算器１２８に出力し、それ以外の場合に閾値ｔ２−２をディジタル減算器１２８に出力する。
【０１０７】
ディジタル減算器１２８は、誤差信号から閾値ｔ２−１又は閾値ｔ２−２を減算した信号を判定器１２９に出力する。
【０１０８】
このように、ＡＤ変換器１０１のサンプリングタイミングの制御に用いられる閾値を可変に制御することにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１０９】
（実施の形態９）
図９は、実施の形態９における受信装置の構成を示すブロック図である。図９に示す受信装置は、図４の受信装置に接続スイッチ９０１と、メモリ９０２とを追加した構成を採る。なお、図９の受信装置において、図４に示す受信装置と共通する部分については、図４と同一符号を付して説明を省略する。
【０１１０】
ディジタル減算器１２３は、誤差信号を係数更新部１２４、ディジタル減算器１２８及び、接続スイッチ９０１に出力する。
【０１１１】
接続スイッチ９０１は、判定制御信号を入力すると接続し、接続中に誤差信号をメモリ９０２に出力し、接続して１バースト期間経過した後に切断する。メモリ９０２は、入力した誤差信号を一時的に記憶し、新たに誤差信号を入力したとき、記憶している前回の誤差信号をディジタル減算器１２８に出力する。
【０１１２】
ディジタル減算器１２８は、誤差信号から前回の誤差信号を減算した信号を判定器１２９に出力する。
【０１１３】
このように、ＡＤ変換器１０１のサンプリングタイミングの制御に用いられる閾値として前回の誤差信号を用いることにより、実施の形態４の受信装置よりもさらに誤り率特性を向上することができる。
【０１１４】
なお、上記各実施の形態において、等化器として判定帰還型等化器を用いて説明したが、本発明はこれに限るものではなく、最尤系列推定型等化器を用いても同様の効果を得ることができる。
【０１１５】
また、本発明は、上記各実施の形態を適宜組み合わせることも可能であり、係数更新部に入力する修正係数の個数を増加させたり、遅延器及び乗算器の個数を変更して等化器を構成することも可能である。
【０１１６】
また、上記各実施の形態において、等化器の係数更新アルゴリズムとしてＬＭＳアルゴリズムを用いて説明したが、本発明はこれに限るものではなく、ＲＬＳアルゴリズム等の他のアルゴリズムを用いても同様の効果を得ることができる。さらに、修正係数の乗算において、乗算器の代りにビットシフト回路を用いることも可能である。
【０１１７】
【発明の効果】
以上説明したように、本発明の受信装置及びサンプリング方法によれば、サンプリングクロックのタイミングを制御でき、誤り率特性を向上できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における受信装置の構成を示すブロック図
【図２】実施の形態２における受信装置の構成を示すブロック図
【図３】実施の形態３における受信装置の構成を示すブロック図
【図４】実施の形態４における受信装置の構成を示すブロック図
【図５】実施の形態５における受信装置の構成を示すブロック図
【図６】実施の形態６における受信装置の構成を示すブロック図
【図７】実施の形態７における受信装置の構成を示すブロック図
【図８】実施の形態８における受信装置の構成を示すブロック図
【図９】実施の形態９における受信装置の構成を示すブロック図
【図１０】従来の受信装置の構成を示すブロック図
【符号の説明】
１０１ ＡＤ変換器
１０２ 等化器
１２５ 切替スイッチ
１２６、１２７ メモリ
１２８ ディジタル減算器
１２９ 判定器
１３０ 切替スイッチ
１３１ 遅延器
２０１ 積算器
３０１ 絶対値検出器
４０１ 接続スイッチ
５０１ 積算器
６０１ 絶対値検出器
７０１ カウンタ
８０１ ディジタル減算器
８０２ 判定器
８０３ 切替スイッチ
９０１ 接続スイッチ
９０２ メモリ
Claims (21)
- 推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う等化手段と、前記誤差信号に基づいてサンプリングタイミングと等化処理の最適タイミングとのずれを判定する判定手段と、この判定手段の判定結果に基づいてサンプリングクロックの遅延量を制御する遅延量制御手段と、前記遅延量制御手段にて遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行うＡＤ変換手段とを具備し、前記遅延量制御手段は、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定手段にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合にはサンプリングクロックを所定時間遅延させることを特徴とする受信装置。
- 判定手段は、トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１記載の受信装置。
- 誤差信号を積算する積算手段を具備し、判定手段は、トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１記載の受信装置。
- 判定手段は、メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１記載の受信装置。
- 誤差信号を積算する積算手段を具備し、判定手段は、トレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１記載の受信装置。
- メッセージ期間における誤差信号が第１閾値を越えた回数を加算するカウンタを具備し、判定手段は、前記カウンタが加算した回数が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１記載の受信装置。
- 判定手段は、メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択することを特徴とする請求項４乃至請求項６のいずれかに記載の受信装置。
- 判定手段は、前回の誤差信号を第１閾値とすることを特徴とする請求項４乃至請求項６のいずれかに記載の受信装置。
- 判定手段は、トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、遅延量制御手段は、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させることを特徴とする請求項２乃至請求項８のいずれかに記載の受信装置。
- 請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行うことを特徴とする通信端末装置。
- 請求項１乃至請求項９のいずれかに記載の受信装置を搭載し、無線通信を行うことを特徴とする基地局装置。
- 無線通信を行う通信端末装置又は基地局装置の少なくとも一方に請求項１乃至請求項９のいずれかに記載の受信装置を搭載することを特徴とする無線通信システム。
- 推定した伝送路特性から受信信号を減算した誤差信号を用いて等化処理を行う工程と、前記誤差信号に基づいて、サンプリングタイミングと等化処理の最適タイミングとのずれを判定する工程と、トレーニング期間の前半にはサンプリングクロックを遅延させず、トレーニング期間の後半、及び、メッセージ期間において前記判定結果にてサンプリングタイミングが等化処理の最適タイミングとずれていると判定された場合 にはサンプリングクロックを所定時間遅延させる工程と、遅延量を制御された前記サンプリングクロックを用いてＡＤ変換を行う工程と、を具備することを特徴とするサンプリング方法。
- トレーニング期間終了時の誤差信号がトレーニング期間の前半終了時の誤差信号より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１３記載のサンプリング方法。
- トレーニング期間後半における誤差信号の積算値がトレーニング期間前半における誤差信号の積算値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１３記載のサンプリング方法。
- メッセージ期間における誤差信号が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１３記載のサンプリング方法。
- トレーニング期間における誤差信号の積算値が第１閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１３記載のサンプリング方法。
- メッセージ期間における誤差信号が第１閾値を越えた回数を加算し、この加算値が第２閾値より大きい場合、サンプリングタイミングが等化処理の最適タイミングに対してずれていると判定することを特徴とする請求項１３記載のサンプリング方法。
- メッセージ期間における誤差信号が第３閾値を越えるか否かにより複数の閾値から第１閾値を選択することを特徴とする請求項１６乃至請求項１８のいずれかに記載のサンプリング方法。
- 前回の誤差信号を第１閾値とすることを特徴とする請求項１６乃至請求項１８のいずれかに記載のサンプリング方法。
- トレーニング期間終了時の誤差信号からトレーニング期間の前半終了時の誤差信号を減算した絶対値が第４閾値より大きいか否かを判定し、前記絶対値が前記第４閾値より大きいと判定された場合にサンプリングクロックを１／４サンプリング周期遅延させることを特徴とする請求項１４乃至請求項２０のいずれかに記載のサンプリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20991298A JP3626351B2 (ja) | 1998-07-24 | 1998-07-24 | 受信装置及びサンプリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20991298A JP3626351B2 (ja) | 1998-07-24 | 1998-07-24 | 受信装置及びサンプリング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049665A JP2000049665A (ja) | 2000-02-18 |
| JP3626351B2 true JP3626351B2 (ja) | 2005-03-09 |
Family
ID=16580720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20991298A Expired - Fee Related JP3626351B2 (ja) | 1998-07-24 | 1998-07-24 | 受信装置及びサンプリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3626351B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4331641B2 (ja) | 2004-04-09 | 2009-09-16 | 富士通株式会社 | 等化回路を有する受信回路 |
| JP4579726B2 (ja) | 2005-03-14 | 2010-11-10 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信端末 |
| JP6390244B2 (ja) * | 2014-07-31 | 2018-09-19 | 株式会社デンソー | 波形等化装置 |
-
1998
- 1998-07-24 JP JP20991298A patent/JP3626351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049665A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| US5444739A (en) | Equalizer for data receiver apparatus | |
| KR100265519B1 (ko) | 디지탈 전송 시스템용 수신기 | |
| JP5068932B2 (ja) | 仮想並列イコライザを備えた通信レシーバー | |
| JPH03214819A (ja) | ダイバーシティ受信方式 | |
| CN100429875C (zh) | 高度时变移动无线信道的信号强度补偿 | |
| JPH04334211A (ja) | データ受信装置 | |
| JP3457319B2 (ja) | ディジタル無線通信装置 | |
| JPH10163934A (ja) | 受信装置 | |
| JP2616152B2 (ja) | 自動等化器 | |
| US20040042545A1 (en) | Equalizer of single carrier receiver for improving equalization speed and equalization method thereof | |
| JP3626351B2 (ja) | 受信装置及びサンプリング方法 | |
| JP3625205B2 (ja) | 適応等化器及び受信装置 | |
| JPH09284353A (ja) | 受信機 | |
| JP3424723B2 (ja) | 適応等化器 | |
| JP2503715B2 (ja) | 適応受信機 | |
| US5530721A (en) | Equalizer and terminal device for mobile communications | |
| JP4488868B2 (ja) | 波形等化方法、波形等化器、無線装置及び無線通信システム | |
| JP2000091965A (ja) | 等化器及び等化方法 | |
| JP2000049666A (ja) | 等化器及び等化方法 | |
| WO2001024390A1 (fr) | Emetteur/recepteur | |
| JP2986488B2 (ja) | 等化器 | |
| JP3617928B2 (ja) | 等化器及び等化方法 | |
| JPH0818492A (ja) | 遅延量推定型ｍｌｓｅ等化装置 | |
| JP3138586B2 (ja) | 適応等化器および適応ダイバーシチ等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |