JP3624056B2 - インターホン装置 - Google Patents
インターホン装置 Download PDFInfo
- Publication number
- JP3624056B2 JP3624056B2 JP25863396A JP25863396A JP3624056B2 JP 3624056 B2 JP3624056 B2 JP 3624056B2 JP 25863396 A JP25863396 A JP 25863396A JP 25863396 A JP25863396 A JP 25863396A JP 3624056 B2 JP3624056 B2 JP 3624056B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- intercom
- circuit
- terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Interconnected Communication Systems, Intercoms, And Interphones (AREA)
Description
【発明の属する技術分野】
【0002】
本発明はインターホン装置に係わり、特に室内親機から増設インターホンへ給電する際、室内親機と増設インターホンを接続する電源供給ラインが誤接続等で短絡された場合、室内親機に設けられた電源回路及び電源供給回路等の回路が保護されるインターホン装置に関する。
【従来の技術】
【0003】
従来のインターホン装置は図2に示すように、カメラアイ51a、スピーカ51b、マイク51c、呼出釦51dを備えた玄関子機AQ2と、LED電源回路52、映像阻止ローパスフィルタ53、音声阻止ローパスフィルタ54、常開接点56a、常閉接点56b、切換接点56cからなる1組の接点56を有する待受時・モニタ時切替リレー55、ハイブリット回路57、受話器58a、送話器58bを有する送受器58、受話アンプ59a、送話アンプ59b、増設インターホン電源供給回路60、フックアップ検出回路61、AC100Vが入力されるAC/DC変換回路62及びCPU70を備えた室内親機BQ2と、定電圧回路71、2線4線変換回路72、受話器73a、送話器73bを有する送受器73、受話アンプ74a、送話アンプ74bを備えた増設インターホンCQ2で構成される。
【0004】
玄関子機AQ2の端子T21と端子T22はラインL11、L12(本線及び基準電位点線)を介して室内親機BQ2の端子T23と端子T24にそれぞれ接続されている。
【0005】
室内親機BQ2の端子T23はCPU70の制御出力側が接続された待受時・モニタ時切替リレー55に設けられた接点56の切換接点56cと接続され、接点56の常閉接点56bはLED電源回路52の給電側と接続されている。
【0006】
接点56の常開接点56aとラインL12が接続された端子T24はそれぞれ映像阻止ローパスフィルタ53と接続され、映像阻止ローパスフィルタ53の映像阻止側(音声通過側)はコンデンサC13、コンデンサC12の一端とそれぞれ接続されている。
【0007】
コンデンサC13の他端はハイブリット回路57の2線側と接続され、コンデンサC12の他端は端子T26と接続されている。
【0008】
ハイブリット回路57の4線側の出力は受話アンプ59aを介して送受器58の受話器58aと接続され、送受器58の送話器58bは送話アンプ59bを介してハイブリット回路57の4線側の入力と接続されている。
【0009】
一端が電源+Bと接続された室内親機側フックスイッチHS11の他端は受話アンプ59a、送話アンプ59b及びハイブリット回路57の受電側とそれぞれ接続されている。
【0010】
AC/DC変換回路62の電源供給側はLED電源回路52の受電側、音声阻止ローパスフィルタ54の音声阻止側及び増設インターホン電源供給回路60の受電端子60aとそれぞれ接続されている。
【0011】
増設インターホン電源供給回路60に設けられた電源供給用トランジスタQ11のエミッタは受電端子60aと接続され、電源供給用トランジスタQ11のエミッタとベースの間には抵抗R11が接続されている。
【0012】
電源供給用トランジスタQ11のコレクタはダイオードD11のアノード、カソードを介して給電端子60bと接続され、給電端子60bは端子T25と接続されている。
【0013】
電源供給用トランジスタQ11のベースは抵抗R12を介して制御用トランジスタQ12のコレクタと接続され、制御用トランジスタQ12のエミッタは基準電位点と接続されている。
【0014】
制御用トランジスタQ12のベースには、一端が基準電位点に接続された抵抗R14の他端及び一端が制御用端子60cに接続された抵抗R13の他端が共に接続されている。
【0015】
制御用端子60cはCPU70の制御出力側が接続され、CPU70の制御入力側はフックアップ検出回路61のフックアップ検出側と接続されている。フックアップ検出回路61の入力側は端子T27と接続され、端子T28は基準電位点と接続されている。
【0016】
端子T25〜T28は電源供給ラインL13、通話ラインL14、フックラインL15、基準電位点ラインL16を介して増設インターホンCQ2の端子T29〜T32がそれぞれ接続されている。
【0017】
増設インターホンCQ2に設けられた定電圧回路71の受電側は端子T29と接続され、給電側は受話アンプ74a、送話アンプ74b及び2線4線変換回路72の受電側とそれぞれ接続されている。
【0018】
2線4線変換回路72の2線側は端子T30と接続され、2線4線変換回路72の4線側の出力は受話アンプ74aを介して送受器73の受話器73aと接続されている。
【0019】
送受器73の送話器73bは送話アンプ74bを介して2線4線変換回路72の4線側の入力と接続され、送受器73のオフフック、オンフックに連動する増設インターホン側フックスイッチHS12の一方の接点は端子T31と他方の接点は端子T32とそれぞれ接続されている。
【0020】
このようなインターホン装置において、増設インターホンCQ2が玄関子機АQ2と通話をするため、送受器73を取り上げると、増設インターホン側フックスイッチHS12が閉成され、端子T31とT32が短絡される。
【0021】
これにより端子T32、T31、フックラインL15、室内親機BQ2の端子T27を介してフックアップ検出回路61の入力側がLレベルになる。
【0022】
フックアップ検出回路61の入力側がLレベルになると、フックアップ検出回路61が能動となりCPU70に対し、増設インターホンCQ2がフックアップしたことを知らせる。
【0023】
フックアップを検出したCPU70は待受時・モニタ時切替リレー55を駆動させ接点56の切換接点56cと常開接点56aを閉成する。
【0024】
また、CPU70は増設インターホン電源供給回路60の制御用端子60cへ制御信号を出力し、増設インターホン電源供給回路60の制御用トランジスタQ12をオンさせて、電源供給用トランジスタQ11をオンさせる。
【0025】
これにより、AC/DC変換回路62の給電側から出力された電源が、増設インターホン電源供給回路60の受電端子60a、増設インターホン電源供給回路60に設けられた電源供給用トランジスタQ11のエミッタ、コレクタ、ダイオードD11のアノード、カソードを経由して給電端子60bへ供給される。
【0026】
給電端子60bに電源が給電されると、端子T25、電源供給ラインL13、増設インターホンCQ2の端子T29を経由して定電圧回路71が能動となり、定電圧を受話アンプ74a、送話アンプ74b及び2線4線変換回路72の受電側へ供給する。
【0027】
また玄関子機AQ2のマイク51cで生成された上り音声信号は端子T21と端子T22を介してラインL11(本線)、L12(基準電位点線)へ送出され、本線側は室内親機BQ2の端子T23、待受時・モニタ時切替リレー55に設けられた接点56の切換接点56c及び閉成された常開接点56aに至る経路で、基準電位点線側は端子T24から直接、映像阻止ローパスフィルタ53へ送出され、映像阻止ローパスフィルタ53の映像阻止側(音声通過側)及びコンデンサC12を経由して端子T26へ送出される。
【0028】
端子T26へ送出された上り音声信号は、通話ラインL14から増設インターホンCQ2の端子T30へ入力され、2線4線変換回路72の4線側から受話アンプ74a、送受器73の受話器73aへ出力される。
【0029】
下り音声信号は送受器73の送話器73bから送話アンプ74bを介して2線4線変換回路72の4線側へ入力され2線4線変換回路72の2線側から上り音声信号と同じ経路で玄関子機BQ2へ送出され、増設インターホンCQ2と玄関子機АQ2に設けられたスピーカ51bで出力される。
【発明が解決しようとする課題】
【0030】
従来のインターホン装置において、室内親機BQ2の端子T25(増設インターホンCQ2に対する給電用)が誤接続などで端子T28(基準電位点端子)とショート状態の時、送受器73がフックアップし、フックアップ検出回路61の入力側がLレベルとなると上記のように、CPU70の制御で増設インターホン電源供給回路60の制御用トランジスタQ12がオンとなり電源供給用トランジスタQ11がオンとなる。
【0031】
このためAC/DC変換回路62の電源供給側がショート状態となり、電源供給用トランジスタQ11及びAC/DC変換回路62が破壊するという難点がある。
【0032】
本発明は、このような難点を解消するためになされたもので、室内親機から増設インターホンへ給電する際、室内親機と増設インターホンを接続する電源供給ラインが誤接続等で短絡された場合、室内親機に設けられた電源供給回路を破壊から保護するインターホン装置を提供することを目的としている。
【課題を解決するための手段】
【0033】
この目的を達成するため、本発明のインターホン装置は、玄関子機を室内親機を介して増設インターホンに接続し、室内親機は、玄関子機と通話を行なう増設インターホンの送受器のフックアップを検出するフックアップ検出回路と、フックアップ検出回路のフックアップ検出信号が入力されるCPUの制御により増設インターホンの電源供給ラインを介して電源供給を行なう増設インターホン電源供給回路とを備え、増設インターホン電源供給回路は、フックアップ検出時にCPUにより制御用端子へ制御信号が出力されてオンされる制御用トランジスタと、制御用トランジスタがオンのとき増設インターホンへの電源供給を行なう電源供給用トランジスタと、制御用トランジスタをスピードアップさせてオンさせるため制御用端子から制御用トランジスタに接続されたスピードアップ用コンデンサと、電源供給ラインがショートされているとき、電源供給用トランジスタによって電源供給ラインへ電源供給が行なわれていた場合、制御用トランジスタへのバイアスを減少させてオフさせるため制御用端子からダイオード及び抵抗を介して基準電位点へ至る直列回路から成るバイアス減少回路とを有する。
【0034】
このようなテレビインターホン装置において、増設インターホンの送受器をフックアップするとフックアップ検出回路が動作する。
【0035】
フックアップ検出回路が動作すると、フックアップ検出回路からCPUへフックアップ検出信号が送出される。
【0036】
CPUにフックアップ検出信号が入力されるとCPUの制御により増設インターホン電源供給回路に設けられた制御用トランジスタがオンとなり、制御用トランジスタがオンとなると電源供給用トランジスタがオンとなり増設インターホンへ電源が供給される。
【0037】
電源供給用トランジスタの出力側が誤接続等で基準電位点に接続されるとき、増設インターホンへ電源が供給されるとバイアス減少回路が動作し制御用トランジスタへのバイアスを減少させ電源供給用トランジスタがオフとなる。
【0038】
CPUの制御用トランジスタを制御する際、スピードアップ用コンデンサにより制御用トランジスタのオン動作が速くなる。
【発明の実施の形態】
【0039】
以下、本発明のインターホン装置をその一実施例について図1にしたがって詳述する。
【0040】
本発明のインターホン装置は図1に示すように、カメラアイ1a、スピーカ1b、マイク1c、呼出釦1dを備えた玄関子機AQ1と、LED電源回路2、映像阻止ローパスフィルタ3、音声阻止ローパスフィルタ4、常開接点6a、常閉接点6b、切換接点6cからなる1組の接点6を有する待受時・モニタ時切替リレー5、ハイブリット回路7、受話器8a、送話器8bを有する送受器8、受話アンプ9a、送話アンプ9b、増設インターホン電源供給回路10、フックアップ検出回路11、AC100Vが入力されるAC/DC変換回路12及びCPU20を備えた室内親機BQ1と、定電圧回路21、2線4線変換回路22、受話器23a、送話器23bを有する送受器23、受話アンプ24a、送話アンプ24bを備えた増設インターホンCQ1で構成される。
【0041】
増設インターホン電源供給回路10は電源供給用トランジスタQ1、制御用トランジスタQ2、ダイオードD2及び抵抗R6(バイアス減少回路)、スピードアップ用コンデンサC1を有している。
【0042】
玄関子機AQ1の端子T1と端子T2はラインL1、L2(本線及び基準電位点線)を介して室内親機BQ1の端子T3と端子T4にそれぞれ接続されている。
【0043】
室内親機BQ1の端子T3はCPU20の制御出力側が接続された待受時・モニタ時切替リレー5に設けられた接点6の切換接点6cと接続され、接点6の常閉接点6bはLED電源回路2の給電側と接続されている。
【0044】
接点6の常開接点6aとラインL2が接続された端子T4はそれぞれ映像阻止ローパスフィルタ3と接続され、映像阻止ローパスフィルタ3の映像阻止側(音声通過側)はコンデンサC3、コンデンサC2の一端とそれぞれ接続されている。
【0045】
コンデンサC3の他端はハイブリット回路7の2線側と接続され、コンデンサC2の他端は端子T6と接続されている。
【0046】
ハイブリット回路7の4線側の出力は受話アンプ9aを介して送受器8の受話器8aと接続され、送受器8の送話器8bは送話アンプ9bを介してハイブリット回路7の4線側の入力と接続されている。
【0047】
一端が電源+Bと接続された室内親機側フックスイッチHS1の他端は受話アンプ9a、送話アンプ9b及びハイブリット回路7の受電側とそれぞれ接続されている。
【0048】
AC/DC変換回路12の電源供給側はLED電源回路2の受電側、音声阻止ローパスフィルタ4の音声阻止側及び増設インターホン電源供給回路10の受電端子10aとそれぞれ接続されている。
【0049】
増設インターホン電源供給回路10に設けられた電源供給用トランジスタQ1のエミッタは受電端子10aと接続され、電源供給用トランジスタQ1のエミッタとベースの間には抵抗R1が接続されている。
【0050】
電源供給用トランジスタQ1のコレクタは抵抗R5を介してダイオードD1のアノードと接続され、ダイオードD1のカソードは給電端子10bを介して端子T5と接続されている。
【0051】
電源供給用トランジスタQ1のベースは抵抗R2を介して制御用トランジスタQ2のコレクタと接続され、制御用トランジスタQ2のエミッタは基準電位点と接続されている。
【0052】
制御用トランジスタQ2のベースには、一端が基準電位点に接続された抵抗R4の他端及び一端が制御用端子10cに接続された抵抗R3の他端が共に接続されている。
【0053】
また、抵抗R3の両端にはスピードアップ用コンデンサC1が接続され、制御用端子10cにはダイオードD2のアノードが接続されダイオードD2のカソードは抵抗R6を介して給電端子10bと接続されている。
【0054】
ダイオードD2のカソードと抵抗R6の接続点には一端が基準電位点に接続された抵抗R7の他端が接続されている。
【0055】
制御用端子10cにはCPU20の制御出力側が接続され、CPU20の制御入力側はフックアップ検出回路11のフックアップ検出側と接続されている。フックアップ検出回路11の入力側は端子T7と接続され、端子T8は基準電位点と接続されている。
【0056】
端子T5〜T8は電源供給ラインL3、通話ラインL4、フックラインL5、基準電位点ラインL6を介して増設インターホンCQ1の端子T9〜T12がそれぞれ接続されている。
【0057】
増設インターホンCQ1に設けられた定電圧回路21の受電側は端子T9と接続され、給電側は受話アンプ24a、送話アンプ24b及び2線4線変換回路22の受電側とそれぞれ接続されている。
【0058】
2線4線変換回路22の2線側は端子T10と接続され、2線4線変換回路22の4線側の出力は受話アンプ24aを介して送受器23の受話器23aと接続されている。
【0059】
送受器23の送話器23bは2線4線変換回路22の4線側の入力と接続され、送受器23のオフフック、オンフックに連動する増設インターホン側フックスイッチHS2の一方の接点は端子T11と他方の接点は端子T12とそれぞれ接続されている。
【0060】
このようなインターホン装置において、従来回路と同様、送受器23を取り上げると、増設インターホン用フックスイッチHS2の一方及び他方の接点が閉成され、端子T11とT12が短絡される。
【0061】
これにより端子T12、T11、フックラインL5、室内親機BQ1の端子T7を介してフックアップ検出回路11の入力側がLレベルになる。
【0062】
フックアップ検出回路11の入力側がLレベルになると、フックアップ検出回路11が能動となりCPU20に対し、増設インターホンCQ1がフックアップしたことを知らせる。
【0063】
フックアップを検出したCPU20は増設インターホン電源供給回路10の制御用端子10cへHレベル信号を出力する。
【0064】
このHレベル信号が出力された時、スピードアップ用コンデンサC1により制御用トランジスタQ2のベースへHレベル信号をすぐに伝わるようにし、これにより、制御用トランジスタQ2、電源供給用トランジスタQ1が早くオンし、ダイオードD2のカソード電圧を早く立ち上げる。
【0065】
それで、抵抗R6とR7の分圧電圧となるダイオードD2のカソード電圧が、Hレベル信号の電圧より高くなる為、ダイオードD2はカットオフし、CPU20からのHレベル信号は定常時は制御用端子10cを介して抵抗R3から制御用トランジスタQ2のベースに至る経路にすべて流れるので、制御用トランジスタQ2は確実にオンする。
【0066】
このため電源供給用トランジスタQ1のベースは抵抗R2を通し、制御用トランジスタQ2のコレクタ、エミッタを経由して基準電位点に接続される。
【0067】
電源供給用トランジスタQ1がオンし、電源供給用トランジスタQ1のエミッタが接続されている受電端子10aに接続されている18V電源が電源供給用トランジスタQ1のコレクタから給電端子10bに出力され端子T5から電源供給ラインL3、増設インターホンCQ1の端子T9を経由し、増設インターホンCQ1に18V電源が供給される。
【0068】
誤接続等で端子T5とT8(基準電位点端子)がショートしている状態で、送受器23が取り上げられた場合は、増設インターホン電源供給回路10の制御用端子10cに出力されたHレベル信号がダイオードD2のアノード、カソードから抵抗R6給電端子10b、端子T5及び電源供給ラインL3を経由して端子T8へ流れる為、制御用トランジスタQ2のバイアスが減少し、制御用トランジスタQ2がオフとなる。
【0069】
これにより、電源供給用トランジスタQ1もオフとなり、給電端子10b、端子T5及び電源供給ラインL3を経由して出力されていた18V電源が停止し、AC/DC変換回路12及び電源供給用トランジスタQ1等の回路が破壊から保護される。
【0070】
尚、玄関子機AQ1のマイク1cで生成された上り音声信号は増設インターホンCQ1に設けられた送受器23の受話器23aで受話され、送受器23の送話器23bで生成された下り音声信号が玄関子機AQ1のスピーカ1bから送出させる動作は従来と同じであるから説明を省略する。
【発明の効果】
【0071】
以上の説明から明らかなように、本発明のテレビドアホン装置によれば、室内親機と増設インターホンを接続するラインが誤接続等で短絡している場合において、増設インターホンの送受器のフックアップ時に、室内親機の増設インターホン電源供給回路に設けたバイアス減少回路により制御用トランジスタのバイアスが減少し、それによって電源供給を停止させて回路が破壊されるのを保護することができるとともにCPUの制御用トランジスタを制御する際、スピードアップ用コンデンサにより制御用トランジスタのオン動作が速くなる。
【図面の簡単な説明】
【0072】
【図1】本発明によるインターホン装置の一実施例を示すブロック図。
【図2】従来のインターホン装置のブロック図。
【符号の説明】
【0073】
AQ1‥‥‥玄関子機
BQ1‥‥‥室内親機
CQ1‥‥‥増設インターホン
L3‥‥‥電源供給ライン
10‥‥‥増設インターホン電源供給回路
10c‥‥‥制御用端子
11‥‥‥フックアップ検出回路
20‥‥‥CPU
23‥‥‥送受器
Q1‥‥‥電源供給用トランジスタ
Q2‥‥‥制御用トランジスタ
C1‥‥‥スピードアップ用コンデンサ
D 2 ‥‥‥ダイオード(バイアス減少回路)
R 6 ‥‥‥抵抗(バイアス減少回路)
Claims (1)
- 玄関子機(АQ1)を室内親機(BQ1)を介して増設インターホン(CQ1)に接続し、
前記室内親機は、前記玄関子機と通話を行なう前記増設インターホンの送受器(23)のフックアップを検出するフックアップ検出回路(11)と、前記フックアップ検出回路のフックアップ検出信号が入力されるCPU(20)の制御により前記増設インターホンの電源供給ライン(L3)を介して電源供給を行なう増設インターホン電源供給回路(10)とを備え、
前記増設インターホン電源供給回路は、前記フックアップ検出時に前記CPUにより制御用端子(10c)へ制御信号が出力されてオンされる制御用トランジスタ(Q2)と、前記制御用トランジスタがオンのとき前記増設インターホンへの電源供給を行なう電源供給用トランジスタ(Q1)と、前記制御用トランジスタをスピードアップさせてオンさせるため前記制御用端子から前記制御用トランジスタに接続されたスピードアップ用コンデンサ(C1)と、前記電源供給ラインがショートされているとき、前記電源供給用トランジスタによって前記電源供給ラインへ前記電源供給が行なわれていた場合、前記制御用トランジスタへのバイアスを減少させてオフさせるため前記制御用端子からダイオード(D 2 )及び抵抗(R 6 )を介して基準電位点へ至る直列回路から成るバイアス減少回路とを有することを特徴とするインターホン装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25863396A JP3624056B2 (ja) | 1996-09-30 | 1996-09-30 | インターホン装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25863396A JP3624056B2 (ja) | 1996-09-30 | 1996-09-30 | インターホン装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10107911A JPH10107911A (ja) | 1998-04-24 |
JP3624056B2 true JP3624056B2 (ja) | 2005-02-23 |
Family
ID=17322988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25863396A Expired - Lifetime JP3624056B2 (ja) | 1996-09-30 | 1996-09-30 | インターホン装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3624056B2 (ja) |
-
1996
- 1996-09-30 JP JP25863396A patent/JP3624056B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10107911A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3624056B2 (ja) | インターホン装置 | |
JP3126592B2 (ja) | テレビ通話装置 | |
KR100559039B1 (ko) | 이동 통신 단말기의 음성 처리 장치 및 방법 | |
JP4328186B2 (ja) | インターホン装置 | |
KR100242410B1 (ko) | 전화단말기에서통화시볼륨제어장치및방법 | |
KR100656653B1 (ko) | 긴급상황 극복용 wll 단말기 및 그 제어방법 | |
KR950009702B1 (ko) | 비디오폰 | |
KR0138577B1 (ko) | 개인 정보 단말기의 통신 모듈 신호 스위칭 장치 | |
JPH01252053A (ja) | ハンズフリーフォーンの送話音制御装置 | |
JPS6054555A (ja) | ハンズフリ−電話機 | |
KR100218692B1 (ko) | 훅크 스위치 자동 온/오프 전환기능을 갖춘 전화기 | |
JPH0575684A (ja) | コードレス電話装置 | |
JP4368064B2 (ja) | インターホン装置 | |
JP3585179B2 (ja) | テレビインターホンシステム | |
JPH0549068A (ja) | ボタン電話機用ドアホン制御回路 | |
JP3126596B2 (ja) | テレビ通話装置 | |
JPH02135966A (ja) | ファクシミリ装置 | |
JPH08223304A (ja) | ドアホン装置 | |
JPS6277749A (ja) | ドアホン回路 | |
JPH0316818B2 (ja) | ||
JPH01129694A (ja) | ボタン電話装置 | |
JPH03284042A (ja) | インターホン呼出し音切替え回路 | |
JPH05122312A (ja) | 発着信用リモコン付き電話機 | |
JP2001203816A (ja) | テレビインターホン装置 | |
JPH03106195A (ja) | 電話用中継装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |