JP3621810B2 - 半導体素子組立方法 - Google Patents
半導体素子組立方法 Download PDFInfo
- Publication number
- JP3621810B2 JP3621810B2 JP20677697A JP20677697A JP3621810B2 JP 3621810 B2 JP3621810 B2 JP 3621810B2 JP 20677697 A JP20677697 A JP 20677697A JP 20677697 A JP20677697 A JP 20677697A JP 3621810 B2 JP3621810 B2 JP 3621810B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor element
- semiconductor
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、金属製リードフレームを用いた半導体素子組立方法に関するものであり、特に、半導体素子を構成する半導体チップとリードフレームとの結合方法と、半導体素子のハンドリングに係わるものである。
【０００２】
【従来の技術】
一般に、半導体素子の電気特性を選別するには、ほぼ同時に生産される半導体素子の個々が電気的に絶縁されている必要があり、この為、従来の半導体素子電気特性選別方法は、半導体チップのモールデイング後、個々の半導体素子を電気的に良好な導通状態を有する金属素材でできたリードフレームから分離していた。
【０００３】
【発明が解決しようとする課題】
ところで、上述したモールデイング後の分離は、以下に示すような問題点を有している。
すなわち、半導体素子の電気特性選別工程において、半導体素子を１個又は同時に複数個、電気特性測定・判定装置の電気信号接続部へ運搬しかつ、測定中固定させる必要が有り、この為、例えばモールデイングされた断面形状に最適な断面形状を有するガイドレール等を用意して整列搬送し、あるいはモールデイングされた平面外形形状にほぼ合致するように作られたパッケージトレイにいったん整列収納させた上でこれを電気特性選別用自動供給排出装置の所定位置に設置させ、この装置のピックアンドプレース機能を使って前記位置より電気信号接続部に接続するための所定の位置へ運搬、固定させ、固定状態で測定及び判定後、排出機能を用いて排出させモールデイング形状に合わせ用意された容器に収納させる等の手段を有する、いわゆるハンドラーを使用するのが一般的であるが、最適なハンドラーの入手は高価で時間がかかり、また安定した生産が可能な良好な状態を保つには熟練した技能者が不可欠であった。
【０００４】
また、上述の良好なハンドラーを有していても、選別工程のサイクルタイムは供給、測定・判定、排出の繰り返しで決定されるが、供給および排出の所要時間は、個々の半導体素子のモールデイング状態と、重量や形状で大きく左右され、特に近年の超小型パッケージでは、測定時間以上にかかっている場合もまれではない。この供給および排出の所要時間を短縮するため、同時に複数個の供給および排出を行い、もって半導体素子製造１サイクルの時間短縮を行うことはよく知られ多くの装置が実用化されてはいるが、それらはいずれもモールデイング形状別に用意されるものであり、ハンドラー装置の操業度を高く保つには、形状対応の高価なツーリング冶具と工具を用意した上で、切り替え作業にやはり高い熟練技能を必要としている。
【０００５】
さらに、ハンドラーの状態や半導体素子のモールデイング状態が悪いと供給や排出の際にガイドレール等に引っかかり、生産を停止せしめるため、大きく生産計画を狂わせる危険性を有していた。
【０００６】
さらに、これらのハンドラーは、モールデイング形状の異なる半導体素子を生産する場合は、例えば異なる断面形状に合わせたガイドレール・ツーリングキットをそれぞれ別に購入して生産するか、あるいは異なる断面形状に合わせた専用ハンドラーをそれぞれ別に購入して生産するかするのが一般的であり、殆どの場合、ある１種類のモールデイング形状の製造中は、他種類モールデイング形状用のハンドラー装置全体もしくは一部が遊休状態になり、この遊休装置全体もしくは装置遊休部分の保管スペースを別に用意しておかなくてはならないことも含めて、必要以上の高額な投資を為した上に部分的には生産に寄与させられない非効率さを受け入れざるを得なかった。
【０００７】
さらに、これらハンドラー装置への半導体素子の運搬、供給は効率的な生産状態を確保するため装置事情に合わせた物流容器を用意することが一般的に行われており、これらの容器内に整列収納されていることの管理にも多大なコストをかけることがやはり一般的であった。
【０００８】
以上の従来の技術は、要するに装置の入手に時間がかかること、購入価格と維持費用が高価であること、安定生産を阻害する危険性を排除するための熟練者の雇用が不可欠であること、安定生産の為に容器収納管理にコストをかけること、高価な装置を遊休状態に置くこと、等々を許容せざるを得ず、いわゆる半導体素子のハンドリングコストは、非常に高価であった。
【０００９】
本発明は、このような実状を改善するためになされたものであり、その目的は、半導体素子の電気特性選別工程に、安定かつ廉価な半導体素子自動供給排出手段を提供することにあり、さらにこうして得られた廉価なハンドリング構造を利用して、電気特性選別後に実施される外観検査工程の半導体素子自動供給排出手段をやはり廉価に提供することにある。
【００１０】
【課題を解決する為の手段】
本発明は、半導体チップと電気的絶縁された突起物をパッケージ・ボデイに形成させて、半導体素子のリード・フレームと半導体チップとを電気的に絶縁状態を保ちながらかつ、物理的に固定された状態を保ったまま半導体素子組立工程を流動させることができる。
【００１１】
【発明の実施形態】
本発明では、まずリードフレーム製造時にあらかじめ突起形成用リードを具備させる。この突起形成用リード（以下、突起リードと称す）はリードフレーム本体とは結合されているが、半導体チップ積載部分固定リード（以下、タブリードと称す）や半導体チップ電気信号入出力電極リード（以下、電極リードと称す）とは半導体素子モールデイング部分では分離されていなければならない。さらにもう一つの準備として、半導体素子モールデイング金型には、従来技術による半導体素子モールデイングの他に、突起形成用リード部分にモールデイング樹脂を充填させるような構造を具備させておく。
【００１２】
半導体素子組立工程において、順次半導体チップをリードフレームへ搭載し、電極ワイヤーボンデイングを行った後、モールデイング工程において半導体素子モールデイングを行うが、ここにおいてモールデイングボデイとリードフレームはタブリード、電極リード、突起リードで固定された状態になる。さらに、必要な電極の表面処理、メッキ等を行い、次工程では、タブリードと電極リードは分離のため切断するが、突起リードは残したままとする。従って、電気特性選別工程や外観検査工程ではリードフレームと個々の半導体素子とは物理的に固定されていながら電気的に絶縁された状態を得ることができる。リードフレームに固定されたままの半導体素子は、従来からある廉価なリードフレーム搬送技術で的確に電気特性測定・判定装置の電気信号接続部へ運搬しかつ、測定中固定させ、さらには測定終了後排出することが可能である。ここにおける運搬、固定、排出の機構については容易に想像できるように、同一幅リードフレームの生産が継続される場合は、モールデイング形状ひいては半導体素子形状によらず同一のものが利用でき、ツーリング切替が不要である。前記手段で半導体素子の電気特性選別を終了後、所定の外観検査を行うが、ここにおいても前記電気特性選別工程とほぼ同様に従来技術による運搬、固定、排出の機構が利用可能であり、やはり本発明の効果を受けることが可能である。この後、突起リード部分を切断してリードフレームと半導体素子を分離し、良品のみを顧客納入用容器へ収納させる。分離用技術としては従来技術である切断型を用いる方法、レーザー照射による方法が容易に推測でき、生産者が適切な手段を選択することが可能である。なお、リードの成形やモールド表面もしくは裏面への製品名称や製造記号等の票印は外観検査の直前または電気特性選別の前後、工程の事情に合わせた順序で従来技術で行う。
【００１３】
【実施例】
以下、本発明の実施例について図面を参照しながら詳細に説明する。まず、図１は本発明の一実施例の２方向型８リードの半導体素子１個分の概略外形を模式的に示す斜視図である。図２，３はそれぞれリードフレーム２０および半導体チップ７の相対的な関係を示す実施例を示す。
【００１４】
図１には、突起リード形成部１〜４、電極リードの集合５、６、モールデイングボデイ１０を示し、モールデイング樹脂に隠れた半導体チップ７と、既に切断されてしまったタブリード８，９を想像線にてやはり示す。図１では省略してあるが、突起リード１〜４は図２と図３に示すリードフレーム２０につながっている状態にある。
【００１５】
図２、図３は図１の状態を得るためのモールデイング平面図の概略例である。図１、２において、突起リード形成部１〜４もしくは１１〜１４はモールデイング工程において半導体素子がモールデイング範囲１９までモールデイングされるのと同時に、モールデイング樹脂でリードフレーム２０とモールデイングボデイ１０を結合するように成形される。リード処理等の後、タブリード切断部３１、３２と電極リード切断部３５、３６、３７を切断するが、突起リード形成部１〜４もしくは１１〜１４は切断せずにおく。
【００１６】
また、図１、３の例の様にリードフレーム２０とモールデイングボデイ１０をリードフレーム材で結合し、リード処理等の後、タブリード切断部５１、５２と電極リード切断部３５、３６、３７を切断するが、突起リード形成部１〜４もしくは４１〜４４は切断せずにおくようにすることも可能である。
【００１７】
図２と図３のタブリードと電極リード切断後の外形を示したのがそれぞれ図４、５で、ここには突起リード形成部１〜４のリードフレーム２０と電気的に導通状態にある部分を想像線で示している。
【００１８】
このようにして得られた半導体素子の物理的な結合状態は、電気特性選別工程における半導体素子１個単位の搬送技術を廉価な従来技術であるリードフレーム搬送技術に転換する。例えば図４、５のようにリードフレーム２０に半導体素子サイズに合わせ固定間隔で固定直径の搬送ガイド穴２１があらかじめ用意されており、搬送装置の持つ搬送ガイドピンを搬送ガイド穴２１に挿入して一定方向に牽引させて半導体素子が固定されたリードフレームを所定の電気特性測定・判定装置の電気信号接続部位置へ搬送する。搬送後、リードフレーム２０は、例えばリードフレームにあらかじめもうけられた位置決め穴２２に搬送装置の持つ位置固定ピンを挿入させることにより精密な位置出しが行われる。この結果、電気信号接続部の信号入出力装置部分と半導体素子の電極リード１５、１６の平面的な位置合わせは完了し、信号入出力装置部分の電気的接触子を上下方向に駆動することにより、信号入出力装置部分と電極リード１５、１６の電気的導通状態を得ることが出来る。このようなリードフレームの形態での信号入出力装置への搬送は、半導体素子の搬送を廉価に実現することを可能ならしめる。
【００１９】
こうしてモールデイング形状に精密に合わせ込んだ高価なガイドレールキットや特定モールデイング形状専用の高価なハンドラを利用することなく電気特性測定・判定装置の電気信号接続部への信号入出力装置部分へ搬送された半導体素子は、リードフレーム２０と電気的に絶縁された電極リード１５、１６と電気信号接続部とを導通させて所望の電気特性測定・判定を行うことができる。
【００２０】
以上の、電気特性測定・判定装置の電気信号接続部への信号入出力装置への搬送を簡便に行うことが実現されることにより、従来電気特性測定・判定の後行われてきた半導体素子外観検査工程の半導体素子のハンドリングも飛躍的に簡便に行うことが可能になる。すなわち、半導体素子のモールデイングボデイ１０はリードフレーム２０に結合された状態で外観検査位置へ搬送されるため、電気特性選別工程と同様、モールデイング形状に精密に合わせ込んだガイドレールキットや特定モールデイング形状専用ハンドラを利用することなく、半導体素子の搬送を廉価に実現することを可能ならしめる。
【００２１】
最終的な分離工程においても、リードフレーム２０における突起リード形成部切断位置５１〜５４は設計値および製造誤差で推定できる範囲に決定されており、上述と同様の従来技術による廉価な搬送装置で所定位置へ搬送し、固定させた上で、切断位置５１〜５４をレーザー光照射や金型利用の切断技術で、半導体素子のモールデイングボデイ１０とリードフレーム２０の分離を従来技術で廉価に実現できる。
【００２２】
以上、本発明の一実施例について説明したが、リードフレーム２０に形成される突起リード形成部１〜４もしくは１１〜１４の形状は図２や図３に示したような突起状でなくても、例えばリードフレーム２０の注目部分をへこませることや穴等を施して半導体素子のモールデイングボデイ１０とリードフレーム２０を結合するモールデイング樹脂が形成されるよう密着性を良好にさせる物理的形状をしていればよい。また、図１のような２方向リード型以外にも、４方向リード型等においてもモールデイングボデイの４つの角部に突起リードを形成させることで同様の効果を得ることができる。
【００２３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体素子をリードフレームから切り離すことなく半導体素子電気特性選別工程で電気特性選別を行うことが可能であることから、半導体素子のハンドリングコストを飛躍的に低減させることができるようになる。また、半導体素子電気特性選別の後で行われる半導体素子外観検査工程においても、従来のような１個単位に切り離された状態での検査から半導体素子をリードフレームから切り離すことなく外観検査を行うことが可能であることから、やはりハンドリングコストを飛躍的に低減させることができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体素子１個分の概略外形を模式的に示す斜視図である。
【図２】図１に示した概略外形を得るためのリードフレーム概略と、モールデイング範囲概略と、および半導体チップとリードフレームおよび双方を電気的に接続するボンデイングワイヤの接続を模式的に示す平面図である。
【図３】図１に示した概略外形を得るための、図２とはリードフレーム形状が異なることを模式的に示す平面図である。
【図４】モールデイング範囲１９にモールデイングされた図２に示す外観図に、突起リード形成部のリードフレーム結合部分を模式的に示す平面図である。
【図５】モールデイング範囲１９にモールデイングされた図３に示す外観図に、突起リード形成部のリードフレーム結合部分を模式的に示す平面図である。
【符号の説明】
１、２、３、４、１１、１２、１３ 突起リード形成部
１４、４１、４２、４３、４４ 突起リード形成部
５、６、１５、１６ 電極リード
７ 半導体チップ
８、９ タブリード
１０ モールデイングボデイ
１７ ボンデイングワイヤー
１９ モールデイング範囲
２０ リードフレーム
２１ 搬送ガイド穴
２２ 位置決め穴
３１、３２ タブリード切断部
３２、３６、３７ 電極リード切断部
５１、５２、５３、５４ 突起リード切断位置
【発明の属する技術分野】
本発明は、金属製リードフレームを用いた半導体素子組立方法に関するものであり、特に、半導体素子を構成する半導体チップとリードフレームとの結合方法と、半導体素子のハンドリングに係わるものである。
【０００２】
【従来の技術】
一般に、半導体素子の電気特性を選別するには、ほぼ同時に生産される半導体素子の個々が電気的に絶縁されている必要があり、この為、従来の半導体素子電気特性選別方法は、半導体チップのモールデイング後、個々の半導体素子を電気的に良好な導通状態を有する金属素材でできたリードフレームから分離していた。
【０００３】
【発明が解決しようとする課題】
ところで、上述したモールデイング後の分離は、以下に示すような問題点を有している。
すなわち、半導体素子の電気特性選別工程において、半導体素子を１個又は同時に複数個、電気特性測定・判定装置の電気信号接続部へ運搬しかつ、測定中固定させる必要が有り、この為、例えばモールデイングされた断面形状に最適な断面形状を有するガイドレール等を用意して整列搬送し、あるいはモールデイングされた平面外形形状にほぼ合致するように作られたパッケージトレイにいったん整列収納させた上でこれを電気特性選別用自動供給排出装置の所定位置に設置させ、この装置のピックアンドプレース機能を使って前記位置より電気信号接続部に接続するための所定の位置へ運搬、固定させ、固定状態で測定及び判定後、排出機能を用いて排出させモールデイング形状に合わせ用意された容器に収納させる等の手段を有する、いわゆるハンドラーを使用するのが一般的であるが、最適なハンドラーの入手は高価で時間がかかり、また安定した生産が可能な良好な状態を保つには熟練した技能者が不可欠であった。
【０００４】
また、上述の良好なハンドラーを有していても、選別工程のサイクルタイムは供給、測定・判定、排出の繰り返しで決定されるが、供給および排出の所要時間は、個々の半導体素子のモールデイング状態と、重量や形状で大きく左右され、特に近年の超小型パッケージでは、測定時間以上にかかっている場合もまれではない。この供給および排出の所要時間を短縮するため、同時に複数個の供給および排出を行い、もって半導体素子製造１サイクルの時間短縮を行うことはよく知られ多くの装置が実用化されてはいるが、それらはいずれもモールデイング形状別に用意されるものであり、ハンドラー装置の操業度を高く保つには、形状対応の高価なツーリング冶具と工具を用意した上で、切り替え作業にやはり高い熟練技能を必要としている。
【０００５】
さらに、ハンドラーの状態や半導体素子のモールデイング状態が悪いと供給や排出の際にガイドレール等に引っかかり、生産を停止せしめるため、大きく生産計画を狂わせる危険性を有していた。
【０００６】
さらに、これらのハンドラーは、モールデイング形状の異なる半導体素子を生産する場合は、例えば異なる断面形状に合わせたガイドレール・ツーリングキットをそれぞれ別に購入して生産するか、あるいは異なる断面形状に合わせた専用ハンドラーをそれぞれ別に購入して生産するかするのが一般的であり、殆どの場合、ある１種類のモールデイング形状の製造中は、他種類モールデイング形状用のハンドラー装置全体もしくは一部が遊休状態になり、この遊休装置全体もしくは装置遊休部分の保管スペースを別に用意しておかなくてはならないことも含めて、必要以上の高額な投資を為した上に部分的には生産に寄与させられない非効率さを受け入れざるを得なかった。
【０００７】
さらに、これらハンドラー装置への半導体素子の運搬、供給は効率的な生産状態を確保するため装置事情に合わせた物流容器を用意することが一般的に行われており、これらの容器内に整列収納されていることの管理にも多大なコストをかけることがやはり一般的であった。
【０００８】
以上の従来の技術は、要するに装置の入手に時間がかかること、購入価格と維持費用が高価であること、安定生産を阻害する危険性を排除するための熟練者の雇用が不可欠であること、安定生産の為に容器収納管理にコストをかけること、高価な装置を遊休状態に置くこと、等々を許容せざるを得ず、いわゆる半導体素子のハンドリングコストは、非常に高価であった。
【０００９】
本発明は、このような実状を改善するためになされたものであり、その目的は、半導体素子の電気特性選別工程に、安定かつ廉価な半導体素子自動供給排出手段を提供することにあり、さらにこうして得られた廉価なハンドリング構造を利用して、電気特性選別後に実施される外観検査工程の半導体素子自動供給排出手段をやはり廉価に提供することにある。
【００１０】
【課題を解決する為の手段】
本発明は、半導体チップと電気的絶縁された突起物をパッケージ・ボデイに形成させて、半導体素子のリード・フレームと半導体チップとを電気的に絶縁状態を保ちながらかつ、物理的に固定された状態を保ったまま半導体素子組立工程を流動させることができる。
【００１１】
【発明の実施形態】
本発明では、まずリードフレーム製造時にあらかじめ突起形成用リードを具備させる。この突起形成用リード（以下、突起リードと称す）はリードフレーム本体とは結合されているが、半導体チップ積載部分固定リード（以下、タブリードと称す）や半導体チップ電気信号入出力電極リード（以下、電極リードと称す）とは半導体素子モールデイング部分では分離されていなければならない。さらにもう一つの準備として、半導体素子モールデイング金型には、従来技術による半導体素子モールデイングの他に、突起形成用リード部分にモールデイング樹脂を充填させるような構造を具備させておく。
【００１２】
半導体素子組立工程において、順次半導体チップをリードフレームへ搭載し、電極ワイヤーボンデイングを行った後、モールデイング工程において半導体素子モールデイングを行うが、ここにおいてモールデイングボデイとリードフレームはタブリード、電極リード、突起リードで固定された状態になる。さらに、必要な電極の表面処理、メッキ等を行い、次工程では、タブリードと電極リードは分離のため切断するが、突起リードは残したままとする。従って、電気特性選別工程や外観検査工程ではリードフレームと個々の半導体素子とは物理的に固定されていながら電気的に絶縁された状態を得ることができる。リードフレームに固定されたままの半導体素子は、従来からある廉価なリードフレーム搬送技術で的確に電気特性測定・判定装置の電気信号接続部へ運搬しかつ、測定中固定させ、さらには測定終了後排出することが可能である。ここにおける運搬、固定、排出の機構については容易に想像できるように、同一幅リードフレームの生産が継続される場合は、モールデイング形状ひいては半導体素子形状によらず同一のものが利用でき、ツーリング切替が不要である。前記手段で半導体素子の電気特性選別を終了後、所定の外観検査を行うが、ここにおいても前記電気特性選別工程とほぼ同様に従来技術による運搬、固定、排出の機構が利用可能であり、やはり本発明の効果を受けることが可能である。この後、突起リード部分を切断してリードフレームと半導体素子を分離し、良品のみを顧客納入用容器へ収納させる。分離用技術としては従来技術である切断型を用いる方法、レーザー照射による方法が容易に推測でき、生産者が適切な手段を選択することが可能である。なお、リードの成形やモールド表面もしくは裏面への製品名称や製造記号等の票印は外観検査の直前または電気特性選別の前後、工程の事情に合わせた順序で従来技術で行う。
【００１３】
【実施例】
以下、本発明の実施例について図面を参照しながら詳細に説明する。まず、図１は本発明の一実施例の２方向型８リードの半導体素子１個分の概略外形を模式的に示す斜視図である。図２，３はそれぞれリードフレーム２０および半導体チップ７の相対的な関係を示す実施例を示す。
【００１４】
図１には、突起リード形成部１〜４、電極リードの集合５、６、モールデイングボデイ１０を示し、モールデイング樹脂に隠れた半導体チップ７と、既に切断されてしまったタブリード８，９を想像線にてやはり示す。図１では省略してあるが、突起リード１〜４は図２と図３に示すリードフレーム２０につながっている状態にある。
【００１５】
図２、図３は図１の状態を得るためのモールデイング平面図の概略例である。図１、２において、突起リード形成部１〜４もしくは１１〜１４はモールデイング工程において半導体素子がモールデイング範囲１９までモールデイングされるのと同時に、モールデイング樹脂でリードフレーム２０とモールデイングボデイ１０を結合するように成形される。リード処理等の後、タブリード切断部３１、３２と電極リード切断部３５、３６、３７を切断するが、突起リード形成部１〜４もしくは１１〜１４は切断せずにおく。
【００１６】
また、図１、３の例の様にリードフレーム２０とモールデイングボデイ１０をリードフレーム材で結合し、リード処理等の後、タブリード切断部５１、５２と電極リード切断部３５、３６、３７を切断するが、突起リード形成部１〜４もしくは４１〜４４は切断せずにおくようにすることも可能である。
【００１７】
図２と図３のタブリードと電極リード切断後の外形を示したのがそれぞれ図４、５で、ここには突起リード形成部１〜４のリードフレーム２０と電気的に導通状態にある部分を想像線で示している。
【００１８】
このようにして得られた半導体素子の物理的な結合状態は、電気特性選別工程における半導体素子１個単位の搬送技術を廉価な従来技術であるリードフレーム搬送技術に転換する。例えば図４、５のようにリードフレーム２０に半導体素子サイズに合わせ固定間隔で固定直径の搬送ガイド穴２１があらかじめ用意されており、搬送装置の持つ搬送ガイドピンを搬送ガイド穴２１に挿入して一定方向に牽引させて半導体素子が固定されたリードフレームを所定の電気特性測定・判定装置の電気信号接続部位置へ搬送する。搬送後、リードフレーム２０は、例えばリードフレームにあらかじめもうけられた位置決め穴２２に搬送装置の持つ位置固定ピンを挿入させることにより精密な位置出しが行われる。この結果、電気信号接続部の信号入出力装置部分と半導体素子の電極リード１５、１６の平面的な位置合わせは完了し、信号入出力装置部分の電気的接触子を上下方向に駆動することにより、信号入出力装置部分と電極リード１５、１６の電気的導通状態を得ることが出来る。このようなリードフレームの形態での信号入出力装置への搬送は、半導体素子の搬送を廉価に実現することを可能ならしめる。
【００１９】
こうしてモールデイング形状に精密に合わせ込んだ高価なガイドレールキットや特定モールデイング形状専用の高価なハンドラを利用することなく電気特性測定・判定装置の電気信号接続部への信号入出力装置部分へ搬送された半導体素子は、リードフレーム２０と電気的に絶縁された電極リード１５、１６と電気信号接続部とを導通させて所望の電気特性測定・判定を行うことができる。
【００２０】
以上の、電気特性測定・判定装置の電気信号接続部への信号入出力装置への搬送を簡便に行うことが実現されることにより、従来電気特性測定・判定の後行われてきた半導体素子外観検査工程の半導体素子のハンドリングも飛躍的に簡便に行うことが可能になる。すなわち、半導体素子のモールデイングボデイ１０はリードフレーム２０に結合された状態で外観検査位置へ搬送されるため、電気特性選別工程と同様、モールデイング形状に精密に合わせ込んだガイドレールキットや特定モールデイング形状専用ハンドラを利用することなく、半導体素子の搬送を廉価に実現することを可能ならしめる。
【００２１】
最終的な分離工程においても、リードフレーム２０における突起リード形成部切断位置５１〜５４は設計値および製造誤差で推定できる範囲に決定されており、上述と同様の従来技術による廉価な搬送装置で所定位置へ搬送し、固定させた上で、切断位置５１〜５４をレーザー光照射や金型利用の切断技術で、半導体素子のモールデイングボデイ１０とリードフレーム２０の分離を従来技術で廉価に実現できる。
【００２２】
以上、本発明の一実施例について説明したが、リードフレーム２０に形成される突起リード形成部１〜４もしくは１１〜１４の形状は図２や図３に示したような突起状でなくても、例えばリードフレーム２０の注目部分をへこませることや穴等を施して半導体素子のモールデイングボデイ１０とリードフレーム２０を結合するモールデイング樹脂が形成されるよう密着性を良好にさせる物理的形状をしていればよい。また、図１のような２方向リード型以外にも、４方向リード型等においてもモールデイングボデイの４つの角部に突起リードを形成させることで同様の効果を得ることができる。
【００２３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、半導体素子をリードフレームから切り離すことなく半導体素子電気特性選別工程で電気特性選別を行うことが可能であることから、半導体素子のハンドリングコストを飛躍的に低減させることができるようになる。また、半導体素子電気特性選別の後で行われる半導体素子外観検査工程においても、従来のような１個単位に切り離された状態での検査から半導体素子をリードフレームから切り離すことなく外観検査を行うことが可能であることから、やはりハンドリングコストを飛躍的に低減させることができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる半導体素子１個分の概略外形を模式的に示す斜視図である。
【図２】図１に示した概略外形を得るためのリードフレーム概略と、モールデイング範囲概略と、および半導体チップとリードフレームおよび双方を電気的に接続するボンデイングワイヤの接続を模式的に示す平面図である。
【図３】図１に示した概略外形を得るための、図２とはリードフレーム形状が異なることを模式的に示す平面図である。
【図４】モールデイング範囲１９にモールデイングされた図２に示す外観図に、突起リード形成部のリードフレーム結合部分を模式的に示す平面図である。
【図５】モールデイング範囲１９にモールデイングされた図３に示す外観図に、突起リード形成部のリードフレーム結合部分を模式的に示す平面図である。
【符号の説明】
１、２、３、４、１１、１２、１３ 突起リード形成部
１４、４１、４２、４３、４４ 突起リード形成部
５、６、１５、１６ 電極リード
７ 半導体チップ
８、９ タブリード
１０ モールデイングボデイ
１７ ボンデイングワイヤー
１９ モールデイング範囲
２０ リードフレーム
２１ 搬送ガイド穴
２２ 位置決め穴
３１、３２ タブリード切断部
３２、３６、３７ 電極リード切断部
５１、５２、５３、５４ 突起リード切断位置
Claims (4)
- リードフレームと樹脂によるモールディングを利用する半導体素子組立方法において、半導体チップ積載のためのタブリードと電気信号入出力のための電極リードとパッケージボディ固定のための突起とを有する前記リードフレームを用いて、前記タブリードに半導体チップを積載する工程と、前記半導体チップの電極領域と前記電極リードとの間を電気的に接続する工程と、前記タブリード、前記電極リードおよび前記突起を含む領域を樹脂によりモールディングする工程と、前記タブリードおよび前記電極リードをリードフレームから切り離すことにより電気的に絶縁する工程と、検査選別の工程とからなる半導体素子組立方法。
- 前記検査選別の工程は、リードフレームから半導体素子を分離しないまま所要の電気特性選別を行う請求項１記載の半導体素子組立方法。
- 前記検査選別の工程は、リードフレームから半導体素子を分離しないまま所要の外観検査を行う請求項１記載の半導体素子組立方法。
- 選別あるいは検査の結果に基づき生産者が特定する半導体素子を個々に切り離す手段を有する請求項１，２又は３記載の半導体素子組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677697A JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677697A JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154529A JPH1154529A (ja) | 1999-02-26 |
| JP3621810B2 true JP3621810B2 (ja) | 2005-02-16 |
Family
ID=16528906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20677697A Expired - Lifetime JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621810B2 (ja) |
-
1997
- 1997-07-31 JP JP20677697A patent/JP3621810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154529A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011622B1 (ko) | 다층 리드프레임용 플레인 지지체 | |
| EP2682968A1 (en) | Power capacitor for low voltage provided with capacitor elements, capacitor element, and method for manufacturing said capacitor element | |
| JP3621810B2 (ja) | 半導体素子組立方法 | |
| CN110052846B (zh) | 一种电磁炉自动化总线流水线 | |
| US6984533B1 (en) | Method of sorting dice by speed during die bond assembly and packaging to customer order | |
| US20030020509A1 (en) | Lead formation, assembly strip test, and singulation system | |
| JP4034062B2 (ja) | 光結合装置のリードフレーム及び光結合装置の製造方法 | |
| JPH04312952A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH0897349A (ja) | 半導体装置及びその製造方法 | |
| JPS59181631A (ja) | 半導体装置の自動ハンドラ− | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| CN110446421A (zh) | 一种贴片自动加工设备 | |
| CN210039833U (zh) | 变压器 | |
| CN217491728U (zh) | 封装产品检测治具和设备 | |
| CN206010204U (zh) | 一种高效装配生产线 | |
| US5042123A (en) | Computer controlled automated semiconductor production apparatus | |
| JP3041894U (ja) | 半導体素子検査用治具 | |
| CN116371697A (zh) | 一种显示屏包封方法及装置 | |
| US6739202B2 (en) | Method and apparatus for non-destructive testing of leaded packages | |
| JP4080167B2 (ja) | 光結合素子の製造方法 | |
| JP2937632B2 (ja) | 電子部品の製造方法 | |
| JP2713510B2 (ja) | 電子部品の製造方法 | |
| JPH04280461A (ja) | リードフレームと半導体装置および半導体装置の製造方法 | |
| CN114388378A (zh) | 一种igbt全自动生产线 | |
| CN117199039A (zh) | 一种超短距光伏专用插件二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |