JPH1154529A - 半導体素子組立方法 - Google Patents
半導体素子組立方法Info
- Publication number
- JPH1154529A JPH1154529A JP9206776A JP20677697A JPH1154529A JP H1154529 A JPH1154529 A JP H1154529A JP 9206776 A JP9206776 A JP 9206776A JP 20677697 A JP20677697 A JP 20677697A JP H1154529 A JPH1154529 A JP H1154529A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor chip
- semiconductor element
- molding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 個々のパッケージの物流について、ハンドリ
ング・コストの低減が可能な手段を提供すること。 【解決手段】 半導体チップ７と電気的に絶縁された１
つまたは複数の突起物またはアーム（例えば１〜４）を
モールデイング・ボデイ１０に形成させて、リード・フ
レーム２０と半導体チップとを電気的に絶縁状態を保ち
ながらかつ、物理的に固定された状態を保ったまま半導
体素子組立工程を流動させる。
ング・コストの低減が可能な手段を提供すること。 【解決手段】 半導体チップ７と電気的に絶縁された１
つまたは複数の突起物またはアーム（例えば１〜４）を
モールデイング・ボデイ１０に形成させて、リード・フ
レーム２０と半導体チップとを電気的に絶縁状態を保ち
ながらかつ、物理的に固定された状態を保ったまま半導
体素子組立工程を流動させる。
Description
【０００１】
【発明の属する技術分野】 本発明は、金属製リードフ
レームを用いた半導体素子組立方法に関するものであ
り、特に、半導体素子を構成する半導体チップとリード
フレームとの結合方法と、半導体素子のハンドリングに
係わるものである。
レームを用いた半導体素子組立方法に関するものであ
り、特に、半導体素子を構成する半導体チップとリード
フレームとの結合方法と、半導体素子のハンドリングに
係わるものである。
【０００２】
【従来の技術】一般に、半導体素子の電気特性を選別す
るには、ほぼ同時に生産される半導体素子の個々が電気
的に絶縁されている必要があり、この為、従来の半導体
素子電気特性選別方法は、半導体チップのモールデイン
グ後、個々の半導体素子を電気的に良好な導通状態を有
する金属素材でできたリードフレームから分離してい
た。
るには、ほぼ同時に生産される半導体素子の個々が電気
的に絶縁されている必要があり、この為、従来の半導体
素子電気特性選別方法は、半導体チップのモールデイン
グ後、個々の半導体素子を電気的に良好な導通状態を有
する金属素材でできたリードフレームから分離してい
た。
【０００３】
【発明が解決しようとする課題】ところで、上述したモ
ールデイング後の分離は、以下に示すような問題点を有
している。すなわち、半導体素子の電気特性選別工程に
おいて、半導体素子を１個又は同時に複数個、電気特性
測定・判定装置の電気信号接続部へ運搬しかつ、測定中
固定させる必要が有り、この為、例えばモールデイング
された断面形状に最適な断面形状を有するガイドレール
等を用意して整列搬送し、あるいはモールデイングされ
た平面外形形状にほぼ合致するように作られたパッケー
ジトレイにいったん整列収納させた上でこれを電気特性
選別用自動供給排出装置の所定位置に設置させ、この装
置のピックアンドプレース機能を使って前記位置より電
気信号接続部に接続するための所定の位置へ運搬、固定
させ、固定状態で測定及び判定後、排出機能を用いて排
出させモールデイング形状に合わせ用意された容器に収
納させる等の手段を有する、いわゆるハンドラーを使用
するのが一般的であるが、最適なハンドラーの入手は高
価で時間がかかり、また安定した生産が可能な良好な状
態を保つには熟練した技能者が不可欠であった。
ールデイング後の分離は、以下に示すような問題点を有
している。すなわち、半導体素子の電気特性選別工程に
おいて、半導体素子を１個又は同時に複数個、電気特性
測定・判定装置の電気信号接続部へ運搬しかつ、測定中
固定させる必要が有り、この為、例えばモールデイング
された断面形状に最適な断面形状を有するガイドレール
等を用意して整列搬送し、あるいはモールデイングされ
た平面外形形状にほぼ合致するように作られたパッケー
ジトレイにいったん整列収納させた上でこれを電気特性
選別用自動供給排出装置の所定位置に設置させ、この装
置のピックアンドプレース機能を使って前記位置より電
気信号接続部に接続するための所定の位置へ運搬、固定
させ、固定状態で測定及び判定後、排出機能を用いて排
出させモールデイング形状に合わせ用意された容器に収
納させる等の手段を有する、いわゆるハンドラーを使用
するのが一般的であるが、最適なハンドラーの入手は高
価で時間がかかり、また安定した生産が可能な良好な状
態を保つには熟練した技能者が不可欠であった。
【０００４】また、上述の良好なハンドラーを有してい
ても、選別工程のサイクルタイムは供給、測定・判定、
排出の繰り返しで決定されるが、供給および排出の所要
時間は、個々の半導体素子のモールデイング状態と、重
量や形状で大きく左右され、特に近年の超小型パッケー
ジでは、測定時間以上にかかっている場合もまれではな
い。この供給および排出の所要時間を短縮するため、同
時に複数個の供給および排出を行い、もって半導体素子
製造１サイクルの時間短縮を行うことはよく知られ多く
の装置が実用化されてはいるが、それらはいずれもモー
ルデイング形状別に用意されるものであり、ハンドラー
装置の操業度を高く保つには、形状対応の高価なツーリ
ング冶具と工具を用意した上で、切り替え作業にやはり
高い熟練技能を必要としている。
ても、選別工程のサイクルタイムは供給、測定・判定、
排出の繰り返しで決定されるが、供給および排出の所要
時間は、個々の半導体素子のモールデイング状態と、重
量や形状で大きく左右され、特に近年の超小型パッケー
ジでは、測定時間以上にかかっている場合もまれではな
い。この供給および排出の所要時間を短縮するため、同
時に複数個の供給および排出を行い、もって半導体素子
製造１サイクルの時間短縮を行うことはよく知られ多く
の装置が実用化されてはいるが、それらはいずれもモー
ルデイング形状別に用意されるものであり、ハンドラー
装置の操業度を高く保つには、形状対応の高価なツーリ
ング冶具と工具を用意した上で、切り替え作業にやはり
高い熟練技能を必要としている。
【０００５】さらに、ハンドラーの状態や半導体素子の
モールデイング状態が悪いと供給や排出の際にガイドレ
ール等に引っかかり、生産を停止せしめるため、大きく
生産計画を狂わせる危険性を有していた。
モールデイング状態が悪いと供給や排出の際にガイドレ
ール等に引っかかり、生産を停止せしめるため、大きく
生産計画を狂わせる危険性を有していた。
【０００６】さらに、これらのハンドラーは、モールデ
イング形状の異なる半導体素子を生産する場合は、例え
ば異なる断面形状に合わせたガイドレール・ツーリング
キットをそれぞれ別に購入して生産するか、あるいは異
なる断面形状に合わせた専用ハンドラーをそれぞれ別に
購入して生産するかするのが一般的であり、殆どの場
合、ある１種類のモールデイング形状の製造中は、他種
類モールデイング形状用のハンドラー装置全体もしくは
一部が遊休状態になり、この遊休装置全体もしくは装置
遊休部分の保管スペースを別に用意しておかなくてはな
らないことも含めて、必要以上の高額な投資を為した上
に部分的には生産に寄与させられない非効率さを受け入
れざるを得なかった。
イング形状の異なる半導体素子を生産する場合は、例え
ば異なる断面形状に合わせたガイドレール・ツーリング
キットをそれぞれ別に購入して生産するか、あるいは異
なる断面形状に合わせた専用ハンドラーをそれぞれ別に
購入して生産するかするのが一般的であり、殆どの場
合、ある１種類のモールデイング形状の製造中は、他種
類モールデイング形状用のハンドラー装置全体もしくは
一部が遊休状態になり、この遊休装置全体もしくは装置
遊休部分の保管スペースを別に用意しておかなくてはな
らないことも含めて、必要以上の高額な投資を為した上
に部分的には生産に寄与させられない非効率さを受け入
れざるを得なかった。
【０００７】さらに、これらハンドラー装置への半導体
素子の運搬、供給は効率的な生産状態を確保するため装
置事情に合わせた物流容器を用意することが一般的に行
われており、これらの容器内に整列収納されていること
の管理にも多大なコストをかけることがやはり一般的で
あった。
素子の運搬、供給は効率的な生産状態を確保するため装
置事情に合わせた物流容器を用意することが一般的に行
われており、これらの容器内に整列収納されていること
の管理にも多大なコストをかけることがやはり一般的で
あった。
【０００８】以上の従来の技術は、要するに装置の入手
に時間がかかること、購入価格と維持費用が高価である
こと、安定生産を阻害する危険性を排除するための熟練
者の雇用が不可欠であること、安定生産の為に容器収納
管理にコストをかけること、高価な装置を遊休状態に置
くこと、等々を許容せざるを得ず、いわゆる半導体素子
のハンドリングコストは、非常に高価であった。
に時間がかかること、購入価格と維持費用が高価である
こと、安定生産を阻害する危険性を排除するための熟練
者の雇用が不可欠であること、安定生産の為に容器収納
管理にコストをかけること、高価な装置を遊休状態に置
くこと、等々を許容せざるを得ず、いわゆる半導体素子
のハンドリングコストは、非常に高価であった。
【０００９】本発明は、このような実状を改善するため
になされたものであり、その目的は、半導体素子の電気
特性選別工程に、安定かつ廉価な半導体素子自動供給排
出手段を提供することにあり、さらにこうして得られた
廉価なハンドリング構造を利用して、電気特性選別後に
実施される外観検査工程の半導体素子自動供給は移出手
段をやはり廉価に提供することにある。
になされたものであり、その目的は、半導体素子の電気
特性選別工程に、安定かつ廉価な半導体素子自動供給排
出手段を提供することにあり、さらにこうして得られた
廉価なハンドリング構造を利用して、電気特性選別後に
実施される外観検査工程の半導体素子自動供給は移出手
段をやはり廉価に提供することにある。
【００１０】
【課題を解決する為の手段】本発明は、半導体チップと
電気的絶縁された突起物をパッケージ・ボデイに形成さ
せて、半導体素子のリード・フレームと半導体チップと
を電気的に絶縁状態を保ちながらかつ、物理的に固定さ
れた状態を保ったまま半導体素子組立工程を流動させる
ことができる。
電気的絶縁された突起物をパッケージ・ボデイに形成さ
せて、半導体素子のリード・フレームと半導体チップと
を電気的に絶縁状態を保ちながらかつ、物理的に固定さ
れた状態を保ったまま半導体素子組立工程を流動させる
ことができる。
【００１１】
【発明の実施形態】本発明では、まずリードフレーム製
造時にあらかじめ突起形成用リードを具備させる。この
突起形成用リード（以下、突起リードと称す）はリード
フレーム本体とは結合されているが、半導体チップ積載
部分固定リード（以下、タブリードと称す）や半導体チ
ップ電気信号入出力電極リード（以下、電極リードと称
す）とは半導体素子モールデイング部分では分離されて
いなければならない。さらにもう一つの準備として、半
導体素子モールデイング金型には、従来技術による半導
体素子モールデイングの他に、突起形成用リード部分に
モールデイング樹脂を充填させるような構造を具備させ
ておく。
造時にあらかじめ突起形成用リードを具備させる。この
突起形成用リード（以下、突起リードと称す）はリード
フレーム本体とは結合されているが、半導体チップ積載
部分固定リード（以下、タブリードと称す）や半導体チ
ップ電気信号入出力電極リード（以下、電極リードと称
す）とは半導体素子モールデイング部分では分離されて
いなければならない。さらにもう一つの準備として、半
導体素子モールデイング金型には、従来技術による半導
体素子モールデイングの他に、突起形成用リード部分に
モールデイング樹脂を充填させるような構造を具備させ
ておく。
【００１２】半導体素子組立工程において、順次半導体
チップをリードフレームへ搭載し、電極ワイヤーボンデ
イングを行った後、モールデイング工程において半導体
素子モールデイングを行うが、ここにおいてモールデイ
ングボデイとリードフレームはタブリード、電極リー
ド、突起リードで固定された状態になる。さらに、必要
な電極の表面処理、メッキ等を行い、次工程では、タブ
リードと電極リードは分離のため切断するが、突起リー
ドは残したままとする。従って、電気特性選別工程や外
観検査工程ではリードフレームと個々の半導体素子とは
物理的に固定されていながら電気的に絶縁された状態を
得ることができる。リードフレームに固定されたままの
半導体素子は、従来からある廉価なリードフレーム搬送
技術で的確に電気特性測定・判定装置の電気信号接続部
へ運搬しかつ、測定中固定させ、さらには測定終了後排
出することが可能である。ここにおける運搬、固定、排
出の機構については容易に想像できるように、同一幅リ
ードフレームの生産が継続される場合は、モールデイン
グ形状ひいては半導体素子形状によらず同一のものが利
用でき、ツーリング切替が不要である。前記手段で半導
体素子の電気特性選別を終了後、所定の外観検査を行う
が、ここにおいても前記電気特性選別工程とほぼ同様に
従来技術による運搬、固定、排出の機構が利用可能であ
り、やはり本発明の効果を受けることが可能である。こ
の後、突起リード部分を切断してリードフレームと半導
体素子を分離し、良品のみを顧客納入用容器へ収納させ
る。分離用技術としては従来技術である切断型を用いる
方法、レーザー照射による方法が容易に推測でき、生産
者が適切な手段を選択することが可能である。なお、リ
ードの成形やモールド表面もしくは裏面への製品名称や
製造記号等の票印は外観検査の直前または電気特性選別
の前後、工程の事情に合わせた順序で従来技術で行う。
チップをリードフレームへ搭載し、電極ワイヤーボンデ
イングを行った後、モールデイング工程において半導体
素子モールデイングを行うが、ここにおいてモールデイ
ングボデイとリードフレームはタブリード、電極リー
ド、突起リードで固定された状態になる。さらに、必要
な電極の表面処理、メッキ等を行い、次工程では、タブ
リードと電極リードは分離のため切断するが、突起リー
ドは残したままとする。従って、電気特性選別工程や外
観検査工程ではリードフレームと個々の半導体素子とは
物理的に固定されていながら電気的に絶縁された状態を
得ることができる。リードフレームに固定されたままの
半導体素子は、従来からある廉価なリードフレーム搬送
技術で的確に電気特性測定・判定装置の電気信号接続部
へ運搬しかつ、測定中固定させ、さらには測定終了後排
出することが可能である。ここにおける運搬、固定、排
出の機構については容易に想像できるように、同一幅リ
ードフレームの生産が継続される場合は、モールデイン
グ形状ひいては半導体素子形状によらず同一のものが利
用でき、ツーリング切替が不要である。前記手段で半導
体素子の電気特性選別を終了後、所定の外観検査を行う
が、ここにおいても前記電気特性選別工程とほぼ同様に
従来技術による運搬、固定、排出の機構が利用可能であ
り、やはり本発明の効果を受けることが可能である。こ
の後、突起リード部分を切断してリードフレームと半導
体素子を分離し、良品のみを顧客納入用容器へ収納させ
る。分離用技術としては従来技術である切断型を用いる
方法、レーザー照射による方法が容易に推測でき、生産
者が適切な手段を選択することが可能である。なお、リ
ードの成形やモールド表面もしくは裏面への製品名称や
製造記号等の票印は外観検査の直前または電気特性選別
の前後、工程の事情に合わせた順序で従来技術で行う。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。まず、図１は本発明の一実施例
の２方向型８リードの半導体素子１個分の概略外形を模
式的に示す斜視図である。図２，３はそれぞれリードフ
レーム２０および半導体チップ７の相対的な関係を示す
実施例を示す。
ながら詳細に説明する。まず、図１は本発明の一実施例
の２方向型８リードの半導体素子１個分の概略外形を模
式的に示す斜視図である。図２，３はそれぞれリードフ
レーム２０および半導体チップ７の相対的な関係を示す
実施例を示す。
【００１４】図１には、突起リード形成部１〜４、電極
リードの集合５、６、モールデイングボデイ１０を示
し、モールデイング樹脂に隠れた半導体チップ７と、既
に切断されてしまったタブリード８，９を想像線にてや
はり示す。図１では省略してあるが、突起リード１〜４
は図２と図３に示すリードフレーム２０につながってい
る状態にある。
リードの集合５、６、モールデイングボデイ１０を示
し、モールデイング樹脂に隠れた半導体チップ７と、既
に切断されてしまったタブリード８，９を想像線にてや
はり示す。図１では省略してあるが、突起リード１〜４
は図２と図３に示すリードフレーム２０につながってい
る状態にある。
【００１５】図２、図３は図１の状態を得るためのモー
ルデイング平面図の概略例である。図１、２において、
突起リード形成部１〜４もしくは１１〜１４はモールデ
イング工程において半導体素子がモールデイング範囲１
９までモールデイングされるのと同時に、モールデイン
グ樹脂でリードフレーム２０とモールデイングボデイ１
０を結合するように成形される。リード処理等の後、タ
ブリード切断部３１、３２と電極リード切断部３５、３
６、３７を切断するが、突起リード形成部１〜４もしく
は１１〜１４は切断せずにおく。
ルデイング平面図の概略例である。図１、２において、
突起リード形成部１〜４もしくは１１〜１４はモールデ
イング工程において半導体素子がモールデイング範囲１
９までモールデイングされるのと同時に、モールデイン
グ樹脂でリードフレーム２０とモールデイングボデイ１
０を結合するように成形される。リード処理等の後、タ
ブリード切断部３１、３２と電極リード切断部３５、３
６、３７を切断するが、突起リード形成部１〜４もしく
は１１〜１４は切断せずにおく。
【００１６】また、図１、３の例の様にリードフレーム
２０とモールデイングボデイ１０をリードフレーム材で
結合し、リード処理等の後、タブリード切断部５１、５
２と電極リード切断部３５、３６、３７を切断するが、
突起リード形成部１〜４もしくは４１〜４４は切断せず
におくようにすることも可能である。
２０とモールデイングボデイ１０をリードフレーム材で
結合し、リード処理等の後、タブリード切断部５１、５
２と電極リード切断部３５、３６、３７を切断するが、
突起リード形成部１〜４もしくは４１〜４４は切断せず
におくようにすることも可能である。
【００１７】図２と図３のタブリードと電極リード切断
後の外形を示したのがそれぞれ図４、５で、ここには突
起リード形成部１〜４のリードフレーム２０と電気的に
導通状態にある部分を想像線で示している。
後の外形を示したのがそれぞれ図４、５で、ここには突
起リード形成部１〜４のリードフレーム２０と電気的に
導通状態にある部分を想像線で示している。
【００１８】このようにして得られた半導体素子の物理
的な結合状態は、電気特性選別工程における半導体素子
１個単位の搬送技術を廉価な従来技術であるリードフレ
ーム搬送技術に転換する。例えば図４、５のようにリー
ドフレーム２０に半導体素子サイズに合わせ固定間隔で
固定直径の搬送ガイド穴２１をあらかじめ用意されてお
り、搬送装置の持つ搬送ガイドピンを搬送ガイド穴２１
に挿入して一定方向に牽引させて半導体素子が固定され
たリードフレームを所定の電気特性測定・判定装置の電
気信号接続部位置へ搬送する。搬送後、リードフレーム
２０は、例えばリードフレームにあらかじめもうけられ
た位置決め穴２２に搬送装置の持つ位置固定ピンを挿入
させることにより精密な位置出しが行われる。この結
果、電気信号接続部の信号入出力装置部分と半導体素子
の電極リード１５、１６の平面的な位置合わせは完了
し、信号入出力装置部分の電気的接触子を上下方向に駆
動することにより、信号入出力装置部分と電極リード１
５、１６の電気的導通状態を得ることが出来る。このせ
ておくことにより、への信号入出力装置への搬送は、半
導体素子の搬送を廉価に実現することを可能ならしめ
る。
的な結合状態は、電気特性選別工程における半導体素子
１個単位の搬送技術を廉価な従来技術であるリードフレ
ーム搬送技術に転換する。例えば図４、５のようにリー
ドフレーム２０に半導体素子サイズに合わせ固定間隔で
固定直径の搬送ガイド穴２１をあらかじめ用意されてお
り、搬送装置の持つ搬送ガイドピンを搬送ガイド穴２１
に挿入して一定方向に牽引させて半導体素子が固定され
たリードフレームを所定の電気特性測定・判定装置の電
気信号接続部位置へ搬送する。搬送後、リードフレーム
２０は、例えばリードフレームにあらかじめもうけられ
た位置決め穴２２に搬送装置の持つ位置固定ピンを挿入
させることにより精密な位置出しが行われる。この結
果、電気信号接続部の信号入出力装置部分と半導体素子
の電極リード１５、１６の平面的な位置合わせは完了
し、信号入出力装置部分の電気的接触子を上下方向に駆
動することにより、信号入出力装置部分と電極リード１
５、１６の電気的導通状態を得ることが出来る。このせ
ておくことにより、への信号入出力装置への搬送は、半
導体素子の搬送を廉価に実現することを可能ならしめ
る。
【００１９】こうしてモールデイング形状に精密に合わ
せ込んだ高価なガイドレールキットや特定モールデイン
グ形状専用の高価なハンドラを利用することなく電気特
性測定・判定装置の電気信号接続部への信号入出力装置
部分へ搬送された半導体素子は、リードフレーム２０と
電気的に絶縁された電極リード１５、１６と電気信号接
続部とを導通させて所望の電気特性測定・判定を行うこ
とができる。
せ込んだ高価なガイドレールキットや特定モールデイン
グ形状専用の高価なハンドラを利用することなく電気特
性測定・判定装置の電気信号接続部への信号入出力装置
部分へ搬送された半導体素子は、リードフレーム２０と
電気的に絶縁された電極リード１５、１６と電気信号接
続部とを導通させて所望の電気特性測定・判定を行うこ
とができる。
【００２０】以上の、電気特性測定・判定装置の電気信
号接続部への信号入出力装置への搬送を簡便に行うこと
が実現されるとことにより、従来電気特性測定・判定の
後行われてきた半導体素子外観検査工程の半導体素子の
ハンドリングも飛躍的に簡便に行うことが可能になる。
すなわち、半導体素子のモールデイングボデイ１０はリ
ードフレーム２０に結合された状態で外観検査位置へ搬
送されるため、電気特性選別工程と同様、モールデイン
グ形状に精密に合わせ込んだガイドレールキットや特定
モールデイング形状専用ハンドラを利用することなく、
半導体素子の搬送を廉価に実現することを可能ならしめ
る。
号接続部への信号入出力装置への搬送を簡便に行うこと
が実現されるとことにより、従来電気特性測定・判定の
後行われてきた半導体素子外観検査工程の半導体素子の
ハンドリングも飛躍的に簡便に行うことが可能になる。
すなわち、半導体素子のモールデイングボデイ１０はリ
ードフレーム２０に結合された状態で外観検査位置へ搬
送されるため、電気特性選別工程と同様、モールデイン
グ形状に精密に合わせ込んだガイドレールキットや特定
モールデイング形状専用ハンドラを利用することなく、
半導体素子の搬送を廉価に実現することを可能ならしめ
る。
【００２１】最終的な分離工程においても、リードフレ
ーム２０における突起リード形成部切断位置５１〜５４
は設計値および製造誤差で推定できる範囲に決定されて
おり、上述と同様の従来技術による廉価な搬送装置で所
定位置へ搬送し、固定させた上で、切断位置５１〜５４
をレーザー光照射や金型利用の切断技術で、半導体素子
のモールデイングボデイ１０とリードフレーム２０の分
離を従来技術で廉価に実現できる。
ーム２０における突起リード形成部切断位置５１〜５４
は設計値および製造誤差で推定できる範囲に決定されて
おり、上述と同様の従来技術による廉価な搬送装置で所
定位置へ搬送し、固定させた上で、切断位置５１〜５４
をレーザー光照射や金型利用の切断技術で、半導体素子
のモールデイングボデイ１０とリードフレーム２０の分
離を従来技術で廉価に実現できる。
【００２２】以上、本発明の一実施例について説明した
が、リードフレーム２０に形成される突起リード形成部
１〜４もしくは１１〜１４の形状は図２や図３に示した
ような突起状でなくても、例えばリードフレーム２０の
注目部分をへこませることや穴等を施してもって半導体
素子のモールデイングボデイ１０とリードフレーム２０
を結合するモールデイング樹脂が形成されるよう密着性
を良好にさせる物理的形状をしていればよい。また、図
１のような２方向リード型以外にも、４方向リード型等
においてもモールデイングボデイの４つの角部に突起リ
ードを形成させることで同様の効果を得ることができ
る。
が、リードフレーム２０に形成される突起リード形成部
１〜４もしくは１１〜１４の形状は図２や図３に示した
ような突起状でなくても、例えばリードフレーム２０の
注目部分をへこませることや穴等を施してもって半導体
素子のモールデイングボデイ１０とリードフレーム２０
を結合するモールデイング樹脂が形成されるよう密着性
を良好にさせる物理的形状をしていればよい。また、図
１のような２方向リード型以外にも、４方向リード型等
においてもモールデイングボデイの４つの角部に突起リ
ードを形成させることで同様の効果を得ることができ
る。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体素子をリードフレームから切り離すこと
なく半導体素子電気特性選別工程で電気特性選別を行う
ことが可能であることから、半導体素子のハンドリング
コストを飛躍的に低減させることができるようになる。
また、半導体素子電気特性選別の後で行われる半導体素
子外観検査工程においても、従来のような１個単位に切
り離された状態での検査から半導体素子をリードフレー
ムから切り離すことなく外観検査を行うことが可能であ
ることから、やはりハンドリングコストを飛躍的に低減
させることができるようになる。
よれば、半導体素子をリードフレームから切り離すこと
なく半導体素子電気特性選別工程で電気特性選別を行う
ことが可能であることから、半導体素子のハンドリング
コストを飛躍的に低減させることができるようになる。
また、半導体素子電気特性選別の後で行われる半導体素
子外観検査工程においても、従来のような１個単位に切
り離された状態での検査から半導体素子をリードフレー
ムから切り離すことなく外観検査を行うことが可能であ
ることから、やはりハンドリングコストを飛躍的に低減
させることができるようになる。
【図１】本発明の一実施例に係わる半導体素子１個分の
概略外形を模式的に示す斜視図である。
概略外形を模式的に示す斜視図である。
【図２】図１に示した概略外形を得るためのリードフレ
ーム概略と、モールデイング範囲概略と、および半導体
チップとリードフレームおよび双方を電気的に接続する
ボンデイングワイヤの接続を模式的に示す平面図であ
る。
ーム概略と、モールデイング範囲概略と、および半導体
チップとリードフレームおよび双方を電気的に接続する
ボンデイングワイヤの接続を模式的に示す平面図であ
る。
【図３】図１に示した概略外形を得るための、図２とは
リードフレーム形状が異なることを模式的に示す平面図
である。
リードフレーム形状が異なることを模式的に示す平面図
である。
【図４】モールデイング範囲１９にモールデイングされ
た図２に示す外観図に、突起リード形成部のリードフレ
ーム結合部分を模式的に示す平面図である。
た図２に示す外観図に、突起リード形成部のリードフレ
ーム結合部分を模式的に示す平面図である。
【図５】モールデイング範囲１９にモールデイングされ
た図３に示す外観図に、突起リード形成部のリードフレ
ーム結合部分を模式的に示す平面図である。
た図３に示す外観図に、突起リード形成部のリードフレ
ーム結合部分を模式的に示す平面図である。
１、２、３、４、１１、１２、１３ 突起リード形成部 １４、４１、４２、４３、４４ 突起リード形成
部 ５、６、１５、１６ 電極リード ７ 半導体チップ ８、９ タブリード １０ モールデイング
ボデイ １７ ボンデイングワ
イヤー １９ モールデイング
範囲 ２０ リードフレーム ２１ 搬送ガイド穴 ２２ 位置決め穴 ３１、３２ タブリード切断
部 ３２、３６、３７ 電極リード切断
部 ５１、５２、５３、５４ 突起リード切断
位置
部 ５、６、１５、１６ 電極リード ７ 半導体チップ ８、９ タブリード １０ モールデイング
ボデイ １７ ボンデイングワ
イヤー １９ モールデイング
範囲 ２０ リードフレーム ２１ 搬送ガイド穴 ２２ 位置決め穴 ３１、３２ タブリード切断
部 ３２、３６、３７ 電極リード切断
部 ５１、５２、５３、５４ 突起リード切断
位置
Claims (4)
- 【請求項１】 半導体チップからの電極取り出しと物流
用の加工が施されたリードフレームと、半導体チップを
モールデイングするプラスチック樹脂との間を、半導体
チップとリードフレームとが電気的に絶縁された突起物
またはモールデイング樹脂で物理的に固定させたことを
特徴とする半導体素子組立方法。 - 【請求項２】 組立完成後の電気特性選別工程で、リー
ドフレームから半導体素子を分離しないまま所用の電気
特性選別を行う請求項１記載の半導体素子組立方法。 - 【請求項３】 組立完成後の外観検査工程で、リードフ
レームから半導体素子を分離しないまま所用の外観検査
を行う請求項１記載の半導体素子組立方法。 - 【請求項４】 選別あるいは検査の結果に基づき生産者
が特定する生産品を個々に切り離す手段を有する請求項
１、２又は３記載の半導体素子組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677697A JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20677697A JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154529A true JPH1154529A (ja) | 1999-02-26 |
| JP3621810B2 JP3621810B2 (ja) | 2005-02-16 |
Family
ID=16528906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20677697A Expired - Lifetime JP3621810B2 (ja) | 1997-07-31 | 1997-07-31 | 半導体素子組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621810B2 (ja) |
-
1997
- 1997-07-31 JP JP20677697A patent/JP3621810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3621810B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3477051A (en) | Die casting of core windings | |
| EP2682968B1 (en) | Power capacitor for low voltage provided with capacitor elements, capacitor element, and method for manufacturing said capacitor element | |
| US6720195B2 (en) | Methods employing elevated temperatures to enhance quality control in microelectronic component manufacture | |
| JPH06277967A (ja) | 多点品の組立システム | |
| JPH1154529A (ja) | 半導体素子組立方法 | |
| US6730545B1 (en) | Method of performing back-end manufacturing of an integrated circuit device | |
| US7105377B1 (en) | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process | |
| JP2000068296A (ja) | ダイボンダ | |
| JP2609014B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2003133498A (ja) | 光結合装置のリードフレーム及び光結合装置の製造方法 | |
| US5042123A (en) | Computer controlled automated semiconductor production apparatus | |
| JPS5823460A (ja) | フラツトパツケ−ジ用ハンドラ | |
| CN217491728U (zh) | 封装产品检测治具和设备 | |
| JP2019202436A (ja) | 樹脂材料供給機構及び樹脂材料供給方法 | |
| JPH0582617A (ja) | 半導体素子の製造装置 | |
| CN217306445U (zh) | 一种igbt全自动生产线 | |
| EP1881739A1 (en) | Production equipment for loud speaker magnetic circuit | |
| US7676900B2 (en) | Apparatus for processing a carrier with electronic components | |
| KR20090093150A (ko) | Ｒｆｉｄ태그가 부착된 매거진 및 이를 이용한 반도체제조설비 | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JPH03218029A (ja) | 半導体素子の組立装置 | |
| JP2937632B2 (ja) | 電子部品の製造方法 | |
| JP2625395B2 (ja) | Ｉｃハンドラ及びｉｃプロービング方法 | |
| CN206010204U (zh) | 一种高效装配生产线 | |
| JPH05326586A (ja) | Ｉｃの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |