JP3615900B2 - フィードフォワード制御装置 - Google Patents
フィードフォワード制御装置 Download PDFInfo
- Publication number
- JP3615900B2 JP3615900B2 JP04950497A JP4950497A JP3615900B2 JP 3615900 B2 JP3615900 B2 JP 3615900B2 JP 04950497 A JP04950497 A JP 04950497A JP 4950497 A JP4950497 A JP 4950497A JP 3615900 B2 JP3615900 B2 JP 3615900B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- deviation
- input
- circuit
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Generation Of Surge Voltage And Current (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えば、核融合の加熱・初期プラズマの生成等に使用されるジャイラトロン発振管のカソード直流電圧を安定化させるフィードフォワード制御装置に関する。
【０００２】
【従来の技術】
ジャイラトロン発振管に供給する電源供給回路は図４に示すように構成されている。図４において、１１は主変圧器で、この主変圧器１１の２次側はスター・デルタ結線されて、それぞれの結線には三相交流電力制御装置である第１、第２サイリスタ変換器１２、１３が設けられている。第１、第２サイリスタ変換器１２、１３で制御された交流はそれぞれ第１、第２補助変圧器１４、１５を介して第１、第２ダイオード整流器１６、１７に供給される。第１、第２ダイオード整流器１６、１７は直列接続される。第１ダイオード整流器１６のアノード側にはリアクトル１８の一端が接続され、そのリアクトル１８の他端と第２ダイオード整流器１７のカソード側間には分圧抵抗１９、２０の直列回路と抵抗２１とコンデンサ２２の直列回路からなるフィルタが接続される。
【０００３】
２３はＩＧＢＴスイッチで、このＩＧＢＴスイッチ２３はリアクトル１８の他端にエミッタ側が接続され、コレクタ側がリアクトル２４を介してジャイラトロン発振管２５のカソードに接続される。２６はダイオード、２７はアースラインである。アースライン２７には過電流継電器２８が設けられる。２９はジャイラトロン発振管２５のボディ電圧電源用の変圧器で、この変圧器２９の２次側出力はダイオード整流器３０に入力される。ダイオード整流器３０のアノード・カソード間には抵抗３１を介してトランジスタとツェナーダイオードからなる安定化回路３２が設けられる。この安定化回路３２で安定化された電圧がジャイラトロン発振管２５に抵抗３３、３４を介して供給される。３５は抵抗である。３６は図５に示すＡＶＲ制御回路で、このＡＶＲ制御回路３６は抵抗２０の両端の直流電圧を検出し、この電圧が一定となるようにサイリスタ変換器１２、１３を制御するものである。
【０００４】
図５はＡＶＲ制御回路を示すもので、４１は設定電圧Ｖｓｅｔを設定する設定器、４２は抵抗２０の両端の直流電圧を検出する絶縁増幅器であり、設定電圧設定器４１で設定した電圧と絶縁増幅器４２で検出した直流電圧Ｖｄｅｔとを偏差検出部４３に入力する。偏差検出部４３の偏差出力は増幅器４４で増幅し、偏差出力値に応じて位相制御回路４５からサイリスタ変換器１２、１３に図示しないゲート回路を介してゲート位相制御出力が与えられる。このゲート位相制御出力によりサイリスタ変換器１２、１３は制御されることにより、前記直流電圧が一定となる。
【０００５】
ところが、図４に示すＩＧＢＴスイッチ２３が投入されると、負荷電流が急速に増加するため、直流電圧が低下する。これを防ぐため、フィルタのコンデンサ２２のエネルギで一時的に直流電圧の落ち込み量を補償し、追いかけ制御により、直流電圧の落ち込みを持ち上げる方式（オブザーバ制御）がある。次に、このオブザーバ制御回路を図６に示す。
【０００６】
図６において、５１は設定電圧Ｖｓｅｔを設定する設定器で、この設定器５１で設定された電圧Ｖｓｅｔは偏差検出部５２、５３のプラス端に与えられる。偏差検出部５２、５３のマイナス端には前記直流電圧Ｖｄｅｔが与えられる。偏差検出部５２の偏差出力は増幅器５４で増幅された後、極性反転増幅器５５と積分回路５６にそれぞれ入力される。極性反転増幅器５５に入力された偏差出力は極性反転された後、微分回路５７で微分されてから再び極性反転増幅器５８で極性反転される。極性反転増幅器５８の出力と積分回路５６の出力は突き合わせ回路５９に与えられた後、増幅器６０で増幅されて偏差検出部６１で設定値との偏差が取られる。偏差検出部６１の偏差出力は増幅器６２で増幅された後、リミッタ回路６３を介して位相制御回路６４に供給される。位相制御回路６４には偏差検出部５３の偏差出力を増幅器６５で増幅した出力も供給される。このように構成されたオブザーバ制御回路によりサイリスタ変換器１２、１３を制御するようにすれば、直流電圧の落ち込み量を補償することができる。なお、６６はスイッチである。
【０００７】
【発明が解決しようとする課題】
前述のようにＡＶＲ制御回路だけでは、フィルタコンデンサ２２の容量が非常に大きいため、増幅器４４のゲイン定数は主回路の定数に合わせなければならなくなり、このため、応答が遅くなる。一方、前記ＡＶＲ制御回路の問題を解決するために、オブザーバ制御回路では、急速な負荷投入があった場合（ＩＧＢＴスイッチの投入）、増幅器６５の応答が遅いため、直流電圧の過渡変動は大きくなる。これを補償するため、負荷投入の条件でスイッチ６６をオンし、電圧設定と直流電圧の差が大きくなった時に、微分回路５７を用いて増幅器６５とは別に位相制御回路６４にあるレベルの信号を入力して、すばやくゲート位相を進めてサイリスタ変換器１２、１３の制御を行うようにした。なお、積分回路５６は位相信号補償のダンパ用である。
【０００８】
上記のようにオブザーバ制御回路を使用することにより、負荷投入時の直流電圧の過渡変動の補償を行っているけれども、その過渡変動における直流電圧の低下は図７に示すように−２９％にも達する。この程度の直流電圧の低下は直流電源とジャイラトロン発振管２５との間にレギュレタ装置を設ければ、ジャイラトロン発振管は充分使用可能であるが、効率を良くし、かつ事故電流の急速遮断のため、ＩＧＢＴスイッチを設けてレギュレタ装置を使用しないと、ジャイラトロン発振管にとっては、上記のような過渡変動が致命的になり、制御不能になってしまう恐れがあった。
【０００９】
この発明は上記の事情に鑑みてなされたもので、直流電圧の過渡変動の範囲を小さくしたフィードフォワード制御装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
この発明は、上記の課題を達成するために、第１発明は、位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路とを備えたことを特徴とするものである。
【００１１】
第２発明は、位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路と、
前記直流電圧検出部で検出された直流電圧が設定電圧に到達したことを確認する第１コンパレータ部と、前記フィルタコンデンサ電流検出部で検出されたコンデンサ充電電流減少を確認する第２コンパレータ部と、位相制御可能な半導体素子の位相が制御遅れ角約６０°となったことを検出する位相制御角検出部と、それらの３つの確認信号をアンド条件として負荷側投入許可信号を作るタイミング発生回路とを備えたことを特徴とするものである。
【００１２】
第３発明は、前記多入力偏差検出部はフィードフォワード入力がプラス入力端に供給され、直流電圧と負荷電流がマイナス入力端に供給されることを特徴とするものである。
【００１３】
第４発明は、前記タイミング発生回路は、直流電圧確認信号、コンデンサ充電電流確認信号、位相制御可能な半導体素子の位相制御遅れ角確認信号が確立したことにより前記負荷側投入許可信号を生成することを特徴とするものである。
【００１４】
なお、上記第２発明においては、前記直流回路の直流電圧を検出する直流電圧検出部と、設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との差が「０」となったことを確認する第１コンパレータ回路と、フィルタコンデンサ電流検出部と、充電電流設定器で設定した充電電流減少値と前記電流検出部で検出された電流との差が「０」となったことを確認する第２コンパレータ回路と、サイリスタゲートの位相制御遅れ角の検出部と、制御遅れ角設定器設定した約６０°の値と前記遅れ角検出部で検出された角度との差が「０」となったことを確認する第３コンパレータ回路と、前記３つのコンパレータ回路出力信号のアンド条件を取る回路と、この負荷側投入許可信号をＩＧＢＴスイッチに供給することを特徴とする。
【００１５】
【発明の実施の形態】
以下この発明の実施の形態を図面に基づいて説明する。図１はこの発明の実施の形態を述べるための制御回路で、図４と同一部分には同一符号を付して説明を省略する。図１において、７１は設定電圧Ｖｓｅｔを設定する設定電圧設定器であり、７２は抵抗２０の両端の直流電圧を検出する絶縁増幅器である。前記設定電圧設定器７１で設定した電圧と絶縁増幅器４２で検出した直流電圧Ｖｄｅｔとは偏差検出部７３に入力される。偏差検出部７３の偏差出力は増幅器７４で増幅されて多入力偏差検出部７５の第１プラス入力端に供給される。
【００１６】
偏差検出部７５の第１マイナス入力端には直流電圧Ｖｄｅｔが入力され、第２マイナス入力端には負荷電流Ｉｄｅｔが入力される。負荷電流はアースライン２７に設けられた変流器からなる電流検出器７６で検出される。電流検出器７６で検出された負荷電流はサンプルホールド回路７７に入力されてそのピーク値が偏差検出部７５の第２プラス入力端に供給される。
【００１７】
偏差検出部７５の第３プラス入力端にはフィルタコンデンサ２２の放電電流を変流器からなる電流検出器７８で検出して供給される。このように、偏差検出部７５は入力端に供給された値に応じた偏差出力を得る。この偏差出力は増幅器７９を介して位相制御回路８０に入力されると、位相制御回路８０は入力された偏差値に応じた位相制御出力を得て、その出力をゲート回路８１に与えてサイリスタ変換器１２、１３が制御される。
【００１８】
図２は負荷側投入許可信号を発生するための制御回路構成図で、図２において、符号Ａ〜Ｄは図１に示す符号Ａ〜Ｄに接続され、それぞれフィルタコンデンサ電流検出値、直流電圧検出値、位相制御信号および設定電圧値である。９１はフィルタコンデンサ充電電流減少設定器で、この設定器９１の設定値とフィルタコンデンサ電流検出値Ａとを突き合わせてコンデンサ充電電流用コンパレータ回路９２に入力させる。直流電圧検出値Ｂは、直流電圧設定値Ｄと突き合わせて直流電圧検出用コンパレータ回路９３に入力させ、位相制御信号Ｃはオンディレータイマ回路９９の出力値と突き合わせて位相制御遅れ角用コンパレータ回路９４に入力させる。３つのコンパレータ回路９２、９３、９４の出力はアンド回路９５に入力され、３つの出力のアンド条件が取れたときに、ＩＧＢＴスイッチへの投入許可信号回路９８が動作してＩＧＢＴスイッチへ信号が供給される。
【００１９】
９６は正弦波／矩形波変換回路、９７は絶対値変換回路で、この絶対値変換回路９７のプラス側のみの出力が制御遅れ角約６０°を作るためのオンディレータイマ回路９９に入力される。
【００２０】
上記制御回路構成を使用して、ＩＧＢＴスイッチをサイリスタのゲート信号位相が、約６０°の時にオンさせることにより、制御の遅れを最小として電圧の落ち込み量を最も少なくすることができるようになる。
【００２１】
上記のように、偏差検出部７５には増幅器７４の出力の他に、コンデンサ２２の放電電流と負荷電流のピーク値がフィードフォワードとして入力され、負荷の急激な増加分と、それによるコンデンサ２２の放電電流による補正分が入力されて直流電圧の過渡変動が低く抑えられる。図３は直流電圧の過渡変動が低く抑えられた測定結果を示す特性図である。この図３の特性図から過渡変動の範囲は、＋４．６％〜−２．５％内にであることが判明した。
【００２２】
この発明は上記のような実施の形態の交流電力制御以外にも適用することができ、例えば、サイリスタ整流器、ＧＴＯサイリスタ整流器、ＩＧＢＴコンバータ等で直流側に大容量のフィルタコンデンサが存在し、かつ負荷の急激な変動のある回路にも適用できる。
【００２３】
【発明の効果】
以上述べたように、この発明によれば、フィードフォワード制御を適用したので、直流電圧の過渡変動の範囲を小さくできる利点が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態を述べる回路構成図。
【図２】負荷側投入許可信号を発生するための制御回路構成図。
【図３】この発明の実施の形態による測定結果を示す直流出力電圧特性図。
【図４】ジャイラトロン発振管に供給する電源供給回路図。
【図５】ＡＶＲ制御回路の詳細な回路構成図。
【図６】オブザーバ制御回路の詳細な回路構成図。
【図７】オブザーバ制御回路を使用したときの直流出力電圧特性図。
【符号の説明】
１２、１３…サイリスタ変換器
１９、２０、２１…抵抗
２２…コンデンサ
７１…設定電圧設定器
７２…絶縁増幅器
７３…偏差検出部
７４、７９…増幅器
７５…多入力偏差検出部
７６、７８…電流検出器
７７…サンプルホールド回路
８０…位相制御回路
８１…ゲート回路
【発明の属する技術分野】
この発明は、例えば、核融合の加熱・初期プラズマの生成等に使用されるジャイラトロン発振管のカソード直流電圧を安定化させるフィードフォワード制御装置に関する。
【０００２】
【従来の技術】
ジャイラトロン発振管に供給する電源供給回路は図４に示すように構成されている。図４において、１１は主変圧器で、この主変圧器１１の２次側はスター・デルタ結線されて、それぞれの結線には三相交流電力制御装置である第１、第２サイリスタ変換器１２、１３が設けられている。第１、第２サイリスタ変換器１２、１３で制御された交流はそれぞれ第１、第２補助変圧器１４、１５を介して第１、第２ダイオード整流器１６、１７に供給される。第１、第２ダイオード整流器１６、１７は直列接続される。第１ダイオード整流器１６のアノード側にはリアクトル１８の一端が接続され、そのリアクトル１８の他端と第２ダイオード整流器１７のカソード側間には分圧抵抗１９、２０の直列回路と抵抗２１とコンデンサ２２の直列回路からなるフィルタが接続される。
【０００３】
２３はＩＧＢＴスイッチで、このＩＧＢＴスイッチ２３はリアクトル１８の他端にエミッタ側が接続され、コレクタ側がリアクトル２４を介してジャイラトロン発振管２５のカソードに接続される。２６はダイオード、２７はアースラインである。アースライン２７には過電流継電器２８が設けられる。２９はジャイラトロン発振管２５のボディ電圧電源用の変圧器で、この変圧器２９の２次側出力はダイオード整流器３０に入力される。ダイオード整流器３０のアノード・カソード間には抵抗３１を介してトランジスタとツェナーダイオードからなる安定化回路３２が設けられる。この安定化回路３２で安定化された電圧がジャイラトロン発振管２５に抵抗３３、３４を介して供給される。３５は抵抗である。３６は図５に示すＡＶＲ制御回路で、このＡＶＲ制御回路３６は抵抗２０の両端の直流電圧を検出し、この電圧が一定となるようにサイリスタ変換器１２、１３を制御するものである。
【０００４】
図５はＡＶＲ制御回路を示すもので、４１は設定電圧Ｖｓｅｔを設定する設定器、４２は抵抗２０の両端の直流電圧を検出する絶縁増幅器であり、設定電圧設定器４１で設定した電圧と絶縁増幅器４２で検出した直流電圧Ｖｄｅｔとを偏差検出部４３に入力する。偏差検出部４３の偏差出力は増幅器４４で増幅し、偏差出力値に応じて位相制御回路４５からサイリスタ変換器１２、１３に図示しないゲート回路を介してゲート位相制御出力が与えられる。このゲート位相制御出力によりサイリスタ変換器１２、１３は制御されることにより、前記直流電圧が一定となる。
【０００５】
ところが、図４に示すＩＧＢＴスイッチ２３が投入されると、負荷電流が急速に増加するため、直流電圧が低下する。これを防ぐため、フィルタのコンデンサ２２のエネルギで一時的に直流電圧の落ち込み量を補償し、追いかけ制御により、直流電圧の落ち込みを持ち上げる方式（オブザーバ制御）がある。次に、このオブザーバ制御回路を図６に示す。
【０００６】
図６において、５１は設定電圧Ｖｓｅｔを設定する設定器で、この設定器５１で設定された電圧Ｖｓｅｔは偏差検出部５２、５３のプラス端に与えられる。偏差検出部５２、５３のマイナス端には前記直流電圧Ｖｄｅｔが与えられる。偏差検出部５２の偏差出力は増幅器５４で増幅された後、極性反転増幅器５５と積分回路５６にそれぞれ入力される。極性反転増幅器５５に入力された偏差出力は極性反転された後、微分回路５７で微分されてから再び極性反転増幅器５８で極性反転される。極性反転増幅器５８の出力と積分回路５６の出力は突き合わせ回路５９に与えられた後、増幅器６０で増幅されて偏差検出部６１で設定値との偏差が取られる。偏差検出部６１の偏差出力は増幅器６２で増幅された後、リミッタ回路６３を介して位相制御回路６４に供給される。位相制御回路６４には偏差検出部５３の偏差出力を増幅器６５で増幅した出力も供給される。このように構成されたオブザーバ制御回路によりサイリスタ変換器１２、１３を制御するようにすれば、直流電圧の落ち込み量を補償することができる。なお、６６はスイッチである。
【０００７】
【発明が解決しようとする課題】
前述のようにＡＶＲ制御回路だけでは、フィルタコンデンサ２２の容量が非常に大きいため、増幅器４４のゲイン定数は主回路の定数に合わせなければならなくなり、このため、応答が遅くなる。一方、前記ＡＶＲ制御回路の問題を解決するために、オブザーバ制御回路では、急速な負荷投入があった場合（ＩＧＢＴスイッチの投入）、増幅器６５の応答が遅いため、直流電圧の過渡変動は大きくなる。これを補償するため、負荷投入の条件でスイッチ６６をオンし、電圧設定と直流電圧の差が大きくなった時に、微分回路５７を用いて増幅器６５とは別に位相制御回路６４にあるレベルの信号を入力して、すばやくゲート位相を進めてサイリスタ変換器１２、１３の制御を行うようにした。なお、積分回路５６は位相信号補償のダンパ用である。
【０００８】
上記のようにオブザーバ制御回路を使用することにより、負荷投入時の直流電圧の過渡変動の補償を行っているけれども、その過渡変動における直流電圧の低下は図７に示すように−２９％にも達する。この程度の直流電圧の低下は直流電源とジャイラトロン発振管２５との間にレギュレタ装置を設ければ、ジャイラトロン発振管は充分使用可能であるが、効率を良くし、かつ事故電流の急速遮断のため、ＩＧＢＴスイッチを設けてレギュレタ装置を使用しないと、ジャイラトロン発振管にとっては、上記のような過渡変動が致命的になり、制御不能になってしまう恐れがあった。
【０００９】
この発明は上記の事情に鑑みてなされたもので、直流電圧の過渡変動の範囲を小さくしたフィードフォワード制御装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
この発明は、上記の課題を達成するために、第１発明は、位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路とを備えたことを特徴とするものである。
【００１１】
第２発明は、位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路と、
前記直流電圧検出部で検出された直流電圧が設定電圧に到達したことを確認する第１コンパレータ部と、前記フィルタコンデンサ電流検出部で検出されたコンデンサ充電電流減少を確認する第２コンパレータ部と、位相制御可能な半導体素子の位相が制御遅れ角約６０°となったことを検出する位相制御角検出部と、それらの３つの確認信号をアンド条件として負荷側投入許可信号を作るタイミング発生回路とを備えたことを特徴とするものである。
【００１２】
第３発明は、前記多入力偏差検出部はフィードフォワード入力がプラス入力端に供給され、直流電圧と負荷電流がマイナス入力端に供給されることを特徴とするものである。
【００１３】
第４発明は、前記タイミング発生回路は、直流電圧確認信号、コンデンサ充電電流確認信号、位相制御可能な半導体素子の位相制御遅れ角確認信号が確立したことにより前記負荷側投入許可信号を生成することを特徴とするものである。
【００１４】
なお、上記第２発明においては、前記直流回路の直流電圧を検出する直流電圧検出部と、設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との差が「０」となったことを確認する第１コンパレータ回路と、フィルタコンデンサ電流検出部と、充電電流設定器で設定した充電電流減少値と前記電流検出部で検出された電流との差が「０」となったことを確認する第２コンパレータ回路と、サイリスタゲートの位相制御遅れ角の検出部と、制御遅れ角設定器設定した約６０°の値と前記遅れ角検出部で検出された角度との差が「０」となったことを確認する第３コンパレータ回路と、前記３つのコンパレータ回路出力信号のアンド条件を取る回路と、この負荷側投入許可信号をＩＧＢＴスイッチに供給することを特徴とする。
【００１５】
【発明の実施の形態】
以下この発明の実施の形態を図面に基づいて説明する。図１はこの発明の実施の形態を述べるための制御回路で、図４と同一部分には同一符号を付して説明を省略する。図１において、７１は設定電圧Ｖｓｅｔを設定する設定電圧設定器であり、７２は抵抗２０の両端の直流電圧を検出する絶縁増幅器である。前記設定電圧設定器７１で設定した電圧と絶縁増幅器４２で検出した直流電圧Ｖｄｅｔとは偏差検出部７３に入力される。偏差検出部７３の偏差出力は増幅器７４で増幅されて多入力偏差検出部７５の第１プラス入力端に供給される。
【００１６】
偏差検出部７５の第１マイナス入力端には直流電圧Ｖｄｅｔが入力され、第２マイナス入力端には負荷電流Ｉｄｅｔが入力される。負荷電流はアースライン２７に設けられた変流器からなる電流検出器７６で検出される。電流検出器７６で検出された負荷電流はサンプルホールド回路７７に入力されてそのピーク値が偏差検出部７５の第２プラス入力端に供給される。
【００１７】
偏差検出部７５の第３プラス入力端にはフィルタコンデンサ２２の放電電流を変流器からなる電流検出器７８で検出して供給される。このように、偏差検出部７５は入力端に供給された値に応じた偏差出力を得る。この偏差出力は増幅器７９を介して位相制御回路８０に入力されると、位相制御回路８０は入力された偏差値に応じた位相制御出力を得て、その出力をゲート回路８１に与えてサイリスタ変換器１２、１３が制御される。
【００１８】
図２は負荷側投入許可信号を発生するための制御回路構成図で、図２において、符号Ａ〜Ｄは図１に示す符号Ａ〜Ｄに接続され、それぞれフィルタコンデンサ電流検出値、直流電圧検出値、位相制御信号および設定電圧値である。９１はフィルタコンデンサ充電電流減少設定器で、この設定器９１の設定値とフィルタコンデンサ電流検出値Ａとを突き合わせてコンデンサ充電電流用コンパレータ回路９２に入力させる。直流電圧検出値Ｂは、直流電圧設定値Ｄと突き合わせて直流電圧検出用コンパレータ回路９３に入力させ、位相制御信号Ｃはオンディレータイマ回路９９の出力値と突き合わせて位相制御遅れ角用コンパレータ回路９４に入力させる。３つのコンパレータ回路９２、９３、９４の出力はアンド回路９５に入力され、３つの出力のアンド条件が取れたときに、ＩＧＢＴスイッチへの投入許可信号回路９８が動作してＩＧＢＴスイッチへ信号が供給される。
【００１９】
９６は正弦波／矩形波変換回路、９７は絶対値変換回路で、この絶対値変換回路９７のプラス側のみの出力が制御遅れ角約６０°を作るためのオンディレータイマ回路９９に入力される。
【００２０】
上記制御回路構成を使用して、ＩＧＢＴスイッチをサイリスタのゲート信号位相が、約６０°の時にオンさせることにより、制御の遅れを最小として電圧の落ち込み量を最も少なくすることができるようになる。
【００２１】
上記のように、偏差検出部７５には増幅器７４の出力の他に、コンデンサ２２の放電電流と負荷電流のピーク値がフィードフォワードとして入力され、負荷の急激な増加分と、それによるコンデンサ２２の放電電流による補正分が入力されて直流電圧の過渡変動が低く抑えられる。図３は直流電圧の過渡変動が低く抑えられた測定結果を示す特性図である。この図３の特性図から過渡変動の範囲は、＋４．６％〜−２．５％内にであることが判明した。
【００２２】
この発明は上記のような実施の形態の交流電力制御以外にも適用することができ、例えば、サイリスタ整流器、ＧＴＯサイリスタ整流器、ＩＧＢＴコンバータ等で直流側に大容量のフィルタコンデンサが存在し、かつ負荷の急激な変動のある回路にも適用できる。
【００２３】
【発明の効果】
以上述べたように、この発明によれば、フィードフォワード制御を適用したので、直流電圧の過渡変動の範囲を小さくできる利点が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態を述べる回路構成図。
【図２】負荷側投入許可信号を発生するための制御回路構成図。
【図３】この発明の実施の形態による測定結果を示す直流出力電圧特性図。
【図４】ジャイラトロン発振管に供給する電源供給回路図。
【図５】ＡＶＲ制御回路の詳細な回路構成図。
【図６】オブザーバ制御回路の詳細な回路構成図。
【図７】オブザーバ制御回路を使用したときの直流出力電圧特性図。
【符号の説明】
１２、１３…サイリスタ変換器
１９、２０、２１…抵抗
２２…コンデンサ
７１…設定電圧設定器
７２…絶縁増幅器
７３…偏差検出部
７４、７９…増幅器
７５…多入力偏差検出部
７６、７８…電流検出器
７７…サンプルホールド回路
８０…位相制御回路
８１…ゲート回路
Claims (4)
- 位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路とを備えたことを特徴とするフィードフォワード制御装置。 - 位相制御可能な半導体素子からなる交流−直流変換器と、この変換器により交流を直流に変換して負荷に直流電力を供給する直流回路を有し、直流回路にフィルタコンデンサを備えた電源供給回路において、
設定電圧を設定する設定器と、前記直流回路の直流電圧を検出する直流電圧検出部と、前記設定器で設定した設定電圧と前記直流電圧検出部で検出された直流電圧との偏差を得る偏差検出部と、前記直流電圧検出部で検出された直流電圧と負荷電流が入力されるとともに、前記偏差検出部の偏差出力、前記フィルタコンデンサの放電電流および負荷電流のピーク値がフィードフォワードとして入力され、両入力の偏差出力を得る多入力偏差検出部と、この多入力偏差検出部からの偏差出力が供給され、その偏差出力値に応じて、出力に前記交流−直流変換器を構成する半導体素子の位相制御信号を得る位相制御回路と、前記多入力偏差検出部に入力される前記負荷電流のピーク値を得るサンプリングホールド回路と、
前記直流電圧検出部で検出された直流電圧が設定電圧に到達したことを確認する第１コンパレータ部と、前記フィルタコンデンサ電流検出部で検出されたコンデンサ充電電流減少を確認する第２コンパレータ部と、位相制御可能な半導体素子の位相が制御遅れ角約６０°となったことを検出する位相制御角検出部と、それらの３つの確認信号をアンド条件として負荷側投入許可信号を作るタイミング発生回路とを備えたことを特徴とするフィードフォワード制御装置。 - 前記多入力偏差検出部はフィードフォワード入力がプラス入力端に供給され、直流電圧と負荷電流がマイナス入力端に供給されることを特徴とする請求項１又は２記載のフィードフォワード制御装置。
- 前記タイミング発生回路は、直流電圧確認信号、コンデンサ充電電流確認信号、位相制御可能な半導体素子の位相制御遅れ角確認信号が確立したことにより前記負荷側投入許可信号を生成することを特徴とする請求項２記載のフィードフォワード制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04950497A JP3615900B2 (ja) | 1997-03-05 | 1997-03-05 | フィードフォワード制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04950497A JP3615900B2 (ja) | 1997-03-05 | 1997-03-05 | フィードフォワード制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10248259A JPH10248259A (ja) | 1998-09-14 |
| JP3615900B2 true JP3615900B2 (ja) | 2005-02-02 |
Family
ID=12832975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04950497A Expired - Fee Related JP3615900B2 (ja) | 1997-03-05 | 1997-03-05 | フィードフォワード制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615900B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4931129B2 (ja) * | 2007-01-29 | 2012-05-16 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP6256992B2 (ja) * | 2014-07-02 | 2018-01-10 | ニチコン株式会社 | 電子管用電源装置 |
| CN114879797B (zh) * | 2022-06-30 | 2022-09-06 | 南京宏泰半导体科技有限公司 | 一种高压电流源控制系统及方法 |
-
1997
- 1997-03-05 JP JP04950497A patent/JP3615900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10248259A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5099410A (en) | Single phase ac power conversion apparatus | |
| Kwon et al. | Improved single-phase line-interactive UPS | |
| US5502370A (en) | Power factor control circuit having a boost current for increasing a speed of a voltage control loop and method therefor | |
| US4727469A (en) | Control for a series resonant power converter | |
| CN101499675A (zh) | 充电电路及电源供应系统 | |
| JP3615900B2 (ja) | フィードフォワード制御装置 | |
| JP3023647B2 (ja) | 系統連系用インバータ | |
| JPS631831B2 (ja) | ||
| JP2990867B2 (ja) | 順変換装置 | |
| Gattamaneni et al. | Design and stability analysis of single-loop voltage control of voltage source inverter | |
| JPH0284053A (ja) | 半導体素子用温度検出装置 | |
| JPH06189475A (ja) | 無停電電源装置 | |
| JP3948591B2 (ja) | 加速電源装置 | |
| JPH0583953A (ja) | 無停電電源装置の出力電圧補正装置 | |
| JPH033670A (ja) | 誘導加熱用インバータ装置の制御方法 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| JPH0652974B2 (ja) | 自励式直交変換装置の制御装置 | |
| JP3273572B2 (ja) | 直流電源装置 | |
| JPS61220014A (ja) | 直流電源装置 | |
| JPH0736473Y2 (ja) | インバータの制御装置 | |
| JPH04313108A (ja) | 無効電力補償装置 | |
| JPH06165406A (ja) | 蓄電池の充電装置 | |
| JPH0619012U (ja) | 直流き電電圧補償装置の制御回路 | |
| JPH06209572A (ja) | 電力変換装置におけるスイッチング素子の保護装置 | |
| JPH0670489A (ja) | 無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |