JP3614818B2 - オプチカルタイムドメインリフレクトメータ - Google Patents
オプチカルタイムドメインリフレクトメータ Download PDFInfo
- Publication number
- JP3614818B2 JP3614818B2 JP2001523824A JP2001523824A JP3614818B2 JP 3614818 B2 JP3614818 B2 JP 3614818B2 JP 2001523824 A JP2001523824 A JP 2001523824A JP 2001523824 A JP2001523824 A JP 2001523824A JP 3614818 B2 JP3614818 B2 JP 3614818B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- clock signal
- period
- pulse
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
- G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
- G01M11/30—Testing of optical devices, constituted by fibre optics or optical waveguides
- G01M11/31—Testing of optical devices, constituted by fibre optics or optical waveguides with a light emitter and a light receiver being disposed at the same side of a fibre or waveguide end-face, e.g. reflectometers
- G01M11/3109—Reflectometers detecting the back-scattered light in the time-domain, e.g. OTDR
- G01M11/3145—Details of the optoelectronics or data analysis
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Description
【技術分野】
【０００１】
本発明は、オプチカルタイムドメインリフレクトメータ（以下、ＯＴＤＲと記す）に係り、特に、光ファイバ線路に光パルスを入射して、その光ファイバ線路からの戻り光の時間に対する強度変化を求めるＯＴＤＲにおいて、距離の精度を高くするための技術を採用したＯＴＤＲに関する。
【背景技術】
【０００２】
従来、光ファイバ線路を用いた通信システムの試験を行う場合、図７に示すような構成を有するＯＴＤＲ１０が用いられている。
【０００３】
すなわち、このＯＴＤＲ１０は、接続端子１０ａに接続された試験対象の光ファイバ線路１に、方向性結合器１１を介して光パルス発生部１２から光パルスを入射し、光ファイバ線路１から戻ってくる光を方向性結合器１１を介して受光器１３で受光し、その受光信号をアナログ／ディジタル（Ａ／Ｄ）変換器１４によって所定周期でサンプリングしてディジタル値に変換するように構成されている。
【０００４】
そして、このＯＴＤＲ１０は、光パルスの入射から所定時間が経過するまでの間にＡ／Ｄ変換器１４から出力されたディジタル値を、光ファイバ線路１の伝送特性を示すデータとして求めている。
【０００５】
なお、図７において、測定制御回路１５は、光パルス発生部１２に駆動パルスＰｄを出力して、その駆動パルスＰｄに同期した光パルスを出射させるとともに、Ａ／Ｄ変換器１４に所定周期のサンプリングパルスＰＳを所定回数出力して、受光信号のサンプリングを行わせる。
【０００６】
このような構成のＯＴＤＲ１０では、時間についての分解能が光ファイバ線路１の特性の距離についての分解能を決定している。
【０００７】
従って、高い距離分解能で測定するためには、Ａ／Ｄ変換器１４のサンプリングパルスＰｓの周期を小さくする必要がある。
【０００８】
しかし、Ａ／Ｄ変換器１４のサンプリング速度には限界があり、しかも、データの精度を高く維持するためには、サンプリング速度を限界まであげることは好ましくないという問題がある。
【０００９】
この問題を解決するために、従来のＯＴＤＲ１０では、以下のようにしている。
まず、一つの光ファイバ線路１の特性を求めるために、図８Ａに示すように、所定幅の駆動パルスＰｄを複数Ｍ回（Ｍ＝５とする）出力する。
【００１０】
そして、図８Ｂ−Ｆに示すように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２）…，Ｐｓ（５）の出力開始タイミングを所定時間ΔＴ（サンプリングパルスＰｓの周期Ｔの１／Ｍ）ずつ遅らせてＡ／Ｄ変換器１４に出力している。
【００１１】
このように同一波形で繰り返し入力されるアナログ信号に対して、サンプリングの開始タイミングをサンプリングパルスの周期の整数分の１ずつずらして一連のデータを得る方式は、一般に等価サンプリング方式と言われている。
【００１２】
この等価サンプリング方式に基づく、サンプリングを行うことにより、図８Ｇに示すように、光パルスを光ファイバ線路１に入射してからＮ・Ｔ−ΔＴ時間が経過するまでの受光信号を、サンプリングパルスＰＳの周期Ｔより短い周期ΔＴでＭ・Ｎ回連続してサンプリングしたときと同等のデータを得ることができる。
【００１３】
すなわち、Ａ／Ｄ変換器１４のサンプリング速度を等価的にＭ倍にすることができる。
このように、サンプリングパルスＰｓの出力開始タイミングを相対的に所定時間ΔＴずつ遅延させるために、従来のＯＴＤＲ１０では、測定制御回路１５を図９や図１０に示すように構成している。
【００１４】
図９に示すような構成では、クロック信号発生回路１６から基準となる所定周期Ｔのクロック信号ＣＫｒを発生させている。
【００１５】
このクロック信号ＣＫｒは、駆動パルス発生回路１７および複数の遅延素子１８（１），１８（２），…，１８（Ｍ）に入力される。
【００１６】
駆動パルス発生回路１７は、測定開始を指示するスタート信号を受けると、クロック信号ＣＫｒに同期した所定時間幅の駆動パルスＰｄを、クロック信号ＣＫｒの周期ＴのＮ倍より長い周期でＭ回出力するように構成されている。
【００１７】
また、遅延素子１８（１），１８（２），…，１８（Ｍ）は、入力されるクロック信号ＣＫｒをそれぞれ０，ΔＴ，２ΔＴ／，…，（Ｍ−１）ΔＴだけ遅延して選択回路１９に出力する。
【００１８】
選択回路１９は、遅延素子１８（１），１８（２），…，１８（Ｍ）の出力のうち、切換回路２０から指定された遅延素子の出力をサンプリングパルスＰｓとして選択的に出力する。
【００１９】
切換回路２０は、スタート信号を受けるまでは、選択回路１９を非選択状態にし、スタート信号を受けると、選択回路１９に遅延素子１８（１）の出力を選択させる。
これにより、選択回路１９から所定個数ＮのサンプリングパルスＰｓが出力されると、切換回路２０は、再び、選択回路１９を非選択状態にする。
【００２０】
そして、切換回路２０は、次の駆動パルスが出力されると、選択回路１９に遅延素子１８（２）の出力を選択させる。
【００２１】
これにより、選択回路１９から所定個数ＮのサンプリングパルスＰｓが出力されると、切換回路２０は、再び、選択回路１９を非選択状態にする。
【００２２】
以下同様にして、切換回路２０は、選択回路１９に遅延素子１８（３），…，１８（Ｍ）の出力を選択させる。
【００２３】
そして、切換回路２０は、選択回路１９から最後の遅延素子１８（Ｍ）の出力が選択されて所定個数ＮのサンプリングパルスＰｓが出力されると、選択回路１９を非選択状態にして次のスタート信号の入力を待つ。
【００２４】
この切換回路２０による遅延素子１８（１），１８（２），…，１８（Ｍ）の選択動作によって、前記図８Ａ−Ｇに示したように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（Ｍ）の出力開始タイミングを所定時間ΔＴ遅らせてＡ／Ｄ変換器１４に出力することができる。
【００２５】
また、図１０の構成では、クロック信号発生回路１６から出力されたクロック信号ＣＫｒを分周器２１によって、例えば、４分周し、この分周信号ＣＫｄを積分回路２２に入力する。
【００２６】
積分回路２２は分周信号ＣＫｄを積分し、分周信号ＣＫｄが、例えば、ハイレベルになった時点を基準にして、電圧Ｖが０ボルトから時間ｔに比例（比例係数α）して増加するランプ関数信号Ｖ（＝αｔ）を出力する。
【００２７】
このランプ関数信号Ｖは基準電圧発生器２３からの基準電圧Ｖｒとともにコンパレータ２４に入力され、ランプ関数信号Ｖと基準電圧Ｖｒが比較される。
【００２８】
そして、ランプ関数信号Ｖが基準電圧Ｖｒに一致してコンパレータ２４の出力が反転したタイミングに駆動パルス発生回路１７から所定幅の駆動パルスＰｄが出力されるとともに、サンプリングパルス発生回路２５がクロック信号ＣＫｒに同期したＮ個のサンプリングパルスＰｓの出力を開始する。
【００２９】
切換回路２６は、スタート信号を受けるまでは、基準電圧発生器２３から出力される基準電圧Ｖｒを、積分回路２２から出力されるランプ関数信号Ｖの最大値より高い電圧に設定してコンパレータ２４の出力が反転しない状態にする。
【００３０】
そして、切換回路２６は、スタート信号を受けると、分周信号ＣＫｄがローレベルの間に基準電圧Ｖｒを、例えば、α・２Ｔに設定して、分周信号ＣＫｄがハイレベルに立ち上がってから２Ｔ時間が経過したときにコンパレータ２４の出力を反転させ、駆動パルスＰｄを出力させるとともに、この駆動パルスＰｄに最初のパルスが同期したＮ個のサンプリングパルスＰｓ（１）の出力を開始させる。
【００３１】
なお、切換回路２６は、Ｎ個のサンプリングパルスＰｓを出力している間に分周信号ＣＫｄがローレベルになると、基準電圧Ｖｒをランプ関数信号Ｖの最大値より高い電圧に設定してコンパレータ２４の出力が反転しない状態にする。
【００３２】
そして、この最初のＮ個のサンプリングパルスＰｓが出力された後の分周信号ＣＫｄがローレベルの間に、切換回路２６は、基準電圧Ｖｒをα（２Ｔ−ΔＴ）に設定して、分周信号ＣＫｄがハイレベルに立ち上がってから（２Ｔ−ΔＴ）時間が経過したときにコンパレータ２４の出力を反転させ、駆動パルスＰｄを出力させるとともに、この駆動パルスＰｄの出力タイミングからΔＴだけ遅れてＮ個のサンプリングパルスＰｓ（２）の出力を開始させる。
【００３３】
以下同様に、切換回路２６は、基準電圧Ｖｒをα（２Ｔ−２ΔＴ），α（２Ｔ−３ΔＴ），α（２Ｔ−４ΔＴ），…，α（Ｔ＋ΔＴ）まで切り換えて、駆動パルスＰｄの出力タイミングからそれぞれ２ΔＴ，３ΔＴ，４ΔＴ，…，（Ｔ−ΔＴ）ずつ遅れてＮ個のサンプリングパルスＰｓの出力を開始させることで、前記図８Ａ−Ｇに示したように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（Ｍ）の出力開始タイミングをΔＴずつ遅らせてＡ／Ｄ変換器１４に出力することができる。
【００３４】
しかしながら、図９に示すような構成で用いられる一般的な遅延素子の時間精度は非常に低く、現状では数ｎＳの精度が限度であり、これ以上の時間分解能を得るには、ケーブルによる遅延作用を用いる必要がある。
【００３５】
ところが、ケーブルを用いた遅延素子は、構造上、小型化が困難であるという問題がある。しかも、前記したように遅延素子を切り換えて使用する方式では、時間分解能を高くすることに伴って、その素子数を増加させなければならず、装置が大型化してしまうという問題がある。
【００３６】
また、図１０に示すように、クロック信号（分周信号）を積分回路２２で積分し、その出力電圧をコンパレータ２４によって基準電圧Ｖｒと比較する構成では、積分回路２２の非直線性によって遅延時間の精度が低下してしまうという問題がある。
【発明の開示】
【００３７】
本発明の目的は、以上のような問題を解決し、高精度で小型に構成できるオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）を提供することにある。
【００３８】
本発明の第１の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部（１２）と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路（１）に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段（１１）と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器（１３）と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するＡ／Ｄ変換器（１４）と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路（３１）と、 前記測定制御回路に、周期Ｔ１の第１のクロック信号と前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ第２のクロック信号とを出力するクロック信号発生手段（３２）と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段（４８）とを備え、
前記測定制御回路は、前記クロック信号発生手段からの互いに位相の異なる第１のクロック信号（周期Ｔ１）と第２のクロック信号（周期Ｔ２）の位相差（Δｔ）から前記光パルス発生部に与える駆動パルスと、前記Ａ／Ｄ変換器に与えるサンプリングパルスとを生成するもので、
上記２つのクロック信号が互いに同位相（あるいは、ある所定の位相差）になったタイミングから第１のクロック信号をｍカウントしたタイミングで前記駆動パルスを生成するとともに、第２のクロック信号をｎカウントしたタイミングから前記サンプリングクロックを生成し、
前記駆動パルスの生成タイミングから前記サンプリングパルスによって前記受光信号のサンプリングを開始するタイミングまでの遅延時間Δｄは、
となることを特徴とするオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）が提供される。
【００３９】
本発明の第２の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記測定制御回路は、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
を備えていることを特徴とするオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）が提供される。
【００４０】
本発明の第３の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記クロック信号発生手段は、
前記周期Ｔ１の第１のクロック信号を出力する第１の水晶発振回路と、
前記周期Ｔ１に対して前記ＯＴＤＲに要求される最小分解能に相当する時間に等しいかまたは小さい周期差Δｔを持つ前記周期Ｔ２の第２のクロック信号を出力する第２の水晶発振回路と、
を備えることを特徴とするオプチカルタイムドメインリフレクトメータが提供される。
【００４１】
本発明の第４の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは、前記最小分解能ΔＴに相当する時間に等しい周期差を含み、最小分解能ΔＴよりも小さい値になっている場合も含むこ とを特徴とするオプチカルタイムドメインリフレクトメータが提供される。
【００４２】
本発明の第５の態様によると、
駆動パルスに同期した光パルスを光パルス発生部から出射して試験対象の光ファイバ線路に入射し、該光ファイバ線路からの戻り光を受光器によって受光し、その受光信号をＡ／Ｄ変換器によってサンプリングして、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）において、
周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して該ＯＴＤＲに要求される最小距離分解能に相当する時間に等しいかまたは小さい周期差Δｔをもつ周期Ｔ２の第２のクロック信号とを発生するクロック信号発生手段と、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
前記サンプリングパルス発生手段から前記所定数Ｎのサンプリングパルスが出力される毎に、前記第１の設定値と第２の設定値を該設定値同士の差が一定となる状態で異なる値に順次切り換える設定値切換手段とを備え、
前記受光信号に対するＮ回ずつのサンプリングを前記第１の設定値と第２の設定値を切り換えてＭ回行うことにより、前記受光器から出力される受光信号を前記第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得することを特徴するＯＴＤＲが提供される。
【発明を実施するための最良の形態】
【００４３】
まず、本発明の概要について説明する。
【００４４】
前記目的を達成するために、本発明のＯＴＤＲは、駆動パルスに同期した光パルスを光パルス発生部（１２）から出射して試験対象の光ファイバ線路（１）に入射し、該光ファイバ線路からの戻り光を受光器（１３）によって受光し、その受光信号をＡ／Ｄ変換器 （１４）によってサンプリングして、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するＯＴＤＲにおいて、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して該ＯＴＤＲに要求される最小距離分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを発生するクロック信号発生手段（３２）と、前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段（３３）と、前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段（３４）と、前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段（４０）と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段（３５）と、前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段（４１）と、前記サンプリングパルス発生手段から前記所定数Ｎのサンプリングバルスが出力される毎に、前記第１の設定値と第２の設定値を該設定値同士の差が一定となる状態で異なる値に順次切り換える設定値切換手段（４２）とを備え、前記受光信号に対するＮ回ずつのサンプリングを前記第１の設定値と第２の設定値を切り換えてＭ回行うことにより、前記受光器から出力される受光信号を前記第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得することを特徴としている。
【００４５】
次に、以上のような概要に基づく以下、本発明の各実施の形態を図面を用いて説明する。
【００４６】
（第１の実施の形態）
図１は、本発明によるＯＴＤＲ３０の第１の実施の形態のの構成を示している。
【００４７】
なお、図１において、方向性結合器１１、光パルス発生部１２、受光器１３、Ａ／Ｄ変換器１４は、前記図７に示した従来のＯＴＤＲ１０のものと同一構成なので、同一符号を付して説明を省略する。
【００４８】
このＯＴＤＲ３０では、接続端子３０ａに接続された光ファイバ線路１に、駆動パルスＰｄを受けた光パルス発生部１２から出射された光パルスを方向性結合器１１を介して入射する。
【００４９】
そして、このＯＴＤＲ３０では、該光ファイバ線路１から戻ってくる光を方向性結合器１１を介して受光器１３で受光し、受光器１３の受光信号をサンプリングパルスＰｓを受けたＡ／Ｄ変換器１４によってサンプリングし、ディジタル値に変換している。
【００５０】
このＯＴＤＲ３０は、前述した等価サンプリング方式を用いて受光信号のサンプリングを行うものである。
【００５１】
このため、測定制御回路３１は、光パルス発生部１２に駆動パルスＰｄを出力するとともに、Ａ／Ｄ変換器１４にサンプリングパルスを出力する。
【００５２】
そして、この測定制御回路３１は、周期Ｔ１の第１のクロック信号ＣＫ１と、該周期Ｔ１より僅かに大きい周期Ｔ２の第２のクロック信号ＣＫ２を出力するクロック信号発生回路３２を有している。
【００５３】
前記２つのクロック信号ＣＫ１、ＣＫ２の周期差（Δｔ＝Ｔ２−Ｔ１）は、第２のクロック信号ＣＫ２の周期Ｔ２の整数分の１に設定されている。
【００５４】
この周期差Δｔが、このＯＴＤＲ３０に要求される最小距離分解能に相当する時間となる。
【００５５】
例えば、第１のクロック信号ＣＫ１の周期Ｔ１を１９．９ｎＳ（周波数では５０．２５１ＭＨｚ）、第２のクロック信号ＣＫ２の周期Ｔ２を２０．０ｎＳ（周波数では５０．０００ＭＨｚ）とすれば、両者の周期差Δｔは第２のクロック信号ＣＫ２の周期Ｔ２の２０分の１の０．１ｎＳ（ナノ秒）となる。
【００５６】
この周期差Δｔが、このＯＴＤＲ３０に要求される最小距離分解能に相当する時間である。
【００５７】
ここで、光パルスの波長に対する光ファイバ線路１の群屈折率を１．５とすると、光パルスがΔｔ＝０．１ｎＳの間に往復できる光ファイバ線路１の長さはほぼ１ｃｍとなり、この長さが最小距離分解能となる。
【００５８】
クロック信号発生回路３２としては、発生する２つのクロック信号ＣＫ１，ＣＫ２の周波数および位相が安定したものであればその構成は任意である。
【００５９】
例えば、このクロック信号発生回路３２としては、図１中に示すように、独立した２つの水晶発振回路Ｘ１，Ｘ２から第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２をそれぞれ出力するようにしたものであってもよい。
【００６０】
また、位相同期ループ（ＰＬＬ）やダイレクトディジタルシンセサイザ（ＤＤＳ）等を用いて第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２とを出力するようにしたものであってもよい。
【００６１】
そして、クロック信号発生回路３２からの２つのクロック信号ＣＫ１，ＣＫ２は、第１のタイミング検出回路３３に入力されている。
【００６２】
第１のタイミング検出回路３３は、位相比較器を含み、後述する開始終了指示回路４３からの状態信号Ｊが測定中を示すレベル（例えば、ハイレベル）になっている間、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２との位相を比較する。
【００６３】
そして、この第１のタイミング検出回路３３は、２つのクロック信号ＣＫ１，ＣＫ２の位相差が所定値φ（例えば、φ＝０）になったタイミングを同期タイミングとして検出し、この検出タイミングに同期した第１の検出信号Ｓ１を、少なくともＭ回（Ｍは複数）まで出力する。
【００６４】
また、この第１のタイミング検出回路３３は、開始終了指示回路４３からの状態信号Ｊが非測定中を示すレベル（例えば、ローレベル）になっている間は、その機能を停止する（少なくとも、第１の検出信号Ｓ１の出力を停止する）。
【００６５】
この第１のタイミング検出回路３３からの第１の検出信号Ｓ１は、第２のタイミング検出回路３４および第３のタイミング検出回路３５に入力されている。
【００６６】
第２のタイミング検出回路３４は、計数回路を含み、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力されたときから第１のクロック信号ＣＫ１の計数を開始する。 そして、この第２のタイミング検出回路３４は、その計数値が後述する第１の設定値Ｐ１に等しくなったタイミングを駆動タイミングとして検出し、この検出タイミングに同期した第２の検出信号Ｓ２を出力する。
【００６７】
また、第３のタイミング検出回路３５は、第２のタイミング検出回路３４と同様に計数回路を含み、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力されたときから第２のクロック信号ＣＫ２の計数を開始する。
【００６８】
そして、この第３のタイミング検出回路３５は、その計数値が後述する第２の設定値Ｐ２に等しくなったタイミングをサンプリング開始タイミングとして検出し、この検出タイミングに同期した第３の検出信号Ｓ３を出力する。
【００６９】
なお、第２のタイミング検出回路３４および第３のタイミング検出回路３５では、例えば、図２に示すように構成されている。
【００７０】
まず、リセット回路３６は、第１の検出信号Ｓ１に同期したリセット信号を出力する。そして、第１の検出信号Ｓ１に同期したリセット信号で計数回路３７をリセットしてから、計数回路３７が第１のクロック信号ＣＫ１または第２のクロック信号ＣＫ２を計数を開始する。
【００７１】
この計数回路３７の計数結果と前記第１の設定値Ｐ１または第２の設定値Ｐ２とがディジタルコンパレータ３８で比較される。
【００７２】
そして、このディジタルコンパレータ３８からの出力が第２の検出信号Ｓ２または第３の検出信号Ｓ３として出力される。
【００７３】
また、図示はしてないが、第２のタイミング検出回路３４および第３のタイミング検出回路３５を、プリセット可能な計数回路に第１の検出信号Ｓ１に同期して設定値Ｐ１またはＰ２（あるいはその補数）をプリセットし、計数回路のボロー出力（またはキャリー出力）を第２の検出信号Ｓ２または第３の検出信号Ｓ３として出力するように構成しても良い。
【００７４】
次に、駆動パルス発生回路４０は、第２のタイミング検出回路３４から第２の検出信号Ｓ２が出力される毎に、この第２の検出信号Ｓ２に同期した所定幅の駆動パルスＰｄを発生して光パルス発生部１２に出力する。
【００７５】
また、サンプリングパルス発生回路４１は、第３のタイミング検出回路３５から第３の検出信号Ｓ３が出力される毎に、第２のクロック信号ＣＫ２と同期したＮ個のサンプリングパルスＰｓをＡ／Ｄ変換器１４に連続的に出力する。
【００７６】
また、設定値切換回路４２は、サンプリングパルス発生回路４１がＮ個のサンプリングパルスＰｓを出力する毎に、第１の設定値Ｐ１と第２の設定値Ｐ２とを所定の初期値（例えば、０）から所定値Δｐずつ増加更新する。
【００７７】
ここで、開始終了指示回路４３は、操作部４４による測定開始操作がなされると、状態信号Ｊを測定中を示すハイレベルにしている。
【００７８】
また、この開始終了指示回路４３は、その後、駆動パルス発生回路４０から駆動パルスＰｄが所定回数Ｍ出力されて、さらにそのＭ番目の駆動パルスＰｄが出力されてからサンプリングパルスＰｓがＮ回出力された後に、状態信号Ｊを一連の測定が終了してから非測定状態になったことを示すローレベルにすることにより、第１のタイミング検出回路３３の機能を停止させる。
【００７９】
また、測定条件設定手段４５は、操作部４４の操作によって指定された観測レンジＴａ、時間分解能（等価サンプリング周期）ΔＴおよびパルス幅Ｔｗに対応したパラメータを、測定制御回路３１の駆動パルス発生回路４０、サンプリングパルス発生回路４１、設定値切換回路４２、開始終了指示回路４３に設定する。
【００８０】
なお、ここで、観測レンジＴａは第２のクロック信号ＣＫ２の周期Ｔ２の整数倍の値で指定され、時間分解能（等価サンプリング周期）ΔＴは、周期差Δｔの整数倍でかつ第２のクロック信号ＣＫ２の周期Ｔ２を複数等分する値で指定されるものとする。
【００８１】
すなわち、測定条件設定手段４５は、指定されたパルス幅Ｔｗを駆動パルス発生回路４０に設定し、サンプリングパルス発生回路４１に対してそのサンプリングバルスＰｓの出力回数Ｎを設定し、設定値切換回路４２には、設定値Ｐ１、Ｐ２の可変幅Δｐを設定し、開始終了指示回路４３には、駆動パルスＰｄの出力回数Ｍと前記サンプリングパルスＰＳの出力回数Ｎを設定する。
【００８２】
ここで、測定条件設定手段４５は、指定された観測レンジＴａ、時間分解能ΔＴおよび第２のクロック信号ＣＫ２の周期Ｔ２、周期差Δｔに基づいて、以下の式（１），（２），（３）が成り立つように，Δｐ．Ｎ、Ｍの各値を決定している。
【００８３】
なお、ここで観測レンジＴａは、等価サンプリングによってデータを得る期間の目安になる値であり、等価サンプリングを行う場合の実際の観測期間はこの観測レンジＴａより長くなる。
【００８４】
ΔＴ／Δｔ＝Δｐ …（１）
Ｔａ／Ｔ２＝Ｎ …（２）
Ｔ２／ΔＴ＝Ｍ …（３）
【００８５】
例えば、前述したように、第２のクロック信号ＣＫ２の周期Ｔ２が２０ｎＳ、周期差Δｔが０．１ｎＳで、指定された観測レンジＴａが１０００ｎＳ、時間分解能ΔＴが０．１ｎＳである場合を想定する。
【００８６】
すると、この場合には、式（１）から第１、第２の設定値Ｐ１，Ｐ２の可変幅Δｐが１となる。
【００８７】
また、式（２）からサンプリングパルスＰｓの出力回数Ｎが５０となる。
また、式（３）から駆動パルスの出力回数Ｍが２００となる。
なお、この条件で得られるデータの総数はＭ・Ｎ＝１００００個となる。
また、ここでは、時間分解能ΔＴを操作部４４から指定するようにしている。
【００８８】
しかるに、当該ＯＴＤＲ３０が取得できるデータの総数Ｗは後述するメモリ４７の容量によって制限される場合があるので、メモリ４７の容量と観測レンジＴａとによって時間分解能ΔＴを自動的に設定してもよい。
【００８９】
例えば、メモリ４７に記憶できるデータの総数Ｗが１００００個に制限されているときに、観測レンジＴａ＝２０００ｎＳが指定されたとする。
【００９０】
この場合には、Ｗ／Ｔａの演算によって時間分解能ΔＴ＝０．２ｎＳを自動的に求めて、この時間分解能に対応する可変幅Δｐ＝２を設定する。
【００９１】
一方、データ書込手段４６は、Ａ／Ｄ変換器１４から出力されるデータをメモリ４７に記憶するために、メモリ４７からアドレス順にデータを読み出したときに、そのデータが時間について連続した波形データとなるようにアドレスを指定しながらデータの書き込みを行う。
【００９２】
すなわち、駆動パルス発生回路４０から最初の駆動パルスＰｄ（１）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（１，１），Ｄ（１，２），Ｄ（１，３），…，Ｄ（１，Ｎ）を、メモリ４７のアドレス０，Ｍ，２Ｍ，３Ｍ，…，（Ｎ−１）Ｍにそれぞれ記憶する。
【００９３】
また、駆動パルス発生回路４０から２回目の駆動パルスＰｄ（２）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（２，１），Ｄ（２，２），Ｄ（２，３），…，Ｄ（２，Ｎ）を、メモリ４７のアドレス１，Ｍ＋１，２Ｍ＋１，３Ｍ＋１，…， （Ｎ−１）Ｍ＋１にそれぞれ記憶する。
【００９４】
以下同様にメモリ４７に対するデータの記憶を行い、駆動パルス発生回路４０からＭ回目の駆動パルスＰｄ（Ｍ）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（Ｍ，１），Ｄ（Ｍ，２），Ｄ（Ｍ，３），…，Ｄ（Ｍ、Ｎ）を、メモリ４７のアドレスＭ−１，２Ｍ−１，３Ｍ−１，…，ＮＭ−１にそれぞれ記憶する。
【００９５】
このようなアドレスの指定をすることにより、メモリ４７のアドレス０，１，…，ＮＭ−１には、そのアドレス順に時間が連続する一連の波形データが記憶されることになる。
【００９６】
データ処理部４８は、メモリ４７に記憶された一連の波形データを読み出して、光ファイバ線路１の伝送特性の評価に必要な各種の演算を行うとともに、その演算結果や波形を出力装置４９に出力する。
【００９７】
この出力装置４９は、画像表示装置、プリンタ、外部装置と通信を行うための通信機、あるいは、フロッピーディスク等のように移動可能な記憶媒体のドライブ装置等のいずれであってもよい。
【００９８】
次に、このＯＴＤＲ３０の動作を、前記したように第２のクロック信号ＣＫ２の周期Ｔ２が２０ｎＳ、周期差Δｔが０．１ｎＳで、観測レンジＴａが１０００ｎＳ、時間分解能ΔＴが０．１ｎＳと指定された場合について説明する。
【００９９】
この場合、前記したように、サンプリングパルス発生回路４１には、光パルス１つ当たりのサンプリングパルスＰｓの出力回数Ｎ＝５０が設定される。
また、設定値切換回路４２には、可変幅Δｐ＝１が設定される。
【０１００】
また、開始終了指示回路４３には、駆動パルスＰｄの出力回数Ｍ＝２００と、サンプリングパルスＰｓの出力回数Ｎ＝５０とが設定される。
【０１０１】
この状態で、操作部４４により測定開始操作を行うと、図３Ａに示すように、開始終了指示回路４３の状態信号Ｊがｔ０時にハイレベルに変化して、第１のタイミング検出回路３３が動作状態となる。
【０１０２】
そして、図３Ｂ，Ｃに示すように、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２の位相がｔ１時に一致すると、第１のタイミング検出回路３３から図３Ｄに示すようにｔ１時に立ち上がる第１の検出信号Ｓ１が出力される。
【０１０３】
このとき、図３Ｅに示すように、第１の設定値Ｐ１と、第２の設定値Ｐ２とは共に初期値が０であるので、第２のタイミング検出回路３４からは、図３Ｆに示すように、第１の検出信号Ｓ１に同期した第２の検出信号Ｓ２が出力される。
【０１０４】
また、このとき、駆動パルス発生回路４０からは、図３Ｇに示すように、第２の検出信号Ｓ２に同期した所定幅Ｔｗの１個目の駆動パルスＰｄ（１）が出力される。
【０１０５】
そして、この駆動パルスＰｄ（１）に同期した光パルスが光パルス発生部１２から出射されて、試験対象の光ファイバ線路１に入射される。
【０１０６】
この光パルスを受けた光ファイバ線路１からの戻り光は、受光器１３で受光される。
この受光器１３で光電変換された受光信号がＡ／Ｄ変換器１４に入力される。
【０１０７】
一方、図３Ｈに示すように、第３のタイミング検出回路３５からも第１の検出信号Ｓ１に同期した第３の検出信号Ｓ３が出力される。
すると、サンプリングパルス発生回路４１からは、図３Ｉに示すように、第３の検出信号Ｓ３に最初のクロックが同期し、第２のクロック信号ＣＫ２と同一位相（周期Ｔ０とする）のＮ個（５０個）のサンプリングパルスＰｓ（１）が出力される。
【０１０８】
Ａ／Ｄ変換器１４は、先頭のクロックが駆動パルスＰｄ（１）と同期したＮ個（５０個）のサンプリングパルスＰｓ（１）を受けて受光信号のサンプリングを行うことにより、Ｎ個のデータＤ（１，１），Ｄ（１，２），…，Ｄ（１，５０）を出力する。
【０１０９】
このデータ列は、データ書込手段４６によって、メモリ４７のアドレス０，２００，４００，６００，…，９８００にそれぞれ記憶される。
【０１１０】
また、サンプリングパルスＰｓのＮ番目（５０番目）のクロックが出力された後のｔ２時には、図３Ｅに示すように、設定値Ｐ１、Ｐ２がともに１に切り換えられる。
【０１１１】
そして、その直後のｔ３時に、再び、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２との位相が一致して、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力される。
【０１１２】
そして、その次に、第１のクロック信号ＣＫ１が入力されたｔ４時に、第２のタイミング検出回路３４から第２の検出信号Ｓ２が出力される。
【０１１３】
また、駆動パルス発生回路４０から、ｔ４時に、２個目の駆動パルスＰｄ（２）が出力されて、光ファイバ線路１に２回目の光パルスが入射される。
【０１１４】
また、このｔ４時からΔＴ（＝Δｔ＝０．１ｎＳ）遅れたｔ５時には、第３のタイミング検出回路３５から第２の検出信号Ｓ３が出力される。
【０１１５】
すると、サンプリングパルス発生回路４１から、前記と同様に第２のクロック信号ＣＫ２と同一位相（周期Ｔ０とする）のＮ個（５０個）のサンプリングパルスＰｓ（２）がＡ／Ｄ変換器１４に出力される。
【０１１６】
そして、このＡ／Ｄ変換器１４からＮ個（５０個）のデータＤ（２，１），Ｄ（２，２），Ｄ（２，３），…，Ｄ（２，５０）が出力され、メモリ１６のアドレス１，２０１，４０１，６０１，…，９８０１にそれぞれ記憶される。
【０１１７】
以下、同様の動作が２００回まで繰り返され、駆動パルスＰｄが１つ出力される毎にＮ個（５０個）ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（２００）が出力されることになる。
【０１１８】
この場合、各サンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（２００）は、各駆動パルスＰｄ（１）〜Ｐｄ（２００）に対して、図４Ａ−Ｆに示すように、ΔＴ（＝Δｔ＝０．１ｎＳ）ずつ遅れて出力されることになる。
【０１１９】
そして、最後の組のサンプリングパルスＰｓ（２００）が出力された段階で、１００００個のデータＤ（１，１），…Ｄ（２００，５０）を０．１ｎＳの分解能で得ることができる。
【０１２０】
この１００００個のデータは、光ファイバ線路１に光パルスを入射してからＮ・Ｔ２−ΔＴ（＝９９９．９ｎＳ）時間が経過するまでの間に、受光器１３から出力される受光信号を、周期差Δｔの整数倍（この場合、１倍）の周期でＭ・Ｎ回（１００００回）連続的にサンプリングを行ったときに得られる１００００個のデータと同等である。
【０１２１】
このような等価サンプリングを行った場合、測定における時間（距離）の精度は、クロック信号発生回路３２によって発生した周波数固定の２つのクロック信号ＣＫ１、ＣＫ２の周期差で決まる。
【０１２２】
ここで、その周期差を前記した数値範囲で安定化することは、クロック信号発生回路３２として用いる互いに独立した二つの水晶発振回路Ｘ１，Ｘ２の各発振周波数を基準にすることにより、きわめて容易に達成することができる。
【０１２３】
従って、このＯＴＤＲ３０の時間（距離）に関する分解能の精度は、従来のような遅延素子を用いたものや、ランプ関数を用いたものに比べて格段に高くなり、メモリ４７に記憶された一連のデータから光ファイバ線路１の特性をその細部まで正確に把握することができる。
【０１２４】
また、前記したように、時間（距離）に関する分解能は２つのクロック信号ＣＫ１、ＣＫ２の周期差によって決まるので、高い分解能を実現しても構成要素が増すことはなく、装置全体を小型化できる。
【０１２５】
なお、前記説明では、指定された時間分解能ΔＴが周期差Δｔと等しい場合について説明したが、時間分解能ΔＴは、第２のクロック信号ＣＫ２の周期Ｔ２を複数等分し、周期差Δｔの整数倍となる任意の値を指定できる。
【０１２６】
例えば、観測レンジＴａが前記同様に１０００ｎＳで、時間分解能ΔＴをΔｔの５倍の０．５ｎＳに指定した場合、前記式（１），（２），（３）により、設定値Ｐ１，Ｐ２の可変幅Δｐが５、駆動パルスの出力回数Ｍが４０、サンプリングパルスの出力回数Ｎが５０となり、この場合の総サンプル数は２０００個となる。
【０１２７】
また、前記説明では、第１の設定値Ｐ１と第２の設定値Ｐ２との初期値を共に０とし、第１回目に出力されるＮ個のサンプリングパルスＰｓ（１）の先頭パルスと駆動パルスＰｄ（１）の立ち上がりを一致させている。
【０１２８】
しかるに、第１の設定値Ｐ１と第２の設定値Ｐ２の初期値を０以外の値にして、光パルスが光ファイバ線路１に入射されてから一定時間が経過してからの受光信号をサンプリングすることもできる。
【０１２９】
例えば、第１の設定値Ｐ１と第２の設定値Ｐ２との初期値を共に４にすれば、第１回目に出力されるＮ個のサンプリングパルスＰｓ（１）の先頭パルスを、駆動パルスＰｄ（１）から４・Δｔ（前記数値例では０．４ｎＳ）だけ遅らせることができる。
【０１３０】
また、第１の設定値Ｐ１と第２の設定値Ｐ２の初期値を異なる値に設定することもできる。
【０１３１】
例えば、第１の設定値Ｐ１の初期値をｍ、第２の設定値Ｐ２の初期値をｎ（ｍ＜ｎ）とすると、サンプリングパルスＰｓ（１）の先頭パルスを、駆動パルスＰｄ（１）の出力タイミングからｍ・Δｔ＋（ｎ−ｍ）Ｔ２だけ遅らせることができる。
【０１３２】
また、前記説明では、第１の設定値Ｐ１と第２の設定値Ｐ２を初期値から所定の可変幅Δｐずつ単調に増加させて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）の出力開始タイミングを順番にΔＴずつ遅らせている。
【０１３３】
しかるに、これは本発明を限定するものでなく、Ｎ個ずつのサンプリングパルスＰｓ （１），Ｐｓ（２），…，Ｐ（Ｍ）の発生順は任意に設定することができる。
【０１３４】
例えば、前記の場合とは逆に、第１の設定値Ｐ１と第２の設定値Ｐ２を初期値から所定の可変幅Δｐずつ単調に減少させて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ （２），…，Ｐ（Ｍ）の出力開始タイミングが順番にΔＴずつ早くなるようにしても良い。
【０１３５】
また、第１の設定値Ｐ１と第２の設定値Ｐ２の可変幅を前記Δｐの、例えば、２倍で切り換えて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）のうち、奇数番目のサンプリングパルスＰｓ（１），Ｐｓ（３），…，Ｐ（Ｍ−１）（Ｍが偶数の場合）を先に発生した後に、偶数番目のサンプリングパルスＰｓ（２），Ｐｓ（４），…，Ｐ（Ｍ）を発生してもよい。
【０１３６】
ただし、このような場合においても、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）間の出力開始タイミングの最大のずれを第２のクロック信号ＣＫ２の周期Ｔ２より小とするために、第１の設定値Ｐ１と第２の設定値Ｐ２との差を一定に維持しておく必要がある。
【０１３７】
なお、前記説明では、発明を理解し易いようにデータの平均化処理についての説明を省略していたが、一般的には、前記した等価サンプリング処理を複数回行って、一連の波形データを複数回取得し、これを加算処理して平均化し、この平均化されたデータについて特性の演算処理や波形表示処理を行っている。
【０１３８】
この平均化処理は、データ書込回路４６においてデータの加算処理を実行しながらメモリ４７に書き込みを行う方法や、複数の波形データをメモリ４７に一旦書き込んでからデータ処理部４８で平均化処理を行う方法がある。
【０１３９】
以上説明したように、本発明の第１の実施の形態によるＯＴＤＲは、周期Ｔ１の第１のクロック信号と、周期Ｔ１に対して装置に要求される最小距離分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロックとをクロック信号発生手段から出力し、第１のタイミング検出手段によって２つのクロック信号が所定の位相差になったタイミングを検出し、その検出タイミングから第１のクロック信号が第１の設定値に等しい回数出力されたタイミングを第２のタイミング検出手段によって検出して、この検出タイミングに同期した駆動パルスを光パルス発生部に複数Ｍ回出力し、第１のタイミング検出手段の検出タイミングから第２のクロック信号が第２の設定値と等しい回数出力されたタイミングを第３のタイミング検出手段によって検出して、この検出タイミングから第２のクロック信号に同期した所定数ＮのサンプリングパルスをＡ／Ｄ変換器に出力するように構成し、さらに所定数Ｎのサンプリングパルスが出力される毎に、第１の設定値および第２の設定値を設定値切換手段によってその差が一定値のままで順次異なる値に切り換えるように構成し、受光信号に対するＮ回ずつのサンプリングを第１の設定値と第２の設定値を切り換えてＭ回行うことにより、受光器から出力される受光信号を第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得している。
【０１４０】
このように本発明の第１の実施の形態によるＯＴＤＲでは、等価サンプリング方式における時間についての分解能が、２つのクロック信号の周期差によって決まり、この２つのクロック信号の周期差を安定化することで容易に精度を高くすることができ、光ファイバ線路の特性をその細部まで正確に把握することができる。
【０１４１】
また、本発明の第１の実施の形態によるＯＴＤＲでは、高い分解能を実現することに伴う構成要素の増加がなく、装置全体を小型化できる。
【０１４２】
なお、ＯＴＤＲの最小分解能ΔＴが、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔによって決まるとしているが、実際に製品化されているＯＴＤＲでは、最小分解能５００ｐｓ／１ｎｓ／２ｎｓ／５ｎｓ／１０ｎｓ…に対して、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは１００ｐｓのみで動作するようになされている。
【０１４３】
すなわち、実際に製品化されているＯＴＤＲの分解能に相当する時間ΔＴは、操作パネル上で５００ｐｓ／１ｎｓ／２ｎｓ／５ｎｓ／１０ｎｓ…に選択的に設定することができるようになされているのに対し、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは１００ｐｓ固定で動作するようになされている。
【０１４４】
よって、実際には、上述したΔＴ（分解能に相当する時間）に対して、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは、ＯＴＤＲに要求される最小分解能ΔＴに相当する時間に等しい周期差ではなく、ΔＴよりも小さい値になっている場合も含むものとする。
【０１４５】
（第２の実施の形態）
この第２の実施の形態の構成は、図１に示した第１の実施の形態の構成と同様である。
【０１４６】
そして、この第２の実施の形態では、２つのクロック信号の周期差から上述した戻り光信号のサンプリングを開始するタイミングに与える遅延を生成するようにしている。
【０１４７】
すなわち、ＯＴＤＲ３０の表示画面における横軸（距離）の調整を行うためには、光パルス発生部１２からの光（ＬＤ）パルスの出射タイミングと被測定用の光ファイバ線路１からの戻り光（信号）をサンプリングするタイミングとの調整を行う必要がある。
【０１４８】
このような調整を行うためには、図５Ａ，Ｂ，Ｃに示すように、ＬＤパルスの出射タイミングから実際に光信号のサンプリングを開始するタイミングまでの遅延時間Δｄを精度良く（ＯＴＤＲ３０の分解能に相当する時間以下の時間精度、数１００ｐｓ程度）、広い範囲（ＯＴＤＲ３０内部の光ファイバ等の光学系による遅延や増幅器等の電気回路系の遅延によって生じる時間差、数１００ｎｓ程度）で可変することができる遅延回路が必要となる。
【０１４９】
この遅延回路は、図６に示すように、ＯＴＤＲの表示画面における横軸（距離）の調整を行うために必要となる。
【０１５０】
すなわち、遅延時間Δｄが大きすぎれば、表示される波形の先頭部が表示画面の左端からはみ出して実際には表示されなくなってしまう。
【０１５１】
また、遅延時間Δｄが小さすぎれば、表示される波形の先頭部が表示画面のスタート位置からずれてしまう。
【０１５２】
そこで、この第２の実施の形態では、表示される波形の先頭部が表示画面のスタート位置から正しく表示するのに適した遅延時間ｄΔを遅延回路によって与えるために、上記２つのクロック信号の位相差から上述した光信号のサンプリングを開始するタイミングに与える遅延を生成するようにしている。
【０１５３】
具体的には、上記クロック信号発生回路３２からの位相の異なる第１のクロック信号ＣＫ１（周期Ｔ１）と第２のクロック信号ＣＫ２（周期Ｔ２）の位相差（Δｔ）からＬＤパルス（光パルス発生部１２に与えるの駆動パルスＰｄ）と、サンプリングクロック（Ａ／Ｄ変換器１４に与えるサンプリングパルスＰｓ）とを生成する。
【０１５４】
このとき、図３Ｂ，Ｃに示すように、上記２つのクロック信号が互いに同位相（あるいは、ある所定の位相差）になったタイミング（ｔ１）から第１のクロック信号ＣＫ１をｍカウントしたタイミングでＬＤパルスＰｄを出射するとともに、第２のクロック信号ＣＫ２をｎカウントしたタイミングからサンプリングクロックＰｓを生成する。
【０１５５】
このとき、上述したＬＤパルスＰｄの出射タイミングからサンプリングクロックＰｓによって実際に光信号のサンプリングを開始するタイミングまでの遅延時間Δｄは、
【０１５６】
となる。
【０１５７】
ここで、ｍ，ｎを任意に設定することができるようにしておけば、ＯＴＤＲ３０の最小分解能Δｔで任意の遅延時間Δｄを生成することができる（図３Ａ−Ｉ）。
【０１５８】
このように本発明の第２の実施の形態によるＯＴＤＲでは、等価サンプリング方式における時間についての分解能が、２つのクロック信号の周期差によって決まり、この２つのクロック信号の周期差を安定化することで容易に精度を高くすることができるとともに、表示される波形の先頭部が表示画面のスタート位置から正しく表示されるようにすることにより、光ファイバ線路の特性をその細部まで正確に把握することができる。
【０１５９】
また、このような本発明の第２の実施の形態によるＯＴＤＲでも、高い分解能を実現することに伴う構成要素の増加がなく、装置全体を小型化できる。
【図面の簡単な説明】
【図１】図１は、本発明によるＯＴＤＲの第１の実施形態の構成を示すブロック図であり、
【図２】図２は、本発明によるＯＴＤＲの第１の実施形態の要部の構成例を示す回路図であり、
【図３】図３Ａ−Ｉは、本発明によるＯＴＤＲの第１の実施形態の動作を説明するためのタイミング図であり、
【図４】図４Ａ−Ｆは、本発明によるＯＴＤＲの第１の実施形態の動作を説明するためのタイミング図であり、
【図５】図５Ａ−Ｃは、本発明によるＯＴＤＲの第２の実施形態の動作を説明するためのタイミング図であり、
【図６】図６は、本発明によるＯＴＤＲの第２の実施形態の動作を説明するための波形図であり、
【図７】図７は、従来のＯＴＤＲの構成を示すブロック図であり、
【図８】図８Ａ−Ｇは、従来のＯＴＤＲにおいてサンプリング周期を等価的に短くするための動作を説明するタイミング図であり、
【図９】図９は、従来のＯＴＤＲの要部の構成例を示すブロック図であり、
【図１０】図１０は、従来のＯＴＤＲの要部の構成例を示すブロック図である。
【０００１】
本発明は、オプチカルタイムドメインリフレクトメータ（以下、ＯＴＤＲと記す）に係り、特に、光ファイバ線路に光パルスを入射して、その光ファイバ線路からの戻り光の時間に対する強度変化を求めるＯＴＤＲにおいて、距離の精度を高くするための技術を採用したＯＴＤＲに関する。
【背景技術】
【０００２】
従来、光ファイバ線路を用いた通信システムの試験を行う場合、図７に示すような構成を有するＯＴＤＲ１０が用いられている。
【０００３】
すなわち、このＯＴＤＲ１０は、接続端子１０ａに接続された試験対象の光ファイバ線路１に、方向性結合器１１を介して光パルス発生部１２から光パルスを入射し、光ファイバ線路１から戻ってくる光を方向性結合器１１を介して受光器１３で受光し、その受光信号をアナログ／ディジタル（Ａ／Ｄ）変換器１４によって所定周期でサンプリングしてディジタル値に変換するように構成されている。
【０００４】
そして、このＯＴＤＲ１０は、光パルスの入射から所定時間が経過するまでの間にＡ／Ｄ変換器１４から出力されたディジタル値を、光ファイバ線路１の伝送特性を示すデータとして求めている。
【０００５】
なお、図７において、測定制御回路１５は、光パルス発生部１２に駆動パルスＰｄを出力して、その駆動パルスＰｄに同期した光パルスを出射させるとともに、Ａ／Ｄ変換器１４に所定周期のサンプリングパルスＰＳを所定回数出力して、受光信号のサンプリングを行わせる。
【０００６】
このような構成のＯＴＤＲ１０では、時間についての分解能が光ファイバ線路１の特性の距離についての分解能を決定している。
【０００７】
従って、高い距離分解能で測定するためには、Ａ／Ｄ変換器１４のサンプリングパルスＰｓの周期を小さくする必要がある。
【０００８】
しかし、Ａ／Ｄ変換器１４のサンプリング速度には限界があり、しかも、データの精度を高く維持するためには、サンプリング速度を限界まであげることは好ましくないという問題がある。
【０００９】
この問題を解決するために、従来のＯＴＤＲ１０では、以下のようにしている。
まず、一つの光ファイバ線路１の特性を求めるために、図８Ａに示すように、所定幅の駆動パルスＰｄを複数Ｍ回（Ｍ＝５とする）出力する。
【００１０】
そして、図８Ｂ−Ｆに示すように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２）…，Ｐｓ（５）の出力開始タイミングを所定時間ΔＴ（サンプリングパルスＰｓの周期Ｔの１／Ｍ）ずつ遅らせてＡ／Ｄ変換器１４に出力している。
【００１１】
このように同一波形で繰り返し入力されるアナログ信号に対して、サンプリングの開始タイミングをサンプリングパルスの周期の整数分の１ずつずらして一連のデータを得る方式は、一般に等価サンプリング方式と言われている。
【００１２】
この等価サンプリング方式に基づく、サンプリングを行うことにより、図８Ｇに示すように、光パルスを光ファイバ線路１に入射してからＮ・Ｔ−ΔＴ時間が経過するまでの受光信号を、サンプリングパルスＰＳの周期Ｔより短い周期ΔＴでＭ・Ｎ回連続してサンプリングしたときと同等のデータを得ることができる。
【００１３】
すなわち、Ａ／Ｄ変換器１４のサンプリング速度を等価的にＭ倍にすることができる。
このように、サンプリングパルスＰｓの出力開始タイミングを相対的に所定時間ΔＴずつ遅延させるために、従来のＯＴＤＲ１０では、測定制御回路１５を図９や図１０に示すように構成している。
【００１４】
図９に示すような構成では、クロック信号発生回路１６から基準となる所定周期Ｔのクロック信号ＣＫｒを発生させている。
【００１５】
このクロック信号ＣＫｒは、駆動パルス発生回路１７および複数の遅延素子１８（１），１８（２），…，１８（Ｍ）に入力される。
【００１６】
駆動パルス発生回路１７は、測定開始を指示するスタート信号を受けると、クロック信号ＣＫｒに同期した所定時間幅の駆動パルスＰｄを、クロック信号ＣＫｒの周期ＴのＮ倍より長い周期でＭ回出力するように構成されている。
【００１７】
また、遅延素子１８（１），１８（２），…，１８（Ｍ）は、入力されるクロック信号ＣＫｒをそれぞれ０，ΔＴ，２ΔＴ／，…，（Ｍ−１）ΔＴだけ遅延して選択回路１９に出力する。
【００１８】
選択回路１９は、遅延素子１８（１），１８（２），…，１８（Ｍ）の出力のうち、切換回路２０から指定された遅延素子の出力をサンプリングパルスＰｓとして選択的に出力する。
【００１９】
切換回路２０は、スタート信号を受けるまでは、選択回路１９を非選択状態にし、スタート信号を受けると、選択回路１９に遅延素子１８（１）の出力を選択させる。
これにより、選択回路１９から所定個数ＮのサンプリングパルスＰｓが出力されると、切換回路２０は、再び、選択回路１９を非選択状態にする。
【００２０】
そして、切換回路２０は、次の駆動パルスが出力されると、選択回路１９に遅延素子１８（２）の出力を選択させる。
【００２１】
これにより、選択回路１９から所定個数ＮのサンプリングパルスＰｓが出力されると、切換回路２０は、再び、選択回路１９を非選択状態にする。
【００２２】
以下同様にして、切換回路２０は、選択回路１９に遅延素子１８（３），…，１８（Ｍ）の出力を選択させる。
【００２３】
そして、切換回路２０は、選択回路１９から最後の遅延素子１８（Ｍ）の出力が選択されて所定個数ＮのサンプリングパルスＰｓが出力されると、選択回路１９を非選択状態にして次のスタート信号の入力を待つ。
【００２４】
この切換回路２０による遅延素子１８（１），１８（２），…，１８（Ｍ）の選択動作によって、前記図８Ａ−Ｇに示したように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（Ｍ）の出力開始タイミングを所定時間ΔＴ遅らせてＡ／Ｄ変換器１４に出力することができる。
【００２５】
また、図１０の構成では、クロック信号発生回路１６から出力されたクロック信号ＣＫｒを分周器２１によって、例えば、４分周し、この分周信号ＣＫｄを積分回路２２に入力する。
【００２６】
積分回路２２は分周信号ＣＫｄを積分し、分周信号ＣＫｄが、例えば、ハイレベルになった時点を基準にして、電圧Ｖが０ボルトから時間ｔに比例（比例係数α）して増加するランプ関数信号Ｖ（＝αｔ）を出力する。
【００２７】
このランプ関数信号Ｖは基準電圧発生器２３からの基準電圧Ｖｒとともにコンパレータ２４に入力され、ランプ関数信号Ｖと基準電圧Ｖｒが比較される。
【００２８】
そして、ランプ関数信号Ｖが基準電圧Ｖｒに一致してコンパレータ２４の出力が反転したタイミングに駆動パルス発生回路１７から所定幅の駆動パルスＰｄが出力されるとともに、サンプリングパルス発生回路２５がクロック信号ＣＫｒに同期したＮ個のサンプリングパルスＰｓの出力を開始する。
【００２９】
切換回路２６は、スタート信号を受けるまでは、基準電圧発生器２３から出力される基準電圧Ｖｒを、積分回路２２から出力されるランプ関数信号Ｖの最大値より高い電圧に設定してコンパレータ２４の出力が反転しない状態にする。
【００３０】
そして、切換回路２６は、スタート信号を受けると、分周信号ＣＫｄがローレベルの間に基準電圧Ｖｒを、例えば、α・２Ｔに設定して、分周信号ＣＫｄがハイレベルに立ち上がってから２Ｔ時間が経過したときにコンパレータ２４の出力を反転させ、駆動パルスＰｄを出力させるとともに、この駆動パルスＰｄに最初のパルスが同期したＮ個のサンプリングパルスＰｓ（１）の出力を開始させる。
【００３１】
なお、切換回路２６は、Ｎ個のサンプリングパルスＰｓを出力している間に分周信号ＣＫｄがローレベルになると、基準電圧Ｖｒをランプ関数信号Ｖの最大値より高い電圧に設定してコンパレータ２４の出力が反転しない状態にする。
【００３２】
そして、この最初のＮ個のサンプリングパルスＰｓが出力された後の分周信号ＣＫｄがローレベルの間に、切換回路２６は、基準電圧Ｖｒをα（２Ｔ−ΔＴ）に設定して、分周信号ＣＫｄがハイレベルに立ち上がってから（２Ｔ−ΔＴ）時間が経過したときにコンパレータ２４の出力を反転させ、駆動パルスＰｄを出力させるとともに、この駆動パルスＰｄの出力タイミングからΔＴだけ遅れてＮ個のサンプリングパルスＰｓ（２）の出力を開始させる。
【００３３】
以下同様に、切換回路２６は、基準電圧Ｖｒをα（２Ｔ−２ΔＴ），α（２Ｔ−３ΔＴ），α（２Ｔ−４ΔＴ），…，α（Ｔ＋ΔＴ）まで切り換えて、駆動パルスＰｄの出力タイミングからそれぞれ２ΔＴ，３ΔＴ，４ΔＴ，…，（Ｔ−ΔＴ）ずつ遅れてＮ個のサンプリングパルスＰｓの出力を開始させることで、前記図８Ａ−Ｇに示したように、各回毎の駆動パルスＰｄの出力タイミングに対してＮ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（Ｍ）の出力開始タイミングをΔＴずつ遅らせてＡ／Ｄ変換器１４に出力することができる。
【００３４】
しかしながら、図９に示すような構成で用いられる一般的な遅延素子の時間精度は非常に低く、現状では数ｎＳの精度が限度であり、これ以上の時間分解能を得るには、ケーブルによる遅延作用を用いる必要がある。
【００３５】
ところが、ケーブルを用いた遅延素子は、構造上、小型化が困難であるという問題がある。しかも、前記したように遅延素子を切り換えて使用する方式では、時間分解能を高くすることに伴って、その素子数を増加させなければならず、装置が大型化してしまうという問題がある。
【００３６】
また、図１０に示すように、クロック信号（分周信号）を積分回路２２で積分し、その出力電圧をコンパレータ２４によって基準電圧Ｖｒと比較する構成では、積分回路２２の非直線性によって遅延時間の精度が低下してしまうという問題がある。
【発明の開示】
【００３７】
本発明の目的は、以上のような問題を解決し、高精度で小型に構成できるオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）を提供することにある。
【００３８】
本発明の第１の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部（１２）と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路（１）に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段（１１）と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器（１３）と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するＡ／Ｄ変換器（１４）と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路（３１）と、 前記測定制御回路に、周期Ｔ１の第１のクロック信号と前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ第２のクロック信号とを出力するクロック信号発生手段（３２）と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段（４８）とを備え、
前記測定制御回路は、前記クロック信号発生手段からの互いに位相の異なる第１のクロック信号（周期Ｔ１）と第２のクロック信号（周期Ｔ２）の位相差（Δｔ）から前記光パルス発生部に与える駆動パルスと、前記Ａ／Ｄ変換器に与えるサンプリングパルスとを生成するもので、
上記２つのクロック信号が互いに同位相（あるいは、ある所定の位相差）になったタイミングから第１のクロック信号をｍカウントしたタイミングで前記駆動パルスを生成するとともに、第２のクロック信号をｎカウントしたタイミングから前記サンプリングクロックを生成し、
前記駆動パルスの生成タイミングから前記サンプリングパルスによって前記受光信号のサンプリングを開始するタイミングまでの遅延時間Δｄは、
【００３９】
本発明の第２の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記測定制御回路は、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
を備えていることを特徴とするオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）が提供される。
【００４０】
本発明の第３の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記クロック信号発生手段は、
前記周期Ｔ１の第１のクロック信号を出力する第１の水晶発振回路と、
前記周期Ｔ１に対して前記ＯＴＤＲに要求される最小分解能に相当する時間に等しいかまたは小さい周期差Δｔを持つ前記周期Ｔ２の第２のクロック信号を出力する第２の水晶発振回路と、
を備えることを特徴とするオプチカルタイムドメインリフレクトメータが提供される。
【００４１】
本発明の第４の態様によると、
駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは、前記最小分解能ΔＴに相当する時間に等しい周期差を含み、最小分解能ΔＴよりも小さい値になっている場合も含むこ とを特徴とするオプチカルタイムドメインリフレクトメータが提供される。
【００４２】
本発明の第５の態様によると、
駆動パルスに同期した光パルスを光パルス発生部から出射して試験対象の光ファイバ線路に入射し、該光ファイバ線路からの戻り光を受光器によって受光し、その受光信号をＡ／Ｄ変換器によってサンプリングして、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）において、
周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して該ＯＴＤＲに要求される最小距離分解能に相当する時間に等しいかまたは小さい周期差Δｔをもつ周期Ｔ２の第２のクロック信号とを発生するクロック信号発生手段と、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
前記サンプリングパルス発生手段から前記所定数Ｎのサンプリングパルスが出力される毎に、前記第１の設定値と第２の設定値を該設定値同士の差が一定となる状態で異なる値に順次切り換える設定値切換手段とを備え、
前記受光信号に対するＮ回ずつのサンプリングを前記第１の設定値と第２の設定値を切り換えてＭ回行うことにより、前記受光器から出力される受光信号を前記第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得することを特徴するＯＴＤＲが提供される。
【発明を実施するための最良の形態】
【００４３】
まず、本発明の概要について説明する。
【００４４】
前記目的を達成するために、本発明のＯＴＤＲは、駆動パルスに同期した光パルスを光パルス発生部（１２）から出射して試験対象の光ファイバ線路（１）に入射し、該光ファイバ線路からの戻り光を受光器（１３）によって受光し、その受光信号をＡ／Ｄ変換器 （１４）によってサンプリングして、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するＯＴＤＲにおいて、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して該ＯＴＤＲに要求される最小距離分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを発生するクロック信号発生手段（３２）と、前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段（３３）と、前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段（３４）と、前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段（４０）と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段（３５）と、前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段（４１）と、前記サンプリングパルス発生手段から前記所定数Ｎのサンプリングバルスが出力される毎に、前記第１の設定値と第２の設定値を該設定値同士の差が一定となる状態で異なる値に順次切り換える設定値切換手段（４２）とを備え、前記受光信号に対するＮ回ずつのサンプリングを前記第１の設定値と第２の設定値を切り換えてＭ回行うことにより、前記受光器から出力される受光信号を前記第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得することを特徴としている。
【００４５】
次に、以上のような概要に基づく以下、本発明の各実施の形態を図面を用いて説明する。
【００４６】
（第１の実施の形態）
図１は、本発明によるＯＴＤＲ３０の第１の実施の形態のの構成を示している。
【００４７】
なお、図１において、方向性結合器１１、光パルス発生部１２、受光器１３、Ａ／Ｄ変換器１４は、前記図７に示した従来のＯＴＤＲ１０のものと同一構成なので、同一符号を付して説明を省略する。
【００４８】
このＯＴＤＲ３０では、接続端子３０ａに接続された光ファイバ線路１に、駆動パルスＰｄを受けた光パルス発生部１２から出射された光パルスを方向性結合器１１を介して入射する。
【００４９】
そして、このＯＴＤＲ３０では、該光ファイバ線路１から戻ってくる光を方向性結合器１１を介して受光器１３で受光し、受光器１３の受光信号をサンプリングパルスＰｓを受けたＡ／Ｄ変換器１４によってサンプリングし、ディジタル値に変換している。
【００５０】
このＯＴＤＲ３０は、前述した等価サンプリング方式を用いて受光信号のサンプリングを行うものである。
【００５１】
このため、測定制御回路３１は、光パルス発生部１２に駆動パルスＰｄを出力するとともに、Ａ／Ｄ変換器１４にサンプリングパルスを出力する。
【００５２】
そして、この測定制御回路３１は、周期Ｔ１の第１のクロック信号ＣＫ１と、該周期Ｔ１より僅かに大きい周期Ｔ２の第２のクロック信号ＣＫ２を出力するクロック信号発生回路３２を有している。
【００５３】
前記２つのクロック信号ＣＫ１、ＣＫ２の周期差（Δｔ＝Ｔ２−Ｔ１）は、第２のクロック信号ＣＫ２の周期Ｔ２の整数分の１に設定されている。
【００５４】
この周期差Δｔが、このＯＴＤＲ３０に要求される最小距離分解能に相当する時間となる。
【００５５】
例えば、第１のクロック信号ＣＫ１の周期Ｔ１を１９．９ｎＳ（周波数では５０．２５１ＭＨｚ）、第２のクロック信号ＣＫ２の周期Ｔ２を２０．０ｎＳ（周波数では５０．０００ＭＨｚ）とすれば、両者の周期差Δｔは第２のクロック信号ＣＫ２の周期Ｔ２の２０分の１の０．１ｎＳ（ナノ秒）となる。
【００５６】
この周期差Δｔが、このＯＴＤＲ３０に要求される最小距離分解能に相当する時間である。
【００５７】
ここで、光パルスの波長に対する光ファイバ線路１の群屈折率を１．５とすると、光パルスがΔｔ＝０．１ｎＳの間に往復できる光ファイバ線路１の長さはほぼ１ｃｍとなり、この長さが最小距離分解能となる。
【００５８】
クロック信号発生回路３２としては、発生する２つのクロック信号ＣＫ１，ＣＫ２の周波数および位相が安定したものであればその構成は任意である。
【００５９】
例えば、このクロック信号発生回路３２としては、図１中に示すように、独立した２つの水晶発振回路Ｘ１，Ｘ２から第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２をそれぞれ出力するようにしたものであってもよい。
【００６０】
また、位相同期ループ（ＰＬＬ）やダイレクトディジタルシンセサイザ（ＤＤＳ）等を用いて第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２とを出力するようにしたものであってもよい。
【００６１】
そして、クロック信号発生回路３２からの２つのクロック信号ＣＫ１，ＣＫ２は、第１のタイミング検出回路３３に入力されている。
【００６２】
第１のタイミング検出回路３３は、位相比較器を含み、後述する開始終了指示回路４３からの状態信号Ｊが測定中を示すレベル（例えば、ハイレベル）になっている間、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２との位相を比較する。
【００６３】
そして、この第１のタイミング検出回路３３は、２つのクロック信号ＣＫ１，ＣＫ２の位相差が所定値φ（例えば、φ＝０）になったタイミングを同期タイミングとして検出し、この検出タイミングに同期した第１の検出信号Ｓ１を、少なくともＭ回（Ｍは複数）まで出力する。
【００６４】
また、この第１のタイミング検出回路３３は、開始終了指示回路４３からの状態信号Ｊが非測定中を示すレベル（例えば、ローレベル）になっている間は、その機能を停止する（少なくとも、第１の検出信号Ｓ１の出力を停止する）。
【００６５】
この第１のタイミング検出回路３３からの第１の検出信号Ｓ１は、第２のタイミング検出回路３４および第３のタイミング検出回路３５に入力されている。
【００６６】
第２のタイミング検出回路３４は、計数回路を含み、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力されたときから第１のクロック信号ＣＫ１の計数を開始する。 そして、この第２のタイミング検出回路３４は、その計数値が後述する第１の設定値Ｐ１に等しくなったタイミングを駆動タイミングとして検出し、この検出タイミングに同期した第２の検出信号Ｓ２を出力する。
【００６７】
また、第３のタイミング検出回路３５は、第２のタイミング検出回路３４と同様に計数回路を含み、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力されたときから第２のクロック信号ＣＫ２の計数を開始する。
【００６８】
そして、この第３のタイミング検出回路３５は、その計数値が後述する第２の設定値Ｐ２に等しくなったタイミングをサンプリング開始タイミングとして検出し、この検出タイミングに同期した第３の検出信号Ｓ３を出力する。
【００６９】
なお、第２のタイミング検出回路３４および第３のタイミング検出回路３５では、例えば、図２に示すように構成されている。
【００７０】
まず、リセット回路３６は、第１の検出信号Ｓ１に同期したリセット信号を出力する。そして、第１の検出信号Ｓ１に同期したリセット信号で計数回路３７をリセットしてから、計数回路３７が第１のクロック信号ＣＫ１または第２のクロック信号ＣＫ２を計数を開始する。
【００７１】
この計数回路３７の計数結果と前記第１の設定値Ｐ１または第２の設定値Ｐ２とがディジタルコンパレータ３８で比較される。
【００７２】
そして、このディジタルコンパレータ３８からの出力が第２の検出信号Ｓ２または第３の検出信号Ｓ３として出力される。
【００７３】
また、図示はしてないが、第２のタイミング検出回路３４および第３のタイミング検出回路３５を、プリセット可能な計数回路に第１の検出信号Ｓ１に同期して設定値Ｐ１またはＰ２（あるいはその補数）をプリセットし、計数回路のボロー出力（またはキャリー出力）を第２の検出信号Ｓ２または第３の検出信号Ｓ３として出力するように構成しても良い。
【００７４】
次に、駆動パルス発生回路４０は、第２のタイミング検出回路３４から第２の検出信号Ｓ２が出力される毎に、この第２の検出信号Ｓ２に同期した所定幅の駆動パルスＰｄを発生して光パルス発生部１２に出力する。
【００７５】
また、サンプリングパルス発生回路４１は、第３のタイミング検出回路３５から第３の検出信号Ｓ３が出力される毎に、第２のクロック信号ＣＫ２と同期したＮ個のサンプリングパルスＰｓをＡ／Ｄ変換器１４に連続的に出力する。
【００７６】
また、設定値切換回路４２は、サンプリングパルス発生回路４１がＮ個のサンプリングパルスＰｓを出力する毎に、第１の設定値Ｐ１と第２の設定値Ｐ２とを所定の初期値（例えば、０）から所定値Δｐずつ増加更新する。
【００７７】
ここで、開始終了指示回路４３は、操作部４４による測定開始操作がなされると、状態信号Ｊを測定中を示すハイレベルにしている。
【００７８】
また、この開始終了指示回路４３は、その後、駆動パルス発生回路４０から駆動パルスＰｄが所定回数Ｍ出力されて、さらにそのＭ番目の駆動パルスＰｄが出力されてからサンプリングパルスＰｓがＮ回出力された後に、状態信号Ｊを一連の測定が終了してから非測定状態になったことを示すローレベルにすることにより、第１のタイミング検出回路３３の機能を停止させる。
【００７９】
また、測定条件設定手段４５は、操作部４４の操作によって指定された観測レンジＴａ、時間分解能（等価サンプリング周期）ΔＴおよびパルス幅Ｔｗに対応したパラメータを、測定制御回路３１の駆動パルス発生回路４０、サンプリングパルス発生回路４１、設定値切換回路４２、開始終了指示回路４３に設定する。
【００８０】
なお、ここで、観測レンジＴａは第２のクロック信号ＣＫ２の周期Ｔ２の整数倍の値で指定され、時間分解能（等価サンプリング周期）ΔＴは、周期差Δｔの整数倍でかつ第２のクロック信号ＣＫ２の周期Ｔ２を複数等分する値で指定されるものとする。
【００８１】
すなわち、測定条件設定手段４５は、指定されたパルス幅Ｔｗを駆動パルス発生回路４０に設定し、サンプリングパルス発生回路４１に対してそのサンプリングバルスＰｓの出力回数Ｎを設定し、設定値切換回路４２には、設定値Ｐ１、Ｐ２の可変幅Δｐを設定し、開始終了指示回路４３には、駆動パルスＰｄの出力回数Ｍと前記サンプリングパルスＰＳの出力回数Ｎを設定する。
【００８２】
ここで、測定条件設定手段４５は、指定された観測レンジＴａ、時間分解能ΔＴおよび第２のクロック信号ＣＫ２の周期Ｔ２、周期差Δｔに基づいて、以下の式（１），（２），（３）が成り立つように，Δｐ．Ｎ、Ｍの各値を決定している。
【００８３】
なお、ここで観測レンジＴａは、等価サンプリングによってデータを得る期間の目安になる値であり、等価サンプリングを行う場合の実際の観測期間はこの観測レンジＴａより長くなる。
【００８４】
ΔＴ／Δｔ＝Δｐ …（１）
Ｔａ／Ｔ２＝Ｎ …（２）
Ｔ２／ΔＴ＝Ｍ …（３）
【００８５】
例えば、前述したように、第２のクロック信号ＣＫ２の周期Ｔ２が２０ｎＳ、周期差Δｔが０．１ｎＳで、指定された観測レンジＴａが１０００ｎＳ、時間分解能ΔＴが０．１ｎＳである場合を想定する。
【００８６】
すると、この場合には、式（１）から第１、第２の設定値Ｐ１，Ｐ２の可変幅Δｐが１となる。
【００８７】
また、式（２）からサンプリングパルスＰｓの出力回数Ｎが５０となる。
また、式（３）から駆動パルスの出力回数Ｍが２００となる。
なお、この条件で得られるデータの総数はＭ・Ｎ＝１００００個となる。
また、ここでは、時間分解能ΔＴを操作部４４から指定するようにしている。
【００８８】
しかるに、当該ＯＴＤＲ３０が取得できるデータの総数Ｗは後述するメモリ４７の容量によって制限される場合があるので、メモリ４７の容量と観測レンジＴａとによって時間分解能ΔＴを自動的に設定してもよい。
【００８９】
例えば、メモリ４７に記憶できるデータの総数Ｗが１００００個に制限されているときに、観測レンジＴａ＝２０００ｎＳが指定されたとする。
【００９０】
この場合には、Ｗ／Ｔａの演算によって時間分解能ΔＴ＝０．２ｎＳを自動的に求めて、この時間分解能に対応する可変幅Δｐ＝２を設定する。
【００９１】
一方、データ書込手段４６は、Ａ／Ｄ変換器１４から出力されるデータをメモリ４７に記憶するために、メモリ４７からアドレス順にデータを読み出したときに、そのデータが時間について連続した波形データとなるようにアドレスを指定しながらデータの書き込みを行う。
【００９２】
すなわち、駆動パルス発生回路４０から最初の駆動パルスＰｄ（１）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（１，１），Ｄ（１，２），Ｄ（１，３），…，Ｄ（１，Ｎ）を、メモリ４７のアドレス０，Ｍ，２Ｍ，３Ｍ，…，（Ｎ−１）Ｍにそれぞれ記憶する。
【００９３】
また、駆動パルス発生回路４０から２回目の駆動パルスＰｄ（２）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（２，１），Ｄ（２，２），Ｄ（２，３），…，Ｄ（２，Ｎ）を、メモリ４７のアドレス１，Ｍ＋１，２Ｍ＋１，３Ｍ＋１，…， （Ｎ−１）Ｍ＋１にそれぞれ記憶する。
【００９４】
以下同様にメモリ４７に対するデータの記憶を行い、駆動パルス発生回路４０からＭ回目の駆動パルスＰｄ（Ｍ）が出力されてから、Ａ／Ｄ変換器１４から出力されるＮ個のデータＤ（Ｍ，１），Ｄ（Ｍ，２），Ｄ（Ｍ，３），…，Ｄ（Ｍ、Ｎ）を、メモリ４７のアドレスＭ−１，２Ｍ−１，３Ｍ−１，…，ＮＭ−１にそれぞれ記憶する。
【００９５】
このようなアドレスの指定をすることにより、メモリ４７のアドレス０，１，…，ＮＭ−１には、そのアドレス順に時間が連続する一連の波形データが記憶されることになる。
【００９６】
データ処理部４８は、メモリ４７に記憶された一連の波形データを読み出して、光ファイバ線路１の伝送特性の評価に必要な各種の演算を行うとともに、その演算結果や波形を出力装置４９に出力する。
【００９７】
この出力装置４９は、画像表示装置、プリンタ、外部装置と通信を行うための通信機、あるいは、フロッピーディスク等のように移動可能な記憶媒体のドライブ装置等のいずれであってもよい。
【００９８】
次に、このＯＴＤＲ３０の動作を、前記したように第２のクロック信号ＣＫ２の周期Ｔ２が２０ｎＳ、周期差Δｔが０．１ｎＳで、観測レンジＴａが１０００ｎＳ、時間分解能ΔＴが０．１ｎＳと指定された場合について説明する。
【００９９】
この場合、前記したように、サンプリングパルス発生回路４１には、光パルス１つ当たりのサンプリングパルスＰｓの出力回数Ｎ＝５０が設定される。
また、設定値切換回路４２には、可変幅Δｐ＝１が設定される。
【０１００】
また、開始終了指示回路４３には、駆動パルスＰｄの出力回数Ｍ＝２００と、サンプリングパルスＰｓの出力回数Ｎ＝５０とが設定される。
【０１０１】
この状態で、操作部４４により測定開始操作を行うと、図３Ａに示すように、開始終了指示回路４３の状態信号Ｊがｔ０時にハイレベルに変化して、第１のタイミング検出回路３３が動作状態となる。
【０１０２】
そして、図３Ｂ，Ｃに示すように、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２の位相がｔ１時に一致すると、第１のタイミング検出回路３３から図３Ｄに示すようにｔ１時に立ち上がる第１の検出信号Ｓ１が出力される。
【０１０３】
このとき、図３Ｅに示すように、第１の設定値Ｐ１と、第２の設定値Ｐ２とは共に初期値が０であるので、第２のタイミング検出回路３４からは、図３Ｆに示すように、第１の検出信号Ｓ１に同期した第２の検出信号Ｓ２が出力される。
【０１０４】
また、このとき、駆動パルス発生回路４０からは、図３Ｇに示すように、第２の検出信号Ｓ２に同期した所定幅Ｔｗの１個目の駆動パルスＰｄ（１）が出力される。
【０１０５】
そして、この駆動パルスＰｄ（１）に同期した光パルスが光パルス発生部１２から出射されて、試験対象の光ファイバ線路１に入射される。
【０１０６】
この光パルスを受けた光ファイバ線路１からの戻り光は、受光器１３で受光される。
この受光器１３で光電変換された受光信号がＡ／Ｄ変換器１４に入力される。
【０１０７】
一方、図３Ｈに示すように、第３のタイミング検出回路３５からも第１の検出信号Ｓ１に同期した第３の検出信号Ｓ３が出力される。
すると、サンプリングパルス発生回路４１からは、図３Ｉに示すように、第３の検出信号Ｓ３に最初のクロックが同期し、第２のクロック信号ＣＫ２と同一位相（周期Ｔ０とする）のＮ個（５０個）のサンプリングパルスＰｓ（１）が出力される。
【０１０８】
Ａ／Ｄ変換器１４は、先頭のクロックが駆動パルスＰｄ（１）と同期したＮ個（５０個）のサンプリングパルスＰｓ（１）を受けて受光信号のサンプリングを行うことにより、Ｎ個のデータＤ（１，１），Ｄ（１，２），…，Ｄ（１，５０）を出力する。
【０１０９】
このデータ列は、データ書込手段４６によって、メモリ４７のアドレス０，２００，４００，６００，…，９８００にそれぞれ記憶される。
【０１１０】
また、サンプリングパルスＰｓのＮ番目（５０番目）のクロックが出力された後のｔ２時には、図３Ｅに示すように、設定値Ｐ１、Ｐ２がともに１に切り換えられる。
【０１１１】
そして、その直後のｔ３時に、再び、第１のクロック信号ＣＫ１と第２のクロック信号ＣＫ２との位相が一致して、第１のタイミング検出回路３３から第１の検出信号Ｓ１が出力される。
【０１１２】
そして、その次に、第１のクロック信号ＣＫ１が入力されたｔ４時に、第２のタイミング検出回路３４から第２の検出信号Ｓ２が出力される。
【０１１３】
また、駆動パルス発生回路４０から、ｔ４時に、２個目の駆動パルスＰｄ（２）が出力されて、光ファイバ線路１に２回目の光パルスが入射される。
【０１１４】
また、このｔ４時からΔＴ（＝Δｔ＝０．１ｎＳ）遅れたｔ５時には、第３のタイミング検出回路３５から第２の検出信号Ｓ３が出力される。
【０１１５】
すると、サンプリングパルス発生回路４１から、前記と同様に第２のクロック信号ＣＫ２と同一位相（周期Ｔ０とする）のＮ個（５０個）のサンプリングパルスＰｓ（２）がＡ／Ｄ変換器１４に出力される。
【０１１６】
そして、このＡ／Ｄ変換器１４からＮ個（５０個）のデータＤ（２，１），Ｄ（２，２），Ｄ（２，３），…，Ｄ（２，５０）が出力され、メモリ１６のアドレス１，２０１，４０１，６０１，…，９８０１にそれぞれ記憶される。
【０１１７】
以下、同様の動作が２００回まで繰り返され、駆動パルスＰｄが１つ出力される毎にＮ個（５０個）ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（２００）が出力されることになる。
【０１１８】
この場合、各サンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐｓ（２００）は、各駆動パルスＰｄ（１）〜Ｐｄ（２００）に対して、図４Ａ−Ｆに示すように、ΔＴ（＝Δｔ＝０．１ｎＳ）ずつ遅れて出力されることになる。
【０１１９】
そして、最後の組のサンプリングパルスＰｓ（２００）が出力された段階で、１００００個のデータＤ（１，１），…Ｄ（２００，５０）を０．１ｎＳの分解能で得ることができる。
【０１２０】
この１００００個のデータは、光ファイバ線路１に光パルスを入射してからＮ・Ｔ２−ΔＴ（＝９９９．９ｎＳ）時間が経過するまでの間に、受光器１３から出力される受光信号を、周期差Δｔの整数倍（この場合、１倍）の周期でＭ・Ｎ回（１００００回）連続的にサンプリングを行ったときに得られる１００００個のデータと同等である。
【０１２１】
このような等価サンプリングを行った場合、測定における時間（距離）の精度は、クロック信号発生回路３２によって発生した周波数固定の２つのクロック信号ＣＫ１、ＣＫ２の周期差で決まる。
【０１２２】
ここで、その周期差を前記した数値範囲で安定化することは、クロック信号発生回路３２として用いる互いに独立した二つの水晶発振回路Ｘ１，Ｘ２の各発振周波数を基準にすることにより、きわめて容易に達成することができる。
【０１２３】
従って、このＯＴＤＲ３０の時間（距離）に関する分解能の精度は、従来のような遅延素子を用いたものや、ランプ関数を用いたものに比べて格段に高くなり、メモリ４７に記憶された一連のデータから光ファイバ線路１の特性をその細部まで正確に把握することができる。
【０１２４】
また、前記したように、時間（距離）に関する分解能は２つのクロック信号ＣＫ１、ＣＫ２の周期差によって決まるので、高い分解能を実現しても構成要素が増すことはなく、装置全体を小型化できる。
【０１２５】
なお、前記説明では、指定された時間分解能ΔＴが周期差Δｔと等しい場合について説明したが、時間分解能ΔＴは、第２のクロック信号ＣＫ２の周期Ｔ２を複数等分し、周期差Δｔの整数倍となる任意の値を指定できる。
【０１２６】
例えば、観測レンジＴａが前記同様に１０００ｎＳで、時間分解能ΔＴをΔｔの５倍の０．５ｎＳに指定した場合、前記式（１），（２），（３）により、設定値Ｐ１，Ｐ２の可変幅Δｐが５、駆動パルスの出力回数Ｍが４０、サンプリングパルスの出力回数Ｎが５０となり、この場合の総サンプル数は２０００個となる。
【０１２７】
また、前記説明では、第１の設定値Ｐ１と第２の設定値Ｐ２との初期値を共に０とし、第１回目に出力されるＮ個のサンプリングパルスＰｓ（１）の先頭パルスと駆動パルスＰｄ（１）の立ち上がりを一致させている。
【０１２８】
しかるに、第１の設定値Ｐ１と第２の設定値Ｐ２の初期値を０以外の値にして、光パルスが光ファイバ線路１に入射されてから一定時間が経過してからの受光信号をサンプリングすることもできる。
【０１２９】
例えば、第１の設定値Ｐ１と第２の設定値Ｐ２との初期値を共に４にすれば、第１回目に出力されるＮ個のサンプリングパルスＰｓ（１）の先頭パルスを、駆動パルスＰｄ（１）から４・Δｔ（前記数値例では０．４ｎＳ）だけ遅らせることができる。
【０１３０】
また、第１の設定値Ｐ１と第２の設定値Ｐ２の初期値を異なる値に設定することもできる。
【０１３１】
例えば、第１の設定値Ｐ１の初期値をｍ、第２の設定値Ｐ２の初期値をｎ（ｍ＜ｎ）とすると、サンプリングパルスＰｓ（１）の先頭パルスを、駆動パルスＰｄ（１）の出力タイミングからｍ・Δｔ＋（ｎ−ｍ）Ｔ２だけ遅らせることができる。
【０１３２】
また、前記説明では、第１の設定値Ｐ１と第２の設定値Ｐ２を初期値から所定の可変幅Δｐずつ単調に増加させて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）の出力開始タイミングを順番にΔＴずつ遅らせている。
【０１３３】
しかるに、これは本発明を限定するものでなく、Ｎ個ずつのサンプリングパルスＰｓ （１），Ｐｓ（２），…，Ｐ（Ｍ）の発生順は任意に設定することができる。
【０１３４】
例えば、前記の場合とは逆に、第１の設定値Ｐ１と第２の設定値Ｐ２を初期値から所定の可変幅Δｐずつ単調に減少させて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ （２），…，Ｐ（Ｍ）の出力開始タイミングが順番にΔＴずつ早くなるようにしても良い。
【０１３５】
また、第１の設定値Ｐ１と第２の設定値Ｐ２の可変幅を前記Δｐの、例えば、２倍で切り換えて、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）のうち、奇数番目のサンプリングパルスＰｓ（１），Ｐｓ（３），…，Ｐ（Ｍ−１）（Ｍが偶数の場合）を先に発生した後に、偶数番目のサンプリングパルスＰｓ（２），Ｐｓ（４），…，Ｐ（Ｍ）を発生してもよい。
【０１３６】
ただし、このような場合においても、Ｎ個ずつのサンプリングパルスＰｓ（１），Ｐｓ（２），…，Ｐ（Ｍ）間の出力開始タイミングの最大のずれを第２のクロック信号ＣＫ２の周期Ｔ２より小とするために、第１の設定値Ｐ１と第２の設定値Ｐ２との差を一定に維持しておく必要がある。
【０１３７】
なお、前記説明では、発明を理解し易いようにデータの平均化処理についての説明を省略していたが、一般的には、前記した等価サンプリング処理を複数回行って、一連の波形データを複数回取得し、これを加算処理して平均化し、この平均化されたデータについて特性の演算処理や波形表示処理を行っている。
【０１３８】
この平均化処理は、データ書込回路４６においてデータの加算処理を実行しながらメモリ４７に書き込みを行う方法や、複数の波形データをメモリ４７に一旦書き込んでからデータ処理部４８で平均化処理を行う方法がある。
【０１３９】
以上説明したように、本発明の第１の実施の形態によるＯＴＤＲは、周期Ｔ１の第１のクロック信号と、周期Ｔ１に対して装置に要求される最小距離分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロックとをクロック信号発生手段から出力し、第１のタイミング検出手段によって２つのクロック信号が所定の位相差になったタイミングを検出し、その検出タイミングから第１のクロック信号が第１の設定値に等しい回数出力されたタイミングを第２のタイミング検出手段によって検出して、この検出タイミングに同期した駆動パルスを光パルス発生部に複数Ｍ回出力し、第１のタイミング検出手段の検出タイミングから第２のクロック信号が第２の設定値と等しい回数出力されたタイミングを第３のタイミング検出手段によって検出して、この検出タイミングから第２のクロック信号に同期した所定数ＮのサンプリングパルスをＡ／Ｄ変換器に出力するように構成し、さらに所定数Ｎのサンプリングパルスが出力される毎に、第１の設定値および第２の設定値を設定値切換手段によってその差が一定値のままで順次異なる値に切り換えるように構成し、受光信号に対するＮ回ずつのサンプリングを第１の設定値と第２の設定値を切り換えてＭ回行うことにより、受光器から出力される受光信号を第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得している。
【０１４０】
このように本発明の第１の実施の形態によるＯＴＤＲでは、等価サンプリング方式における時間についての分解能が、２つのクロック信号の周期差によって決まり、この２つのクロック信号の周期差を安定化することで容易に精度を高くすることができ、光ファイバ線路の特性をその細部まで正確に把握することができる。
【０１４１】
また、本発明の第１の実施の形態によるＯＴＤＲでは、高い分解能を実現することに伴う構成要素の増加がなく、装置全体を小型化できる。
【０１４２】
なお、ＯＴＤＲの最小分解能ΔＴが、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔによって決まるとしているが、実際に製品化されているＯＴＤＲでは、最小分解能５００ｐｓ／１ｎｓ／２ｎｓ／５ｎｓ／１０ｎｓ…に対して、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは１００ｐｓのみで動作するようになされている。
【０１４３】
すなわち、実際に製品化されているＯＴＤＲの分解能に相当する時間ΔＴは、操作パネル上で５００ｐｓ／１ｎｓ／２ｎｓ／５ｎｓ／１０ｎｓ…に選択的に設定することができるようになされているのに対し、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは１００ｐｓ固定で動作するようになされている。
【０１４４】
よって、実際には、上述したΔＴ（分解能に相当する時間）に対して、２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは、ＯＴＤＲに要求される最小分解能ΔＴに相当する時間に等しい周期差ではなく、ΔＴよりも小さい値になっている場合も含むものとする。
【０１４５】
（第２の実施の形態）
この第２の実施の形態の構成は、図１に示した第１の実施の形態の構成と同様である。
【０１４６】
そして、この第２の実施の形態では、２つのクロック信号の周期差から上述した戻り光信号のサンプリングを開始するタイミングに与える遅延を生成するようにしている。
【０１４７】
すなわち、ＯＴＤＲ３０の表示画面における横軸（距離）の調整を行うためには、光パルス発生部１２からの光（ＬＤ）パルスの出射タイミングと被測定用の光ファイバ線路１からの戻り光（信号）をサンプリングするタイミングとの調整を行う必要がある。
【０１４８】
このような調整を行うためには、図５Ａ，Ｂ，Ｃに示すように、ＬＤパルスの出射タイミングから実際に光信号のサンプリングを開始するタイミングまでの遅延時間Δｄを精度良く（ＯＴＤＲ３０の分解能に相当する時間以下の時間精度、数１００ｐｓ程度）、広い範囲（ＯＴＤＲ３０内部の光ファイバ等の光学系による遅延や増幅器等の電気回路系の遅延によって生じる時間差、数１００ｎｓ程度）で可変することができる遅延回路が必要となる。
【０１４９】
この遅延回路は、図６に示すように、ＯＴＤＲの表示画面における横軸（距離）の調整を行うために必要となる。
【０１５０】
すなわち、遅延時間Δｄが大きすぎれば、表示される波形の先頭部が表示画面の左端からはみ出して実際には表示されなくなってしまう。
【０１５１】
また、遅延時間Δｄが小さすぎれば、表示される波形の先頭部が表示画面のスタート位置からずれてしまう。
【０１５２】
そこで、この第２の実施の形態では、表示される波形の先頭部が表示画面のスタート位置から正しく表示するのに適した遅延時間ｄΔを遅延回路によって与えるために、上記２つのクロック信号の位相差から上述した光信号のサンプリングを開始するタイミングに与える遅延を生成するようにしている。
【０１５３】
具体的には、上記クロック信号発生回路３２からの位相の異なる第１のクロック信号ＣＫ１（周期Ｔ１）と第２のクロック信号ＣＫ２（周期Ｔ２）の位相差（Δｔ）からＬＤパルス（光パルス発生部１２に与えるの駆動パルスＰｄ）と、サンプリングクロック（Ａ／Ｄ変換器１４に与えるサンプリングパルスＰｓ）とを生成する。
【０１５４】
このとき、図３Ｂ，Ｃに示すように、上記２つのクロック信号が互いに同位相（あるいは、ある所定の位相差）になったタイミング（ｔ１）から第１のクロック信号ＣＫ１をｍカウントしたタイミングでＬＤパルスＰｄを出射するとともに、第２のクロック信号ＣＫ２をｎカウントしたタイミングからサンプリングクロックＰｓを生成する。
【０１５５】
このとき、上述したＬＤパルスＰｄの出射タイミングからサンプリングクロックＰｓによって実際に光信号のサンプリングを開始するタイミングまでの遅延時間Δｄは、
【０１５６】
【０１５７】
ここで、ｍ，ｎを任意に設定することができるようにしておけば、ＯＴＤＲ３０の最小分解能Δｔで任意の遅延時間Δｄを生成することができる（図３Ａ−Ｉ）。
【０１５８】
このように本発明の第２の実施の形態によるＯＴＤＲでは、等価サンプリング方式における時間についての分解能が、２つのクロック信号の周期差によって決まり、この２つのクロック信号の周期差を安定化することで容易に精度を高くすることができるとともに、表示される波形の先頭部が表示画面のスタート位置から正しく表示されるようにすることにより、光ファイバ線路の特性をその細部まで正確に把握することができる。
【０１５９】
また、このような本発明の第２の実施の形態によるＯＴＤＲでも、高い分解能を実現することに伴う構成要素の増加がなく、装置全体を小型化できる。
【図面の簡単な説明】
【図１】図１は、本発明によるＯＴＤＲの第１の実施形態の構成を示すブロック図であり、
【図２】図２は、本発明によるＯＴＤＲの第１の実施形態の要部の構成例を示す回路図であり、
【図３】図３Ａ−Ｉは、本発明によるＯＴＤＲの第１の実施形態の動作を説明するためのタイミング図であり、
【図４】図４Ａ−Ｆは、本発明によるＯＴＤＲの第１の実施形態の動作を説明するためのタイミング図であり、
【図５】図５Ａ−Ｃは、本発明によるＯＴＤＲの第２の実施形態の動作を説明するためのタイミング図であり、
【図６】図６は、本発明によるＯＴＤＲの第２の実施形態の動作を説明するための波形図であり、
【図７】図７は、従来のＯＴＤＲの構成を示すブロック図であり、
【図８】図８Ａ−Ｇは、従来のＯＴＤＲにおいてサンプリング周期を等価的に短くするための動作を説明するタイミング図であり、
【図９】図９は、従来のＯＴＤＲの要部の構成例を示すブロック図であり、
【図１０】図１０は、従来のＯＴＤＲの要部の構成例を示すブロック図である。
Claims (9)
- 駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの互いに位相の異なる第１のクロック信号（周期Ｔ１）と第２のクロック信号（周期Ｔ２）の位相差（Δｔ）から前記光パルス発生部に与える駆動パルスと、前記Ａ／Ｄ変換器に与えるサンプリングパルスとを生成するもので、
上記２つのクロック信号が互いに同位相（あるいは、ある所定の位相差）になったタイミングから第１のクロック信号をｍカウントしたタイミングで前記駆動パルスを生成するとともに、第２のクロック信号をｎカウントしたタイミングから前記サンプリングクロックを生成し、
前記駆動パルスの生成タイミングから前記サンプリングパルスによって前記受光信号のサンプリングを開始するタイミングまでの遅延時間Δｄは、
となることを特徴とするオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）。 - 前記ｍ，ｎを任意に設定することができるようにすることにより、前記最小分解能に相当する時間に等しい周期差Δｔで任意の遅延時間Δｄを生成することができるようにしたことを特徴とする請求項１に記載のＯＴＤＲ。
- 駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に 要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記測定制御回路は、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
を備えていることを特徴とするオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）。 - 前記第２のタイミング検出手段は、計数回路を含み、前記第１のタイミング検出手段から第１の検出信号が出力されたときから第１のクロック信号の計数を開始するとともに、その計数値が第１の設定値に等しくなったタイミングを駆動タイミングとして検出し、この検出タイミングに同期した第２の検出信号を出力することを特徴とする請求項３に記載のＯＴＤＲ。
- 前記第３のタイミング検出手段は、計数回路を含み、前記第１のタイミング検出手段から第１の検出信号が出力されたときから第２のクロック信号の計数を開始するとともに、その計数値が第２の設定値に等しくなったタイミングをサンプリング開始タイミングとして検出し、この検出タイミングに同期した第３の検出信号を出力することを特徴とする請求項４に記載のＯＴＤＲ。
- 前記第２のタイミング検出手段および前記第３のタイミング検出手段は、それぞれ、リセット回路、計数回路、ディジタルコンパレータとを有し、
前記リセット回路は、前記第１の検出信号に同期したリセット信号を出力し、
前記計数回路は、前記リセット回路から出力される前記第１の検出信号に同期したリセット信号でリセットされてから、前記第１のクロック信号または第２のクロック信号の計数を開始し、
前記ディジタルコンパレータは、前記計数回路の計数結果と前記第１の設定値または前記第２の設定値とを比較することにより、前記第２の検出信号または前記第３の検出信号を出力することを特徴とする請求項５に記載のＯＴＤＲ。 - 駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジ タル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記クロック信号発生手段は、
前記周期Ｔ１の第１のクロック信号を出力する第１の水晶発振回路と、
前記周期Ｔ１に対して前記ＯＴＤＲに要求される最小分解能に相当する時間に等しいかまたは小さい周期差Δｔを持つ前記周期Ｔ２の第２のクロック信号を出力する第２の水晶発振回路と、
を備えることを特徴とするオプチカルタイムドメインリフレクトメータ。 - 駆動パルスを受けて、駆動パルスに同期した光パルスを発生する光パルス発生部と、
前記光パルス発生部から出射された光パルスを試験対象の光ファイバ線路に入射し、かつ該光ファイバ線路からの戻り光を取り出す光分岐手段と、
前記光分岐手段によって取り出された戻り光を受けて受光信号に変換する受光器と、
周期Ｔ０のサンプリングパルスを受けて、該サンプリングパルスに同期して、前記受光信号を等価サンプリングすることにより、ディジタルデータに変換するアナログ／ディジタル（Ａ／Ｄ）変換器と、
前記駆動パルスを複数（Ｍ）回発生して前記光パルス発生部に出力するとともに、該駆動パルスの各回毎の出力タイミングに対してＮ個ずつの前記サンプリングパルスを発生し、かつそのＮ個ずつの発生開始タイミングを前記周期Ｔ０の１／Ｍとなる時間ΔＴずつ遅らせてなる当該サンプリングパルスを前記Ａ／Ｄ変換器に出力する測定制御回路と、
前記測定制御回路に、周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して測定に要求される最小分解能に相当する時間に等しい周期差Δｔを持つ周期Ｔ２の第２のクロック信号とを出力するクロック信号発生手段と、
前記Ａ／Ｄ変換器から出力されるディジタルデータに基づいて、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するデータ処理手段とを備え、
前記測定制御回路は、前記クロック信号発生手段からの前記第１のクロック信号と前記第２のクロック信号との周期差Δｔに基づいて、前記サンプリングパルスに前記時間ΔＴずつの遅れを生成するとともに、
前記２つのクロック信号ＣＫ１，ＣＫ２の周期差Δｔは、前記最小分解能ΔＴに相当する時間に等しい周期差を含み、最小分解能ΔＴよりも小さい値になっている場合も含むことを特徴とするオプチカルタイムドメインリフレクトメータ。 - 駆動パルスに同期した光パルスを光パルス発生部から出射して試験対象の光ファイバ線路に入射し、該光ファイバ線路からの戻り光を受光器によって受光し、その受光信号をＡ／Ｄ変換器によってサンプリングして、前記戻り光の時間の経過に対する強度変化を表す一連のデータを取得するオプチカルタイムドメインリフレクトメータ（ＯＴＤＲ）において、
周期Ｔ１の第１のクロック信号と、前記周期Ｔ１に対して該ＯＴＤＲに要求される最小距離分解能に相当する時間に等しいかまたは小さい周期差Δｔをもつ周期Ｔ２の第２のク ロック信号とを発生するクロック信号発生手段と、
前記第１のクロック信号と第２のクロック信号とが所定の位相差になったタイミングを検出する第１のタイミング検出手段と、
前記第１のクロック信号が前記第１のタイミング検出手段の検出タイミングから第１の設定値に等しい回数出力されたタイミングを検出する第２のタイミング検出手段と、
前記第２のタイミング検出手段の検出タイミングに同期した所定幅の駆動パルスを前記光パルス発生手段に出力する駆動パルス発生手段と、
前記第２のクロック信号が前記第１のタイミング検出手段の検出タイミングから第２の設定値に等しい回数出力されたタイミングを検出する第３のタイミング検出手段と、
前記第３のタイミング検出手段の検出タイミングから、前記第２のクロック信号に同期した所定数Ｎのサンプリングパルスを前記Ａ／Ｄ変換器に出力して、前記受光信号をサンプリングさせるサンプリングパルス発生手段と、
前記サンプリングパルス発生手段から前記所定数Ｎのサンプリングパルスが出力される毎に、前記第１の設定値と第２の設定値を該設定値同士の差が一定となる状態で異なる値に順次切り換える設定値切換手段とを備え、
前記受光信号に対するＮ回ずつのサンプリングを前記第１の設定値と第２の設定値を切り換えてＭ回行うことにより、前記受光器から出力される受光信号を前記第１のクロック信号と第２のクロック信号の周期差Δｔの整数倍の周期でＭ・Ｎ回連続的にサンプリングしたときと同等のデータを取得することを特徴するＯＴＤＲ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25745399 | 1999-09-10 | ||
| PCT/JP2000/006027 WO2001020288A1 (en) | 1999-09-10 | 2000-09-06 | Optical time domain reflectometer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3614818B2 true JP3614818B2 (ja) | 2005-01-26 |
Family
ID=17306559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001523824A Expired - Fee Related JP3614818B2 (ja) | 1999-09-10 | 2000-09-06 | オプチカルタイムドメインリフレクトメータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6594004B1 (ja) |
| EP (1) | EP1130376B1 (ja) |
| JP (1) | JP3614818B2 (ja) |
| DE (1) | DE60032726T2 (ja) |
| WO (1) | WO2001020288A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3711950B2 (ja) * | 2002-02-28 | 2005-11-02 | 横河電機株式会社 | 光パルス試験器 |
| US7852213B2 (en) * | 2007-08-06 | 2010-12-14 | Woven Electronics, Llc | Double-end fiber optic security system for sensing intrusions |
| US7141815B2 (en) * | 2004-01-30 | 2006-11-28 | The United States Of America As Represented By The Secretary Of The Army | Fiber optic-based probe for use in saltwater and similarly conductive media as found in unenclosed natural environments |
| US7403274B2 (en) * | 2006-07-16 | 2008-07-22 | Fluke Corporation | Equivalent time sampling system |
| GB0713585D0 (en) * | 2006-07-16 | 2007-08-22 | Fluke Corp | Equivalent |
| US8195008B2 (en) * | 2007-06-28 | 2012-06-05 | Broadcom Corporation | Method and system for processing video data in a multipixel memory to memory compositor |
| US8180216B2 (en) * | 2007-12-20 | 2012-05-15 | Verizon Patent And Licensing Inc. | Latency measurement in optical networks |
| DE102010024178A1 (de) * | 2010-06-17 | 2011-12-22 | Lios Technology Gmbh | Verfahren und Vorrichtung zur ortsaufgelösten Messung einer physikalischen Größe |
| WO2013155235A1 (en) | 2012-04-11 | 2013-10-17 | Ultra Communications, Inc. | Optical time domain reflectometer with high resolution and high sensitivity |
| US10171228B2 (en) * | 2015-03-19 | 2019-01-01 | Sony Corporation | Receiving circuit, electronic device, transmission/reception system, and receiving circuit control method |
| US10605696B2 (en) * | 2015-05-26 | 2020-03-31 | LiFodas | Optical time-domain reflectometer (OTDR) with integrated, retractable launch cable |
| CN107836090B (zh) * | 2016-04-14 | 2019-11-29 | 华为技术有限公司 | 一种光纤状态检测方法、光监控单元及站点 |
| EP3249375A1 (en) * | 2016-05-27 | 2017-11-29 | Xieon Networks S.à r.l. | Otdr with increased precision and reduced dead zone using superposition of pulses with varying clock signal delay |
| CN113661373B (zh) * | 2019-04-05 | 2023-11-21 | 日本电气株式会社 | 勘测系统和勘测方法 |
| CN111555801A (zh) * | 2020-04-28 | 2020-08-18 | 昂纳信息技术（深圳）有限公司 | 一种用于光时域反射仪的光信号采样装置及其方法和光时域反射仪 |
| CN113783607B (zh) * | 2021-08-30 | 2023-04-14 | 昂纳科技(深圳)集团股份有限公司 | 一种双时钟错相位采样装置及其采样方法和光时域反射仪 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438404A (en) | 1982-01-04 | 1984-03-20 | Tektronix, Inc. | Signal sampling system |
| JPS6150033A (ja) * | 1984-08-18 | 1986-03-12 | Iwatsu Electric Co Ltd | タイム・ドメイン・リフレクトメ−タ |
| JP2584478B2 (ja) | 1988-03-14 | 1997-02-26 | 東京電力株式会社 | 光ファイバ後方散乱光の受信信号処理方法 |
-
2000
- 2000-09-06 JP JP2001523824A patent/JP3614818B2/ja not_active Expired - Fee Related
- 2000-09-06 EP EP00956939A patent/EP1130376B1/en not_active Expired - Lifetime
- 2000-09-06 DE DE60032726T patent/DE60032726T2/de not_active Expired - Lifetime
- 2000-09-06 WO PCT/JP2000/006027 patent/WO2001020288A1/ja active IP Right Grant
- 2000-09-06 US US09/830,526 patent/US6594004B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6594004B1 (en) | 2003-07-15 |
| WO2001020288A1 (en) | 2001-03-22 |
| EP1130376A4 (en) | 2004-08-25 |
| DE60032726T2 (de) | 2007-10-04 |
| EP1130376A1 (en) | 2001-09-05 |
| DE60032726D1 (de) | 2007-02-15 |
| EP1130376B1 (en) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614818B2 (ja) | オプチカルタイムドメインリフレクトメータ | |
| EP2955539B1 (en) | Distance measuring device | |
| JPH0785089B2 (ja) | デ−タ集録装置 | |
| EP1184670B1 (en) | Waveform measuring apparatus | |
| JP2001174484A (ja) | デジタル・ストレージ・オシロスコープ用交互トリガ装置及び方法 | |
| WO1993005403A1 (en) | Spectrum analyzer | |
| EP1184669B1 (en) | Waveform measuring method and apparatus | |
| US8390300B2 (en) | Time domain reflectometry in a coherent interleaved sampling timebase | |
| JPH0448271A (ja) | 周波数変化測定装置 | |
| JPH02284058A (ja) | 超音波測定装置のａ／ｄ変換処理方式 | |
| JP4074538B2 (ja) | 光サンプリング装置および光波形観測システム | |
| JP2003224528A (ja) | 光波形評価方法 | |
| JP3058969B2 (ja) | 超音波測定装置 | |
| JPS5828543B2 (ja) | オシロスコ−プ掃引回路 | |
| SU788011A1 (ru) | Способ регистрации момента компенсации измер емого напр жени переменного тока и устройство дл его осуществлени | |
| JPH0820218B2 (ja) | 寸法測定装置 | |
| JPH02132367A (ja) | 超音波測定装置におけるａ／ｄ変換処理方式 | |
| JPH02183157A (ja) | 超音波測定装置におけるａ／ｄ変換処理方式 | |
| RU2018875C1 (ru) | Устройство для измерения характеристик морского волнения | |
| JPH0476490A (ja) | 時間計測装置 | |
| SU1711234A2 (ru) | Измеритель параметров аналогового запоминающего устройства | |
| SU819816A1 (ru) | Устройство дл отображени информацииНА эКРАНЕ элЕКТРОННОлучЕВОй ТРубКи" | |
| JP3102651B2 (ja) | スペクトラムアナライザと波形表示器の兼用器 | |
| JP2003139619A (ja) | 光波形評価装置、光波形評価方法、光波形評価プログラムおよび光波形評価プログラムを記録した記録媒体 | |
| JPH0772127A (ja) | 超音波測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |