JPH02183157A - 超音波測定装置におけるａ／ｄ変換処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、超音波測定装置におけるＡ／Ｄ変換処理方
式に関し、詳しくは、エコー受信信号をデジタル値に変
換して画像処理し、Ａスフ−１画像等を表示する小型の
超音波探傷装置において、Ａ／Ｄ変換のサンプリング周
波数が低くても高い精度でＡ／Ｄ変換が可能なシーケン
シャルデジタル化Ａ／Ｄ変換処理方式の改良に関する。

［従来の技術］ 超音波測定装置の１つである超音波探査映像装置は、例
えば、ＩＣ，各種の電子部品などの被検体に超音波を照
射し、被検体の表面や内部からの反射波を検出して被検
体の内部の状態を調べることができる装置として利用さ
れている。この装置は、被検体中の異種材料の界面や亀
裂による空間などが存在するとによって超音波が反射さ
れ、その反射波の強度や送信波の送出（又は表面波検出
）時点から反射波検出までの時間（路程）を測定するこ
とによって界面の状態や亀裂の位置などを測定する。

このような超音波測定装置にあっては、エコー受信信号
をＡ／Ｄ変換してアナログ波形をデジタル化して処理す
ることが多く、この場合のＡ／Ｄ変換は、その変換時の
サンプリング周波数が高ければ高いほど光波形に対する
忠実度が高くなり、高精度な測定が可能になる。

［解決しようとする課題］ アナログ波形をデジタル化する方法としては、デジタル
式のオシロコープで用いられている方式がある。この方
式の１つは、高い周波数、例えば、１００ＭＨｚのクロ
ック（以下クロック）で動作するＡ　／　Ｉ）変換器が
アナログ波形を順次Ａ／Ｄ変換するものであって、この
場合にアナログ波形を忠実に解析するためには、アナロ
グ波形のサンプリング周期は、前記の変換動作クロック
より低い周波数の、例えば１５　Ｍ　Ｈｚ程度かそれ以
下であることが好ましいとされている。

したがって、高い周波数でサンプリングするには、それ
に応じた非常に高い周波数のクロ、ｙりで動作するＡ／
Ｄ変換回路が必要になり、そのために回路構成が複雑に
なるとともに、Ａ／Ｄ変換回路が高価にならざるを得な
い。

一方、Ａ／Ｄ変換回路の変換動作クロックが低い場合で
あっても等価的に高いサンプリング周波数でＡ／Ｄ変換
ができる方式として、シーケンシャル方式がある。これ
は、第５図の（ａ）〜（ｅ）に示すように、１回のアナ
ログ波形（（ａ）参照）で１つのサンプリングクロック
（（ｂ）参照）によるＡ／Ｄ変換を行い、次の波形では
前の波形より少しクロック位置をずらせてサンプリング
（（Ｃ）〜（ｄ）参照）するものである。

このようにすれば、１００ＭＨｚの波形を２５点に分割
して、２５回同一波形を受けてＡ／Ｄ変換すればよい。

この場合、１００ＭＨｚのサンプリング間隔（周期）は
、１０　ｎ　ｓの周期（サンプリング間隔）のサンプリ
ングクロックを使用して、これを２５分の１の０．４ｎ
ｓずつずらせてＡ／Ｄ変換すれば、１００ＭＨｚでＡ／
Ｄ変換したときと同じ結果が得られる。

しかし、この方式では、Ａ／Ｄ変換の対象となるアナロ
グ波形を前記の例のように２５回繰返さなければならず
、１つのアナログ波形のＡ／Ｄ変換が完ｒするまでの時
間は２５倍かかることになる。

その結果、超音波測定において、例えば、送信波の繰返
し周期をＩＫＨｚとした場合に、前記の方式では、ｌｏ
ＯＭＨｚｌ波のＡ／Ｄ変換のときには、繰り返し測定回
数が２５回で済むので、１ｍｓ　（１ｋＨｚに対応する
周期）Ｘ２５＝２５ｍＳとなるが、これが１０ＭＨｚ或
いは５ＭＨｚとなり、１波でなく、多くの波をＡ／Ｄ変
換するとなると、Ａ／Ｄ変換するのに１秒近くもかかる
。

さらにアナログ波形の変換範囲を広い範囲に採ると、そ
の波形をＡ／Ｄ変換するにはさらに多くの時間が必要と
なる。したがって、その後のデータ処理を含めた測定時
間は非常に長い時間となる。

このような問題点を解決するために、出願人は、所定の
測定周期のうちの１回の測定区間において周期Ｔで複数
のサンプリングパルスを発生させるような基準クロック
を生成して、これにより複数箇所でアナログ信号をＡ／
Ｄ変換して、複数のサンプリング値を同一測定区間内で
得て、かつこのような測定を複数回重ねるごとに前記の
基準クロックを順次遅延させて各測定区間でアナログ信
号を複数回サンプリングして行くことで、遅延時間に対
応する高いサンプリング周期で、かつ短時間に多くのＡ
／Ｄ変換値を得るＡ／Ｄ変換方式について、すでに昭和
６３年１１月１４日に出願している。

しかし、この出願にかかる発明にあっては、測定開始信
号とサンプリングの基準を与える基準クロックとの同期
点が基準クロックの立上がり付近にあるときに、電源電
圧変動や回路のノイズ等によって次の測定開始信号がそ
こかられずかにずれた場合にサンプリングパルスが基準
クロックの１周期分前後にシフトしてしまい、Ａ／Ｄ変
換したサンプリングデータに位置ずれが生じる欠点があ
ることが判った。

そこで、この発明は、前記のような従来技術の問題点を
解決し、かつ前記のサンプリングデータの位置すれとい
う欠点を解消して、等価的に高い周波数でサンプリング
でき、その後のデータ処理が短時間で済む超音波測定装
置におけるＡ／Ｄ変換処理方式を提供することを目的と
する。

［課題を解決するための手段］ このような目的を達成するこの発明の超音波測定装置に
おけるＡ／Ｄ変換処理方式の構成は、所定の測定周期で
得られる超音波の受信信号をデジタル値に変換して測定
値表示処理等の所定の処理をする超音波測定装置におい
て、測定周期と同期して測定周期より１／２以下の周期
Ｔの基準クロックを発生する基準クロック発生回路と、
Ａ／Ｄ変換を開始するＡ／Ｄ変換開始信号を受けたとき
に基準クロックを測定周期に対応してＴ／ｎの時間（た
だし、Ｔは前記周期、ｎは２以上の整数）を単位として
（ｉ−１）×Ｔ／ｎだけ測定周期を重ねるごと（ただし
、ｉは、測定周期を重ねた回数）に基準クロックを遅延
させて発生させる遅延回路と、この遅延回路の出力パル
スをサンプリングパルスとして受けて受信信号をサンプ
リングして保持するサンプルホールド回路と、このサン
プルホールド回路にサンプルホールドされた値をＡ／Ｄ
変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換されたデジタル
値を受けて受信信号の時系列に対応させたデータとして
データ処理をするデータ処理回路と、測定開始信号を受
けてＡ／Ｄ変換開始信号を発生するＡ／Ｄ変換開始信号
発生回路とを備えていて、Ａ／Ｄ変換開始信号発生回路
が測定開始信号を遅延させた遅延信号を生成し、かつ、
この遅延信号と測定開始信号のいずれか一方を選択して
Ａ／Ｄ変換開始信号とするものであって、選択して得た
Ａ／Ｄ変換開始信号が基準クロックのサンプリング点の
前にあってそれが遅延信号であるときにはＡ／Ｄ変換開
始信号発生回路が測定開始信号をＡ／Ｄ変換開始信号と
して選択し、選択して得たＡ／Ｄ変換開始信号が基準ク
ロックのサンプリング点の後にあってそれが測定開始信
号であるときにはＡ／Ｄ変換開始信号発生回路が遅延信
号をＡ／Ｄ変換開始信号として選択し、遅延信号の遅延
惜が測定開始信号が変動する時間幅より大きい値に設定
されているものである。

［作用］ このように、１つの測定周期においてその周期より１／
２以下の周期の基準クロックによりサンプリングするこ
とにより、１つの送信パルス信号に対して発生するｌ測
定区間（１測定周期に対応）において複数のサンプリン
グ値を得ることができる。しかも、これらサンプリング
データを通常のシーケンシャルなＡ／Ｄ変換データに変
更する場合には、サンプリング間隔が一定しているので
、サンプリング間隔を単位として処理すれば採取と同時
か、短時間のデータ処理で済む。

その結果、Ａ／Ｄ変換する場合のデジタル化できる最高
周波数とサンプリングの最小遅延時間の関係は従来のシ
ーケンス方式と同じであるが、デジタル化するアナログ
波形の時間幅を長く採っても、そのデジタル化のトータ
ル時間は短くできる。

さらに、前記のサンプリングパルスを基準クロックから
順次遅延させて発生するようにしているので、測定開始
信号が基準クロックのサンプリング点の前にあって測定
信号を遅延させているときには遅延させない信号をＡ／
Ｄ変換開始信号として発生させ、測定信号が基準クロッ
クのサンプリング点の後にあって測定信号が遅延してい
ないときには遅延させた信号をＡ／Ｄ変換開始信号とし
て発生させ、前記のサンプリングパルスを発生するよう
にすることにより、ノイズとか電源電圧の変動等に影響
されないようにすることができる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明のＡ／Ｄ変換方式のサンプリングの
位置ずれ状態とそれを防止する状態とを示す説明図、第
２図（ａ）は、この発明のＡ／Ｄ変換処理方式を適用し
た超音波測定装置のＡ／Ｄ変換処理部を中心とする回路
構成のブロック図、第２図（ｂ）は、そのＡ／Ｄ変換開
始信号発生回路のブロック図、第２図（Ｃ）は、Ａ／Ｄ
変換開始信号発生回路の動作の説明図、第３図は、この
発明のＡ／Ｄ変換処理方式の原理を説明するための説明
図、第４図は、測定開始信号のタイミング位１置の変動
による現象の説明図である。

第３図に示すように、例えば、２０ＭＨｚの繰返し、す
なわち、５０ｎｓの間隔で第２図（ａ）に示すＡ／Ｄ変
換回路２に対するサンプリングパルス信号を生成してこ
れにより、所定の繰り返し測定周期、例えば、１ｋＨｚ
の測定周波数（その測定周期は１−８）の送信パルスを
発生して超音波エコーの受信信号を得ると仮定すると、
この測定で超音波探傷器のレシーバの高周波増幅回路で
増幅した最初のエコー受信信号のアナログ値は５０ｎｓ
の間隔で複数箇所、前記の例では、最大２０ｏｏｏｍ所
でデジタル化され、複数のデジタル値を順次得ることが
できる。

この場合にＡ／Ｄ変換の対象きなるアナログ信号が第３
図の（ａ）であるとすると、まず、最初の測定周期にお
けるサンプリングパルス信号を示すのが同図（ｂ）の基
をクロックである。基準クロックの周期Ｔは、この場合
、５０ｎｓである。

なお、この基準クロックの周期Ｔは、１つの測定周期の
間に２以上の基準クロックが入るように、測定周期（こ
の実施例では、１ｋＨｚの周波数で決定され、その周期
ｌ■Ｓには５０ｎｓの周期の基準クロックが最大で２０
０００個入る）上り十分小さな周期になるように選択さ
れている。

その結果、１ｋＨｚの測定周波数の最初の測定区間（最
初の周期）で受信されるエコー受信信号（同図の（ａ）
参照）は、５０ｎｓごとに発生する基準クロックにより
サンプリングされ、そのアナログ信号の値をまずデジタ
ル化して、そのデジタル値を第２図（ａ）の画像処理装
置１０に送出する。

次に１ｋＨｚの測定周波数の第２番目の測定区間（次の
測定周期）に受信されるエコー受信信号（同図の（ａ）
参照）を受けると、同図（ｂ）の基準クロックを０．４
ｎｓだけ遅延させた同図（Ｃ）のクロックによりそのア
ナログ信号の値を再び５０ｎｓの周期で同様に複数回サ
ンプリングして、そのデジタル値のデータを画像処理装
置１０に送出する。

ここで、基準クロックに対する次のクロックの遅延Ｃ１
ｉ位時間（この実施例ではｓ　Ｏ−４ｎｓ）は、その周
期ＴをＴ／ｎ（ただし、ｎは２以上の整数）としたもの
であって、０．４ｎｓの遅延時間は、５０ｎｓを１２５
等分したものである。

同様にして次に、１ｋＨｚの測定周波数で第３番目の測
定区間（第３番目の周期）に受信されるエコー受信信号
（同図の（ａ）参照）を受けると、同図（ｂ）の基準ク
ロックをＮ　０１４ｎｓＸ２だけ遅延させたクロックに
よりそのアナログ信号の値を５０ｎｓの周期の間開様に
サンプリングして、そのデータを画像処理装置１０に送
出する。

このようにして、測定周波数の第１番目（ただし、ｉは
２〜１２５までの整数）の測定区間に受信されるエコー
受信信号を受けたときには、同図（ｂ）の基塗りＯ＋７
りを０．４ｎｓＸ　（ｉ−１）だけ遅延させたクロック
によりそのアナログ信号の値が５０ｎｓの周期の間開様
に複数回サンプリングされて、そのデータが画像処理装
置１０に送出される。ただし、ここでのｉは、測定周期
を重ねた回数である。

このようにしてエコー受信信号のアナログ値をＡ／Ｄ変
換回路２によりデジタル化し、順次０゜４ｎｓづつずら
してデジタル化したエコー受信信号のデータを得る。そ
うすることで、例えば、５０ｎｓの間のサンプリングデ
ータを１画面に対応させると、１画面分の表示データを
１２５回だけデジタル化したものとして得られ、同時に
このサンプリングクロックにより１回の測定周期でサン
プリング数（この実施例では最大で２００００個）に対
応する複数の画面のデータが得られる。その結果、複数
の画面のデータがその時間幅にかかわらず１画面のデー
タをデジタル化する時間で得ることができ、かつそれが
０．４ｎｓごとにデジタル化したものとして得ることが
できる。

また、このように５０ｎｓのサンプリング周期で０．４
ｎｓの周期のデジタル化データが得られるので、１００
ＭＨｚのサンプリング波形は、２５点に分割してデジタ
ル化すれば簡単に得ることができる。

したがって、アナログ波形全体を何波分デジタル化する
かに関係なく、デジタル化１回ごとの遅延時間に応じて
デジタル化対象となるアナログ波形全体のデジタル化の
所要時間が決まり、時間の長い波形をデジタル化する場
合にも、或いは、多くの画部分のアナログ波形をデジタ
ル化する場合に、１画面分相当の短時間でＡ／Ｄ変換処
理ができることになる。

第２図（ａ）は、このようなＡ／Ｄ変換処理を行う装置
の回路構成の一例を示すものであって、入力端子９は、
デジタル化したいアナログ信号の入力端子であって、超
音波探傷器から得られるエコー受信信号を所定レベルま
で増幅した信号が加えられる。

入力端子９に加えれたアナログ信号は、デジタル化する
対象波形の瞬時電圧値を保持するために、まず、そのア
ナログ信号のレベルがサンプルホールド回路１により保
持される。

サンプルホールド回路１は、遅延回路４からサンプリン
グパルスを受けていて、このサンプリングパルスに応じ
て入力アナログ信号をサンプリングする。

サンプルホールド回路１の出力は、Ａ／Ｄ変換回路２に
加えられ、ここでＡ／Ｄ変換されてデジタル値にされ、
マイクロプロセッサとメモリ、そしてデイスプレィ等を
有する画像処理装置１０に送出される。

基準クロック発生回路３は、第３図の（ｂ）に示す基準
クロックを発生する回路であって、その出力は、遅延回
路４とＡ／Ｄ変換開始信号発生回路１１とに加えられる
。ここで、遅延回路４は、基準クロック発生回路３から
基準クロックと、Ａ／Ｄ変換開始信号発生回路１１から
のＡ／Ｄ変換開始信号とを受け、Ａ／Ｄ変換開始信号を
受けた時点を基準にして、基準クロックを受けるごとに
、基準クロックの遅延量を、×０（遅延せずに直接基準
クロックを発生する）＋　Ｘｌ、Ｘ２．・・・×１と、
ｉが１２４になるまで順次遅延させ、遅延させたパルス
信号をサンプルホールド回路１のサンプル信号として出
力する。

また、これと同時に遅延回路４は、前記のサンプル信号
より若干おくれでＡ／Ｄ変換起動信号を発生して、これ
をＡ／Ｄ変換回路２に送出する。

この信号を受けたＡ／Ｄ変換回路２は、これをＡ／Ｄ変
換のスタート信号として受けて、サンプルホールドされ
た値をＡ／Ｄ変換する。なお、遅延回路４の構成として
は、論理回路を遅延回路として従属接続したものでも、
或いは遅延線にタップを設けて使用して、遅延パルスを
生成するようにしたものでもよい。また、前記の遅延回
路４の遅延量は、遅延時間切換制御回路５からの制御信
号によって制御され、設定される。その結果として遅延
回路４は、基準クロックに対してＸＱ、Ｘｉ。

×２．・・・Ｘｉの遅延量を与えることができる。

遅延時間切換制御回路５は、基準クロック発生回路３で
生成された基準クロックを分周して作られた測定周波数
の１ｋＨｚに対応するトリガ信号により制御され、この
トリガ信号を受けるごとに１つづつ遅延量が増加するよ
うな制御信号を発生させてそれを遅延回路４に送出して
、前記の遅延量を制御する。

一方、基準クロック発生回路３で測定周波数に対応する
ように分周された前記のトリガ信号は、同時にトリガ出
力端子１２を経て超音波探傷器の超音波送信部へ送出さ
れる。超音波送信部では、このトリガ信号を受けて、こ
れに同期して送信パルス信号を発生させ、それを超音波
探触子に送出する。その結果、基準クロックに同期し、
かつ測定周波数に対応した前回と同一の第３図の（ａ）
に示すようなアナログ信号（第３図の（ａ）は、説明の
都合上、実際の超音波測定におけるエコー受信信号の形
態とはなっていない。）が信号入力端子９に得られ、前
回と同一のアナログ信号波形をデジタル化することがで
きる。

Ａ／Ｄ変換開始信号発生回路１１は、超音波探傷器側か
ら送出される、送信パルスに同期した測定開始信号を端
子１３に受けてＡ／Ｄ変換開始信号を発生するものであ
って、後述する測定開始信号と基準クロックとのタイミ
ング関係に応じて遅延させていない測定開始信号と遅延
させた測定開始信号とのいずれかを選択するものである
。

サンプル間隔設定回路６は、遅延時間切換制御回路５を
制御して、遅延回路４の単位遅延量、この実施例では、
０．４ｎｓの遅延量を設定／変更する回路であって、単
位遅延量を外部から設定／変更できるようにするために
設けられている。

サンプル点数設定回路７は、遅延時間切換制御回路５を
動作させる開始時間とその動作時間間隔を決定する制御
信号を発生してそれを遅延時間切換回路５に送出する。

このことで、遅延時間切換回路５は、遅延回路４の出力
パルスの発生開始タイミングと発生させつづける全体の
時間幅とをサンプル点数設定回路７からの制御信号に応
じて設定する。このことで、アナログ入力信号に対して
デジタル化する信号の範囲とその時間幅を外部から設定
することができる。その結果、このサンプル点数設定回
路７の制御信号により入力されたエコー受信信号のどの
部分をどの範囲に亙ってデジタル化するかを決定でき、
全体のエコー受信信号を何分割してデジタル化するかを
外部から設定できる。

そこで、このサンプル点数設定回路７からの制御信号に
応じて設定されたデジタル化の時間幅が終わったら、遅
延時間切換制御回路５は、再び基準クロックを受けた時
からデジタル化を行うように動作する。このことにより
、エコー受信信号を数画面分或いは１画面で数箇所に分
けてデジタル化したデータを容易に得ることができ、例
えば、１００ＭＨｚの場合には、２５点採り、これらを
合成して表示できるようにすることが可能になる。

デジタル化幅表示回路８は、サンプル間隔設定回路６と
サンプル点数設定回路７とで設定された制御情報を受け
て、アナログ波形のどの部分をデジタル化するかとか、
アナログ波形及びデジタル化期間等とを表示するための
信号を生成して、表示出力端子１４に出力し、オシロフ
ープ等の表示器にそれらを加えてデータ表示をする回路
である。

また、画像処理袋ｒ！！、１０は、このようにして受け
た１測定区間（測定周期の１区間）での５０ｎＳごとの
サンプリング値と１２５回得６れる各サンプリング値を
一旦そのメモリに記憶し、１回の４］１１定が終了した
時点でメモリに記憶されたこれらサンプリング値に基づ
きこれらサンプリング値のデータ順序の入れ替えをして
、通常のシーケンス方式のＡ／Ｄ変換データのとなるよ
うにエコー受信信号の時間順序に対応するデータを得る
順序入れ替え処理をする。この場合のデータの入れ替え
処理は、基準クロックの周期に対応させればよいので、
データ処理時間が短くて済む。なお、このように−旦メ
モリに記憶することなく、サンプリング時点で対応する
時間順序になるようにメモリのアドレスをアクセスして
記憶するようにしてもよく、この場合にはアクセスの処
理だけで特別な処理は不要となる。

さて、以上の構成よりなる回路にあっては、測定開始信
号とサンプリング化（デジタル化）の基準となる基準ク
ロック発生回路３の基準クロックとを同期させる必要が
ある。しかし、測定開始信号と基準クロックと同期を採
るタイミングによっては、基準クロック１周期分前後に
タイミングずれを生じる。

第１図は、このようなタイミングずれとその防止につい
て説明するものであって、（ａ）は、基準クロックであ
る。（ｂ）は、その立上がりで発生するサンプリングパ
ルスであって、遅延回路４による遅延をしていない最初
の状態のものである。

（Ｃ）は、測定開始信号を示していて、その８１は、最
初に来た測定開始信号である。これは、基準クロックの
立上がりより若干早い場合を例としている。また、その
Ｓ２は、次の測定周期に対応して来た測定開始信号であ
って、最初の測定開始信号８１　より少し・遅れて来て
いる。しかも、この例では、これら測定開始信号Ｓ！と
８２．！：が（ａ）の基準クロックの立上がり位置（イ
）に対してその前後にまたがっている。

（ｄ）は、基準クロックの（イ）のタイミングに同期し
て各測定開始信号が来たときに、遅延回路４により基準
クロック発生ごとにこれに対してＸＯ，Ｘｉ、Ｘ２．・
・・Ｘｉの遅延量を与えることで発生する順次遅延した
各サンプリングパルスによるサンプリング点である。こ
の時の各サンプリング点は、基準クロックの（イ）の点
を基準として各サンプリングが始まっている。

ここで、（Ｃ）の点線で示す測定開始信号Ｓ２と実線で
示す測定開始信号Ｓｌ　とは、電源電圧の変動やノイズ
等によっていずれか一方が他方に対して位相がずれた関
係にある。このような場合には、測定開始信号Ｓ１　で
は、基準クロックの立上がり（イ）の同期タイミングで
サンプリングパルス（又はサンプリング点、以下同じ）
が発生するが、次の測定開始信号Ｓ２では、基準クロッ
クの（ロ）の同期タイミングです゛ンプリングパルスが
発生することになる。そこで、それぞれのサンプリング
パルスは基準クロックの１周期分のずれを生じる。その
結果、（ｆ）のサンプリングパルスＳｏにツバすように
（ロ）に示す基準クロックの立りがりに同期したサンプ
リングパルスは、１周期ずれてかつ遅延回路４により所
定時間遅延した位置に発生し、他のサンプリングパルス
のサンプリングデータと異なる情報をサンプリングする
ことになる。

このようなサンプリングが行われた場合には、データ処
理装置１０におけるデータ処理により時間順序を元の順
に戻しても第４図に示すように、原アナログ波形（ａ）
に対して基準クロックに対応して同図（ｂ）のようなサ
ンプリングを行っても、同図（Ｃ）の測定開始信号のタ
イミング位置の変動により得られるサンプリングデータ
からは、同図（ｄ）に示すような状態のアナログ波形に
なってしまう。

このようなことを回避するために、第１図の（Ｃ）或い
は（ｅ）における点線で示される測定開始信号Ｓ２が来
たときには、（ｅ）に示すように、これを遅延時間ｔだ
け遅延させて実線で示す、パルスＳ３の位置まで移動さ
せてからＡ／Ｄ変換を開始するようにする。また、遅延
させたパルスＳ３が点線で示すように（Ｃ）の測定開始
信号Ｓｌに対応するような位置にあるようなときには、
その遅延を解除してパルスＳ４の位置に戻す。

このように、（ｅ）における測定開始信号Ｓ２を点線で
示す位置から実線で示す位置（パルスＳ３の位置）まで
測定開始信号を遅延させれば、以後に電源電圧変動やノ
イズによりたとえその位置がずれても（ａ）に示す基準
クロックとの同期関係は、常に（ロ）の位置となって変
わることがなく、このときに発生する各サンプリングパ
ルスは、（ｇ）に示す状態となる。なお、この場合、測
定開始信号の遅延時間ｔは、電源電圧の変動とがノイズ
によって変動する最大変動時間幅τに応じてｔ〉でとし
て設定されるものである。

また、測定開始信号を遅延した測定開始信号が逆に同図
（ｅ）の点線のパルスＳ３のような状態になることがあ
る。このときには、そこからさらに変動して基準クロッ
クの立上がり点（イ）より後ろにならないように遅延を
解除して、パルスＳ４の位置に測定開始信号の位置をシ
フトさせておけば、以後の測定開始信号については、基
準クロックの立上がり点（イ）より後ろに測定開始信号
が来ることはなく、（ｄ）のようなサンプリングを行う
ことができる。なお、これら以外の場合には、そのまま
測定開始信号を受ければよい。

このようにＡ／Ｄ変換開始信号発生回路１１により測定
開始信号を基準クロックによるデジタル化点より少し前
にある時にくらべて、それより少し後の時（基準クロッ
クの立上がりタイミングを基準として後の時間τの範囲
にあるとき）は、開始信号を若干おくらせて測定開始信
号とすることにより、開始信号の変動によるデジタル化
後の波形の乱れを防ぐことができる。また、遅延杖態に
ある測定開始信号が基準クロックの立上がりより前にあ
るときには、遅延吠態を解除すれば、第４図に示すよう
なアナログ波形の乱れを防ぐことができる。

このような処理を行うのがＡ／Ｄ変換開始信号発生回路
１１であり、このとき、測定開始信号として得られるパ
ルスＳ　３１　Ｓ　４がＡ／Ｄ変換開始信号である。第
２図（ｂ）は、このＡ／Ｄ変換開始信号発生回路１１の
具体的な回路である。Ａ／Ｄ変換開始信号発生回路１１
は、測定開始信号に対する前タイミング判定回路１１ａ
と、後タイミング判定回路１１ｂ１データ保持回路１１
ｃ１切換回路１１ｄ１そして遅延回路ｌｉｅとからなる
。

前タイミング判定回路１１ａは、基準クロック信号を受
ける前側ウィンドパルス発生回路２１ａとデータラフチ
フリップフロップ２２ａ１そして、トリガ信号を生成す
るワンショット２３ａとから構成されている。後タイミ
ング判定回路１１ｂは、基型クロック信号を受ける後側
ウィンドパルス発生回路２１ｂとデータラッチフリップ
フロップ２２ｂ、そして、トリガ信号を生成するワンシ
ョット２３ｂとから構成されている。

前側ウィンドパルス発生回路２１ａは、それぞれ基準ク
ロックのパルス幅の１／４のパルス幅のパルスを、受け
た基準クロックの立下がりをトリガとして発生するワン
ショット回路２１ｄと、このワンショットパルスと基準
クロックパルスとのそれぞれの反転信号のＡＮＤ条件を
採り、基準クロック信号の立上がりの前側にほぼ１／４
の幅の前側ウィンドパスルを発生する負論理人力のＡＮ
Ｄ回路２１ｅとで構成されている。後側ウィンドパルス
発生回路２１ｂは、それぞれ基準クロックのパルス幅の
１７４のパルス幅のパルスを、受けた基準クロックの立
上がりをトリガとして発生するワンショット回Ｍ２１ｆ
と、このワンショットパルスと基準クロックパルスとを
受けてＡＮＤ条件を採り、基準クロック信号の立上がり
の前側にほぼ１／４の幅の後側ウィンドパスルを発生す
るＡＮＤ回路２１ｇとで構成されている。

これら前側と後側のウィンドパルスは、それぞれデータ
ラッチフリップフロップ２２ａ、２２ｂに供給されて、
測定開始信号と比較されて判定される。

データラッチフリップフロ・１ブ２２ａは、前側ウィン
ドパルス発生回路２１ａの出力をデータとして受けて、
測定開始信号をクロックとしてデータをラッチして、そ
のＱ出力をワンショット２３ａを介してトリが信号とし
、これをフリップフロップで構成されるラッチ回路１１
ｃのリセット側端子Ｒに供給して、フリップフロップを
リセットする。データラッチフリップフロップ２２ｂは
、後側ウィンドパルス発生回路２１ｂの出力をデータと
して受けて、測定ｒＡ始倍信号クロックきしてデータを
ラッチして、そのＱ出力をワンショット２３ｂを介して
トリガ信号とし、これをラッチ回路１１ｃのセット側端
子Ｓに供給して、フリップフロップをセットする。

その結果、ラッチ回路ｌｉｅは、測定開始信号が後側ウ
ィンドパルスの範囲にあるときには、セットされ、ラッ
チ回路１１ｃのフリップフロップのＱ出力が発生し、測
定開始信号が前側ウィンドパルスの範囲にあるときには
、リセットされ、前記Ｑ出力が落ちる。このラッチ回路
２４のＱ出力がセレクタで構成される切換回路ｌｉｄに
供給されて、遅延回路ｌｉｅで遅延時間ｔだけ遅延した
測定開始信号と遅延していない測定開始信号とのいずれ
かを選択して、選択した測定開始信号をＡ／Ｄ変換開始
信号として遅延回路４に送出する。

このように、前タイミング判定回路１１ａは、基準クロ
ックの立上がりの直前、第２図（Ｃ）の（ロ）〜（ハ）
の間の時間を判定して、判定信シ夛を発生し、後タイミ
ング判定回路ｆｌｂは、同様に基準クロックの立上がり
の直後、第２図（Ｃ）の（ニ）〜（ホ）の間の時間を判
定して判定信号を発生する。

ラッチ回路ｌｉｅは、これら判定回路のうち後タイミン
グ判定回路ｔｔｂの結果信号を保持していて、遅延状態
にある測定開始信号が前タイミング判定回路１１ａによ
り前ウィンドの範囲にあると判定されたときに、後判定
回路の結果信号をリセットして遅延がされない測定開始
信号を選択する。逆に、測定開始信号が後タイミング判
定回路１１ｂにより後ウィンドの範囲にあると判定され
たときには、後判定回路の結果信号がラッチ回路１１ｃ
にセットされ、遅延がなされた測定開始信号を選択する
。

そこで、基準クロック立上がり直前の位置で、測定開始
信号がくれば、前タイミング判定回路１１ａによる前判
定結果信号がラッチ回路ｌｉｅで保持され、切換回路１
１ｄは遅延なしに測定開始開始信号をＡ／Ｄ変換開始信
号として出力する。

変動によって測定開始信号がさらに基準クロック立りが
りの市へ移ったとしても、助タイミング判定回路１１ａ
、後タイミング判定回路１１ｂの両判定回路の出力はな
く、この時のラッチ回路１１ｃは前回の値をそのまま出
力し続ける。

測定開始信号が変動して基準クロック立上がりの後へ移
ると、後タイミング判定回路１１ｂの判定出力が発生し
て基準クロック後の判定結果信号がラッチ回路ｔｉｃに
保持され、切換回路ｌｉｄで遅延回路ｌｉｅの出力が遅
延回路４に出力される。

その結果、第２図（Ｃ）の（ハ）の位置にあった１ｌ１
１定開始信号は（ホ）の位置へと移り、（ホ）の点で変
動があっても１（ＩＩ＋定開始信号は、基準クロック立
上がりの後と判定されたままで、以後のサンプリングパ
ルスは、各測定区間ごとに第１図の基をクロックの立上
がり（ロ）の位置に対応して発生し、安定にサンプリン
グができる。

以」−説明してきたが、前記のデータ入れ替え処理は、
Ａスフ−１表示処理等の他の処理プログラムに組込みま
せる形態で行ってもよく、また、独）γに入れ替え処理
プログラムとして設けてもよい。

実施例では超音波探傷器側の送信パルス信号に対するト
リガ信号を基準クロック発生回路から分周して生成して
いるが、逆に外部からトリガ信号をもらい、この信号と
基準クロック発生回路の基準クロックとを同期させても
よい。

また、遅延時間切換制御は、サンプル間隔とサンプル点
数の設定をしているが、サンプル点数の代わりにサンプ
ル幅としてもよい。

実施例では、エコー受信信号に対してＡ／Ｄ変換する場
合を述べているが、反射型の測定だけでな（、透過した
超音波受信信号に対してもこの発明が適用できることは
もちろんである。

［発明の効果コ 以上の説明から理解できるように、この発明にあっては
、サンプリングパルスをｌ＆Ｑクロックから順次遅延さ
せて発生するようにしているので、測定開始信号が基準
クロックのサンプリング点の前にあって測定信号を遅延
させているときには遅延させない信号をＡ／Ｄ変換開始
信号として発生させｓ　ａ＋＋Ｉ定信号が基準クロック
のサンプリング点の後にあって測定信号が遅延していな
いときには遅延させた信号をＡ／Ｄ変換開始信号として
発生させ、前記のサンプリングパルスを発生するように
することにより、ノイズとか電源電圧の変動等に影響さ
れないようにすることができる。

【図面の簡単な説明】

第１図は、この発明のＡ／Ｄ変換方式のサンプリングの
位置ずれ状態とそれを防止する状態とを示す説明図、第
２図（ａ）は、この発明のＡ／Ｄ変換処理方式を適用し
た超音波測定装置のＡ／Ｄ変換処理部を中心とする回路
構成のブロック図、第２図（ｂ）は、そのＡ／Ｄ変換開
始信号発生回路のブロック図、第２図（Ｃ）は、Ａ／Ｄ
変換開始信号発生回路の動作の説明図、第３図は、この
発明のＡ／Ｄ変換処理方式の原理を説明するための説明
図、第４図は、測定開始信号のタイミング位置の変動に
よる現象の説明図、第５図は、従来のＡ’／Ｄ変換方式
の説明図である。 １・・・サンプルホールド回路、２・・・Ａ／Ｄ変換回
路、３・・・基準クロック発生回路、４・・・遅延回路
、５・・・遅延時間切換制御回路、６・・・サンプル間
隔設定回路、７・・・サンプル点設定回路、８・・・デ
ジタル化巾表示回路、９・・・信号入力端子、１０・・
・画像処理装置、１１・・・Ａ／Ｄ変換開始信号発生回
路、ｌｌａ・・・前タイミング判定回路、１１ｂ・・・
後タイミング判定回路、 １１ｃ・・・ラッチ回路、１１ｄ・・・切換回路、ｌｉ
ｅ・・・遅延回路。 特許出願人　日　立　建　機　株　式　会　社代理人　
　　弁理士　梶　山　拮　是

Claims (1)

【特許請求の範囲】
1. （１）所定の測定周期で得られる超音波の受信信号をデ
   ジタル値に変換して測定値表示処理等の所定の処理をす
   る超音波測定装置において、前記測定周期と同期して前
   記測定周期より１／２以下の周期Ｔの基準クロックを発
   生する基準クロック発生回路と、Ａ／Ｄ変換を開始する
   Ａ／Ｄ変換開始信号を受けたときに前記基準クロックを
   前記測定周期に対応してＴ／ｎの時間（ただし、Ｔは前
   記周期、ｎは２以上の整数）を単位として（ｉ−１）×
   Ｔ／ｎだけ前記測定周期を重ねるごと（ただし、ｉは、
   測定周期を重ねた回数）に前記基準クロックを遅延させ
   て発生させる遅延回路と、この遅延回路の出力パルスを
   サンプリングパルスとして受けて前記受信信号をサンプ
   リングして保持するサンプルホールド回路と、このサン
   プルホールド回路にサンプルホールドされた値をＡ／Ｄ
   変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換されたデジタル
   値を受けて前記受信信号の時系列に対応させたデータと
   してデータ処理をするデータ処理回路と、測定開始信号
   を受けて前記Ａ／Ｄ変換開始信号を発生するＡ／Ｄ変換
   開始信号発生回路とを備え、前記Ａ／Ｄ変換開始信号発
   生回路は、前記測定開始信号を遅延させた遅延信号を生
   成し、この遅延信号と前記測定開始信号のいずれか一方
   を選択して前記Ａ／Ｄ変換開始信号とするものであって
   、前記一方を選択して得たＡ／Ｄ変換開始信号が前記基
   準クロックのサンプリング点の前にあってそれが前記遅
   延信号であるときには前記測定開始信号を前記Ａ／Ｄ変
   換開始信号として選択し、前記一方を選択して得たＡ／
   Ｄ変換開始信号が前記基準クロックのサンプリング点の
   後にあってそれが前記測定開始信号であるときには前記
   遅延信号を前記Ａ／Ｄ変換開始信号として選択し、前記
   遅延信号の遅延量が前記測定開始信号が変動する時間幅
   より大きい値に設定されていることを特徴とする超音波
   測定装置におけるＡ／Ｄ変換処理方式。