JP3605944B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP3605944B2 JP3605944B2 JP15205196A JP15205196A JP3605944B2 JP 3605944 B2 JP3605944 B2 JP 3605944B2 JP 15205196 A JP15205196 A JP 15205196A JP 15205196 A JP15205196 A JP 15205196A JP 3605944 B2 JP3605944 B2 JP 3605944B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- edge
- correction
- changes
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Editing Of Facsimile Originals (AREA)
- Image Analysis (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Image Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、行方向および列方向の直交マトリックスを構成する画像データを水平走査および垂直走査により形成するレーザプリンタ等の画像形成装置に関する。
【０００２】
【従来の技術】
電子写真方式を用いた画像形成装置は、従来から印字速度と印字品質の点での優位性が高く、また近年は低価格となり、パーソナルコンピュータ、ワークステーション等の出力端末装置であるプリンタ、普通紙ファックス、ディジタルコピア等として急速に普及しつつある。
【０００３】
以下、従来の画像形成装置について図１２〜図２１を用いて説明する。図１２はマッチングネットワークを用いた画像形成装置のコントローラ部を構成する補整回路を示すブロック図であり、マッチングネットワークを用いた画像形成装置のコントローラ部は例えば米国特許４８４７６４１号の明細書に記載されている。図１２において、ウインドウ設定部としての一時記憶部１は画像ビットマップイメージデータの一部を一時的に記憶し、マッチングネットワーク部１４はサンプルパターンと予め決められた複数のテンプレートパターンとを比較して一致するか否かを判定し、信号発生部７Ａはマッチングネットワーク部１４で一致すると判定したときに補整の対象である画像ビットマップイメージデータの信号を所定の信号に補整する。一時記憶部１は、画像ビットマップイメージデータのうちの１ドットの大きさを補整するために、その周辺の７×７ドットの画像ビットマップイメージデータをサンプリングする目的で設けられたものであり、シフトレジスタで構成される後述のサンプルウインドウ回路４（図１５参照）を有している。図１３はサンプルウインドウ回路４のウインドウデータを示すデータ図である。図１３ではＤ４が補整の対象ドットである。マッチングネットワーク部１４はサンプルウインドウ回路４に格納されたサンプルパターンと予め決められた複数のテンプレートパターンとを比較して一致するか否かを判定する。図１４はサンプルパターンの一例を示すデータ図である。信号発生部７Ａは、図１４に示すようなサンプルパターンと予め決められた複数のテンプレートパターンのうちの一つとが一致するとマッチングネットワーク部１４が判定した場合、補整の対象である画像ビットマップイメージデータの信号を所定の信号に補整する。
【０００４】
図１５は図１２の一時記憶部１を示すブロック図である。図１５において、メモリコントロール回路２はメモリデータの読み出し、書き込みに必要なアドレスおよびその他の制御信号を発生し、メモリ回路３は高速スタティックラム（以下、「ＳＲＡＭ」と記述する）およびフリップフロップから構成される。サンプルウインドウ回路４はメモリ回路３から読み出されたデータを記憶してサンプルパターンとして出力するシフトレジスタで構成されている。画像ビットマップイメージデータのシリアル変換値であるビデオ信号（ＶＤＩＮ）の読み出し、書き込みはメモリコントロール回路２が行う。
【０００５】
図１６はメモリコントロール回路２を示す回路図であり、図１７はメモリ回路３を示す回路図、図１８はサンプルウインドウ回路４を示す回路図、図１９はマッチングネットワーク部１４の一部を構成する比較回路を示す回路図である。図１６のメモリコントロール回路２は４ビット同期カウンタ１５〜１７から成り、図１７のメモリ回路３はＳＲＡＭ１８と８ビットラッチ１９とインバータ２０とから成る。図１８のサンプルウインドウ回路４は８ビットシフトレジスタ２１〜２７から成り、図１９のマッチングネットワーク部１４は２入力のエクスクルーシグオア（以下、「Ｅｘ−ＯＲ」と記述する）２８〜３１と多入力のナンド（以下、「ＮＡＮＤ」と記述する）３２と多入力のオア（以下、「ＯＲ」と記述する）３３とから成る。
【０００６】
以上のように構成された補整回路について、その動作を説明する。図１７において、画像ビットマップイメージデータであるビデオ信号（ＶＤＩＮ）がビデオデータ同期信号（ＶＣＬＫ）に同期して８ビットラッチ１９の端子Ｄ０に入力される。ビデオ信号（ＶＤＩＮ）はビデオデータ同期信号（ＶＣＬＫ）の立下りエッジにてラッチされ、ＳＲＡ０〜ＳＲＡ１１が示すアドレスのＳＲＡＭ１８のＩＯ０に格納される。一方、このアドレスＳＲＡ０〜ＳＲＡ１１は図１６の４ビット同期カウンタ１５〜１７の出力データである。図１６で、アドレスはまず主走査の基準信号（ＮＬＳＹＮＣ）によりリセット（クリア）された後、ビデオデータ同期信号（ＶＣＬＫ）の立上がりエッジでインクリメントする。従って、画像ビットマップイメージデータの主走査の１ライン分はＳＲＡＭ１８のＩＯ０に格納される。１ライン分がＳＲＡＭ１８のＩＯ０に格納されると、主走査の基準信号（ＮＬＳＹＮＣ）により、図１６の４ビット同期カウンタ１５〜１７はリセットされる。８ビットラッチ１９の端子Ｄ０には次のラインのデータが入力され、端子Ｄ１にはＳＲＡＭ１８に格納されているデータが入力されているので、ＳＲＡＭ１８には画像ビットマップイメージデータが２ライン分格納されたことになる。
【０００７】
以上の動作を繰り返すことによりＳＲＡＭ１８のＩＯ０〜ＩＯ６に画像ビットマップイメージデータが各ライン毎に入力される。この動作を行うと同時に、８ビットラッチ１９の出力データＳ０〜Ｓ６は図１８のサンプルウインドウ回路４を構成する８ビットシフトレジスタ２１〜２７にも入力される。８ビットシフトレジスタ２１〜２７は、ビデオデータ同期信号（ＶＣＬＫ）に従って入力されたデータをシフトし、図１３に示すようなウインドウデータを形成する。このウインドウデータと図１４に示すような予め決められたテンプレートパターンのデータとがそれぞれ図１９のマッチングネットワーク部１４に入力され、互いに一致した場合には「Ｈ」レベルを示す信号を図１２の信号発生部７Ａに出力する。
【０００８】
図１２の信号発生部７Ａでは、マッチングネットワーク部１４から出力された「Ｈ」レベルを示す信号により、補整の対象である画像ビットマップイメージデータの信号を、マッチングネットワーク部１４から「Ｈ」レベルの信号を出力した時に用いたテンプレートパターンに応じた補整画像ドット信号に置換して補整画像データＶＤＯとして出力する。
【０００９】
図２０（ａ）はビデオデータ同期信号（ＶＣＬＫ）を示すタイミング図、図２０（ｂ）〜（ｅ）は信号発生部７Ａから出力される補整画像ドット信号を示すタイミング図である。図２０（ｂ）〜（ｅ）の示すＸ信号、Ｙ信号、Ｚ信号およびＷ信号はマッチングネットワーク部１４から「Ｈ」レベルを示す信号を出力した時に用いたテンプレートパターンに対応した補整画像ドット信号であり、図２０（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ１ドットの前１／３、後２／３、前２／３、後１／３だけ出力する場合を示す。
【００１０】
以上の一連の動作によって画像ビットマップイメージデータを補整することにより斜線等の段差を滑らかにする。これを図２１に示す。図２１（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図２１（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。すなわち、従来の画像形成装置の補整回路は、図２１（ａ）に示す画像ビットマップイメージデータは、図２１（ｂ）に示すように、補整の対象である画像ビットマップイメージデータのうちの１ビットの信号を通常のドットの前後の１／３、２／３だけ出力する補整画像ドット信号に置換することで斜線等の段差を滑らかにする。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の構成の画像形成装置の補整回路では、画像ビットマップイメージデータの補整を行うためには、補整が必要となる全ての画像ビットマップイメージデータに対して別々にテンプレートパターンを用意しておく必要があり、サンプルパターンとテンプレートパターンとを比較するマッチングネットワーク部１４の比較回路が増加して回路構成が複雑になると共にコストアップの原因ともなるため、全ての画像ビットマップイメージデータに対して別々にテンプレートパターンを用意しておくことが困難であり、画像ビットマップイメージデータの補整が必要となる場合であっても、テンプレートパターンがないために補整がなされない場合があるという問題点を有していた。
【００１２】
この画像形成装置では、補整が必要となる全ての画像ビットマップイメージデータに対して補整が可能となることが要求されている。
【００１３】
本発明は、パターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能な画像形成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この課題を解決するために本発明による画像形成装置は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段が補正対象画素に補正対象エッジを検出し、かつ前記補正対象画素に隣接する画素同士が互いに反対側に前記補正対象エッジと同じバイナリー変化を有するエッジを有することを検出した場合に、前記補正対象画素の前記補正対象エッジに補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする構成としたものである。
【００１５】
これにより、パターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能な画像形成装置が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段が補正対象画素に補正対象エッジを検出し、かつ前記補正対象画素に隣接する画素同士が互いに反対側に前記補正対象エッジと同じバイナリー変化を有するエッジを有することを検出した場合に、前記補正対象画素の前記補正対象エッジに補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置であり、補整が必要な場合には、隣接するドット同士の画像データの差異と差異の方向との結果に基づいてなされ、パターンマッチングなしにスムージングがなされるという作用を有する。
【００１７】
請求項２に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッ
ジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００１８】
請求項３に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００１９】
請求項４に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項５に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項６に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッ
ジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項７に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項８に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項９に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素 へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００２０】
以下、本発明の実施の形態について、図１〜図１１を用いて説明する。
（実施の形態１）
図１は本発明の実施の形態１による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図１において、ウインドウ設定部としての一時記憶部１、メモリコントロール回路２、サンプルウインドウ回路４は図１５と同様のものなので、同一符号を付し、説明は省略する。エッジ検出部５は画像ビットマップイメージデータからエッジを検出し、論理演算部６は補整を行うか否かを決定し、信号発生部７は論理演算部６から出力された補整要求信号に基づいて補整を行う。
【００２１】
次に、図１の補整回路について、図３を用いて説明する。図３は３×３ドット構成のサンプルウインドウを示すサンプルウインドウ構成図である。エッジ検出部５は、図３に示すサンプルウインドウ内の画像ビットマップイメージデータからエッジを検出するものであり、エッジの有無については、サンプルウインドウ内の所定の１ドットのデータ１ビットのデータ属性（「０」または「１」）と上記所定の１ドットの上下左右のドットのデータ１ビットのデータ属性とが異なった場合（例えば所定の位置の１ドットの画像データが「０」であるのに対し、上下左右に隣接するドットの画像データが「１」である場合、および、所定の位置の１ドットの画像データが「１」であるのに対し、上下左右に隣接するドットの画像データが「０」である場合）をエッジありと判定する。エッジ検出部５は、エッジがあると判定したときには「１」を出力し、エッジがないと判定したときには「０」を出力する。論理演算部６は、エッジ検出部５によって検出された複数の各エッジデータの種類、すなわちサンプルウインドウの中央に位置する補整対象ドットＢ２に対応するドットの上下左右のエッジデータの種類（画像データＢ２に対して、上下左右に隣接するデータが「０」から「１」へ変化または「１」から「０」へ変化しているか、および、エッジの方向が上方向か下方向か、右方向か左方向か）によって、補整を行うか否かを決定する。信号発生部７は、論理演算部６から出力された補整要求信号に従い、補整の対象ドットの信号を補整ドット信号に置換し、画像形成装置内のレーザ駆動部（図示せず）に出力する。
【００２２】
図２は図１のエッジ検出部５と論理演算部６を詳細に示すブロック図である。図２において、エッジ検出部５は垂直エッジ検出部８と水平エッジ検出部９とから成り、垂直エッジ検出部８は図３に示すサンプルウインドウ内の画像ビットマップイメージデータの主走査方向にエッジがあるか否かを検出してエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を出力し、水平エッジ検出部９は副走査方向に隣り合うビット間にエッジがあるか否かを検出してエッジデータＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を出力する。それぞれのエッジとエッジデータとの関係を図３に示す。論理演算部６は垂直論理演算部１０と水平論理演算部１１とから成り、垂直論理演算部１０はエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を入力して垂直方向の補整要求信号ＶＲ、ＶＬを出力し、水平論理演算部１１はエッジデータＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を入力して水平方向の補整要求信号ＨＵ、ＨＤを出力する。
【００２３】
以上のように構成された補整回路について、その動作を説明する。図２の垂直エッジ検出部８は、図１に示すサンプルウインドウ回路４から送られてくる画像データＡ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３（図３参照）の中の隣接するドットについて排他的論理和をとる論理演算処理を施すことにより、図３に示すサンプルウインドウのＡ行目からＣ行目までの１列目と２列目の画像データ、および、その２列目と３列目の画像データが主走査方向に対して「０」から「１」へと変化または「１」から「０」へと変化しているか否かを検出し、検出結果に応じたエッジデータを出力する。垂直エッジ検出部８は、画像データＡ１、Ａ２間にエッジがあると判定した場合はエッジデータＶＡ１を「１」とし、エッジがないと判定した場合はエッジデータＶＡ１を「０」とする。同様に、画像データＡ２、Ａ３間にエッジがあると判定した場合はエッジデータＶＡ２を「１」とし、エッジがないと判定した場合はエッジデータＶＡ２を「０」とし、画像データＡ２、Ａ３間にエッジがあると判定した場合はエッジデータＶＡ２を「１」とする。他のエッジデータＶＢ１、ＶＢ２、ＶＣ１、ＶＣ２についても同様である。
【００２４】
垂直エッジ検出部８から出力されたエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２は論理演算部６の垂直論理演算部１０に入力される。垂直論理演算部１０ではまず、ドットＢ２の左側について補整を行うか否かを決定するため、エッジデータＶＢ１がエッジ有りを示すか否か、すなわち「１」か「０」かを判定する。エッジデータＶＢ１が「１」すなわちエッジ有りを示し、かつＶＡ２、ＶＣ１が共に「１」であるか若しくはＶＡ１、ＶＣ２が共に「１」である場合のみ、垂直論理演算部１０は、ドットＢ２の左エッジに対して補整を行う必要があると判定して、信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。同様にドットＢ２の右側については、エッジデータＶＢ２が「１」すなわちエッジ有りを示し、かつＶＡ２、ＶＣ１が共に「１」であるか若しくはＶＡ１、ＶＣ２が共に「１」である場合のみ、垂直論理演算部１０は、ドットＢ２の右エッジに対して補整を行う必要があると判定して、信号発生部７に対して右エッジ補整要求信号ＶＲを出力する。
【００２５】
水平エッジについても同様の処理を行う。水平論理演算部１１はエッジデータとしてＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を水平エッジ検出部９から入力する。ドットＢ２の上側については、エッジデータＨＡ２が「１」すなわちエッジ有りを示し、かつＨＢ３、ＨＡ１が共に「１」であるか若しくはＨＢ１、ＨＡ３が共に「１」である場合のみ、水平論理演算部１１は、ドットＢ２の上エッジに対して補整を行う必要があると判定して、信号発生部７に対して上エッジ補整要求信号ＨＵを出力する。同様にドットＢ２の下側については、エッジデータＨＢ２が「１」すなわちエッジ有りを示し、かつＨＢ３、ＨＡ１が共に「１」であるか若しくはＨＢ１、ＨＡ３が共に「１」である場合のみ、水平論理演算部１１は、ドットＢ２の下エッジに対して補整を行う必要があると判定して、信号発生部７に対して下エッジ補整要求信号ＨＤを出力する。
【００２６】
次に、図４、図５を用いて信号発生部７におけるスムージング動作について説明する。図４（ａ）、（ｂ）は補整される画像データのイメージ図であり、図４（ａ）はＢ２ドットが白ドット又は黒ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲとスムージング出力画像との関係を示し、図４（ｂ）はＢ２ドットが白ドット又は黒ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤとスムージング出力画像との関係を示す。例えば、図４（ａ）において、Ｂ２ドットが白ドットである場合、左右エッジ補整要求信号ＶＬ、ＶＲが「０」、「１」であるときはドットの右半分部分が黒となってスムージングが行われる。図５（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図５（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。信号発生部７は、補整要求信号ＶＲ、ＶＬ、ＨＵ、ＨＤ、ドットＢ２の値によって、通常のドット信号を図４（ａ）、（ｂ）に示されるような補整ドット信号（スムージング出力画像）に置換して出力することにより出力画像のスムージングを行う。具体的には、サンプルウインドウとして図５（ａ）に示すような画像ビットマップイメージデータに対して、垂直エッジ検出部８はエッジデータとしてＶＡ１、ＶＢ１、ＶＣ２に「１」を出力する。垂直論理演算部１０では、ＶＢ１が「１」すなわちエッジであり、ＶＡ１、ＶＣ２が共に「１」であるので、補整対象ドットの左エッジに対して補整を行う必要があると判定して信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。左エッジ補整要求信号ＶＬは信号発生部７で補整ドット信号に変換され、図５（ｂ）に示すようにスムージングされた画像データを得ることができる。
【００２７】
なお、本実施の形態１では、サンプルウインドウの構成として３×３ドットを示したが、本発明はこれに限らず、（２ｎ＋１）×（２ｎ＋１）（ｎは２以上の任意の整数）の任意のサンプルウインドウ構成にも適用できるものである。
【００２８】
以上のように本実施の形態１によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤに基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能となる。
【００２９】
（実施の形態２）
図６は、本発明の実施の形態２による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図６において、一時記憶部１、メモリコントロール回路２、メモリ回路３、サンプルウインドウ回路４、エッジ検出部５、論理演算部６、信号発生部７は図１と同様のものなので、同一符号を付し、説明は省略する。画像傾き検出部１２はエッジ検出部５からのエッジデータＶＡ１〜ＶＡ４、ＶＢ１〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ４、ＶＥ１〜ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ５、ＨＣ１〜ＨＣ５、ＨＤ１〜ＨＤ５（図７参照）の値によって補整強調信号Ｖｋ、Ｈｋを出力する。図７は各エッジデータを示すデータ図である。図７においては対象ドットはＣ３である。
【００３０】
以上のように構成された補整回路について、その動作を図８〜図１０を用いて説明する。図８（ａ）〜（ｄ）は補整される画像データのイメージ図であり、図８（ａ）は対象となるＣ３ドットが白ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋとスムージング出力画像との関係を示し、図８（ｂ）は対象となるＣ３ドットが黒ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋとスムージング出力画像との関係を示し、図８（ｃ）は対象となるＣ３ドットが白ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスムージング出力画像との関係を示し、図８（ｄ）は対象となるＣ３ドットが黒ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスムージング出力画像との関係を示す。図９（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図９（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。図１０（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図１０（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。
【００３１】
信号発生部７は、左右の補整要求信号ＶＬ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤ、ドットＣ３、垂直方向の補整強調信号Ｖｋ、水平方向の補整強調信号Ｈｋの値によって、通常のドット信号を図８（ａ）〜（ｄ）に示される画像データのイメージ図となるような補整ドット信号に置換して出力することにより、実施の形態１の場合よりも出力画像のスムージング性が高められたデータを得ることができる。
【００３２】
次に、急峻な傾きを有する画像ビットマップイメージデータ、比較的緩やかな傾きを有する画像ビットマップイメージデータについて具体的に図９、図１０を用いて説明する。急峻な傾きを有する場合の例として図９（ａ）に示すような画像ビットマップイメージデータについて説明する。エッジ検出部５内の垂直エッジ検出部８はエッジデータとしてＶＡ２、ＶＢ２、ＶＣ２、ＶＤ３、ＶＥ３の値が「１」であるエッジデータを出力する。論理演算部６の垂直論理演算部１０では、ドットＣ３の左エッジデータＶＣ２が「１」すなわちエッジ有りを示し、かつＶＢ２、ＶＤ３が共に「１」であるので、補整対象ドットＣ３の左エッジに対して補整を行う必要があると判定して、信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。また、画像傾き検出部１２では、ＶＡ２、ＶＥ３が共に「１」であるので、急峻な傾きを有するエッジであると判定して補整強調信号Ｖｋを「１」として信号発生部７に出力する。信号発生部７は、補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋにより、対象ドット信号を補整ドット信号に変換し、図９（ｂ）のようにスムージングされた画像データを得ることができる。
【００３３】
次に、比較的緩やかな傾きを有する場合の例として図１０（ａ）に示すような画像ビットマップイメージデータについて説明する。エッジ検出部５内の垂直エッジ検出部８はエッジデータとしてＶＡ２、ＶＢ２、ＶＣ３、ＶＤ３、ＶＥ４の値が「１」であるエッジデータを出力する。論理演算部６の垂直論理演算部１０では、ドットＣ３の右エッジデータＶＣ３が「１」すなわちエッジ有りを示し、かつＶＢ２、ＶＤ３が共に「１」であるので、補整対象ドットＣ３の右エッジに対して補整を行う必要があると判定して、信号発生部７に対して右エッジ補整要求信号ＶＲを出力する。また、画像傾き検出部１２では、ＶＡ２、ＶＥ４が共に「１」であるので、比較的緩やかな傾きのエッジであると判定して補整強調信号Ｖｋの値を「０」として信号発生部７に出力し、信号発生部７は補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋにより、対象ドット信号を補整ドット信号に変換し、図１０（ｂ）のようにスムージングされた画像データを得ることができる。
【００３４】
以上のように本実施の形態２によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤ、ドットＣ３、補整強調信号Ｖｋ、Ｈｋに基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に、傾きが急峻な場合と比較的緩やかな場合とでドットの前後の出力量を変えることによりスムージング性を一層高めることができる。
【００３５】
（実施の形態３）
図１１は、本発明の実施の形態３による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図１１において、一時記憶部１、メモリコントロール回路２、メモリ回路３、サンプルウインドウ回路４、エッジ検出部５、論理演算部６、信号発生部７は図１と同様のものなので、同一符号を付し、説明は省略する。ルックアップテーブル１３はエッジ検出部５からのエッジデータＶＡ１〜ＶＡ４、ＶＢ１〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ４、ＶＥ１〜ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ５、ＨＣ１〜ＨＣ５、ＨＤ１〜ＨＤ５の値によって画像傾きデータｋｄ０〜ｋｄ７を出力する。
【００３６】
以上のように構成された補整回路について、その動作を説明する。論理演算部６は、上記エッジデータに基づいて補整対象ドットに対して補整を行う必要があるか否かを決定し、その決定に応じた左右の補整要求信号ＶＬ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤを出力する。信号発生部７は、補整を行う必要があるときは、ドットＣ３、画像傾きデータｋｄ０〜ｋｄ７の値に比例した連続的な補整ドットとなるような補整ドット信号を出力することにより、画像の傾き（例えば急峻な傾きか、緩やかな傾きか）に応じた補整ドットに置換して出力することが可能になり、最適なスムージング画像データを得ることができる。
【００３７】
以上のように本実施の形態３によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤ、ドットＣ３、画像傾きデータｋｄ０〜ｋｄ７に基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に、画像の傾きに応じてドットの前後の出力量を変えることによりスムージング性を一層高めることができる。
【００３８】
【発明の効果】
以上のように本発明の画像形成システムによれば、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値に基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能となるという有利な効果が得られる。
【００３９】
また、設定するウインドウのサイズが３×３ドットのマトリックスパターンであることにより、補整が迅速化されるという有利な効果が得られる。
【００４０】
さらに、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値および画像の傾きを示す補整強調信号に基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に画像の傾きが急峻な場合と比較的緩やかな場合とでドットの前後の出力量を変えることによりスムージング性を一層高めることができるという有利な効果が得られる。
【００４１】
さらに、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値および画像の傾きを示す画像傾きデータに基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に画像の傾きに応じてドットの前後の出力量を変えることによりスムージング性を一層高めることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図２】図１のエッジ検出部と論理演算部を詳細に示すブロック図
【図３】３×３ドット構成のサンプルウインドウを示すサンプルウインドウ構成図
【図４】（ａ）補整される画像データのイメージ図
（ｂ）補整される画像データのイメージ図
【図５】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図６】本発明の実施の形態２による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図７】各エッジデータを示すデータ図
【図８】（ａ）補整される画像データのイメージ図
（ｂ）補整される画像データのイメージ図
（ｃ）補整される画像データのイメージ図
（ｄ）補整される画像データのイメージ図
【図９】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図１０】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図１１】本発明の実施の形態３による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図１２】マッチングネットワークを用いた画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図１３】サンプルウインドウ回路のウインドウデータを示すデータ図
【図１４】サンプルパターンの一例を示すデータ図
【図１５】図１２の一時記憶部を示すブロック図
【図１６】メモリコントロール回路を示す回路図
【図１７】メモリ回路を示す回路図
【図１８】サンプルウインドウ回路を示す回路図
【図１９】マッチングネットワーク部の一部を構成する比較回路を示す回路図
【図２０】（ａ）ビデオデータ同期信号を示すタイミング図
（ｂ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｃ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｄ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｅ）信号発生部から出力される補整画像ドット信号を示すタイミング図
【図２１】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【符号の説明】
１ 一時記憶部（ウインドウ設定部）
２ メモリコントロール回路
３ メモリ回路
４ サンプルウインドウ回路
５ エッジ検出部
６ 論理演算部
７ 信号発生部
８ 垂直エッジ検出部
９ 水平エッジ検出部
１０ 垂直論理演算部
１１ 水平論理演算部
１２ 画像傾き検出部
１３ ルックアップテーブル
【発明の属する技術分野】
本発明は、行方向および列方向の直交マトリックスを構成する画像データを水平走査および垂直走査により形成するレーザプリンタ等の画像形成装置に関する。
【０００２】
【従来の技術】
電子写真方式を用いた画像形成装置は、従来から印字速度と印字品質の点での優位性が高く、また近年は低価格となり、パーソナルコンピュータ、ワークステーション等の出力端末装置であるプリンタ、普通紙ファックス、ディジタルコピア等として急速に普及しつつある。
【０００３】
以下、従来の画像形成装置について図１２〜図２１を用いて説明する。図１２はマッチングネットワークを用いた画像形成装置のコントローラ部を構成する補整回路を示すブロック図であり、マッチングネットワークを用いた画像形成装置のコントローラ部は例えば米国特許４８４７６４１号の明細書に記載されている。図１２において、ウインドウ設定部としての一時記憶部１は画像ビットマップイメージデータの一部を一時的に記憶し、マッチングネットワーク部１４はサンプルパターンと予め決められた複数のテンプレートパターンとを比較して一致するか否かを判定し、信号発生部７Ａはマッチングネットワーク部１４で一致すると判定したときに補整の対象である画像ビットマップイメージデータの信号を所定の信号に補整する。一時記憶部１は、画像ビットマップイメージデータのうちの１ドットの大きさを補整するために、その周辺の７×７ドットの画像ビットマップイメージデータをサンプリングする目的で設けられたものであり、シフトレジスタで構成される後述のサンプルウインドウ回路４（図１５参照）を有している。図１３はサンプルウインドウ回路４のウインドウデータを示すデータ図である。図１３ではＤ４が補整の対象ドットである。マッチングネットワーク部１４はサンプルウインドウ回路４に格納されたサンプルパターンと予め決められた複数のテンプレートパターンとを比較して一致するか否かを判定する。図１４はサンプルパターンの一例を示すデータ図である。信号発生部７Ａは、図１４に示すようなサンプルパターンと予め決められた複数のテンプレートパターンのうちの一つとが一致するとマッチングネットワーク部１４が判定した場合、補整の対象である画像ビットマップイメージデータの信号を所定の信号に補整する。
【０００４】
図１５は図１２の一時記憶部１を示すブロック図である。図１５において、メモリコントロール回路２はメモリデータの読み出し、書き込みに必要なアドレスおよびその他の制御信号を発生し、メモリ回路３は高速スタティックラム（以下、「ＳＲＡＭ」と記述する）およびフリップフロップから構成される。サンプルウインドウ回路４はメモリ回路３から読み出されたデータを記憶してサンプルパターンとして出力するシフトレジスタで構成されている。画像ビットマップイメージデータのシリアル変換値であるビデオ信号（ＶＤＩＮ）の読み出し、書き込みはメモリコントロール回路２が行う。
【０００５】
図１６はメモリコントロール回路２を示す回路図であり、図１７はメモリ回路３を示す回路図、図１８はサンプルウインドウ回路４を示す回路図、図１９はマッチングネットワーク部１４の一部を構成する比較回路を示す回路図である。図１６のメモリコントロール回路２は４ビット同期カウンタ１５〜１７から成り、図１７のメモリ回路３はＳＲＡＭ１８と８ビットラッチ１９とインバータ２０とから成る。図１８のサンプルウインドウ回路４は８ビットシフトレジスタ２１〜２７から成り、図１９のマッチングネットワーク部１４は２入力のエクスクルーシグオア（以下、「Ｅｘ−ＯＲ」と記述する）２８〜３１と多入力のナンド（以下、「ＮＡＮＤ」と記述する）３２と多入力のオア（以下、「ＯＲ」と記述する）３３とから成る。
【０００６】
以上のように構成された補整回路について、その動作を説明する。図１７において、画像ビットマップイメージデータであるビデオ信号（ＶＤＩＮ）がビデオデータ同期信号（ＶＣＬＫ）に同期して８ビットラッチ１９の端子Ｄ０に入力される。ビデオ信号（ＶＤＩＮ）はビデオデータ同期信号（ＶＣＬＫ）の立下りエッジにてラッチされ、ＳＲＡ０〜ＳＲＡ１１が示すアドレスのＳＲＡＭ１８のＩＯ０に格納される。一方、このアドレスＳＲＡ０〜ＳＲＡ１１は図１６の４ビット同期カウンタ１５〜１７の出力データである。図１６で、アドレスはまず主走査の基準信号（ＮＬＳＹＮＣ）によりリセット（クリア）された後、ビデオデータ同期信号（ＶＣＬＫ）の立上がりエッジでインクリメントする。従って、画像ビットマップイメージデータの主走査の１ライン分はＳＲＡＭ１８のＩＯ０に格納される。１ライン分がＳＲＡＭ１８のＩＯ０に格納されると、主走査の基準信号（ＮＬＳＹＮＣ）により、図１６の４ビット同期カウンタ１５〜１７はリセットされる。８ビットラッチ１９の端子Ｄ０には次のラインのデータが入力され、端子Ｄ１にはＳＲＡＭ１８に格納されているデータが入力されているので、ＳＲＡＭ１８には画像ビットマップイメージデータが２ライン分格納されたことになる。
【０００７】
以上の動作を繰り返すことによりＳＲＡＭ１８のＩＯ０〜ＩＯ６に画像ビットマップイメージデータが各ライン毎に入力される。この動作を行うと同時に、８ビットラッチ１９の出力データＳ０〜Ｓ６は図１８のサンプルウインドウ回路４を構成する８ビットシフトレジスタ２１〜２７にも入力される。８ビットシフトレジスタ２１〜２７は、ビデオデータ同期信号（ＶＣＬＫ）に従って入力されたデータをシフトし、図１３に示すようなウインドウデータを形成する。このウインドウデータと図１４に示すような予め決められたテンプレートパターンのデータとがそれぞれ図１９のマッチングネットワーク部１４に入力され、互いに一致した場合には「Ｈ」レベルを示す信号を図１２の信号発生部７Ａに出力する。
【０００８】
図１２の信号発生部７Ａでは、マッチングネットワーク部１４から出力された「Ｈ」レベルを示す信号により、補整の対象である画像ビットマップイメージデータの信号を、マッチングネットワーク部１４から「Ｈ」レベルの信号を出力した時に用いたテンプレートパターンに応じた補整画像ドット信号に置換して補整画像データＶＤＯとして出力する。
【０００９】
図２０（ａ）はビデオデータ同期信号（ＶＣＬＫ）を示すタイミング図、図２０（ｂ）〜（ｅ）は信号発生部７Ａから出力される補整画像ドット信号を示すタイミング図である。図２０（ｂ）〜（ｅ）の示すＸ信号、Ｙ信号、Ｚ信号およびＷ信号はマッチングネットワーク部１４から「Ｈ」レベルを示す信号を出力した時に用いたテンプレートパターンに対応した補整画像ドット信号であり、図２０（ｂ）、（ｃ）、（ｄ）、（ｅ）はそれぞれ１ドットの前１／３、後２／３、前２／３、後１／３だけ出力する場合を示す。
【００１０】
以上の一連の動作によって画像ビットマップイメージデータを補整することにより斜線等の段差を滑らかにする。これを図２１に示す。図２１（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図２１（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。すなわち、従来の画像形成装置の補整回路は、図２１（ａ）に示す画像ビットマップイメージデータは、図２１（ｂ）に示すように、補整の対象である画像ビットマップイメージデータのうちの１ビットの信号を通常のドットの前後の１／３、２／３だけ出力する補整画像ドット信号に置換することで斜線等の段差を滑らかにする。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の構成の画像形成装置の補整回路では、画像ビットマップイメージデータの補整を行うためには、補整が必要となる全ての画像ビットマップイメージデータに対して別々にテンプレートパターンを用意しておく必要があり、サンプルパターンとテンプレートパターンとを比較するマッチングネットワーク部１４の比較回路が増加して回路構成が複雑になると共にコストアップの原因ともなるため、全ての画像ビットマップイメージデータに対して別々にテンプレートパターンを用意しておくことが困難であり、画像ビットマップイメージデータの補整が必要となる場合であっても、テンプレートパターンがないために補整がなされない場合があるという問題点を有していた。
【００１２】
この画像形成装置では、補整が必要となる全ての画像ビットマップイメージデータに対して補整が可能となることが要求されている。
【００１３】
本発明は、パターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能な画像形成装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この課題を解決するために本発明による画像形成装置は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段が補正対象画素に補正対象エッジを検出し、かつ前記補正対象画素に隣接する画素同士が互いに反対側に前記補正対象エッジと同じバイナリー変化を有するエッジを有することを検出した場合に、前記補正対象画素の前記補正対象エッジに補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする構成としたものである。
【００１５】
これにより、パターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能な画像形成装置が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段が補正対象画素に補正対象エッジを検出し、かつ前記補正対象画素に隣接する画素同士が互いに反対側に前記補正対象エッジと同じバイナリー変化を有するエッジを有することを検出した場合に、前記補正対象画素の前記補正対象エッジに補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置であり、補整が必要な場合には、隣接するドット同士の画像データの差異と差異の方向との結果に基づいてなされ、パターンマッチングなしにスムージングがなされるという作用を有する。
【００１７】
請求項２に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッ
ジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００１８】
請求項３に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００１９】
請求項４に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項５に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項６に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッ
ジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項７に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項８に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
請求項９に記載の発明は、対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素 へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置である。
【００２０】
以下、本発明の実施の形態について、図１〜図１１を用いて説明する。
（実施の形態１）
図１は本発明の実施の形態１による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図１において、ウインドウ設定部としての一時記憶部１、メモリコントロール回路２、サンプルウインドウ回路４は図１５と同様のものなので、同一符号を付し、説明は省略する。エッジ検出部５は画像ビットマップイメージデータからエッジを検出し、論理演算部６は補整を行うか否かを決定し、信号発生部７は論理演算部６から出力された補整要求信号に基づいて補整を行う。
【００２１】
次に、図１の補整回路について、図３を用いて説明する。図３は３×３ドット構成のサンプルウインドウを示すサンプルウインドウ構成図である。エッジ検出部５は、図３に示すサンプルウインドウ内の画像ビットマップイメージデータからエッジを検出するものであり、エッジの有無については、サンプルウインドウ内の所定の１ドットのデータ１ビットのデータ属性（「０」または「１」）と上記所定の１ドットの上下左右のドットのデータ１ビットのデータ属性とが異なった場合（例えば所定の位置の１ドットの画像データが「０」であるのに対し、上下左右に隣接するドットの画像データが「１」である場合、および、所定の位置の１ドットの画像データが「１」であるのに対し、上下左右に隣接するドットの画像データが「０」である場合）をエッジありと判定する。エッジ検出部５は、エッジがあると判定したときには「１」を出力し、エッジがないと判定したときには「０」を出力する。論理演算部６は、エッジ検出部５によって検出された複数の各エッジデータの種類、すなわちサンプルウインドウの中央に位置する補整対象ドットＢ２に対応するドットの上下左右のエッジデータの種類（画像データＢ２に対して、上下左右に隣接するデータが「０」から「１」へ変化または「１」から「０」へ変化しているか、および、エッジの方向が上方向か下方向か、右方向か左方向か）によって、補整を行うか否かを決定する。信号発生部７は、論理演算部６から出力された補整要求信号に従い、補整の対象ドットの信号を補整ドット信号に置換し、画像形成装置内のレーザ駆動部（図示せず）に出力する。
【００２２】
図２は図１のエッジ検出部５と論理演算部６を詳細に示すブロック図である。図２において、エッジ検出部５は垂直エッジ検出部８と水平エッジ検出部９とから成り、垂直エッジ検出部８は図３に示すサンプルウインドウ内の画像ビットマップイメージデータの主走査方向にエッジがあるか否かを検出してエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を出力し、水平エッジ検出部９は副走査方向に隣り合うビット間にエッジがあるか否かを検出してエッジデータＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を出力する。それぞれのエッジとエッジデータとの関係を図３に示す。論理演算部６は垂直論理演算部１０と水平論理演算部１１とから成り、垂直論理演算部１０はエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２を入力して垂直方向の補整要求信号ＶＲ、ＶＬを出力し、水平論理演算部１１はエッジデータＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を入力して水平方向の補整要求信号ＨＵ、ＨＤを出力する。
【００２３】
以上のように構成された補整回路について、その動作を説明する。図２の垂直エッジ検出部８は、図１に示すサンプルウインドウ回路４から送られてくる画像データＡ１〜Ａ３、Ｂ１〜Ｂ３、Ｃ１〜Ｃ３（図３参照）の中の隣接するドットについて排他的論理和をとる論理演算処理を施すことにより、図３に示すサンプルウインドウのＡ行目からＣ行目までの１列目と２列目の画像データ、および、その２列目と３列目の画像データが主走査方向に対して「０」から「１」へと変化または「１」から「０」へと変化しているか否かを検出し、検出結果に応じたエッジデータを出力する。垂直エッジ検出部８は、画像データＡ１、Ａ２間にエッジがあると判定した場合はエッジデータＶＡ１を「１」とし、エッジがないと判定した場合はエッジデータＶＡ１を「０」とする。同様に、画像データＡ２、Ａ３間にエッジがあると判定した場合はエッジデータＶＡ２を「１」とし、エッジがないと判定した場合はエッジデータＶＡ２を「０」とし、画像データＡ２、Ａ３間にエッジがあると判定した場合はエッジデータＶＡ２を「１」とする。他のエッジデータＶＢ１、ＶＢ２、ＶＣ１、ＶＣ２についても同様である。
【００２４】
垂直エッジ検出部８から出力されたエッジデータＶＡ１、ＶＢ１、ＶＣ１、ＶＡ２、ＶＢ２、ＶＣ２は論理演算部６の垂直論理演算部１０に入力される。垂直論理演算部１０ではまず、ドットＢ２の左側について補整を行うか否かを決定するため、エッジデータＶＢ１がエッジ有りを示すか否か、すなわち「１」か「０」かを判定する。エッジデータＶＢ１が「１」すなわちエッジ有りを示し、かつＶＡ２、ＶＣ１が共に「１」であるか若しくはＶＡ１、ＶＣ２が共に「１」である場合のみ、垂直論理演算部１０は、ドットＢ２の左エッジに対して補整を行う必要があると判定して、信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。同様にドットＢ２の右側については、エッジデータＶＢ２が「１」すなわちエッジ有りを示し、かつＶＡ２、ＶＣ１が共に「１」であるか若しくはＶＡ１、ＶＣ２が共に「１」である場合のみ、垂直論理演算部１０は、ドットＢ２の右エッジに対して補整を行う必要があると判定して、信号発生部７に対して右エッジ補整要求信号ＶＲを出力する。
【００２５】
水平エッジについても同様の処理を行う。水平論理演算部１１はエッジデータとしてＨＡ１〜ＨＡ３、ＨＢ１〜ＨＢ３を水平エッジ検出部９から入力する。ドットＢ２の上側については、エッジデータＨＡ２が「１」すなわちエッジ有りを示し、かつＨＢ３、ＨＡ１が共に「１」であるか若しくはＨＢ１、ＨＡ３が共に「１」である場合のみ、水平論理演算部１１は、ドットＢ２の上エッジに対して補整を行う必要があると判定して、信号発生部７に対して上エッジ補整要求信号ＨＵを出力する。同様にドットＢ２の下側については、エッジデータＨＢ２が「１」すなわちエッジ有りを示し、かつＨＢ３、ＨＡ１が共に「１」であるか若しくはＨＢ１、ＨＡ３が共に「１」である場合のみ、水平論理演算部１１は、ドットＢ２の下エッジに対して補整を行う必要があると判定して、信号発生部７に対して下エッジ補整要求信号ＨＤを出力する。
【００２６】
次に、図４、図５を用いて信号発生部７におけるスムージング動作について説明する。図４（ａ）、（ｂ）は補整される画像データのイメージ図であり、図４（ａ）はＢ２ドットが白ドット又は黒ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲとスムージング出力画像との関係を示し、図４（ｂ）はＢ２ドットが白ドット又は黒ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤとスムージング出力画像との関係を示す。例えば、図４（ａ）において、Ｂ２ドットが白ドットである場合、左右エッジ補整要求信号ＶＬ、ＶＲが「０」、「１」であるときはドットの右半分部分が黒となってスムージングが行われる。図５（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図５（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。信号発生部７は、補整要求信号ＶＲ、ＶＬ、ＨＵ、ＨＤ、ドットＢ２の値によって、通常のドット信号を図４（ａ）、（ｂ）に示されるような補整ドット信号（スムージング出力画像）に置換して出力することにより出力画像のスムージングを行う。具体的には、サンプルウインドウとして図５（ａ）に示すような画像ビットマップイメージデータに対して、垂直エッジ検出部８はエッジデータとしてＶＡ１、ＶＢ１、ＶＣ２に「１」を出力する。垂直論理演算部１０では、ＶＢ１が「１」すなわちエッジであり、ＶＡ１、ＶＣ２が共に「１」であるので、補整対象ドットの左エッジに対して補整を行う必要があると判定して信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。左エッジ補整要求信号ＶＬは信号発生部７で補整ドット信号に変換され、図５（ｂ）に示すようにスムージングされた画像データを得ることができる。
【００２７】
なお、本実施の形態１では、サンプルウインドウの構成として３×３ドットを示したが、本発明はこれに限らず、（２ｎ＋１）×（２ｎ＋１）（ｎは２以上の任意の整数）の任意のサンプルウインドウ構成にも適用できるものである。
【００２８】
以上のように本実施の形態１によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤに基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能となる。
【００２９】
（実施の形態２）
図６は、本発明の実施の形態２による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図６において、一時記憶部１、メモリコントロール回路２、メモリ回路３、サンプルウインドウ回路４、エッジ検出部５、論理演算部６、信号発生部７は図１と同様のものなので、同一符号を付し、説明は省略する。画像傾き検出部１２はエッジ検出部５からのエッジデータＶＡ１〜ＶＡ４、ＶＢ１〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ４、ＶＥ１〜ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ５、ＨＣ１〜ＨＣ５、ＨＤ１〜ＨＤ５（図７参照）の値によって補整強調信号Ｖｋ、Ｈｋを出力する。図７は各エッジデータを示すデータ図である。図７においては対象ドットはＣ３である。
【００３０】
以上のように構成された補整回路について、その動作を図８〜図１０を用いて説明する。図８（ａ）〜（ｄ）は補整される画像データのイメージ図であり、図８（ａ）は対象となるＣ３ドットが白ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋとスムージング出力画像との関係を示し、図８（ｂ）は対象となるＣ３ドットが黒ドットである場合の左右エッジ補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋとスムージング出力画像との関係を示し、図８（ｃ）は対象となるＣ３ドットが白ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスムージング出力画像との関係を示し、図８（ｄ）は対象となるＣ３ドットが黒ドットである場合の上下エッジ補整要求信号ＨＵ、ＨＤ、補整強調信号Ｈｋとスムージング出力画像との関係を示す。図９（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図９（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。図１０（ａ）は補整前の画像ビットマップイメージデータを示すデータ図、図１０（ｂ）は補整後の画像ビットマップイメージデータを示すデータ図である。
【００３１】
信号発生部７は、左右の補整要求信号ＶＬ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤ、ドットＣ３、垂直方向の補整強調信号Ｖｋ、水平方向の補整強調信号Ｈｋの値によって、通常のドット信号を図８（ａ）〜（ｄ）に示される画像データのイメージ図となるような補整ドット信号に置換して出力することにより、実施の形態１の場合よりも出力画像のスムージング性が高められたデータを得ることができる。
【００３２】
次に、急峻な傾きを有する画像ビットマップイメージデータ、比較的緩やかな傾きを有する画像ビットマップイメージデータについて具体的に図９、図１０を用いて説明する。急峻な傾きを有する場合の例として図９（ａ）に示すような画像ビットマップイメージデータについて説明する。エッジ検出部５内の垂直エッジ検出部８はエッジデータとしてＶＡ２、ＶＢ２、ＶＣ２、ＶＤ３、ＶＥ３の値が「１」であるエッジデータを出力する。論理演算部６の垂直論理演算部１０では、ドットＣ３の左エッジデータＶＣ２が「１」すなわちエッジ有りを示し、かつＶＢ２、ＶＤ３が共に「１」であるので、補整対象ドットＣ３の左エッジに対して補整を行う必要があると判定して、信号発生部７に対して左エッジ補整要求信号ＶＬを出力する。また、画像傾き検出部１２では、ＶＡ２、ＶＥ３が共に「１」であるので、急峻な傾きを有するエッジであると判定して補整強調信号Ｖｋを「１」として信号発生部７に出力する。信号発生部７は、補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋにより、対象ドット信号を補整ドット信号に変換し、図９（ｂ）のようにスムージングされた画像データを得ることができる。
【００３３】
次に、比較的緩やかな傾きを有する場合の例として図１０（ａ）に示すような画像ビットマップイメージデータについて説明する。エッジ検出部５内の垂直エッジ検出部８はエッジデータとしてＶＡ２、ＶＢ２、ＶＣ３、ＶＤ３、ＶＥ４の値が「１」であるエッジデータを出力する。論理演算部６の垂直論理演算部１０では、ドットＣ３の右エッジデータＶＣ３が「１」すなわちエッジ有りを示し、かつＶＢ２、ＶＤ３が共に「１」であるので、補整対象ドットＣ３の右エッジに対して補整を行う必要があると判定して、信号発生部７に対して右エッジ補整要求信号ＶＲを出力する。また、画像傾き検出部１２では、ＶＡ２、ＶＥ４が共に「１」であるので、比較的緩やかな傾きのエッジであると判定して補整強調信号Ｖｋの値を「０」として信号発生部７に出力し、信号発生部７は補整要求信号ＶＬ、ＶＲ、補整強調信号Ｖｋにより、対象ドット信号を補整ドット信号に変換し、図１０（ｂ）のようにスムージングされた画像データを得ることができる。
【００３４】
以上のように本実施の形態２によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤ、ドットＣ３、補整強調信号Ｖｋ、Ｈｋに基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に、傾きが急峻な場合と比較的緩やかな場合とでドットの前後の出力量を変えることによりスムージング性を一層高めることができる。
【００３５】
（実施の形態３）
図１１は、本発明の実施の形態３による画像形成装置のコントローラ部を構成する補整回路を示すブロック図である。図１１において、一時記憶部１、メモリコントロール回路２、メモリ回路３、サンプルウインドウ回路４、エッジ検出部５、論理演算部６、信号発生部７は図１と同様のものなので、同一符号を付し、説明は省略する。ルックアップテーブル１３はエッジ検出部５からのエッジデータＶＡ１〜ＶＡ４、ＶＢ１〜ＶＢ４、ＶＣ１〜ＶＣ４、ＶＤ１〜ＶＤ４、ＶＥ１〜ＶＥ４、ＨＡ１〜ＨＡ５、ＨＢ１〜ＨＢ５、ＨＣ１〜ＨＣ５、ＨＤ１〜ＨＤ５の値によって画像傾きデータｋｄ０〜ｋｄ７を出力する。
【００３６】
以上のように構成された補整回路について、その動作を説明する。論理演算部６は、上記エッジデータに基づいて補整対象ドットに対して補整を行う必要があるか否かを決定し、その決定に応じた左右の補整要求信号ＶＬ、ＶＲ、上下の補整要求信号ＨＵ、ＨＤを出力する。信号発生部７は、補整を行う必要があるときは、ドットＣ３、画像傾きデータｋｄ０〜ｋｄ７の値に比例した連続的な補整ドットとなるような補整ドット信号を出力することにより、画像の傾き（例えば急峻な傾きか、緩やかな傾きか）に応じた補整ドットに置換して出力することが可能になり、最適なスムージング画像データを得ることができる。
【００３７】
以上のように本実施の形態３によれば、対象ドットの左右、上下エッジに対して補整を行う必要があるか否かを論理演算部６で決定し、補整を行う必要がある場合には左右、上下エッジの補整要求信号ＶＬ、ＶＲ、ＨＵ、ＨＤ、ドットＣ３、画像傾きデータｋｄ０〜ｋｄ７に基づいてスムージング出力画像データを信号発生部７で求めるようにしたので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に、画像の傾きに応じてドットの前後の出力量を変えることによりスムージング性を一層高めることができる。
【００３８】
【発明の効果】
以上のように本発明の画像形成システムによれば、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値に基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能となるという有利な効果が得られる。
【００３９】
また、設定するウインドウのサイズが３×３ドットのマトリックスパターンであることにより、補整が迅速化されるという有利な効果が得られる。
【００４０】
さらに、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値および画像の傾きを示す補整強調信号に基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に画像の傾きが急峻な場合と比較的緩やかな場合とでドットの前後の出力量を変えることによりスムージング性を一層高めることができるという有利な効果が得られる。
【００４１】
さらに、補整が必要であると論理演算部が決定した場合には、信号発生部は論理演算部の出力値および画像の傾きを示す画像傾きデータに基づいてスムージング出力画像データを求めることができるので、従来のパターンマッチングを行うことなく画像ビットマップイメージデータのスムージングが可能になると共に画像の傾きに応じてドットの前後の出力量を変えることによりスムージング性を一層高めることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図２】図１のエッジ検出部と論理演算部を詳細に示すブロック図
【図３】３×３ドット構成のサンプルウインドウを示すサンプルウインドウ構成図
【図４】（ａ）補整される画像データのイメージ図
（ｂ）補整される画像データのイメージ図
【図５】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図６】本発明の実施の形態２による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図７】各エッジデータを示すデータ図
【図８】（ａ）補整される画像データのイメージ図
（ｂ）補整される画像データのイメージ図
（ｃ）補整される画像データのイメージ図
（ｄ）補整される画像データのイメージ図
【図９】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図１０】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【図１１】本発明の実施の形態３による画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図１２】マッチングネットワークを用いた画像形成装置のコントローラ部を構成する補整回路を示すブロック図
【図１３】サンプルウインドウ回路のウインドウデータを示すデータ図
【図１４】サンプルパターンの一例を示すデータ図
【図１５】図１２の一時記憶部を示すブロック図
【図１６】メモリコントロール回路を示す回路図
【図１７】メモリ回路を示す回路図
【図１８】サンプルウインドウ回路を示す回路図
【図１９】マッチングネットワーク部の一部を構成する比較回路を示す回路図
【図２０】（ａ）ビデオデータ同期信号を示すタイミング図
（ｂ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｃ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｄ）信号発生部から出力される補整画像ドット信号を示すタイミング図
（ｅ）信号発生部から出力される補整画像ドット信号を示すタイミング図
【図２１】（ａ）補整前の画像ビットマップイメージデータを示すデータ図
（ｂ）補整後の画像ビットマップイメージデータを示すデータ図
【符号の説明】
１ 一時記憶部（ウインドウ設定部）
２ メモリコントロール回路
３ メモリ回路
４ サンプルウインドウ回路
５ エッジ検出部
６ 論理演算部
７ 信号発生部
８ 垂直エッジ検出部
９ 水平エッジ検出部
１０ 垂直論理演算部
１１ 水平論理演算部
１２ 画像傾き検出部
１３ ルックアップテーブル
Claims (9)
- 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段が補正対象画素の補正対象エッジを検出し、かつ前記補正対象画素に隣接する画素同士が互いに反対側に前記補正対象エッジと同じバイナリー変化を有するエッジを有することを検出した場合に、前記補正対象画素の前記補正対象エッジに補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とす
る画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ−１）行ｍ列の画素の右端において主走査方向に黒画素から白画素へ変化するエッジを検知し、かつ（ｎ＋１）行ｍ列の画素の左端において主走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力 する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ
行（ｍ＋１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。 - 対象画素とそれに隣接する画素とのバイナリーの変化をエッジとして検出するエッジ検出手段と、
前記エッジ検出手段がｎ行ｍ列（ｎ，ｍは自然数：以下同じ）の補正対象画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ−１）列の画素の下端において副走査方向に黒画素から白画素へ変化するエッジを検知し、かつｎ行（ｍ＋１）列の画素の上端において副走査方向に黒画素から白画素へ変化するエッジを検知した場合に、前記補正対象画素に補正を要すると判断し、エッジ補正要求信号を出力する論理演算手段と、
前記論理演算手段が出力したエッジ補正要求信号に基づき前記補正対象画素の一部分のバイナリーを変更する補正ドット信号を出力する信号発生手段とを備えたことを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205196A JP3605944B2 (ja) | 1996-06-13 | 1996-06-13 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15205196A JP3605944B2 (ja) | 1996-06-13 | 1996-06-13 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331439A JPH09331439A (ja) | 1997-12-22 |
| JP3605944B2 true JP3605944B2 (ja) | 2004-12-22 |
Family
ID=15531981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15205196A Expired - Fee Related JP3605944B2 (ja) | 1996-06-13 | 1996-06-13 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605944B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004017546A (ja) * | 2002-06-19 | 2004-01-22 | Ricoh Co Ltd | 画像形成装置、画像処理装置、プリンタドライバ及び画像処理方法 |
| JP2005193384A (ja) * | 2003-12-26 | 2005-07-21 | Ricoh Co Ltd | 画像処理方法、装置、および画像形成装置 |
| JP6165112B2 (ja) * | 2014-07-30 | 2017-07-19 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
| CN107730467B (zh) * | 2017-10-16 | 2020-04-10 | 芯颖科技有限公司 | 显示方法、装置、设备及存储介质 |
-
1996
- 1996-06-13 JP JP15205196A patent/JP3605944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331439A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0388833B1 (en) | Optical recording system | |
| US20060285167A1 (en) | Image processing method and a recording medium storing image processing program | |
| JP3605944B2 (ja) | 画像形成装置 | |
| US6978045B1 (en) | Image-processing apparatus | |
| JP4481343B2 (ja) | 高速でｆｍ格子点の発生を可能にする方法および装置 | |
| JPS60230767A (ja) | 画像信号の二値化方式 | |
| JP4465943B2 (ja) | 画像補正方法及び画像補正装置 | |
| JP4108262B2 (ja) | 画像処理方法及び画像処理装置 | |
| US20030020935A1 (en) | Image processing method and apparatus | |
| US6408108B2 (en) | Image processing apparatus | |
| JP3823562B2 (ja) | 画像処理装置 | |
| JP3539552B2 (ja) | 画像処理装置 | |
| JP2007214966A (ja) | 画像処理装置、画像形成装置及び画像処理方法 | |
| JP3880234B2 (ja) | 画像形成装置及び画像形成方法 | |
| JP3825134B2 (ja) | 画像補正装置及び画像補正方法 | |
| JPH07242027A (ja) | 印刷装置 | |
| JP2757781B2 (ja) | 電子写真プリンタ | |
| JP2788554B2 (ja) | 画像処理方法およびその装置 | |
| JP2000115541A (ja) | 画像処理装置 | |
| JPH10336454A (ja) | 画像データ処理装置 | |
| JP2643273B2 (ja) | 画像処理装置 | |
| JP3204457B2 (ja) | 画像処理装置 | |
| JP3391809B2 (ja) | 画像処理方法及び装置 | |
| JPS634749B2 (ja) | ||
| JP2001063134A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| LAPS | Cancellation because of no payment of annual fees |