JP3592806B2 - シリコン酸化膜の作製方法 - Google Patents
シリコン酸化膜の作製方法 Download PDFInfo
- Publication number
- JP3592806B2 JP3592806B2 JP21436295A JP21436295A JP3592806B2 JP 3592806 B2 JP3592806 B2 JP 3592806B2 JP 21436295 A JP21436295 A JP 21436295A JP 21436295 A JP21436295 A JP 21436295A JP 3592806 B2 JP3592806 B2 JP 3592806B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- film
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、シリコン基板の所定部位にシリコン酸化膜を作製する方法に関し、具体的には、電解効果トランジスタのゲート酸化膜、素子間分離用のアイソレーション膜、外界からの素子保護用パッシベーション膜等、半導体デバイスに使用するシリコン酸化膜の作製方法に関する。
【０００２】
【従来の技術】
従来、シリコン基板上にシリコン酸化膜を形成する方法として、熱酸化法が知られている。熱酸化法には、▲１▼スチーム酸化、▲２▼ドライ酸化、▲３▼ウエット酸化などがあるが、いずれもシリコン基板表面のシリコンと酸素分子との熱反応により、基板全面に酸化膜を形成する方法である。図３は、従来の熱酸化法で作製されたシリコン酸化膜の断面を示した図である。シリコン基板１を加熱装置３で加熱して基板全面にシリコン酸化膜２を作製する様子を示したものである。
【０００３】
上記の熱酸化法では、成膜速度を上げるために基板温度を１０００℃以上に加熱して酸化膜を形成しているが、半導体集積回路の高集積化に伴い、上記の加熱は他の成長膜の特性を変化させる恐れが高く、低温の成膜法が要望されていた。そこで、紫外線をシリコン基板及び原料ガスに照射してそれぞれを励起して低温でシリコン基板を形成する方法が提案された。
【０００４】
【発明が解決しようとする課題】
しかし、上記の酸化膜形成方法では、基板全面に酸化膜が形成されるため、半導体デバイスを構成するためには、別途リソグラフィやエッチング等の工程が必要になる。また、上記工程は、成長膜の不純物混入の原因となり、膜質を劣化させる恐れがあるため、デバイス作製において問題となる。
【０００５】
そこで、本発明は、上記の欠点を解消し、基板を高温にさらすことなく、シリコン基板表面の所望領域だけに成膜することができるシリコン酸化膜の作製方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明は、真空容器にシリコン原料ガスと酸素含有ガスを導入し、シリコン基板の所定部位にシリコン酸化膜を作製する方法において、電子線のエネルギーを１００〜１０００ｅＶで、かつ電流密度を０．０１ｍＡ／ｃｍ ２ 〜１０００Ａ／ｃｍ ２ の範囲に調整し、ビーム径を１０オングストローム〜１ｍｍの範囲に絞った電子線を走査するか、前記基板を移動してシリコン酸化膜作製部位に照射し、シリコン酸化膜を形成することを特徴とするシリコン酸化膜の作製方法である。
【０００７】
【発明の実施の形態】
図１は、本発明の方法を実施するための成膜装置の概念図である。まず、真空容器５内の移動ステージ１０上にシリコン基板１を設置し、高真空に排気した後、シリコン基板１の背面を加熱装置３で必要に応じて加熱し、次に、真空容器５内にシラン系ガス１１をノズル１２から、酸素含有ガス１３をノズル１４からそれぞれ導入する。電子線４は、電子銃６を構成するブランキング装置８のアパーチャー９を通過した後、偏向電極７により走査させ、シリコン基板１の所定の領域に照射することによって、該領域にシリコン酸化膜２を堆積する。
【０００８】
本発明における電子線の照射条件としては、電流密度が０．０１ｍＡ／ｃｍ２ 〜１０００Ａ／ｃｍ２ 、好ましくは０．１ｍＡ／ｃｍ２ 〜１００Ａ／ｃｍ２ 、より好ましくは０．１Ａ／ｃｍ２ 〜１０Ａ／ｃｍ２ の範囲で選択することにより、電子線を走査させながら描画する際の成膜速度を速くし、膜質を向上させることができる。
【０００９】
また、電子線のエネルギーは、１００〜１０００ｅＶの範囲で選択することにより、成長膜に影響を与えることなく、成膜速度を速くし、膜質を向上させることができる。
電子線の照射角は任意の方向で良い。基板に垂直であれば基板表面の凹凸によらず、電子線のプロファイルに応じた均一な酸化膜が得られる。基板に斜めに入射すると、照射角度を基板と水平に近い角度とし、ビームを偏向することによりバッシベーション膜等の大面積酸化膜を作製することができる。
【００１０】
真空容器に原料ガスを導入するときの圧力は、１０−４〜１０−６Ｔｏｒｒ、好ましくは５×１０−６〜５×１０−５Ｔｏｒｒの範囲が、成膜速度を速くし、良質の膜を得るのに適している。
シリコン基板の温度は、室温から２００℃の範囲で選択すると、成膜速度が速く、良質の膜が得られる。
【００１１】
本発明では、電子線のビーム径を１０オングストローム〜１ｍｍの範囲に絞ることにより、所望形状の部位にシリコン酸化膜を容易に作製することができる。
【００１２】
シリコン原料ガスとしては、ＳｉＨ４ ，Ｓｉ２ Ｈ６ ，Ｓｉ２ Ｈ２ Ｃｌ４ などを使用することができ、また、酸素含有ガスとしては、Ｏ２ ，Ｎ２ Ｏ，ＮＯ等を使用することができる。シリコン原料ガスと酸素含有ガスの混合比は、Ｏ／Ｓｉの原子比で０．１〜１０、好ましくは１〜４、特に好ましくは１．５〜２．５の範囲が適している。
【００１３】
【実施例】
図１の成膜装置を用いてシリコン基板の表面にシリコン酸化膜を形成した。まず、シリコン基板を設置し、真空容器を２．０×１０−１０ Ｔｏｒｒに真空排気した後、Ｓｉ２ Ｈ６ を１．２×１０−５Ｔｏｒｒ、Ｏ２ を６×１０−６Ｔｏｒｒとなるように導入した。基板温度は室温とした。電子線は、エネルギーを１０００ｅＶ、電流密度を０．２ｍＡ／ｃｍ２ とし、ビーム径を０．５ｍｍとして走査しながらシリコン基板上に垂直に照射して図２の描画パターンに沿ってシリコン酸化膜を形成した。描画パターンは、直径０．５ｍｍの点描画１５、幅０．５ｍｍの線走査１６及び３ｍｍ×４．４ｍｍの面走査１７からなり、それぞれの成膜時間は、３０分間、４時間及び４時間とした。得られた膜厚は、それぞれ２５００オングストローム、３００オングストローム及び１００オングストロームであった。
【００１４】
【発明の効果】
本発明は、上記の構成を採用することにより、次のような効果を得ることができる。
▲１▼本発明の電子線を走査することにより、任意形状のシリコン酸化膜をシリコン基板上に描画することができるため、従来法におけるリソグラフィやエッチング工程を省略することが可能になった。
▲２▼シリコン基板を室温か比較的低温で成膜することができるため、他の成長膜の損傷を防止することが可能になった。
▲３▼高真空中で成膜することができるので、不純物濃度の少ない優れたシリコン酸化膜の作製が可能になった。
【図面の簡単な説明】
【図１】本発明の方法を実施するための成膜装置の概念図である。
【図２】実施例で成膜した酸化膜パターン図である。
【図３】従来の熱酸化法による酸化膜作製状況を説明するための説明図である。
【産業上の利用分野】
本発明は、シリコン基板の所定部位にシリコン酸化膜を作製する方法に関し、具体的には、電解効果トランジスタのゲート酸化膜、素子間分離用のアイソレーション膜、外界からの素子保護用パッシベーション膜等、半導体デバイスに使用するシリコン酸化膜の作製方法に関する。
【０００２】
【従来の技術】
従来、シリコン基板上にシリコン酸化膜を形成する方法として、熱酸化法が知られている。熱酸化法には、▲１▼スチーム酸化、▲２▼ドライ酸化、▲３▼ウエット酸化などがあるが、いずれもシリコン基板表面のシリコンと酸素分子との熱反応により、基板全面に酸化膜を形成する方法である。図３は、従来の熱酸化法で作製されたシリコン酸化膜の断面を示した図である。シリコン基板１を加熱装置３で加熱して基板全面にシリコン酸化膜２を作製する様子を示したものである。
【０００３】
上記の熱酸化法では、成膜速度を上げるために基板温度を１０００℃以上に加熱して酸化膜を形成しているが、半導体集積回路の高集積化に伴い、上記の加熱は他の成長膜の特性を変化させる恐れが高く、低温の成膜法が要望されていた。そこで、紫外線をシリコン基板及び原料ガスに照射してそれぞれを励起して低温でシリコン基板を形成する方法が提案された。
【０００４】
【発明が解決しようとする課題】
しかし、上記の酸化膜形成方法では、基板全面に酸化膜が形成されるため、半導体デバイスを構成するためには、別途リソグラフィやエッチング等の工程が必要になる。また、上記工程は、成長膜の不純物混入の原因となり、膜質を劣化させる恐れがあるため、デバイス作製において問題となる。
【０００５】
そこで、本発明は、上記の欠点を解消し、基板を高温にさらすことなく、シリコン基板表面の所望領域だけに成膜することができるシリコン酸化膜の作製方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明は、真空容器にシリコン原料ガスと酸素含有ガスを導入し、シリコン基板の所定部位にシリコン酸化膜を作製する方法において、電子線のエネルギーを１００〜１０００ｅＶで、かつ電流密度を０．０１ｍＡ／ｃｍ ２ 〜１０００Ａ／ｃｍ ２ の範囲に調整し、ビーム径を１０オングストローム〜１ｍｍの範囲に絞った電子線を走査するか、前記基板を移動してシリコン酸化膜作製部位に照射し、シリコン酸化膜を形成することを特徴とするシリコン酸化膜の作製方法である。
【０００７】
【発明の実施の形態】
図１は、本発明の方法を実施するための成膜装置の概念図である。まず、真空容器５内の移動ステージ１０上にシリコン基板１を設置し、高真空に排気した後、シリコン基板１の背面を加熱装置３で必要に応じて加熱し、次に、真空容器５内にシラン系ガス１１をノズル１２から、酸素含有ガス１３をノズル１４からそれぞれ導入する。電子線４は、電子銃６を構成するブランキング装置８のアパーチャー９を通過した後、偏向電極７により走査させ、シリコン基板１の所定の領域に照射することによって、該領域にシリコン酸化膜２を堆積する。
【０００８】
本発明における電子線の照射条件としては、電流密度が０．０１ｍＡ／ｃｍ２ 〜１０００Ａ／ｃｍ２ 、好ましくは０．１ｍＡ／ｃｍ２ 〜１００Ａ／ｃｍ２ 、より好ましくは０．１Ａ／ｃｍ２ 〜１０Ａ／ｃｍ２ の範囲で選択することにより、電子線を走査させながら描画する際の成膜速度を速くし、膜質を向上させることができる。
【０００９】
また、電子線のエネルギーは、１００〜１０００ｅＶの範囲で選択することにより、成長膜に影響を与えることなく、成膜速度を速くし、膜質を向上させることができる。
電子線の照射角は任意の方向で良い。基板に垂直であれば基板表面の凹凸によらず、電子線のプロファイルに応じた均一な酸化膜が得られる。基板に斜めに入射すると、照射角度を基板と水平に近い角度とし、ビームを偏向することによりバッシベーション膜等の大面積酸化膜を作製することができる。
【００１０】
真空容器に原料ガスを導入するときの圧力は、１０−４〜１０−６Ｔｏｒｒ、好ましくは５×１０−６〜５×１０−５Ｔｏｒｒの範囲が、成膜速度を速くし、良質の膜を得るのに適している。
シリコン基板の温度は、室温から２００℃の範囲で選択すると、成膜速度が速く、良質の膜が得られる。
【００１１】
本発明では、電子線のビーム径を１０オングストローム〜１ｍｍの範囲に絞ることにより、所望形状の部位にシリコン酸化膜を容易に作製することができる。
【００１２】
シリコン原料ガスとしては、ＳｉＨ４ ，Ｓｉ２ Ｈ６ ，Ｓｉ２ Ｈ２ Ｃｌ４ などを使用することができ、また、酸素含有ガスとしては、Ｏ２ ，Ｎ２ Ｏ，ＮＯ等を使用することができる。シリコン原料ガスと酸素含有ガスの混合比は、Ｏ／Ｓｉの原子比で０．１〜１０、好ましくは１〜４、特に好ましくは１．５〜２．５の範囲が適している。
【００１３】
【実施例】
図１の成膜装置を用いてシリコン基板の表面にシリコン酸化膜を形成した。まず、シリコン基板を設置し、真空容器を２．０×１０−１０ Ｔｏｒｒに真空排気した後、Ｓｉ２ Ｈ６ を１．２×１０−５Ｔｏｒｒ、Ｏ２ を６×１０−６Ｔｏｒｒとなるように導入した。基板温度は室温とした。電子線は、エネルギーを１０００ｅＶ、電流密度を０．２ｍＡ／ｃｍ２ とし、ビーム径を０．５ｍｍとして走査しながらシリコン基板上に垂直に照射して図２の描画パターンに沿ってシリコン酸化膜を形成した。描画パターンは、直径０．５ｍｍの点描画１５、幅０．５ｍｍの線走査１６及び３ｍｍ×４．４ｍｍの面走査１７からなり、それぞれの成膜時間は、３０分間、４時間及び４時間とした。得られた膜厚は、それぞれ２５００オングストローム、３００オングストローム及び１００オングストロームであった。
【００１４】
【発明の効果】
本発明は、上記の構成を採用することにより、次のような効果を得ることができる。
▲１▼本発明の電子線を走査することにより、任意形状のシリコン酸化膜をシリコン基板上に描画することができるため、従来法におけるリソグラフィやエッチング工程を省略することが可能になった。
▲２▼シリコン基板を室温か比較的低温で成膜することができるため、他の成長膜の損傷を防止することが可能になった。
▲３▼高真空中で成膜することができるので、不純物濃度の少ない優れたシリコン酸化膜の作製が可能になった。
【図面の簡単な説明】
【図１】本発明の方法を実施するための成膜装置の概念図である。
【図２】実施例で成膜した酸化膜パターン図である。
【図３】従来の熱酸化法による酸化膜作製状況を説明するための説明図である。
Claims (1)
- 真空容器にシリコン原料ガスと酸素含有ガスを導入し、シリコン基板の所定部位にシリコン酸化膜を作製する方法において、電子線のエネルギーを１００〜１０００ｅＶで、かつ電流密度を０．０１ｍＡ／ｃｍ ２ 〜１０００Ａ／ｃｍ ２ の範囲に調整し、ビーム径を１０オングストローム〜１ｍｍの範囲に絞った電子線を走査するか、前記基板を移動してシリコン酸化膜作製部位に照射し、シリコン酸化膜を形成することを特徴とするシリコン酸化膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436295A JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436295A JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964030A JPH0964030A (ja) | 1997-03-07 |
| JP3592806B2 true JP3592806B2 (ja) | 2004-11-24 |
Family
ID=16654537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21436295A Expired - Fee Related JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592806B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW471122B (en) * | 1999-04-22 | 2002-01-01 | Seiko Instr Inc | Formation method, lead-line setting correction and forming device of transparent conductive film |
| KR101610260B1 (ko) * | 2008-12-15 | 2016-04-08 | 삼성전자주식회사 | 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법 |
| US8853078B2 (en) | 2011-01-30 | 2014-10-07 | Fei Company | Method of depositing material |
| JP5962124B2 (ja) * | 2012-03-28 | 2016-08-03 | 株式会社明電舎 | 酸化膜の形成方法 |
-
1995
- 1995-08-23 JP JP21436295A patent/JP3592806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964030A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02197117A (ja) | 炭素添加非晶質シリコン薄膜の製造方法 | |
| JPH03114049A (ja) | シリコンシャドウマスク形成方法 | |
| JPS63172431A (ja) | ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法 | |
| JPH09102596A (ja) | 量子ドットの製造方法及び量子ドット装置 | |
| JP3592806B2 (ja) | シリコン酸化膜の作製方法 | |
| US6344082B1 (en) | Fabrication method of Si nanocrystals | |
| US20080132045A1 (en) | Laser-based photo-enhanced treatment of dielectric, semiconductor and conductive films | |
| JPS6223450B2 (ja) | ||
| JPS5982732A (ja) | 半導体装置の製造方法 | |
| EP0684632B1 (en) | Method of forming a film at low temperature for a semiconductor device | |
| JPS5940525A (ja) | 成膜方法 | |
| JP2826972B2 (ja) | 化合物半導体の極微細パターン形成方法 | |
| JPH05238880A (ja) | エピタキシャル成長方法 | |
| JP2000100728A (ja) | 結晶成長装置 | |
| JPS634454B2 (ja) | ||
| JPS62240768A (ja) | 堆積膜形成法 | |
| JP2858095B2 (ja) | 化合物半導体の微細埋込構造の形成方法 | |
| JP3132963B2 (ja) | シリコン酸化膜の形成方法 | |
| JPS6326540B2 (ja) | ||
| JPH0758098A (ja) | シリコン酸化膜形成方法 | |
| JPS5961122A (ja) | 半導体装置の製造方法 | |
| JPH0292891A (ja) | 分子線エピタキシャル成長方法及びその成長装置 | |
| JPH01197393A (ja) | 分子線エピタキシャル成長方法 | |
| JPH05218014A (ja) | 絶縁膜の形成方法 | |
| JPS63232418A (ja) | 堆積膜形成法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
| LAPS | Cancellation because of no payment of annual fees |