JP3592722B2 - 直接接触ダイ装着 - Google Patents

直接接触ダイ装着 Download PDF

Info

Publication number
JP3592722B2
JP3592722B2 JP52888898A JP52888898A JP3592722B2 JP 3592722 B2 JP3592722 B2 JP 3592722B2 JP 52888898 A JP52888898 A JP 52888898A JP 52888898 A JP52888898 A JP 52888898A JP 3592722 B2 JP3592722 B2 JP 3592722B2
Authority
JP
Japan
Prior art keywords
die
semiconductor die
substrate
transistor
die mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52888898A
Other languages
English (en)
Other versions
JP2001507170A (ja
Inventor
レイトン，ラリイ，シー
モラー，トマス，ダブリュ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2001507170A publication Critical patent/JP2001507170A/ja
Application granted granted Critical
Publication of JP3592722B2 publication Critical patent/JP3592722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ダイ装着領域と、基板と、該ダイ装着領域に装着された半導体ダイと、該半導体ダイに隣接して基板に装着されたリードとを含むトランジスター素子に関する。
この形式のトランジスター素子は、例えば、1971年１月８日発行のIBMのTechnical Disclosure Bulletin第14巻、第３号の706頁から707頁に記述されている。
更に、1989年に発行されたNew YorkのVan
Norstrand Reinholdの“マイクロエレクトロニクス・パッケージング・ハンドブック”にTABの応用分野（applications）、TAB密封（encapsulations）およびTABパッケージ装着オプション（package mounting option）が記述されている。
更に、GB−Ａ−１ 279 782にはウエハーが反対両側の電極間の洗浄器の孔内に配置された半導体ウエハーの装着構成が記述されている。
一般に、１個以上のトランジスタセル（すなわち「チップ」）が例えばシリコンのような導体のダイに形成され、該ダイは次いで、トランジスタ「パッケージ」の一部として装着フランジに装着される。特に、導体のダイはフランジに直接に装着されるか、あるいは中間層として作用する例えば酸化ベリリウムのようなフランジの頂部にある非導体の基板に装着される。いずれの場合においても、ダイを各フランジあるいは基板に装着するのに、例えばはんだ、金属をしたエポキシ、あるいはガラスのような「ダイ結合」材料が使用される。トランジスタの故障率はトランジスタの活性領域あるいは接続部の温度に比例するので、パワートランジスタの実装における最重要な問題の一つは熱伝導性能である。そのため、その上に複数のトランジスタが形成されたダイが、例えばフランジを介して装着した熱だめに容易に伝熱するようにするために、ダイと熱だめとの間のダイ接合境界面は熱抵抗が低くなければならない。したがって、ダイをパッケージに装着するために使用される結合材料は機械的な支持性を提供することに加えて高い熱伝導率を有していなければならない。
これらの材料の中で最も一般的なものはエポキシであり、低周波数のDCトランジスタ用に使用されている。しかしながら、エポキシは熱伝導性が劣る材料であり、例えば、RFパワートランジスタ素子のような高周波数の用途には使用されない。その代わりに、そのような素子には硬質のはんだが使用されている。硬質のはんだは比較的低温で溶解する合金であって、高度の強度と、比較的高い熱伝導率とを有し、熱による故障が概ね無く、塑性変形するのでなくむしろ弾力変形する。ダイをパッケージに装着するために使用される多数の諸々の硬質はんだがあるものの、363℃の共晶溶融温度を有する金とシリコンの合金が高周波数用に最も広範に使用されている。
特に、図１に示すように、パッケージは410℃まで加熱され、次いでダイは真空工具によりパッケージのダイ装着領域（すなわち、装着フランジあるいは非導体の基板上）に位置され、十分溶融されるまで前記領域の面に対して手作業で洗浄される。しかしながら、この技術に関わる顕著な問題はダイが比較的高い温度に露出されることである。特に、金とシリコンとの共晶合金を結合媒体として使用することにより、該金とシリコンとの共晶合金は塑性変形性能が欠如するため冷却したとき、あるいは当該素子のパワーサイクリングの時点で顕著な応力が発生する可能性がある。これらの熱作用によって、もしも発生した応力がシリコンの極限強度を上回るとすれば亀裂が発生する可能性がある。この応力に対処するために、複雑で、かつ高価な材料や工程を使用する必要がある。更に、高い処理温度によって起因する熱作用を最小とするために、半導体のダイを囲む材料は、ダイの熱膨張係数に相合する熱膨張係数を有する必要があり、それが使用可能な材料の選択に大きな制限を加える。
例えば、図２を参照すれば、シールをしていない従来技術によるパワートランジスタパッケージ10は装着されたシリコンダイ12から放散した熱を熱だめ（図示せず）まで導くために使用される電導性の装着フランジ14を含む。フランジ14が適正に機能するために、該フランジは概ねシリコンのそれと等しい熱膨張係数（すなわち、2.6X10-6/℃）を有する必要がある。7.0X10-6/℃の熱膨張係数を有している銅−タングステンの合金（15％Cu）が、熱膨張係数が比較的低いためこの目的に対して広範囲に使用されている。この銅−タングステン合金は熱伝導率が比較的高い（178W/m−Ｋ）ものの、銅−タングステン合金（15％Cu）のフランジを、例えば純銅のようなより高熱伝導率の金属からなるフランジと取り替えることが望ましい。しかしながら、純銅はシリコンの６倍という熱膨張係数（16.5X10-6/℃）を有しているので、金−シリコン共晶合金結合に対して要求される比較的高い温度においてチップが処理される場合、実用的には使用出来ない。
同様に、たとえ、中間基板16がシリコンダイ12をフランジ14から電気的に絶縁するために使用される場合であっても、基板16はシリコンのそれに近似の熱膨張係数を有する必要がある。また、最小のキャパシタンスとコンダクタンスで良好な電気絶縁性を提供する必要がある。8.0X10-6/℃の熱膨張係数を有する酸化ベリリウム（BeO）が、前述の要件を満たし、例えばコスト以外は全体的に最良の特性を有している例えば工業用ダイアモンドと比較して可成り安価であるため、この目的に対して広く使用されている。しかしながら、ダイ結合性に対する要件のために課せられる熱電導率と熱膨張性上の制限により、それら以外は有利であるその他の基板材料の使用を制限する。
従って、比較的低温で実行可能な、基板への半導体ダイの実装の代替的な方法を提供することが望ましい。
発明の要約
本発明は請求の範囲第１項に記載された温度には関係無く直接接触したダイを実装する方法を使用することにより従来技術の問題と欠点とを克服する。特に、本発明の全体的な局面によれば、パワートランジスタパッケージのダイ装着領域に半導体ダイを装着するために複数の弾発性のクランプ部材が使用される。
好適実施例においては、クランプ部材は一端において半導体ダイの頂面に結合され、他端において、例えばエミッタ、コレクタあるいはベースリードフレームのような安定した面に結合される。クランプ部材の形状と成分とが、ダイが例えば装着フランジあるいは非導体の基板のようなトランジスタパッケージのダイ装着領域とダイの底面が概ね均一で一定の接触を行い、かつその接触を保つようにさせる弾発力を提供する。クランプ部材は伝導性であることが好ましく、ダイの各トランジスタセルの位置から、クランプ部材が結合されている各リードフレームに電流を導くことが可能である。
当該技術分野の専門家には明らかなように、本発明のその他の、更に別の目的や利点が以下に明らかとなる。
【図面の簡単な説明】
図面は本発明の好適実施例の構成と効用との双方を示す。
図１は半導体ダイをトランジスタパッケージ基板に実装するための従来技術による共晶合金の結合方法を示す側面図、
図２は従来技術による（非シールの）パワートランジスタパッケージの斜視図、
図３は本発明による直接接触ダイ装着を採用したパワートランジスタパッケージの第１の好適実施例の斜視図、
図４は本発明によるパワートランジスタパッケージの第２の好適実施例の斜視図、
図５は本発明による直接接触ダイ装着を採用したパワートランジスタパッケージの第３の好適実施例の斜視図である。
好適実施例の詳細説明
図３を参照すれば、パワートランジスタパッケージ20は、第１と、第２と、第３と、第４のクランプ部材26a−ｄによって装着フランジ30の頂面28に装着されたシリコンダイ22を含む。特に、シリコンダイ22の底面（図３には示されていない）はフランジ30の頂面と概ね均一に接触している。更に、シリコンダイ22の底面とフランジ30の頂面28は各々酸化を防止するために金メッキすればよいが、シリコンダイ22はフランジ30に共晶結合されないので金メッキは必要でなく、そのためパワートランジスタパッケージ20を製造するための比較的安価な方法を提供する。
長方形ウインドウ21を有する長方形のセラミックの基板24がフランジ30の頂面28に適切に、すなわちウインドウ21がダイ装着領域を囲む当該技術分野において周知の技術を利用して結合される。セラミックの基板24は例えばアルミナのような電気的に絶縁性であるが、熱伝導性である材料から構成することが好ましい。また、入力（すなわちエミッタあるいはベース）および出力（すなわちコレクタ）のリードフレーム32、34がそれぞれ対向する縁部27、29において金コーテイング部25に共晶結合される当該技術分野において周知の技術を使用して金コーテイング25が基板24の頂面23の対向する縁部27、29に付与される。
本発明によれば、各クランプ部材26a−ｄはシリコンダイ22を所定位置に支持し、かつ保持する。特に、第１と第２のクランプ部材26a−ｂのそれぞれの第１の端部は（例えば周知の超音波ワイヤ結合技術を使用することにより）、入力リードフレーム34の対応する「固定点」31a−ｂに結合され、第３と第４のクランプ部材26c−ｄのそれぞれの第１の端部は出力リードフレーム32の対応する固定点31c−ｄに結合される。クランプ部材26a−ｄのそれぞれの第２の端部はシリコンダイ22の頂面19における対応する固定点33a−ｄに結合される。
クランプ部材26a−ｄは、シリコンダイ22の底面をフランジ30の頂面と常に接触した状態で安定化させ、かつ保持するに十分弾発的であるように適切な材料（例えば、アルミニュームあるいは金あるいはアルミニューム合金）から作ることが好ましい。更に、クランプ部材26a−ｄの選定した長さと曲げ度とは、各々がシリコンダイ22の頂面19に亘って対称的に位置することが好ましいそれぞれの固定点33a−ｄに対して概ね均等な量の圧力を加えるような形状とされることが好ましい。このようにして、フランジ30の頂面28によってシリコンダイ22の底面に加えられる力は概ね均等に分配される。
クランプ部材26a−ｄは、第１の端部が入力（すなわちエミッタあるいはベース）リードフレーム34に結合されている第１と第２のクランプ部材26a−ｂのそれぞれの第２の端部がシリコンダイ22の各トランジスタセルの対応する入力（すなわちエミッタあるいはベース）リード（図示せず）に位置する固定点33a−ｂに結合可能である。同様に、第１の端部を出力（すなわちエミッタあるいはベース）のリードフレーム32に結合した第３と第４のクランプ部材26c−ｄのそれぞれ第２の端部がシリコンダイ22の各トランジスタセルの対応する出力（すなわちコレクタ）のリード（図示せず）に位置する固定点33c−ｄに結合可能である。このように、クランプ部材はダイ22の１個以上のトランジスタセル（図示せず）を各リードフレーム32、34に電気的に接続するという別の機能を有利に提供しうる。
図４を参照すれば、第２の好適なパワートランジスタパッケージ40は、当該技術分野で周知の技術を使用して、装着フランジ50に適切に結合された長方形のセラミック基板42に装着されたシリコンダイ41を含む。セラミック基板42も例えばアルミナのように電気絶縁性であるが、熱伝導性のセラミック材料から構成されることが好ましい。
図３に示すパッケージ20のクランプ部材26a−ｄと同じ要領で、パッケージ40のシリコンダイ41が複数のクランプ部材46a−ｄによって基板42の頂面48に固定され、シリコンダイ41の底面（図４には示さず）を安定化させ、かつ押圧して基板42の頂面48と概ね均一に、かつ一定して接触させる。特に、第１と第２のクランプ部材46a−ｂのそれぞれ第１の端部は（例えば、周知の超音波ワイヤ結合技術を使用して）入力リードフレーム44の対応する固定点43a−ｂに結合され、第３と第４のクランプ部材46c−ｄのそれぞれ第１の端部はそれぞれ、出力リードフレーム47の対応する固定点43c−ｄに結合される。クランプ部材46a−ｄのそれぞれ第２の端部はシリコンダイ41の頂面39の対応する固定点45a−ｄに結合されている。
当該技術分野の専門家には明らかなように、クランプ部材46a−ｄは図３に示すパッケージ20のクランプ部材26a−ｄと、形状、材質、熱伝導性、等に関して同じ好ましい特性を有している。また、当該技術分野の専門家には明らかなように、本発明の利点は、ダイ41と熱膨張係数を適合させることはもはや要件でなくなっているので（すなわち、基板42に対するダイ41の共晶結合は無い）少しも高価でない（かつ、少しも有毒でない）材料から作ることが可能であることである。
図５を参照すれば、第３の好適なパワートランジスタパッケージ60ha当該技術分野で周知の技術を使用して、装着フランジ70に適切に結合された長方形のセラミック基板62に装着したシリコンダイ61を含む。セラミック基板62もまた、例えばアルミナのように電気絶縁性であるが熱伝導性の材料から構成することが好ましい。
図３と図４とにそれぞれ示すパッケージ20および40と同様に、パッケージ60のシリコンダイ61は複数のクランプ部材66a−ｈによって基板62の頂面57に固定されており、該クランプ部材はシリコンダイ61の底面（図５には図示せず）を安定化させ、かつ押圧してセラミック基板62の頂面57と概ね均一、かつ一定に接触させている。特に、第１と第２のクランプ部材66a−ｂのそれぞれ第１の端部は（例えば、周知の超音波ワイヤ結合技術を使用して）入力リードフレーム64の対応する固定点63a−ｂに結合され、第３と第４のクランプ部材63c−ｄのそれぞれ第１の端部は出力リードフレーム67の対応する固定用点63c−ｄに結合されている。
更に、第５と第６のクランプ部材66e−ｆのそれぞれ第１の端部は別の（例えば接地出力の）リードフレーム71の対応する固定点63e−ｆに結合され、第７と第８のクランプ部材66g−ｈのそれぞれ第１の端部は更に別の出力リードフレーム72の対応する固定点63g−ｈに結合されている。第８のクランプ部材66a−ｈのそれぞれの第２の端部はシリコンダイ61の頂面59の対応する固定点65a−ｈに結合されている。
第８のクランプ部材66a−ｈはまた、選定された長さと円弧とを有し、基板62の頂面57と一定の接触をするよう半導体のダイ61の底面を安定させ、かつ押圧するに十分弾発的である（例えばアルミミュームあるいは金あるいはアルミニューム合金のような）材料から作られることが好ましい。図３と図４に示す好適実施例と同様に、クランプ部材66a−ｈの長さと円弧とは、対応する固定用点65a−ｈに等量の圧力を加え、したがって、基板62の頂面57によって半導体のダイ61の底面に加えられる力が均等に分配されるように選定されることが好ましい。また、前述の好適実施例と同様に、クランプ部材66a−ｈは導電性であってダイ62の各固定点65a−ｈからリードフレーム64、67、71および72の対応する固定点63a−ｈまで電流を導くことが可能であることが好ましい。
このように、半導体ダイをトランジスタパッケージに結合する改良された方法と装置とを開示してきた。本発明の好適実施例と適用とを図示し、かつ説明してきたが、当該技術分野の専門家には本明細書で示した本発明の概念から逸脱することなく多くの修正が可能なことが明らかである。従って、本発明は請求の範囲に記載の精神を除いては限定されるべきでない。

Claims (5)

  1. ダイ装着領域と、
    基板（24）と、
    前記ダイ装着領域に装着された半導体ダイ（22）と、
    前記半導体ダイに隣接して前記基板に装着された少なく とも一つのリード（32）と、
    第１の端部と第２の端部とを有する少なくとも一つの弾性の円弧状のクランプ部材（26）であって、前記クランプ部材の第１の端部が前記リード（32）の頂面に結合され、前記クランプ部材の第２の端部が前記半導体ダイ（22）の頂面に結合されることによって、前記少なくと も一つのクランプ部材（26）が前記半導体ダイ（22）を 前記リード（32）へ電気的に接続し、前記半導体ダイ（22）と前記ダイ装着領域との間で圧縮力が発生するようにさせ、前記半導体ダイとダイ装着領域との間に結合 材料を配置しなくて済む前記クランプ部材とを
    含むことを特徴とするトランジスタ素子。
  2. 前記ダイ装着領域が前記基板（24）に形成されていることを特徴とする請求の範囲第１項に記載のトランジスタ素子。
  3. 装着フランジ（30）を更に含み、
    前記基板（24）が前記装着フランジ（30）に装着され、前記基板にはダイ装着ウインドウ（21）が形成されており、前記ダイ装着領域が前記装着フランジ（30）において前記ダイ装着ウインドウ（21）内に形成されていることを特徴とする請求の範囲第１項に記載のトランジスタ素子。
  4. 前記半導体ダイ（22）に形成されたトランジスタセルを更に含み、前記弾発性を有する円弧状のクランプ部材（26）が、前記トランジスタセルとリード（32）との間で電流を導くための回路の一部であることを特徴とする請求の範囲第１項に記載のトランジスタ素子。
  5. 複数のリード（32/34）と、それぞれ第１の端部と第２の端部とを有する複数の弾発性を有する円弧状のクランプ部材（26c/26a）とを更に含み、前記クランプ部材の第１の端部が前記複数のリード（32/34）にそれぞれ結合され、前記クランプ部材の第２の端部が前記半導体ダイ（22）にそれぞれ結合されていることを特徴とする請求の範囲第１項に記載のトランジスタ素子。
JP52888898A 1996-12-20 1997-12-12 直接接触ダイ装着 Expired - Fee Related JP3592722B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/771,402 1996-12-20
US08/771,402 US5877555A (en) 1996-12-20 1996-12-20 Direct contact die attach
PCT/US1997/023098 WO1998028794A1 (en) 1996-12-20 1997-12-12 Direct contact die attach

Publications (2)

Publication Number Publication Date
JP2001507170A JP2001507170A (ja) 2001-05-29
JP3592722B2 true JP3592722B2 (ja) 2004-11-24

Family

ID=25091695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52888898A Expired - Fee Related JP3592722B2 (ja) 1996-12-20 1997-12-12 直接接触ダイ装着

Country Status (9)

Country Link
US (1) US5877555A (ja)
EP (1) EP0953209A1 (ja)
JP (1) JP3592722B2 (ja)
KR (1) KR100386787B1 (ja)
CN (1) CN1155088C (ja)
AU (1) AU5702498A (ja)
CA (1) CA2275724A1 (ja)
TW (1) TW412818B (ja)
WO (1) WO1998028794A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6126062A (en) 1998-04-02 2000-10-03 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US6634538B2 (en) 1998-04-02 2003-10-21 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
EP1544923A3 (de) * 2003-12-19 2007-03-14 Osram Opto Semiconductors GmbH Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
US7101736B2 (en) * 2004-07-15 2006-09-05 Freescale Semiconductor, Inc. Method of assembling a semiconductor component and apparatus therefor
JP4127550B2 (ja) * 2005-06-06 2008-07-30 三菱電機株式会社 パワーユニット
US20070202321A1 (en) * 2005-11-09 2007-08-30 Board Of Regents, The University Of Texas System Thermally conductive microporous coating
US7445967B2 (en) * 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
CN100424847C (zh) * 2006-05-11 2008-10-08 林茂昌 一种晶体管的制备方法及依该方法获得的组合改良结构
TWI452662B (zh) * 2006-05-19 2014-09-11 Fairchild Semiconductor 雙邊冷卻整合電源裝置封裝與模組及製造方法
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US20090309199A1 (en) * 2008-06-12 2009-12-17 Keith Richard Barkley Chip package for semiconductor devices
CN107771416B (zh) * 2015-06-22 2021-05-28 瑞典爱立信有限公司 用于无埋块的rf功率放大器的滑动和安装制造
US10912185B2 (en) 2015-06-22 2021-02-02 Telefonaktiebolaget Lm Ericsson (Publ) Low-cost superior performance coinless RF power amplifier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1107295C2 (de) * 1960-11-02 1962-01-04 Telefunken Patent Halbleiteranordnung
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
GB1279782A (en) * 1971-02-02 1972-06-28 Standard Telephones Cables Ltd Semiconductor device mounting arrangement
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4137199A (en) * 1974-07-16 1979-01-30 Imperial Chemical Industries Limited Fire-retardant composition
US3962669A (en) * 1974-07-24 1976-06-08 Tyco Laboratories, Inc. Electrical contact structure for semiconductor body
JPS6439036A (en) * 1987-08-05 1989-02-09 Matsushita Electric Works Ltd Semiconductor package
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
US5578879A (en) * 1989-09-28 1996-11-26 Heidelberg; G+E,Uml O+Ee Tz Electric machine with fluid cooling
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5237203A (en) * 1991-05-03 1993-08-17 Trw Inc. Multilayer overlay interconnect for high-density packaging of circuit elements
US5331513A (en) * 1991-07-12 1994-07-19 Rohm Co., Ltd. Method of mounting electronic part on circuit substrate and circuit substrate including electronic parts mounted thereon
JPH0746624B2 (ja) * 1992-12-10 1995-05-17 山一電機株式会社 Ｉｃキャリア用ソケット
EP0602278B1 (de) * 1992-12-18 1998-03-11 Siemens Aktiengesellschaft Bipolarer Hochfrequenztransistor
FR2728727B1 (fr) * 1994-12-23 1997-05-23 Thomson Csf Circuits hyperfrequences avec lignes de transmission micro-guide
US5665648A (en) * 1995-12-21 1997-09-09 Hughes Electronics Integrated circuit spring contact fabrication methods

Also Published As

Publication number Publication date
JP2001507170A (ja) 2001-05-29
CN1155088C (zh) 2004-06-23
WO1998028794A8 (en) 2004-04-01
CA2275724A1 (en) 1998-07-02
TW412818B (en) 2000-11-21
US5877555A (en) 1999-03-02
AU5702498A (en) 1998-07-17
WO1998028794A1 (en) 1998-07-02
KR100386787B1 (ko) 2003-06-09
CN1247636A (zh) 2000-03-15
KR20000069623A (ko) 2000-11-25
EP0953209A1 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
JP3592722B2 (ja) 直接接触ダイ装着
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7208819B2 (en) Power module package having improved heat dissipating capability
EP1009026A2 (en) Power semiconductor module
JPH0671061B2 (ja) 樹脂封止型半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
KR20010071333A (ko) 히트 싱크에 집적 회로 패키지를 고정시키는 열 전도성장착 장치
JP2000174180A (ja) 半導体装置
JPH06244357A (ja) 低インダクタンス半導体パッケージ
US5760473A (en) Semiconductor package having a eutectic bonding layer
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
US5093713A (en) Semiconductor device package
US20220238426A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
JP2003224234A (ja) 半導体装置
EP0661739A2 (en) Pin-grid array with a cooling structure
JPS634652A (ja) 半導体装置
US6525423B2 (en) Semiconductor device package and method of die attach
JP2001127218A (ja) 半導体装置および半導体装置の製造方法
JPS5835956A (ja) 混成集積回路装置
JPH05160305A (ja) 半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
JP3142322B2 (ja) 樹脂封止型半導体装置
CN113314495A (zh) 用于芯片组装的金属接片
JPH02150051A (ja) 半導体モジュール
JPH04112558A (ja) 混成集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees