DE1107295C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1107295C2
DE1107295C2 DE1960T0019216 DET0019216A DE1107295C2 DE 1107295 C2 DE1107295 C2 DE 1107295C2 DE 1960T0019216 DE1960T0019216 DE 1960T0019216 DE T0019216 A DET0019216 A DE T0019216A DE 1107295 C2 DE1107295 C2 DE 1107295C2
Authority
DE
Germany
Prior art keywords
neutralization
arrangement according
semiconductor arrangement
metal bracket
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1960T0019216
Other languages
English (en)
Other versions
DE1107295B (de
Inventor
Dr Ernst Froeschle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1960T0019216 priority Critical patent/DE1107295C2/de
Publication of DE1107295B publication Critical patent/DE1107295B/de
Priority to US147610A priority patent/US3325700A/en
Application granted granted Critical
Publication of DE1107295C2 publication Critical patent/DE1107295C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
PATENTSCHRIFT 1107295
JNTERNAT.KL. H 01 I
ANMELDETAG: 2. NOVEMBER 1960
BEKANNTMACHUNG
DER ANMELDUNG
UND AUSGABE DER
AUSLEGESCHRIFT: 25. MAI 1961
AUSGABE DER
PATENTSCHRIFT: 4. JANUAR 1962
STIMMT ÜBEREIN
MIT AUSLEGESCHRIFT
1107 295 (T 19216Kd/21a4)
Die Erfindung betrifft eine Halbleiteranordnung, insbesondere Leistungstransistor für hohe Frequenzen.
Leistungstransistoren unterscheiden sich von den übrigen Anordnungen im wesentlichen durch größere Abmessungen. Dies bedeutet beispielsweise bei Hochfrequenztransistoren der Mesa-Bauart, daß die maximal abgebbare Leistung nahezu beliebig durch Verlängerung der streifenförmig ausgebildeten Elektroden vergrößert werden kann. Leistungsabgabe und Leitwerte des Transistors sind dabei proportional der Streifenlänge.
Während sich bei kleinen Streifenlängen die Ausgangs- und Rückwirkungskapazitäten relativ leicht durch äußere Induktivitäten wegstimmen lassen, ist jedoch eine Neutralisation bzw. ausgangsseitige Anpassung bei großen Streifenlängen und hohen Frequenzen mit erheblichen Schwierigkeiten verbunden.
Zur Vermeidung dieser Nachteile wird erfindungsgemäß vorgeschlagen, daß die Neutralisierungs- bzw. Anpassungselemente getrennt vom Eingangs- oder Ausgangskreis angeordnet sind.
Der Erfindung liegt die Erkenntnis zugrunde, daß es in vielen Fällen vorteilhaft ist, wenn die Neutralisierungs- bzw. Anpassungselemente nicht wie bisher üblich am Ende der im allgemeinen der Leistungszufuhr bzw. -abgabe dienenden Elektrodenzuleitungen angebracht sind. Gemäß der Erfindung sollen vielmehr die Elektrodenzuleitungen für Eingangsund Ausgangskreis nicht für die Neutralisierungs- bzw. Anpassungselemente verwendet werden, sondern die Neutralisierungs- bzw. Anpassungselemente sollen entweder eigene Zuleitungen erhalten oder unmittelbar an den Halbleiterelektroden angebracht werden.
Der- Erfindung liegt einmal die Erkenntnis zugrunde, daß die den Abstimmelementen und den Eingangs- und Ausgangskreisen gemeinsamen Zuleitungsinduktivitäten vor allem bei hohen Frequenzen die Rückwirkung sehr stark erhöhen und in vielen Fällen unerwünschte Schwingungen des Transistors verursachen. Des weiteren hat sich herausgestellt, daß bei sehr hohen Frequenzen die zur Neutralisation bzw. Anpassung erforderlichen Induktivitäten so kleine Werte annehmen, daß eine Neutralisation bzw. Anpassung nur möglich ist, wenn die Neutralisierungs- bzw. Anpassungselemente unmittelbar mit den Halbleiterelektroden verbunden sind.
Die Neutralisierungs- bzw. Anpassungselemente sind so auszubilden, daß ein gleichstrommäßiger Kurzschluß vermieden wird. Es empfiehlt sich, solche Elemente zu verwenden, deren Induktivität variabel Halbleiteranordnung
Patentiert für:
Telefunken Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau
Dr. Ernst Fröschle, Ulm/Donau,
ist als Erfinder genannt worden
ist. Als Neutralisierungs- bzw. Anpassungselement eignet sich beispielsweise ein Metallbügel, der unmittelbar mit den in Frage kommenden Elektroden verbunden wird, wenn keine eigenen Zuleitungen vorgesehen sind. Der Metallbügel läßt sich leicht so herstellen, daß durch Verformung des Bügels.die verschiedensten Induktivitäten erhältlich sind.
Zur Vermeidung eines gleichstrommäßigen Kurzschlusses bei Verwendung eines Metallbügels muß zumindest zwischen dem einen Ende des Metallbügels und einer Halbleiterelektrode eine Isolierschicht vorgesehen sein. Diese isolierende Schicht wird vorzugsweise so dünn bemessen, daß die Kapazität zwischen dem Neutralisations- bzw. Anpassungselement und der von diesem durch die Isolierschicht getrennten Elektrode größer ist als die wegzustimmende innere Kapazität.
Eine Variation der Induktivitätswerte läßt sich, wie bereits ausgeführt, leicht erzielen, wenn der verwendete Metallbügel mechanisch verformbar ausgebildet ist. Eine andere Möglichkeit besteht darin, einen mit Schlitzen versehenen Metallbügel bzw. eine Metallscheibe zu verwenden, auf der eine ebenfalls mit Schlitzen versehene Deckplatte drehbar derart angeordnet ist, daß durch Drehen der Deckplatte eine Änderung der Induktivität erzielt wird.
Man kann jedoch auch auf die Isolierschicht verzichten und einen gleichstrommäßigen Kurzschluß dadurch verhindern, daß der Metallbügel kapazitiv an die eine Halbleiterelektrode mit Hilfe eines pn-Überganges angekoppelt ist.
109 763/66
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. In Fig. 1 ist der mesaförmig ausgebildete Halbleiterkörper kollektorseitig auf eine Grundplatte 1 aufgebracht. Der Halbleiterkörper besteht aus der Kollektorzone 2, der Basiszone 3 und einer dazwischenliegenden Intrinsiczone 4. In den Halbleiterkörper sind die Emitterelektrode 5 und die Basiselektrode 6 einlegiert. Zur Neutralisation der Basis-Kollektor-Kapazität ist auf die Basiselektrode 6 eine bandförmige Zuleitung 7 aufgelötet, deren anderes Ende 8 nicht unmittelbar auf die Grundplatte 1 aufgebracht ist, sondern von dieser durch eine Isolierschicht 8 zur Vermeidung eines gleichstrommäßigen Kurzschlusses getrennt ist.
Die bandförmige Zuleitung 9 hat die Aufgabe, zumindest den größten Teil der Emitter-Kollektor-Kapazität wegzustimmen, und dient als Neutralisationselement. Wie aus der Fig. 1 hervorgeht, ist die Zuleitung 9 ganz analog der Zuleitung 7 mit der Emitterelektrode 5 einerseits und der Kollektorelektrode 1 andererseits unter Verwendung einer Isolierschicht 10 verbunden. Die Induktivität der bandförmigen Zuleitungen 7 und 9 kann leicht durch einfaches Verbiegen den jeweiligen Erfordernissen angepaßt werden. Die Elektrodenzuleitungen 11 und 12 für die Emitter- und Basiselektrode sind im Ausführungsbeispiel der Fig. 1 auf die bandförmigen Zuleitungen 8 und 9 aufgelötet.
Die Anordnung der Fig. 2 unterscheidet sich von der der Fig. 1 im wesentlichen dadurch, daß der Halbleiterkörper der Fig. 2 eine größere Fläche aufweist als der Halbleiterkörper der Fig, 1. Die größere Flächenausdehnung ist dadurch bedingt, daß im Gegensatz zur Anordnung nach Fig. 1 das eine Ende der Metallstreifen 7 und 9 nicht mit der Grundplatte 1 unter Verwendung trennender Isolierschichten 8 und 10 verbunden sein soll, sondern die Kopplung mit der Kollektorelektrode jeweils durch einen im Halbleiterkörper vorhandenen pn-übergang kapazitiv erfolgen soll. Der eigentliche Halbleiterkörper, in dem die Transistorwirkung erzielt wird, ist von den die Ankopplung bewirkenden pn-Übergängen 13 und 14 durch Ätzvertiefungen 15 und 16 getrennt. Die Kontaktierung der pn-Übergänge erfolgt durch die streifenförmigen Zuleitungen 7 und 9, die unter Verwendung der Lote 17 und 18 auf den Kontaktflächen angelötet sind. Isolierschichten sind bei Ankopplung durch pn-Übergänge nicht erforderlich.·

Claims (9)

PATENTANSPRÜCHE:
1. Halbleiteranordnung, insbesondere Leistungstransistor für hohe Frequenzen, dadurch gekenn zeichnet, daß die Neutralisierungs- bzw. Anpassungselemente getrennt von den Elektrodenzuleitungen angebracht sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Neutralisierungs- bzw. Anpassungselemente unmittelbar an den Halbleiterelektroden angebracht sind.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß für die Neutralisierungs- bzw. Anpassungselemente eigene Zuleitungen vorgesehen sind.
4. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Neutralisierungs- bzw. Anpassungselemente derart ausgebildet sind, daß ein gleichstrommäßiger Kurzschluß vermieden wird.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Neutralisations- bzw. Anpassungselemente derart ausgebildet sind, daß ihre Induktivität variabel ist.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Neutralisierungs- bzw. Anpassungselemente aus einem Metallbügel bestehen, der zwischen zwei entsprechenden Elektroden angeordnet ist, und daß zwischen mindestens einem Ende des Metallbügels und der einen Elektrode eine Isolierschicht angebracht ist.
•7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die isolierende Schicht derart dünn ausgebildet ist, daß die Kapazität zwischen dem Neutralisations- bzw. Anpassungselement und der von diesem durch die Isolierschicht getrennten Elektrode größer ist als die wegzustimmende innere Kapazität.
8. Halbleiteranordnung nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß der Metallbügel mechanisch verformbar ausgebildet ist.
9. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Metallbügel mit Schlitzen versehen ist und daß eine ebenfalls mit Schlitzen versehene Deckplatte drehbar auf dem Metallbügel derart angeordnet ist, daß durch Drehen der Deckplatte eine Änderung der Induktivität erzielt wird.
Hierzu 1 Blatt Zeichnungen
© 109 608/310 5. (109 763/66 12. 61)
DE1960T0019216 1960-11-02 1960-11-02 Halbleiteranordnung Expired DE1107295C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1960T0019216 DE1107295C2 (de) 1960-11-02 1960-11-02 Halbleiteranordnung
US147610A US3325700A (en) 1960-11-02 1961-10-25 Neutralizing means for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1960T0019216 DE1107295C2 (de) 1960-11-02 1960-11-02 Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1107295B DE1107295B (de) 1961-05-25
DE1107295C2 true DE1107295C2 (de) 1962-01-04

Family

ID=7549233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1960T0019216 Expired DE1107295C2 (de) 1960-11-02 1960-11-02 Halbleiteranordnung

Country Status (2)

Country Link
US (1) US3325700A (de)
DE (1) DE1107295C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814994A (en) * 1973-03-07 1974-06-04 Gen Motors Corp Four terminal power transistor
DE3121671A1 (de) * 1981-05-30 1982-12-16 Philips Patentverwaltung Gmbh, 2000 Hamburg "schaltungsanordnung mit einer integrierten halbleiterschaltung"
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2705767A (en) * 1952-11-18 1955-04-05 Gen Electric P-n junction transistor
US2784300A (en) * 1954-12-29 1957-03-05 Bell Telephone Labor Inc Method of fabricating an electrical connection
US2840710A (en) * 1956-01-06 1958-06-24 Sylvania Electric Prod Electrical crystal unit
US3030558A (en) * 1959-02-24 1962-04-17 Fansteel Metallurgical Corp Semiconductor diode assembly and housing therefor

Also Published As

Publication number Publication date
DE1107295B (de) 1961-05-25
US3325700A (en) 1967-06-13

Similar Documents

Publication Publication Date Title
DE3533611A1 (de) Akustische oberflaechenwellenvorrichtung
DE1514431C3 (de) Halbleiteranordnung mit pn-Übergang zur Verwendung als spannungsabhängige Kapazität
DE2361810C3 (de) Signalumwandlungsschaltung
DE2424947C2 (de) Wanderwellen-Feldeffekttransistor
DE2255676C2 (de) Halbleiterbauteil mit integrierter Darlington-Schaltung
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE1914442C3 (de) Halbleiteranordnung
DE3326957A1 (de) Verstaerkerschaltung
DE1764455C3 (de) Monolithisch integrierte Darlington-Transistorschaltung
DE1107295C2 (de) Halbleiteranordnung
DE2629468A1 (de) Temperaturkompensierter oszillator
DE1296220B (de) Breitbandverstaerker mit Feldeffekttransistoren in Kaskodenschaltung
DE3326958C2 (de) Integrierte Schaltung zum Verstärken
DE1439268B1 (de) Integrierte Halbleiterschaltungsanordnung
DE2452107B2 (de) Temperaturkompensierte Z-Diodenanordnung
DE1273602B (de) Schaltungsanordnung mit einer Tunneldiode
DE69637117T2 (de) Elektronische anordnung mit mitteln zum kompensieren von parasitären kapazitäten
DE2826192C2 (de) Schaltungsanordnung mit einem Halbleiterbauelement mit einer MOS-Kapazität
DE2834402C2 (de) Monolithische, integrierte Halbleiteranordnung mit einer bipolaren Kapazität und Verwendung einer solchen Halbleiteranordnung
EP0093818A1 (de) Monolithisch integrierte Schaltung mit integrierten Kondensatoren
DE1919507C3 (de) Kondensatorüberladungsvorrichtung
DE2607177C2 (de)
DE2104953A1 (de) Als integrierte Hybrid Mikroschaltung ausgeführter Verstarker
DE1437938C3 (de) Schaltungsanordnung zur Herabsetzung der durch Verstärkungsregelung in einer Transistor-HF-Stufe oder -Mischstufe eines Empfängers entstehenden nichtlinearen Verzerrungen Telefunken Patentverwertungsgesellschaft mbH, 7900 Ulm
DE2060561C2 (de) Planartransistor