JP2001507170A - 直接接触ダイ装着 - Google Patents

直接接触ダイ装着

Info

Publication number
JP2001507170A
JP2001507170A JP52888898A JP52888898A JP2001507170A JP 2001507170 A JP2001507170 A JP 2001507170A JP 52888898 A JP52888898 A JP 52888898A JP 52888898 A JP52888898 A JP 52888898A JP 2001507170 A JP2001507170 A JP 2001507170A
Authority
JP
Japan
Prior art keywords
die
top surface
transistor
lead frame
resilient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP52888898A
Other languages
English (en)
Other versions
JP3592722B2 (ja
Inventor
レイトン，ラリイ，シー
モラー，トマス，ダブリュ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2001507170A publication Critical patent/JP2001507170A/ja
Application granted granted Critical
Publication of JP3592722B2 publication Critical patent/JP3592722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 半導体ダイ（２２）が複数の弾発性を有するクランプ部材（２６ａ−ｄ）によってトランジスタパッケージ（２０）に装着されており、前記クランプ部材は一端において半導体ダイの頂面（１９）に、他端において、トランジスタパッケージのエミッタ、コレクタ、あるいはベースのリードフレーム（３２、３４）に結合されている。クランプ部材の形状と成分とは、ダイの底面が、例えば装着フランジあるいは非導体基板（３０）のようなトランジスタパッケージのダイ装着領域と概ね均一で一定の接触を行い、その接触を概ね保持するようにさせる弾発力を提供する。クランプ部材は導電性であることが好ましく、ダイのそれぞれのトランジスタセル位置から、クランプ部材が接合されているそれぞれのリードフレームまで電流を導くことが可能である。

Description

【発明の詳細な説明】 直接接触ダイ装着 発明の分野 本発明はトランジスタのパッケージに半導体ダイを装着する方法と装置とに関 する。背景技術 一般に、１個以上のトランジスタセル(すなわち「チップ」)が例えばシリコンの ような導体のダイに形成され、該ダイは次いで、トランジスタ「パッケージ」の一 部として装着フランジに装着される。特に、導体のダイはフランジに直接に装着 されるか、あるいは中間層として作用する例えば酸化ベリリウムのようなフラン ジの頂部にある非導体の基板に装着される。いずれの場合においても、ダイを各 フランジあるいは基板に装着するのに、例えばはんだ、金属を充填したエポキシ 、あるいはガラスのような「ダイ結合」材料が使用される。トランジスタの故障率 はトランジスタの活性領域あるいは接続部の温度に比例するので、パワートラン ジスタの実装における最重要な問題の一つは熱伝導性能である。そのため、その 上に複数のトランジスタが形成されたダイが、例えばフランジを介して装着した 熱だめに容易に伝熱するようにするために、ダイと熱だめとの間のダイ接合境界 面は熱抵抗が低くなければならない。したがって、ダイをパッケージに装着する ために使用される結合材料は機械的な支持性を提供することに加えて高い熱伝導 率を有していなければならない。 これらの材料の中で最も一般的なものはエポキシであり、低周波数のＤＣトラ ンジスタ用に使用されている。しかしながら、エポキシは熱伝導性が劣る材料で あり、例えば、ＲＦパワートランジスタ素子のような高周波数の用途には使用さ れない。その代わりに、そのような素子には硬質のはんだが使用されている。硬 質のはんだは比較的低温で溶解する合金であって、高度の強度と、比較的高い熱 伝導率とを有し、熱による故障が概ね無く、塑性変形するのでなくむしろ弾力変 形する。ダイをパッケージに装着するために使用される多数の諸々の硬質はんだ があるものの、３６３℃の共晶溶融温度を有する金とシリコンの合金が高周波数 用に最も広範に使用されている。 特に、図１に示すように、パッケージは４１０℃まで加熱され、次いでダイは 真空工具によりパッケージのダイ装着領域（すなわち、装着フランジあるいは非 導体の基板上）に位置され、十分溶融されるまで前記領域の面に対して手作業で 洗浄される。しかしながら、この技術に関わる顕著な問題はダイが比較的高い温 度に露出されることである。特に、金とシリコンとの共晶合金を結合媒体として 使用することにより、該金とシリコンとの共晶合金は塑性変形性能が欠如するた め冷却したとき、あるいは当該素子のパワーサイクリングの時点で顕著な応力が 発生する可能性がある。これらの熱作用によって、もしも発生した応力がシリコ ンの極限強度を上回るとすれば亀裂が発生する可能性がある。この応力に対処す るために、複雑で、かつ高価な材料や工程を使用する必要がある。更に、高い処 理温度によって起因する熱作用を最小とするために、半導体のダイを囲む材料は 、ダイの熱膨張係数に相合する熱膨張係数を有する必要があり、それが使用可能 な材料の選択に大きな制限を加える。 例えば、図２を参照すれば、シールをしていない従来技術によるパワートラン ジスタパッケージ１０は装着されたシリコンダイ１２から放散した熱を熱だめ（ 図示せず）まで導くために使用される電導性の装着フランジ１４を含む。フラン ジ１４が適正に機能するために、該フランジは概ねシリコンのそれと等しい熱膨 張係数（すなわち、２．６Ｘ１０-6／℃）を有する必要がある。７．０Ｘ１０-6 ／℃の熱膨張係数を有している銅−タングステンの合金（１５％Ｃｕ）が、熱膨 張係数が比較的低いためこの目的に対して広範囲に使用されている。この銅−タ ングステン合金は熱伝導率が比較的高い（１７８Ｗ／ｍ−Ｋ）ものの、銅−タン グステン合金（１５％Ｃｕ）のフランジを、例えば純銅のようなより高熱伝導率 の金属からなるフランジと取り替えることが望ましい。しかしながら、純銅はシ リコンの６倍という熱膨張係数（１６．５Ｘ１０-6／℃）を有しているので、金 −シリコン共晶合金結合に対して要求される比較的高い温度においてチップが処 理される場合、実用的には使用出来ない。 同様に、たとえ、中間基板１６がシリコンダイ１２をフランジ１４から電気的 に絶縁するために使用される場合であっても、基板１６はシリコンのそれに近似 の熱膨張係数を有する必要がある。また、最小のキャパシタンスとコンダクタン スで良好な電気絶縁性を提供する必要がある。８．０Ｘ１０-6／℃の熱膨張係数 を有する酸化べリリウム（ＢｅＯ）が、前述の要件を満たし、例えばコスト以外 は全体的に最良の特性を有している例えば工業用ダイアモンドと比較して可成り 安価であるため、この目的に対して広く使用されている。しかしながら、ダイ結 合性に対する要件のために課せられる熱伝導率と熱膨張性上の制限により、それ ら以外は有利であるその他の基板材料の使用を制限する。 従って、比較的低温で実行可能な、基板への半導体ダイの実装の代替的な方法 を提供することが望ましい。発明の要約 本発明は温度には関係無く直接接触したダイを実装する方法を使用することに より従来技術の問題と欠点とを克服する。特に、本発明の全体的な局面によれば 、パワートランジスタパッケージのダイ装着領域に半導体ダイを装着するために 複数の弾発性のクランプ部材が使用される。 好適実施例においては、クランプ部材は一端において半導体ダイの頂面に結合 され、他端において、例えばエミッタ、コレクタあるいはベースリードフレーム のような安定した面に結合される。クランプ部材の形状と成分とが、ダイが例え ば装着フランジあるいは非導体の基板のようなトランジスタパッケージのダイ装 着領域とダイの底面が概ね均一で一定の接触を行い、かつその接触を保つように させる弾発力を提供する。クランプ部材は電導性であることが好ましく、ダイの 各トランジスタセルの位置から、クランプ部材が結合されている各リードフレー ムに電流を導くことが可能である。 当該技術分野の専門家には明らかなように、本発明のその他の、更に別の目的 や利点が以下に明らかとなる。図面の簡単な説明 図面は本発明の好適実施例の構成と効用との双方を示す。 図１は半導体ダイをトランジスタパッケージ基板に実装するための従来技術に よる共晶合金の結合方法を示す側面図、 図２は従来技術による（非シールの）パワートランジスタパッケージの斜視図 、 図３は本発明による直接接触ダイ装着を採用したパワートランジスタパッケー ジの第１の好適実施例の斜視図、 図４は本発明によるパワートランジスタパッケージの第２の好適実施例の斜視 図、 図５は本発明による直接接触ダイ装着を採用したパワートランジスタパッケー ジの第３の好適実施例の斜視図である。好適実施例の詳細説明 図３を参照すれば、パワートランジスタパッケージ２０は、第１と、第２と、 第３と、第４のクランプ部材２６ａ−ｄによって装着フランジ３０の頂面２８に 装着されたシリコンダイ２２を含む。特に、シリコンダイ２２の底面（図３には 示されていない）はフランジ３０の頂面と概ね均一に接触している。更に、シリ コンダイ２２の底面とフランジ３０の頂面２８は各々酸化を防止するために金メ ッキすればよいが、シリコンダイ２２はフランジ３０に共晶結合されないので金 メッキは必要でなく、そのためパワートランジスタパッケージ２０を製造するた めの比較的安価な方法を提供する。 長方形ウインドウ２１を有する長方形のセラミックの基板２４がフランジ３０ の頂面２８に適切に、すなわちウインドウ２１がダイ装着領域を囲む当該技術分 野において周知の技術を利用して結合される。セラミックの基板２４は例えばア ルミナのような電気的に絶縁性であるが、熱伝導性である材料から構成すること が好ましい。また、入力（すなわちエミッタあるいはベース）および出力（すな わちコレクタ）のリードフレーム３２、３４がそれぞれ対向する縁部２７、２９ において金コーテイング部２５に共晶結合される当該技術分野において周知の技 術を使用して金コーテイング２５が基板２４の頂面２３の対向する縁部２７、２ ９に付与される。 本発明によれば、各クランプ部材２６ａ−ｄはシリコンダイ２２を所定位置に 支持し、かつ保持する。特に、第１と第２のクランプ部材２６ａ−ｂのそれぞれ の第１の端部は(例えば周知の超音波ワイヤ結合技術を使用することにより)、入 力リードフレーム３４の対応する「固定点」３１ａ−ｂに結合され、第３と第４の クランプ部材２６ｃ−ｄのそれぞれの第１の端部は出力リードフレーム３２の対 応する固定点３１ｃ−ｄに結合される。クランプ部材２６ａ−ｄのそれぞれの第 ２の端部はシリコンダイ２２の頂面１９における対応する固定点３３ａ−ｄに結 合される。 クランプ部材２６ａ−ｄは、シリコンダイ２２の底面をフランジ３０の頂面と 常に接触した状態で安定化させ、かつ保持するに十分弾発的であるように適切な 材料（例えば、アルミニュームあるいは金あるいはアルミニューム合金）から作 ることが好ましい。更に、クランプ部材２６ａ−ｄの選定した長さと曲げ度とは 、各々がシリコンダイ２２の頂面１９に亘って対称的に位置することが好ましい それぞれの固定点３３ａ−ｄに対して概ね均等な量の圧力を加えるような形状と されることが好ましい。このようにして、フランジ３０の頂面２８によってシリ コンダイ２２の底面に加えられる力は概ね均等に分配される。 クランプ部材２６ａ−ｄは、第１の端部が入力（すなわちエミッタあるいはベ ース）リードフレーム３４に結合されている第１と第２のクランプ部材２６ａ− ｂのそれぞれの第２の端部がシリコンダイ２２の各トランジスタセルの対応する 入力（すなわちエミッタあるいはベース）リード（図示せず）に位置する固定点 ３３ａ−ｂに結合可能である。同様に、第１の端部を出力（すなわちエミッタあ るいはベース）のリードフレーム３２に結合した第３と第４のクランプ部材２６ ｃ−ｄのそれぞれ第２の端部がシリコンダイ２２の各トランジスタセルの対応す る出力（すなわちコレクタ）のリード（図示せず）に位置する固定点３３ｃ−ｄ に結合可能である。このように、クランプ部材はダイ２２の１個以上のトランジ スタセル（図示せず）を各リードフレーム３２、３４に電気的に接続するという 別の機能を有利に提供しうる。 図４を参照すれば、第２の好適なパワートランジスタパッケージ４０は、当該 技術分野で周知の技術を使用して、装着フランジ５０に適切に結合された長方形 のセラミック基板４２に装着されたシリコンダイ４１を含む。セラミック基板４ ２も例えばアルミナのように電気絶縁性であるが、熱伝導性のセラミック材料か ら構成されることが好ましい。 図３に示すパッケージ２０のクランプ部材２６ａ−ｄと同じ要領で、パッケー ジ４０のシリコンダイ４１が複数のクランプ部材４６ａ−ｄによって基板４２の 頂面４８に固定され、シリコンダイ４１の底面（図４には示さず）を安定化させ 、かつ押圧して基板４２の頂面４８と概ね均一に、かつ一定して接触させる。特 に、第１と第２のクランプ部材４６ａ−ｂのそれぞれ第１の端部は(例えば、周 知の超音波ワイヤ結合技術を使用して)入力リードフレーム４４の対応する固定 点４３ａ−ｂに結合され、第３と第４のクランプ部材４６ｃ−ｄのそれぞれ第１ の端部はそれぞれ、出力リードフレーム４７の対応する固定点４３ｃ−ｄに結合 される。クランプ部材４６ａ−ｄのそれぞれ第２の端部はシリコンダイ４１の頂 面３９の対応する固定点４５ａ−ｄに結合されている。 当該技術分野の専門家には明らかなように、クランプ部材４６ａ−ｄは図３に 示すパッケージ２０のクランプ部材２６ａ−ｄと、形状、材質、熱伝導性、等に 関して同じ好ましい特性を有している。また、当該技術分野の専門家には明らか なように、本発明の利点は、ダイ４１と熱膨張係数を適合させることはもはや要 件でなくなつているので（すなわち、基板４２に対するダイ４１の共晶結合は無 い）少しも高価でない（かつ、少しも有毒でない）材料から作ることが可能であ ることである。 図５を参照すれば、第３の好適なパワートランジスタパッケージ６０は当該技 術分野で周知の技術を使用して、装着フランジ７０に適切に結合された長方形の セラミック基板６２に装着したシリコンダイ６１を含む。セラミック基板６２も また、例えばアルミナのように電気絶縁性であるが熱伝導性の材料から構成する ことが好ましい。 図３と図４とにそれぞれ示すパッケージ２０および４０と同様に、パッケージ ６０のシリコンダイ６１は複数のクランプ部材６６ａ−ｈによって基板６２の頂 面５７に固定されており、該クランプ部材はシリコンダイ６１の底面（図５には 図示せず）を安定化させ、かつ押圧してセラミック基板６２の頂面５７と概ね均 一、かつ一定に接触させている。特に、第１と第２のクランプ部材６６ａ−ｂの それぞれ第１の端部は(例えば、周知の超音波ワイヤ結合技術を使用して)入力リ ードフレーム６４の対応する固定点６３ａ−ｂに結合され、第３と第４のクラン プ部材６３ｃ−ｄのそれぞれ第１の端部は出力リードフレーム６７の対応する固 定用点６３ｃ−ｄに結合されている。 更に、第５と第６のクランプ部材６６ｅ−ｆのそれぞれ第１の端部は別の(例 えば接地出力の)リードフレーム７１の対応する固定点６３ｅ−ｆに結合され、 第７と第８のクランプ部材６６ｇ−ｈのそれぞれ第１の端部は更に別の出力リー ドフレーム７２の対応する固定点６３ｇ−ｈに結合されている。第８のクランプ 部材６６ａ−ｈのそれぞれの第２の端部はシリコンダイ６１の頂面５９の対応す る固定点６５ａ−ｈに結合されている。 第８のクランプ部材６６ａ−ｈはまた、選定された長さと円弧とを有し、基板 ６２の頂面５７と一定の接触をするよう半導体のダイ６１の底面を安定させ、か つ押圧するに十分弾発的である(例えばアルミニュームあるいは金あるいはアル ミニューム合金のような)材料から作られることが好ましい。図３と図４に示す 好適実施例と同様に、クランプ部材６６ａ−ｈの長さと円弧とは、対応する固定 用点６５ａ−ｈに等量の圧力を加え、したがって、基板６２の頂面５７によって 半導体のダイ６１の底面に加えられる力が均等に分配されるように選定されるこ とが好ましい。また、前述の好適実施例と同様に、クランプ部材６６ａ−ｈは導 電性であってダイ６２の各固定点６５ａ−ｈからリードフレーム６４、６７、７ １および７２の対応する固定点６３ａ−ｈまで電流を導くことが可能であること が好ましい。 このように、半導体ダイをトランジスタパッケージに結合する改良された方法 と装置とを開示してきた。本発明の好適実施例と適用とを図示し、かつ説明して きたが、当該技術分野の専門家には本明細書で示した本発明の概念から逸脱する ことなく多くの修正が可能なことが明らかである。従って、本発明は請求の範囲 に記載の精神を除いては限定されるべきでない。
【手続補正書】特許法第１８４条の４第４項 【提出日】平成１０年６月９日（１９９８．６．９） 【補正内容】 請求の範囲 16．頂面を有する基板と、 前記基板の頂面に位置した底面と、頂面とを有する半導体ダイと、 前記半導体ダイに隣接して前記基板の頂面に装着されたリードフレームと、 各々第１の端部と第２の端部とを有している複数の円弧状のクランプ部材とを 含み、 前記クランプ部材の第１の端部が前記リードフレームに結合され、前記クラン プ部材の第２の端部が前記半導体ダイの頂面に結合され、 それぞれのクランプ部材が、さもなければ相互に結合されない前記半導体ダイ の底面と前記基板の頂面との間の接触を概ね保持するに十分な力を前記半導体ダ イの頂面に対して集約して加えるに十分弾発性を有するあることを特徴とするト ランジスタ素子。 17．前記半導体ダイの頂面に形成されたトランジスタセルを更に含み、少なく とも１個の弾発性を有するクランプ部材が前記トランジスタセルと前記リードフ レームとの間で電流を導く回路の一部であることを特徴とする請求の範囲第１６ 項に記載のトランジスタ素子。 18．頂面を有する基板と、前記基板の頂面に位置した底面と、頂面とを有する 半導体ダイと、 前記半導体ダイに隣接して前記基板の頂面に装着された第１と第２のリードフ レームと、 各々が第１の端部と第２の端部とを有している、第１と第２の複数の円弧状の クランプ部材とを含み、 前記第１の複数のクランプ部材の第１の端部が前記第１のリードフレームに結 合され、前記第１の複数のクランプ部材の第２の端部が前記半導体ダイの頂面に 結合され、前記第２の複数のクランプ部材の第１の端部が前記第２のリードフレ 一ムに結合され、前記第２の複数のクランプ部材の第２の端部が前記半導体ダイ の頂面に結合されており、 それぞれの前記クランプ部材が、さもなければ相互に結合されない前記半導体 ダイの底面と前記基板の頂面との間で接触を概ね保つに十分な力を前記半導体ダ イの頂面に対して集約的に加えるに十分弾発性を有することを特徴とするトラン ジスタ素子。 19．前記半導体ダイの頂面に形成されたトランジスタセルを更に含み、 前記第１の複数のクランプ部材の中の少なくとも１個の弾発性を有するクラン プ部材が前記トランジスタセルと前記第１のリードフレームとの間で電流を導く ための回路の一部であり、および 前記第２の複数のクランプ部材の中の少なくとも１個の弾発性を有するクラン プ部材が前記トランジスタセルと前記第２のリードフレームとの間で電流を導く ための回路の一部であることを特徴とする請求の範囲第１８項に記載のトランジ スタ素子。 20．前記第１のリードフレームが入力電流リードフレームであり、前記第２の リードフレームが出力電流リードフレームであることを特徴とする請求の範囲第 １９項に記載のトランジスタ素子。 21．頂面を有する装着フランジと、 前記装着フランジの頂面に装着された底面と、頂面とを有する基板と、 前記基板の頂面に位置した底面と、頂面とを有する半導体ダイと、 前記半導体ダイに隣接して前記基板の頂面に装着された第１と第２のリードフ レームと、 各々第１の端部と第２の端部とを有する、第１と第２の複数の円弧状のクラン プ部材とを含み、 前記第１の複数のクランプ部材の第１の端部が前記第１のリードフレームに結 合され、前記第１の複数のクランプ部材の第２の端部が前記半導体ダイの頂面に 結合され、前記第２の複数のクランプ部材の第１の端部が前記第２のリードフレ ームに結合され、前記第２の複数のクランプ部材の第２の端部が前記半導体ダイ の頂面に結合されており、 それぞれの前記クランプ部材が、さもなければ結合されていない前記半導体ダ イと前記基板の頂面との間の接触を概ね保持するに十分な力を該半導体ダイの底 面に集約的に加えるに十分弾発性を有することを特徴とするトランジスタ素子。 【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年１月４日（１９９９．１．４） 【補正内容】 明細書 直接接触ダイ装着 本発明は、ダイ装着領域と、基板と、該ダイ装着領域に装着された半導体ダイ と、該半導体ダイに隣接して基板に装着されたリードとを含むトランジスター素 子に関する。 この形式のトランジスター素子は、例えば、１９７１年１月８日発行のＩＢＭ のＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ第１４巻、第 ３号の７０６頁から７０７頁に記述されている。 更に、１９８９年に発行されたＮｅｗ ＹｏｒｋのＶａｎ Ｎｏｒｓｔｒａｎ ｄ Ｒｅｉｎｈｏｌｄの“マイクロエレクトロニクス・パッケージング・ハンド ブック”にＴＡＢの応用分野（applications）、ＴＡＢ密封（encapsulations） およびＴＡＢパッケージ装着オプション（package mounting option）が記述さ れている。 更に、ＧＢ−Ａ−１ ２７９ ７８２にはウエハーが反対両側の電極間の洗浄 器の孔内に配置された半導体ウエハーの装着構成が記述されている。 一般に、１個以上のトランジスタセル(すなわち「チップ」)が例えばシリコンの ような導体のダイに形成され、該ダイは次いで、トランジスタ「パッケージ」の一 部として装着フランジに装着される。特に、導体のダイはフランジに直接に装着 されるか、あるいは中間層として作用する例えば酸化ベリリウムのようなフラン ジの頂部にある非導体の基板に装着される。いずれの場合においても、ダイを各 フランジあるいは基板に装着するのに、例えばはんだ、金属を充填したエポキシ 、あるいはガラスのような「ダイ結合」材料が使用される。トランジスタの故障率 はトランジスタの活性領域あるいは接続部の温度に比例するので、パワートラン ジスタの実装における最重要な問題の一つは熱伝導性能である。そのため、その 上に複数のトランジスタが形成されたダイが、例えばフランジを介して装着した 熱だめに容易に伝熱するようにするために、ダイと熱だめとの間のダイ接合境界 面は熱抵抗が低くなければならない。したがって、ダイをパッケージに装着する た めに使用される結合材料は機械的な支持性を提供することに加えて高い熱伝導率 を有していなければならない。 これらの材料の中で最も一般的なものはエポキシであり、低周波数のＤＣトラ ンジスタ用に使用されている。しかしながら、エポキシは熱伝導性が劣る材料で あり、例えば、ＲＦパワートランジスタ素子のような高周波数の用途には使用さ れない。その代わりに、そのような素子には硬質のはんだが使用されている。硬 質のはんだは比較的低温で溶解する合金であって、高度の強度と、比較的高い熱 伝導率とを有し、熱による故障が概ね無く、塑性変形するのでなくむしろ弾力変 形する。ダイをパッケージに装着するために使用される多数の諸々の硬質はんだ に絶縁するために使用される場合であっても、基板１６はシリコンのそれに近似 の熱膨張係数を有する必要がある。また、最小のキャパシタンスとコンダクタン スで良好な電気絶縁性を提供する必要がある。８．０Ｘ１０-6／℃の熱膨張係数 を有する酸化ベリリウム（ＢｅＯ）が、前述の要件を満たし、例えばコスト以外 は全体的に最良の特性を有している例えば工業用ダイアモンドと比較して可成り 安価であるため、この目的に対して広く使用されている。しかしながら、ダイ結 合性に対する要件のために課せられる熱伝導率と熱膨張性上の制限により、それ ら以外は有利であるその他の基板材料の使用を制限する。 従って、比較的低温で実行可能な、基板への半導体ダイの実装の代替的な方法 を提供することが望ましい。発明の要約 本発明は請求の範囲第１項に記載された温度には関係無く直接接触したダイを 実装する方法を使用することにより従来技術の問題と欠点とを克服する。特に、 本発明の全体的な局面によれば、パワートランジスタパッケージのダイ装着領域 に半導体ダイを装着するために複数の弾発性のクランプ部材が使用される。 好適実施例においては、クランプ部材は一端において半導体ダイの頂面に結合 され、他端において、例えばエミッタ、コレクタあるいはベースリードフレーム のような安定した面に結合される。クランプ部材の形状と成分とが、ダイが例え ば装着フランジあるいは非導体の基板のようなトランジスタパッケージのダイ装 着領域とダイの底面が概ね均一で一定の接触を行い、かつその接触を保つように させる弾発力を提供する。クランプ部材は電導性であることが好ましく、ダイの 各トランジスタセルの位置から、クランプ部材が結合されている各リードフレー ムに電流を導くことが可能である。 当該技術分野の専門家には明らかなように、本発明のその他の、更に別の目的 や利点が以下に明らかとなる。図面の簡単な説明 図面は本発明の好適実施例の構成と効用との双方を示す。 図１は半導体ダイをトランジスタパッケージ基板に実装するための従来技術に よる共晶合金の結合方法を示す側面図、 図２は従来技術による（非シールの）パワートランジスタパッケージの斜視図 、 図３は本発明による直接接触ダイ装着を採用したパワートランジスタパッケー ジの第１の好適実施例の斜視図、 図４は本発明によるパワートランジスタパッケージの第２の好適実施例の斜視 図、 図５は本発明による直接接触ダイ装着を採用したパワートランジスタパッケー ジの第３の好適実施例の斜視図である。好適実施例の詳細説明 図３を参照すれば、パワートランジスタパッケージ２０は、第１と、第２と、 第３と、第４のクランプ部材２６ａ−ｄによって装着フランジ３０の頂面２８に 装着されたシリコンダイ２２を含む。特に、シリコンダイ２２の底面（図３には 示されていない）はフランジ３０の頂面と概ね均一に接触している。更に、シリ コンダイ２２の底面とフランジ３０の頂面２８は各々酸化を防止するために金メ ッキすればよいが、シリコンダイ２２はフランジ３０に共晶結合されないので金 メッキは必要でなく、そのためパワートランジスタパッケージ２０を製造するた めの比較的安価な方法を提供する。 長方形ウインドウ２１を有する長方形のセラミックの基板２４がフランジ３０ の頂面２８に適切に、すなわちウインドウ２１がダイ装着領域を囲む当該技術分 野において周知の技術を利用して結合される。セラミックの基板２４は例えばア ルミナのような電気的に絶縁性であるが、熱伝導性である材料から構成すること が好ましい。また、入力（すなわちエミッタあるいはベース）および出力（すな わちコレクタ）のリードフレーム３２、３４がそれぞれ対向する縁部２７、２９ において金コーテイング部２５に共晶結合される当該技術分野において周知の技 術を使用して金コーテイング２５が基板２４の頂面２３の対向する縁部２７、２ ９に付与される。 本発明によれば、各クランプ部材２６ａ−ｄはシリコンダイ２２を所定位置に 支持し、かつ保持する。特に、第１と第２のクランプ部材２６ａ−ｂのそれぞれ の第１の端部は(例えば周知の超音波ワイヤ結合技術を使用することにより)、入 力リードフレーム３４の対応する「固定点」３１ａ−ｂに結合され、第３と第４の 請求の範囲 1. ダイ装着領域と、 基板（２４）と、 前記ダイ装着領域に装着された半導体ダイ（２２）と、 前記半導体ダイに隣接して前記基板に装着されたリード（３２）と、 第１の端部と第２の端部とを有する弾性の円弧状のクランプ部材（２６）であ って、前記クランプ部材の第１の端部が前記リード（３２）の頂面に結合され、 前記クランプ部材の第２の端部が前記半導体ダイ（２２）の頂面に結合されるこ とによって、前記半導体ダイ（２２）と前記ダイ装着領域との間で圧縮力が発生 するようにさせる前記クランプ部材とを 含むことを特徴とするトランジスタ素子。 2. 前記ダイ装着領域が前記基板（２４）に形成されていることを特徴とする 請求の範囲第１項に記載のトランジスタ素子。 3. 装着フランジ（３０）を更に含み、 前記基板（２４）が前記装着フランジ（３０）に装着され、前記基板にはダイ 装着ウインドウ（２１）が形成されており、前記ダイ装着領域が前記装着フラン ジ（３０）において前記ダイ装着ウインドウ（２１）内に形成されていることを 特徴とする請求の範囲第１項に記載のトランジスタ素子。 4. 前記半導体ダイ（２２）に形成されたトランジスタセルを更に含み、前記 弾発性を有する円弧状のクランプ部材（２６）が、前記トランジスタセルとリー ド（３２）との問で電流を導くための回路の一部であることを特徴とする請求の 範囲第１項に記載のトランジスタ素子。 5. 複数のリード（３２／３４）と、それぞれ第１の端部と第２の端部とを有 する複数の弾発性を有する円弧状のクランプ部材（２６ｃ／２６ａ）とを更に含 み、前記クランプ部材の第１の端部が前記複数のリード（３２／３４）にそれぞ れ結合され、前記クランプ部材の第２の端部が前記半導体ダイ（２２）にそれぞ れ結合されていることを特徴とする請求の範囲第１項に記載のトランジスタ素子 。 6. 前記半導体ダイと前記ダイ装着領域との間に結合材料が配置されていない ことを特徴とする請求の範囲第１項に記載のトランジスタ素子。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＵ，ＩＤ，ＩＬ ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ， ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，Ｍ Ｋ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ， ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，Ｚ Ｗ

Claims (1)

  1. 【特許請求の範囲】 1. 底面と頂面とを有する半導体ダイと、 頂面を有する基板と、 前記基板に装着された複数のリードフレームと、 複数の弾発性を有するクランプ部材であって、各々が第１の端部と第２の端部 とを有し、前記弾発性を有するクランプ部材の第１の端部がそれぞれの選定され たリードフレームに結合され、前記弾発性を有するクランプ部材の第２の端部が 半導体ダイの頂面に結合されることによって、ダイの底面が基板の頂面と概ね均 一で一定の接触をして、かつ該接触を維持するようにするに十分な力を前記半導 体ダイに加える前記弾発性を有するクランプ部材とを含むことを特徴とするトラ ンジスタ素子。 2. 前記ダイの頂面に形成されたトランジスタセルを更に含み、第１の弾発性 を有するクランプ部材が前記トランジスタセルと、前記第１の弾発性を有するク ランプ部材が、その第１端部が結合されているそれぞれのリードフレームとの間 で電流を導くことを特徴とする請求の範囲第１項に記載のトランジスタ素子。 3. 第２の弾発性を有するトランジスタ部材が、前記トランジスタセルと、前 記第２の弾発性を有するクランプ部材の第１の端部が結合されているそれぞれの リードフレームとの間で電流を導くことを特徴とする請求の範囲第２項に記載の トランジスタ素子。 4. 前記第１の弾発性を有するクランプ部材の第１の端部が入力電流リードフ レームに結合され、前記第２の弾発性を有するクランプ部材の第１の端部が出力 電流リードフレームに結合されていることを特徴とする請求の範囲第３項に記載 のトランジスタ素子。 5. 前記第１と第２の弾発性を有するクランプ部材の第１の端部が前記トラン ジスタ素子のそれぞれ、ベースリードフレームに、第３と第４の弾発性を有する クランプ部材の第１の端部がコレクタリードフレームに結合されていることを特 徴とする請求の範囲第１項に記載のトランジスタ素子。 6. 頂面を有する装着フランジと、 頂面と底面とを有する半導体ダイと、 前記装着フランジの頂面に装着された複数のリードフレームと、 複数の弾発性を有するクランプ部材であって、各々が第１の端部と第２の端部 とを有し、前記弾発性を有するクランプ部材の第１の端部がそれぞれの選定され たリードフレームに結合され、前記弾発性を有するクランプ部材の第２の端部が 前記半導体ダイの頂面に結合されることによって、前記ダイの底面が前記装着フ ランジの頂面と概ね均一で一定の接触を行い、かつその接触を維持するようにす るに十分な力を前記半導体ダイに加える弾発性を有するクランプ部材とを含むこ とを特徴とするトランジスタ素子。 7. 前記ダイの頂面に形成されたトランジスタセルを更に含み、第１の弾発性 を有するクランプ部材が前記トランジスタセルと、前記第１の弾発性を有するク ランプ部材の第１の端部が結合されているそれぞれのリードフレームとの間で電 流を導くことを特徴とする請求の範囲第６項に記載のトランジスタ素子。 8. 第２の弾発性を有するクランプ部材が、前記トランジスタセルと、前記第 ２の弾発性を有するクランプ部材の第１の端部が結合されているそれぞれのリー ドフレームとの間で電流を導くことを特徴とする請求の範囲第７項に記載のトラ ンジスタ素子。 9. 前記第１の弾発性を有するクランプ部材の第１の端部が入力電流リードフ レームに結合され、前記第２の弾性のクランプ部材の第１の端部が出力電流リー ドフレームに結合されていることを特徴とする請求の範囲第８項に記載のトラン ジスタ素子。 10．前記第１と第２の弾発性を有するクランプ部材の第１の端部が前記トラン ジスタ素子のそれぞれ、ベースリードフレームに、第３と第４の弾発性を有する クランプ部材の第１の端部がコレクタリードフレームに結合されていることを特 徴とする請求の範囲第６項に記載のトランジスタ素子。 11．頂面を有する装着フランジと、 頂面と底面とを有する基板であって、前記基板の底面が前記装着フランジの頂 面に装着され、更に、ダイ装着ウインドウを形成している前記基板と、 頂面と底面とを有する半導体ダイと、 前記基板の頂面に装着された複数のリードフレームと、 複数の弾発性を有するクランプ部材であって、各々が第１の端部と第２の端部 とを有し、前記弾発性を有するクランプ部材の第１の端部がそれぞれの選定され た前記リードフレームに結合され、前記弾発性を有するクランプ部材の第２の端 部が前記半導体ダイの頂面に結合されることによって、前記ダイの底面が前記装 着フランジの頂面と概ね均一で、一定の接触を行い、かつその接触を維持するよ うにするに十分な力を前記半導体ダイに加え、前記半導体ダイが前記基板のダイ 装着ウインドウに位置している弾発性を有するクランプ部材とを含むことを特徴 とするトランジスタ素子。 12．前記ダイの頂面に形成されたトランジスタセルを更に含み、第１の弾発性 を有するクランプ部材が、前記トランジスタセルと、第１の弾発性を有するクラ ンプ部材の第１の端部が結合されているそれぞれのリードフレームとの間で電流 を導くことを特徴とする請求の範囲第１１項に記載のトランジスタ素子。 13．前記ダイの頂面に形成された複数のトランジスタセルを更に含み、１個以 上の弾発性を有するクランプ部材がそれぞれの選定されたトランジスタセルと、 それぞれの弾発性を有するクランプ部材の第１の端部が接合されているリードフ レームとの間で電流を導くことを特徴とする請求の範囲第１１項に記載のトラン ジスタ素子。 14．前記第１の弾発性を有するクランプ部材の第１の端部が入力電流リードフ レームに結合され、第２の弾発性を有するクランプ部材の第１の端部が出力電流 リードフレームに結合されていることを特徴とする請求の範囲第１１項に記載の トランジスタ素子。 15．前記第１と第２の弾発性を有するクランプ部材の第１の端部が、それぞれ トランジスタ素子のベースリードフレームに、第３と第４の弾発性を有するクラ ンプ部材の第１の端部がコレクタリードフレームに結合されていることを特徴と する請求の範囲第１１項に記載のトランジスタ素子。
JP52888898A 1996-12-20 1997-12-12 直接接触ダイ装着 Expired - Fee Related JP3592722B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/771,402 US5877555A (en) 1996-12-20 1996-12-20 Direct contact die attach
US08/771,402 1996-12-20
PCT/US1997/023098 WO1998028794A1 (en) 1996-12-20 1997-12-12 Direct contact die attach

Publications (2)

Publication Number Publication Date
JP2001507170A true JP2001507170A (ja) 2001-05-29
JP3592722B2 JP3592722B2 (ja) 2004-11-24

Family

ID=25091695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52888898A Expired - Fee Related JP3592722B2 (ja) 1996-12-20 1997-12-12 直接接触ダイ装着

Country Status (9)

Country Link
US (1) US5877555A (ja)
EP (1) EP0953209A1 (ja)
JP (1) JP3592722B2 (ja)
KR (1) KR100386787B1 (ja)
CN (1) CN1155088C (ja)
AU (1) AU5702498A (ja)
CA (1) CA2275724A1 (ja)
TW (1) TW412818B (ja)
WO (1) WO1998028794A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518461A (ja) * 2005-11-09 2009-05-07 ムン ユー，スン 熱伝導性マイクロコーティング

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6634538B2 (en) 1998-04-02 2003-10-21 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US6126062A (en) 1998-04-02 2000-10-03 Micron Technology, Inc. Non-conductive and self-leveling leadframe clamp insert for wirebonding integrated circuits
US5933327A (en) * 1998-04-03 1999-08-03 Ericsson, Inc. Wire bond attachment of a integrated circuit package to a heat sink
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
EP1544923A3 (de) * 2003-12-19 2007-03-14 Osram Opto Semiconductors GmbH Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
US7101736B2 (en) * 2004-07-15 2006-09-05 Freescale Semiconductor, Inc. Method of assembling a semiconductor component and apparatus therefor
JP4127550B2 (ja) * 2005-06-06 2008-07-30 三菱電機株式会社 パワーユニット
US7445967B2 (en) * 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
CN100424847C (zh) * 2006-05-11 2008-10-08 林茂昌 一种晶体管的制备方法及依该方法获得的组合改良结构
TWI452662B (zh) * 2006-05-19 2014-09-11 Fairchild Semiconductor 雙邊冷卻整合電源裝置封裝與模組及製造方法
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US20090309199A1 (en) * 2008-06-12 2009-12-17 Keith Richard Barkley Chip package for semiconductor devices
US10912185B2 (en) 2015-06-22 2021-02-02 Telefonaktiebolaget Lm Ericsson (Publ) Low-cost superior performance coinless RF power amplifier
EP3311636A1 (en) 2015-06-22 2018-04-25 Telefonaktiebolaget LM Ericsson (publ) Slide and mount manufacturing for coinless rf power amplifier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1107295C2 (de) * 1960-11-02 1962-01-04 Telefunken Patent Halbleiteranordnung
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
GB1279782A (en) * 1971-02-02 1972-06-28 Standard Telephones Cables Ltd Semiconductor device mounting arrangement
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4137199A (en) * 1974-07-16 1979-01-30 Imperial Chemical Industries Limited Fire-retardant composition
US3962669A (en) * 1974-07-24 1976-06-08 Tyco Laboratories, Inc. Electrical contact structure for semiconductor body
JPS6439036A (en) * 1987-08-05 1989-02-09 Matsushita Electric Works Ltd Semiconductor package
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
US5578879A (en) * 1989-09-28 1996-11-26 Heidelberg; G+E,Uml O+Ee Tz Electric machine with fluid cooling
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
US5237203A (en) * 1991-05-03 1993-08-17 Trw Inc. Multilayer overlay interconnect for high-density packaging of circuit elements
US5331513A (en) * 1991-07-12 1994-07-19 Rohm Co., Ltd. Method of mounting electronic part on circuit substrate and circuit substrate including electronic parts mounted thereon
JPH0746624B2 (ja) * 1992-12-10 1995-05-17 山一電機株式会社 Ｉｃキャリア用ソケット
DE59209229D1 (de) * 1992-12-18 1998-04-16 Siemens Ag Bipolarer Hochfrequenztransistor
FR2728727B1 (fr) * 1994-12-23 1997-05-23 Thomson Csf Circuits hyperfrequences avec lignes de transmission micro-guide
US5665648A (en) * 1995-12-21 1997-09-09 Hughes Electronics Integrated circuit spring contact fabrication methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518461A (ja) * 2005-11-09 2009-05-07 ムン ユー，スン 熱伝導性マイクロコーティング

Also Published As

Publication number Publication date
WO1998028794A1 (en) 1998-07-02
KR100386787B1 (ko) 2003-06-09
CN1155088C (zh) 2004-06-23
EP0953209A1 (en) 1999-11-03
WO1998028794A8 (en) 2004-04-01
CA2275724A1 (en) 1998-07-02
JP3592722B2 (ja) 2004-11-24
CN1247636A (zh) 2000-03-15
AU5702498A (en) 1998-07-17
US5877555A (en) 1999-03-02
KR20000069623A (ko) 2000-11-25
TW412818B (en) 2000-11-21

Similar Documents

Publication Publication Date Title
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
JP2001507170A (ja) 直接接触ダイ装着
US6249041B1 (en) IC chip package with directly connected leads
US5902959A (en) Lead frame with waffled front and rear surfaces
JP2002510880A (ja) 集積回路パッケージのヒートシンクへのワイヤボンド取付体
TWI334212B (en) Lead frame with included passive devices
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
KR0178623B1 (ko) 반도체 장치
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JP2002517094A (ja) 集積回路パッケージの対ヒートシンク固定用の熱伝導性取り付け装置
US9082706B2 (en) Semiconductor device with a semiconductor chip and electrical connecting elements to a conductor structure
US20200328141A1 (en) Chip Package, Method of Forming a Chip Package, Semiconductor Device, Semiconductor Arrangement, Three-Phase-System, Method of Forming a Semiconductor Device, and Method of Forming a Semiconductor Arrangement
WO2002049108A1 (en) Semiconductor device package and lead frame with die overhanging lead frame pad
US6376910B1 (en) Solder-on back metal for semiconductor die
US20010002320A1 (en) Extended lead package
WO2001082373A1 (en) Nickel-iron expansion contact for semiconductor die
JP2003224234A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
EP0661739A2 (en) Pin-grid array with a cooling structure
US6525423B2 (en) Semiconductor device package and method of die attach
JPS5835956A (ja) 混成集積回路装置
JPH11135532A (ja) 半導体チップ及び半導体装置
JPH03171744A (ja) 半導体装置及びその製造方法
JPH02150051A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees