JP3588899B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3588899B2 JP3588899B2 JP5472996A JP5472996A JP3588899B2 JP 3588899 B2 JP3588899 B2 JP 3588899B2 JP 5472996 A JP5472996 A JP 5472996A JP 5472996 A JP5472996 A JP 5472996A JP 3588899 B2 JP3588899 B2 JP 3588899B2
- Authority
- JP
- Japan
- Prior art keywords
- gel
- substrate
- semiconductor device
- case
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
この発明は、基板実装された半導体素子がケースに内装され、少なくともこの半導体素子を覆うようケース内にゲルが充填される構造の半導体装置に関し、特に、上記充填されたゲルの振動を抑制する上で好適な半導体装置構造の具現に関する。
【0002】
【従来の技術】
このようなケース内装型の半導体装置にあっては、外部から侵入した水分若しくは湿気が基板表面で結露するのを防ぎ、ひいては基板上の配線間のマイグレーションやチップ上の配線の腐食を防ぐために、シリコンゲル等のゲルが充填されることが多い。
【0003】
しかし、この充填されるゲルは通常、複素弾性率で例えば160Pa以下、と柔らかく、30G以上の振動に対して共振する。そしてこのような共振が起こると、ゲルが流動し、基板と半導体素子との間に施されているボンディングワイヤが切断されるなどの不都合が発生することがある。なお、こうした共振を防ぐためには、上記ゲルに代えて、例えば複素弾性率160Paを超える硬度を有するエポキシ系或いはシリコン系の樹脂を使用することも考えられるが、このような樹脂を使用した場合には、基板材料との熱膨張率或いは弾性率の差に起因する熱応力が発生し、該発生した応力が基板上の部品や各接合部を破壊するなどの新たな不都合を招くこととなる。
【0004】
そこで従来は、例えば特開平4−326754号公報にみられるように、上記ゲル(絶縁樹脂モールド層)を複数の部分に分割する突設部を設け、該突設部によりゲルの流動を抑制することで上記共振の発生を抑制する半導体装置構造が提案されている。図10に、こうした半導体装置構造についてその概要を示す。
【0005】
すなわちこうした半導体装置にあっては、同図10に示されるように、例えばセラミック基板1上にボンディングワイヤ3によって実装された半導体素子2が基板1ごとケース10の底部に接着剤11により接着されるとともに、突設部16a及び16bを有する蓋16によって密封され、且つ、同蓋16の適当な位置に設けられた注入孔を介して、ゲル12がケース10内に注入、充填された構造となっている。
【0006】
ケース内装型半導体装置としてのこのような構造によれば、蓋16に設けられた上記突設部16a及び16bによってゲル12の流動が制限され、たとえ30G以上の振動がケース10に加わる場合であっても、ゲル12の共振は好適に抑制されるようになる。
【0007】
【発明が解決しようとする課題】
このように、突設部16a及び16bを有する蓋16を設けるようにすれば、ケース10に多少の振動が加わる場合であっても、ゲル12の共振は好適に抑制される。そして、ケース10内に充填されたゲル12の共振が抑制されさえすれば、ボンディングワイヤ3が切断されるなどの事故も自ずと回避されるようになる。
【0008】
しかし、こうした従来の半導体装置にあっては、上記突設部16a及び16bを有する蓋16自体、その構造が複雑であるとともに、半導体装置としての素子配置等が異なればそれら異なる半導体装置毎に各別に、同蓋16の設計、製造を行わなければならず、装置コスト及び製造コストの面での不利も避け得ないものとなっている。
【0009】
また同半導体装置にあっては、蓋16がこのような複雑な形状であるために、ゲル12の注入に際して該ゲル12中に気泡が滞留し易くなる。
ゲル12中にこうして気泡が滞留する場合には、冷熱サイクル等の温度変化に応じて該気泡に膨張/収縮が起こり、ひいてはこうした気泡の膨張/収縮がゲル12の流動を引き起こすようになる。そして、このようなゲル12の流動が、ひいては上記ボンディングワイヤ3の断線を引き起こすことともなる。
【0010】
なお、こうして振動、流動するゲルは、ケース或いは蓋の構造によってはこれがケース外部に流出する虞もあるなど、該ゲルの振動、流動は、ここで例示した半導体装置のようなワイヤボンディングが施されたものに限られることなく無視できないものとなっている。
【0011】
この発明は、こうした実情に鑑みてなされたものであり、極めて簡単且つ安価な構造でありながら、上記ゲルの振動を的確に抑制することのできる半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
こうした目的を達成するため、この発明では、上記基板実装された半導体素子がケースに内装され少なくともこの半導体素子を覆うようケース内にゲルが充填される半導体装置として、請求項1記載の発明によるように、
・前記基板は凹部を有する積層基板である。
・前記半導体素子は、同積層基板の前記凹部に実装される。
・前記他の部品は、同積層基板の前記凹部を除く領域である積層部上に実装される。
・前記ゲルは、前記半導体素子を覆い且つ前記積層基板の凹部から溢れ出ない量だけ充填される。
・前記ゲルの表面を同ゲルよりも弾性率の高い保護膜によって覆う。
・前記他の部品の表面が更にゲルによって覆う
構造とする。
【0013】
ケース内装型半導体装置としてのこのような構造によれば、同ケースに振動が加わる場合であれ、上記ゲルの共振はこの覆われたより弾性率の高い保護膜によって的確に抑制され、ひいては前述したゲルの流動なども好適に抑制されるようになる。
【0014】
また、こうした保護膜自体、構造的には極めて簡素なものであるとともに、同半導体装置としての素子配置等が異なるなど、種類の異なる半導体装置に対してもこうした保護膜は共通に施すことができる。したがって、半導体装置としての同構造は、装置コスト的にも製造コスト的にも極めて安価に実現されることともなる。
【0015】
しかも同装置構造にあっては、ゲルが充填される部分には前述した突設部等が一切存在しないため、ゲルの充填に際しても、該ゲル中に気泡が滞留するような現象は起こり難くなる。このため、同気泡の存在に起因するゲルの流動等も自ずと回避されるようになる。
【0016】
こうした半導体装置構造において、前記基板が凹部を有する積層基板であるとき、前記半導体素子を、同積層基板の前記凹部に実装するといった構造によれば、同半導体装置としての薄型化とともに、同装置自身の信頼性向上が併せ図られるようになる。
【0017】
すなわちこの場合、上記充填されるゲルによって半導体素子自身やその配線等の耐湿性が向上され、さらにはその表面に施される保護膜によって、該充填されたゲルの振動や流動等が的確に抑制されるようになる。
【0018】
なおこの場合、その装置構造としては、
(a)上記ゲルを半導体素子が実装されている凹部のみに選択的に充填するとともに、上記保護膜についてもこれを、該ゲルの充填された凹部のみにドーム状に施す構造(図6(a)参照)。
(b)このドーム状に施した保護膜の更に上に、他の実装部品や配線等を保護すべくゲルを充填する構造(図6(b)参照)。
(c)半導体素子が実装されている凹部も含め、全ての実装部品や配線が覆われるようゲルを充填し、その充填したゲルの表面に一括して上記保護膜を施す構造(図8参照)。
等々、での実現が可能である。
【0019】
そして、特に上記(a)或いは(b)の構造については、半導体素子を覆い且つ積層基板の凹部から溢れ出ない量だけゲルを充填する構造が、同半導体素子実装部分でのゲルの共振を最小限に抑制する上で有効である。
【0024】
すなわちこの場合、ゲルは、上記基板の凹部に対して必要最小限の量だけ充填される構造となる。このため、たとえ上記ケースに振動が加わる場合であれ、同ゲルの共振、流動は、この凹部の側壁によって的確に抑制されるようになる。
【0025】
なお、このような積層基板の凹部も、構造的には極めて簡素であるとともに、同半導体装置としての素子配置等が異なるなど、種類の異なる半導体装置に対してもこうしたゲルは共通に施すことができる。したがって、半導体装置としての同構造も、装置コスト的に、また製造コスト的に極めて安価に実現されるようになる。
【0026】
しかも同構造によれば、上記ゲルは、基板の凹部に対して必要最小限の量だけ充填されることから、ゲル量の低減が同時に図られることともなる。このような経済効果も、上記基板面積が大きい場合には無視できない。
【0027】
また、ゲルが充填される部分の構造が上述のように簡素であることから、ゲルの充填に際しても、該ゲル中には気泡が滞留しにくくなる。このため、前述した気泡の存在に起因する流動等も好適に回避されるようになる。
【0028】
また、このような装置構造にあっても、半導体素子がワイヤボンディングによって基板実装されるものであるときには、請求項2記載の発明によるように、
・そのボンディングワイヤの上端を覆い得る量だけゲルを充填する。
といった構造が、半導体素子実装部分でのゲルの共振を最小限に抑制し、ひいては同ボンディングワイヤの断線を防止する上で有効となる。
またさらに、請求項3記載の発明によるように、上記ゲルは複素弾性率160Pa以下の硬度を有するシリコンゲルからなり、上記保護膜は複素弾性率0.3MPa以上の硬度を有するシリコン系若しくはエポキシ系樹脂からなるといった構造によれば、これらゲル及び保護膜の配設効果を最大限に高めることができるようになる。
すなわち、上記ゲルは、基板実装された半導体素子やその他の部品を直接覆うものであることから、前述した熱応力の発生を抑制するためには、その硬度も、複素弾性率160Pa以下と柔らかいことが望ましく、またこのようなゲルの材料としてはシリコンゲルが最適である。他方、上記保護膜は、こうした柔らかいゲルの表面に施されるものであることから、その共振、流動を抑制するためには、その硬度も、複素弾性率0.3MPa以上と堅いことが望ましく、またこのような保護膜の材料としてはシリコン系若しくはエポキシ系樹脂が最適である。
【0029】
また、これら請求項1〜3のいずれか一項に記載の発明の構造において、さらに請求項4記載の発明によるように、上記ゲルは複素弾性率80〜160Paの硬度を有するシリコンゲルからなるといった構造によれば、同ゲルとしての適度な軟度が好適に保持されることともなる。因みに、該シリコンゲルの複素弾性率80Paといった硬度は、多少の振動によっては流動しない硬度であり、また同シリコンゲルの複素弾性率160Paといった硬度は、前述した基板材料との熱膨張率或いは弾性率の差に起因する熱応力を抑制できるであろう限界の硬度である。
【0030】
【発明の実施の形態】
(第1参考例)図1に、この発明にかかる半導体装置についてその第1の参考例を示す。
【0031】
この第1の参考例の半導体装置は、例えば車載用エンジンの電子制御装置として用いられるマイクロコンピュータ等の半導体素子がワイヤボンディングにてセラミック基板上に搭載されたものがケースに内装された構成となっている。
【0032】
以下、図1を参照して、この第1の参考例にかかる半導体装置の構造を詳細に説明する。この参考例の半導体装置において、セラミック基板1上には、上記マイクロコンピュータ等の半導体素子2をはじめ、コンデンサ等の部品4、5、6が搭載されて、上記電子制御装置等として要求される電子回路が実現されている。ここで、上記半導体素子2は、Au(金)またはAl(アルミニウム)合金などからなるボンディングワイヤ3によって同セラミック基板1上の配線と電気的な導通がとられている。
【0033】
一方、この半導体素子2をはじめとする各種部品が搭載されたセラミック基板1は、同図1に示されるように、ケース10の底部の所定の位置に、例えばシリコン系の接着剤11によって接着固定されている。
【0034】
そして同半導体装置にあって、該セラミック基板1が底部に固定されたケース10内には、同基板1の上からシリコンゲル12が図示の如く充填されている。この充填したシリコンゲル12によって、外部から侵入した湿気が上記基板1の表面で結露し、ひいては同基板1上の配線間のマイグレーションや上記ボンディングワイヤ3等が腐食することを防止することができるようになる。
【0035】
ただし前述したように、上記ゲル12は通常、これが硬化した後も複素弾性率で例えば160Pa以下と柔らかく、30G以上の振動に対して共振する。そして、このような共振が起こると、同ゲル12が流動し、上記ボンディングワイヤ3を断線に至らしめることもある。
【0036】
また、上記ゲル12に代えて、例えば複素弾性率160Paを超える硬度を有するエポキシ系或いはシリコン系の樹脂を使用するようにすればこうした共振は防止されるが、このような樹脂を使用した場合には、基板材料との熱膨張率或いは弾性率の差に起因する熱応力が発生し、該発生した応力が基板1上の部品や各接合部を破壊しかねないことも前述した。
【0037】
そこで、同第1の参考例にかかる半導体装置では、図1に併せ示されるように、上記充填したシリコンゲル12の表面を、例えば複素弾性率で0.3MPa以上の硬度を有する保護膜13によってコーティングし、該保護膜13によってシリコンゲル12の上述した共振を抑制するようにしている。
【0038】
保護膜13を通じてこうしてシリコンゲル12の共振が抑制されさえすれば、ボンディングワイヤ3が切断されるなどの事故も自ずと回避されるようになる。なお、同参考例の半導体装置において、この保護膜13としては、複素弾性率0.3MPa以上のシリコン系若しくはエポキシ系樹脂を用いている。
【0039】
図2は、この第1の参考例にかかる半導体装置の製造プロセスを示したものであり、次に、この図2を併せ参照して、同半導体装置の製造手順について順次説明する。
【0040】
同参考例の半導体装置にあってはまず、上記半導体素子2をはじめとする各種部品が搭載されたセラミック基板1を、図2(a)に示される態様で、ケース10の底部の所定位置に接着剤11にて接着する。
【0041】
そして、この接着剤11を熱硬化せしめて同セラミック基板1をケース10の底部に固定した後、図2(b)に示される態様で、ケース10内にシリコンゲル12を充填する。該シリコンゲル12の注入は、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。
【0042】
こうしてシリコンゲル12の充填を終えると、これを熱硬化せしめ、次いで、図2(c)に示される態様で、このシリコンゲル12の表面に上記保護膜13をコーティングする。
【0043】
ここで、上記シリコンゲル12は、熱硬化されても、その硬度は複素弾性率で160Pa以下と柔らかく、ケース10が30G以上で振動されるような場合には、これに共振して波立つ(流動する)ようになることは前述した。
【0044】
また、上記コーティングする保護膜13の膜厚は、こうしたシリコンゲル12の充填厚に比べて薄くてよい。すなわち、同シリコンゲル12の上記共振による波立ちを抑制し得る膜厚であればよい。この保護膜13が、シリコン系若しくはエポキシ系の樹脂からなり、これが熱硬化されることで複素弾性率0.3MPa以上の硬度に達するようになることも上述した。
【0045】
こうして保護膜13のコーティングを終えると、これも同様に熱硬化せしめ、最後に、図2(d)に示される態様で、ケース10の上辺に蓋14を接着する。そして、蓋14の接着後、その接着剤を硬化せしめて、図1に示した同参考例の半導体装置を得る。
【0046】
なお、蓋14を接着する接着剤として、上記保護膜13と同一系統の樹脂接着剤が用いられる場合には、上記保護膜13のコーティング後、これを熱硬化せしめる前に蓋14の接着を行い、これら保護膜13の熱硬化と接着剤の熱硬化とを同時に実行することもできる。
【0047】
何れにせよ、保護膜13がこうして熱硬化されることで、上記充填されているシリコンゲル12の振動は好適に抑制されるようになる。このように、同第1の参考例にかかる半導体装置によれば、
(イ)ケース10に振動が加わる場合であれ、シリコンゲル12の共振、流動等は保護膜13によって的確に抑制される。したがって、外部から侵入した湿気が上記基板1の表面で結露し、ひいては同基板1上の配線間のマイグレーションや上記ボンディングワイヤ3等が腐食するなどの不都合は好適に回避されるとともに、このシリコンゲル12の共振、流動に起因してボンディングワイヤ3が切断される等の事故も的確に防止される。
(ロ)また、こうした保護膜13自体、構造的には極めて簡素なものであるとともに、同半導体装置としての素子配置等が異なるなど、種類の異なる半導体装置に対してもこうした保護膜13は共通に施すことができる。したがって、半導体装置としての同構造は、装置コスト的にも製造コスト的にも極めて安価に実現される。
(ハ)しかも同半導体装置構造にあっては、シリコンゲル12が充填される部分には前述した突設部等が一切存在しないため、ゲル12の充填に際し、同ゲル中に気泡が滞留するような現象も起こり難い。このため、同気泡の存在に起因するゲルの流動等も自ずと回避される。
(ニ)また、該シリコンゲル12の注入は、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。
等々、多くの優れた効果が奏せられるようになる。
【0048】
なお、同参考例の装置にあっては、上記シリコンゲル12の硬度を複素弾性率160Pa以下の硬度に選び、これを覆う上記保護膜13の硬度を複素弾性率0.3MPa以上の硬度に選ぶことによって、これらゲル12及び保護膜13の配設効果を高めている。しかし実用上は、これら硬度の範囲に厳密に限定されるものではなく、たとえこれら範囲以外にあっても上記に準じた効果を得ることはできる。通常の目安としては、シリコンゲル12は複素弾性率80〜160Paといった硬度において同ゲル12としての適度な軟度が保持され、保護膜13は複素弾性率5MPa以上といった硬度においてその保護作用が最大限に発揮される。
【0049】
また、同参考例の装置にあっては、上記保護膜13としてシリコン系若しくはエポキシ系の樹脂を用い、これを上記シリコンゲル12の表面にコーティングした後、熱硬化せしめることとしたが、この保護膜13としては他に、金属板や樹脂板等の板材を用いることもできる。
【0050】
因みにこの場合には、保護膜13としての板材によって上記シリコンゲル12の表面を覆い、密閉することとなる。
また、同保護膜13として特に金属板等が用いられる場合には、外部から照射されるα線に起因して半導体素子2内の記憶情報が破壊されるなどといった事態から同半導体素子2を保護することができるようにもなる。
【0051】
(第2参考例)図3に、この発明にかかる半導体装置についてその第2の参考例を示す。この第2の参考例の半導体装置も、例えば車載用エンジンの電子制御装置として用いられるマイクロコンピュータ等の半導体素子がワイヤボンディングにてセラミック基板上に搭載されたものがケースに内装されている。
【0052】
また、特にこの第2の参考例の半導体装置にあっては、上記セラミック基板として、図3に示されるような、凹部を有する積層構造の基板を採用しており、上記半導体素子は、該積層基板の凹部に対して選択的に実装される。
【0053】
なお、このような積層セラミック基板が、
・グリーンシート状態において、スルーホールをはじめ最下層に実装される半導体素子並びにそのボンディングパッド部分が露出されるよう、すなわち上記凹部が形成されるよう打ち抜きを行う。
・それら各シートを接合し、所望の回路配線を施して焼成する。
といった手順にて形成されるものであることは周知の通りである。
【0054】
以下、図3を参照して、この第2の参考例にかかる半導体装置の構造を更に詳述する。この参考例の半導体装置において、上記セラミック基板の凹部、すなわち単層部1a上には上記マイクロコンピュータ等の半導体素子2が搭載され、また同基板の積層部1b及び1c上にはコンデンサ等の部品4、5、6、7が搭載されて、上記電子制御装置等として要求される電子回路が実現されている。ここで、上記半導体素子2が、Au(金)またはAl(アルミニウム)合金などからなるボンディングワイヤ3によって同セラミック基板1a上の配線と電気的な導通がとられていることは、先の第1の参考例の装置と同様である。
【0055】
一方、この半導体素子2をはじめとする各種部品が搭載されたセラミック基板1(1a、1b、1c)も、同図3に示されるように、ケース10底部の所定の位置に、これも例えばシリコン系の接着剤11によって接着固定されている。
【0056】
そして、同参考例の装置にあっては特に、該接着したセラミック基板の上記ワイヤボンディングを施した部分、すなわち単層部(凹部)1aにのみ選択的にシリコンゲル12を注入するようにしている。
【0057】
このとき、同図3に併せ示されるように、このシリコンゲル12の注入量、すなわち充填量を半導体素子2を覆って且つ、上記ボンディングワイヤ3の上端を覆い得る必要最小限の量とすれば、たとえ上記ケース10に30G以上の振動が加わる場合であれ、同ゲル12の共振、流動は、基板積層部1b、1cの側壁によって好適に抑制されるようになる。
【0058】
しかもこのとき、図4に同部分を拡大して示すように、ボンディングワイヤ3の高さをL1、基板積層部1b、1cの高さをL2とするとき、
ワイヤ3の高さL1 < 積層部1b、1cの高さL2
といった関係が満たされるようセラミック基板1の積層構造を決定することで、シリコンゲル12が上記基板積層部1b、1cの側壁からはみ出る量も極めて僅かとなり、同ゲル12の流動も、より的確に抑制されるようになる。
【0059】
図5は、この第2の参考例にかかる半導体装置の製造プロセスを示したものであり、次に、この図5を併せ参照して、同半導体装置の製造手順について順次説明する。
【0060】
同参考例の半導体装置にあってもまず、図5(a)に示される態様で、上記半導体素子2をはじめとする各種部品4、5、6、7を積層セラミック基板1に実装した後、これを図5(b)に示される態様で、ケース10の底部の所定位置に接着剤11にて接着する。
【0061】
そして、この接着剤11を熱硬化せしめて同セラミック基板1をケース10の底部に固定した後、図5(c)に示される態様で、該固定したセラミック基板1の上記ワイヤボンディングを施した部分、すなわち単層部(凹部)1aに選択的にシリコンゲル12を注入する。このシリコンゲル12の注入も、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。また、このときのシリコンゲル12の充填量は、半導体素子2を覆って且つ上記ボンディングワイヤ3の上端を覆い得る量とする。
【0062】
こうしてシリコンゲル12の充填を終えると、これを熱硬化せしめ、その後は先の第1の参考例にかかる半導体装置の場合と同様、ケース10の上辺に蓋14を接着し、その接着剤を硬化せしめて図3に示した同参考例の半導体装置を得る。
【0063】
なお、同第2の参考例の半導体装置の場合には、蓋14を接着する接着剤、或いはセラミック基板1をケース10に接着する接着剤11として上述したシリコン系のものを用いることにより、上記シリコンゲル12と同時にその熱硬化を行うことができるようにもなる。そして、シリコンゲル12及びこれら接着剤を同時に熱硬化せしめることで、その製造時間も好適に短縮されるようになる。
【0064】
何れにせよ、基板1が凹部を有する積層基板であり、半導体素子2が、同積層基板の凹部に実装される構造を有するものであるときには、この第2の参考例にかかる半導体装置のように、
・基板1の上記凹部にのみ選択的にシリコンゲル12を注入する。といった構造を採用することによっても、同ゲル12の共振は良好に抑制されるようになる。そして、こうしてゲル12の共振が抑制されることで、その流動に起因してボンディングワイヤ3が切断される等の事故も的確に防止されるようになる。
【0065】
また、このような積層基板の凹部も、構造的には極めて簡素であるとともに、同半導体装置としての素子配置等が異なるなど、種類の異なる半導体装置に対してもこうしたゲルは共通に施すことができる。したがって、半導体装置としての同構造も、装置コスト的に、また製造コスト的に極めて安価に実現されるようになる。
【0066】
また、ゲル12が充填される部分の構造がこのように簡素であることから、ゲル12の充填に際しても、該ゲル12中には気泡が滞留しにくくなる。このため、前述した気泡の存在に起因する流動等も好適に回避される。
【0067】
そしてさらには、該ゲル12の注入も、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。
【0068】
このように、同第2の参考例の半導体装置によっても、先の第1の参考例の半導体装置による前記(イ)〜(ニ)の効果に準じた多くの優れた効果が奏せられるようになる。
【0069】
しかも、第2の参考例の半導体装置としての同構造によれば、上記ゲル12は、基板の凹部に対して必要最小限の量だけ充填されることから、ゲル量の低減が同時に図られることともなる。このような経済効果も、上記基板面積が大きい場合には無視できない。
【0070】
なお、この第2の参考例にかかる半導体装置にあっても、上記シリコンゲル12としては、複素弾性率80〜160Paの硬度を有するものを採用することが、前述した基板材料との熱膨張率或いは弾性率の差に起因する熱応力の発生を抑制して且つ、同ゲル12としての適度な軟度を保持する上で望ましい。
【0071】
(第1実施形態)図6(a)及び(b)に、この発明にかかる半導体装置の第1の実施形態を示す。
【0072】
この第1の実施形態の半導体装置は、上記第2の参考例にかかる半導体装置の構造に先の第1の参考例にかかる半導体装置の構造を組み合わせたものであり、ここでもセラミック基板としては、前述した凹部を有する積層構造の基板が採用されている。
【0073】
以下、図6を参照して、この第1の実施形態にかかる半導体装置の構造を更に詳述する。この実施形態の半導体装置においても、上記セラミック基板の凹部、すなわち単層部1a上には前記マイクロコンピュータ等の半導体素子2が搭載され、また同基板の積層部1b及び1c上にはコンデンサ等の部品4、5、6、7が搭載されて、前記電子制御装置等として要求される電子回路が実現されている。半導体素子2が、Au(金)またはAl(アルミニウム)合金などからなるボンディングワイヤ3によって同セラミック基板1a上の配線と電気的な導通がとられていることも、先の第1或いは第2の参考例の装置と同様である。
【0074】
一方、この半導体素子2をはじめとする各種部品が搭載されたセラミック基板1(1a、1b、1c)は、同図6(a)に示されるように、ケース10底部の所定の位置に、例えばシリコン系の接着剤11によって接着固定されている。
【0075】
そして、同第1の実施形態の装置にあっても、先の第2の参考例にかかる装置と同様、該接着したセラミック基板の上記ワイヤボンディングを施した部分、すなわち単層部(凹部)1aに選択的にシリコンゲル12を注入するようにしている。
【0076】
ただしここで、先の図4に例示した
ワイヤ3の高さL1 < 積層部1b、1cの高さL2
といった関係が満たされないなど、上記注入されるシリコンゲル12がセラミック基板の積層部1b及び1c上面から大きくはみ出る場合には、ケース10の振動に共振して同ゲル12に流動が起こり、ひいては上記ボンディングワイヤ3にも断線が生じやすくなる。
【0077】
そこで、この第1の実施形態の装置では、図6(a)に併せ示されるように、上記充填したシリコンゲル12の表面を保護膜13によってコーティングし、該保護膜13によってシリコンゲル12の上述した共振を抑制するようにしている。こうしてシリコンゲル12の共振が抑制されさえすれば、ボンディングワイヤ3が切断されるなどの事故も自ずと回避されるようになる。
【0078】
さらに、この第1の実施形態の装置では、図6(b)に示されるように、シリコンゲル15をディスペンスしてこれを硬化させることにより、上記積層セラミック基板1上の他の配線部分、並びに同基板1に搭載されているコンデンサ等の他の部品4、5、6、7上にもゲルを充填している。
【0079】
なお、同第1の実施形態の半導体装置において、上記保護膜13としては、
・シリコンゲル12の表面にコーティングして硬化させる際、その硬化が阻害されない材質であること。
・その上に更にシリコンゲル15がディスペンスされる際、該シリコンゲル15の硬化をも阻害しない材質であること。
・振動に対して変形せず、その中に充填されているシリコンゲル12の流動を阻止し得る硬度を有していること。
等々、が要求されるが、先の第1の参考例において採用した複素弾性率0.3MPa以上のシリコン系若しくはエポキシ系樹脂であれば、同保護膜13としてのこれら要求にも十分に応える得ることが確認されている。
【0080】
図7は、この第1の実施形態にかかる半導体装置の製造プロセスを示したものであり、次に、この図7を併せ参照して、同半導体装置の製造手順について順次説明する。
【0081】
同実施形態の半導体装置にあってもまず、上記半導体素子2をはじめとする各種部品が搭載されたセラミック基板1(1a、1b、1c)を、図7(a)に示される態様で、ケース10の底部の所定位置に接着剤11にて接着する。
【0082】
そして、この接着剤11を熱硬化せしめて同セラミック基板1をケース10の底部に固定した後、図7(b)に示される態様で、該固定したセラミック基板1の上記ワイヤボンディングを施した部分、すなわち単層部(凹部)1aに選択的にシリコンゲル12を注入する。このシリコンゲル12の注入も、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。また、このときのシリコンゲル12の充填量も、半導体素子2を覆って且つ上記ボンディングワイヤ3の上端を覆い得る量とする。
【0083】
こうしてシリコンゲル12の充填を終えると、これを熱硬化せしめ、次いで、図7(c)に示される態様で、このシリコンゲル12の表面に上記シリコン系若しくはエポキシ系樹脂からなる保護膜13をコーティングする。
【0084】
そして、この保護膜13も同様に熱硬化せしめ、上記積層セラミック基板1上の他の配線部分や同基板1に搭載されているコンデンサ等の他の部品上にはゲルを充填する必要がない場合には、蓋14の接着後、その接着剤を硬化せしめて、図6(a)に示した同実施形態の半導体装置を得る。
【0085】
その後に、上記積層セラミック基板1上の他の配線部分や同基板1に搭載されているコンデンサ等の他の部品上にもゲルを充填するために、上記保護膜13を熱硬化せしめた後、更に図7(d)に示される態様で、ケース10内にシリコンゲル15をディスペンスし、これを同様に熱硬化せしめた後、蓋14を接着する。この場合には、図6(b)に例示した構造を有する同実施形態の半導体装置が得られるようになる。
【0086】
何れにせよ、第1の実施形態としてのこうした半導体装置構造によれば、基板凹部に選択的に充填されたシリコンゲル12の表面にも、先の第1の参考例の装置と同様、同ゲル12よりも弾性率の高い保護膜13を施すようにしたことで、ゲル12の共振、流動等はより確実に抑制され、ひいてはボンディングワイヤ3の断線等もより確実に防止されるようになる。
【0087】
なお、図6(a)、(b)に例示したような、ボンディングワイヤ3の高さが基板積層部1b、1cの高さよりも高くなる場合に限らず、その逆の場合、すなわち先の図4に例示したワイヤ3の高さL1 < 積層部1b、1cの高さL2といった関係が満たされる場合であっても、第1の実施形態としての同構造を併せ採用することで、ゲル12の共振抑制効果が増大されるようになることは云うまでもない。
【0088】
(第3参考例)図8に、この発明にかかる半導体装置についてその第3の参考例を示す。上記第1の実施形態にかかる半導体装置の、特に図6(b)に例示した構造によれば、基板1として積層基板を用いる場合であっても、同基板1上の全ての配線、搭載部品に対して、シリコンゲルによる前述した腐食防止効果が及ぶようになる。
【0089】
しかし同構造の場合、その製造に際し、シリコンゲル12の硬化、保護膜13の硬化、シリコンゲル15の硬化と、それら封止材だけでも3回の熱硬化処理が必要とされ、生産効率の面では決して望ましい構造とは云い難い。
【0090】
また、同構造の場合、ケース10の振動に伴い、保護膜13の施されていないシリコンゲル15が共振、流動して、ケース10の隙間などから外部に流出する懸念もある。
【0091】
この点、図8に例示する同第3の参考例の半導体装置によれば、上記第1の実施形態にかかる半導体装置の図6(b)に例示される構造と同等の機能を有しながら、その生産効率を高め、また、ゲル流出等の懸念も回避することができるようになる。
【0092】
すなわち、同第3の参考例にかかる半導体装置では、同図8に示されるように、前記半導体素子2が実装されている基板凹部も含め、全ての実装部品や配線が覆われるようゲル12を充填し、その充填したゲル12の表面に一括して上記保護膜13を施す構造を採用することで、上記熱硬化処理にかかる処理回数を減らし、更にはゲル12の振動、流動を抑制するようにしている。
【0093】
図9は、この第3の参考例にかかる半導体装置の製造プロセスを示したものであり、次に、この図9を併せ参照して、同半導体装置の製造手順について順次説明する。
【0094】
同参考例の半導体装置にあってもまず、上記半導体素子2をはじめとする各種部品が搭載された積層セラミック基板1(1a、1b、1c)を、図9(a)に示される態様で、ケース10の底部の所定位置に接着剤11にて接着する。
【0095】
そして、この接着剤11を熱硬化せしめて同セラミック基板1をケース10の底部に固定した後、図9(b)に示される態様で、ケース10内にシリコンゲル12を充填する。これまでの例同様、該シリコンゲル12の注入も、ケース10の上部が解放されている状態で行われるため、同ゲル12が正常に充填されたか否かについての目視検査等も容易である。
【0096】
こうしてシリコンゲル12の充填を終えると、これを熱硬化せしめ、次いで、図9(c)に示される態様で、このシリコンゲル12の表面に上記保護膜13をコーティングする。この保護膜13としても、その熱硬化後、複素弾性率0.3MPa以上、より望ましくは複素弾性率5MPa以上の硬度となるシリコン系、若しくはエポキシ系の樹脂を用いることができる。
【0097】
同保護膜13のコーティングを終えると、これも同様に熱硬化せしめ、最後にケース10の上辺に蓋14を接着して、図8に示した同第3の参考例の半導体装置構造を得る。
【0098】
このように、図6(b)に例示した構造に代え、この第3の参考例にかかる半導体装置構造を採用することで、少なくとも上述した封止材(シリコンゲル、保護膜)の熱硬化処理については、その処理回数を確実に減らすことができるようになる。
【0099】
なお、同第3の参考例の装置にあっても、蓋14を接着する接着剤として、上記保護膜13と同一系統の樹脂接着剤が用いられる場合には、上記保護膜13のコーティング後、これを熱硬化せしめる前に蓋14の接着を行い、これら保護膜13の熱硬化と接着剤の熱硬化とを同時に実行することができる。
【0100】
また、同第3の参考例の装置にあっても、上記保護膜13として、上述したコーティング材の他に、金属板や樹脂板等の板材を用いることもできる。そしてこの場合には、該保護膜13としての板材によって上記シリコンゲル12の表面を覆い、密閉することとなる。
【0101】
また、同保護膜13として特に金属板等が用いられる場合には、外部から照射されるα線に起因して半導体素子2内の記憶情報が破壊されるなどといった事態から同半導体素子2を保護することができるようにもなる。
【0102】
ところで、以上の各参考例および実施形態においては何れも、ワイヤボンディングによって半導体素子が基板実装されている半導体装置のみを例示し、それら半導体装置にあってケース内にゲルが充填され且つこれが振動される場合でも、ボンディングワイヤの切断を好適に防止することのできる装置構造について示した。
【0103】
しかし、この発明にかかる半導体装置の構造は、これらワイヤボンディングによって基板実装される半導体装置への適用に限定されるものではない。他に例えば、テープキャリアボンディングやフリップチップボンディング等、他の形態での基板実装が施される半導体装置であれ、これがケースに内装され、少なくとも基板実装されている半導体素子を覆うよう同ケース内にゲルが充填される構造のものであれば、この発明の適用によって、それらゲルの不要な振動、流動は的確に抑制されるようになる。振動、流動するゲルは、ケース或いは蓋の構造によってはこれがケース外部に流出する虞もあるなど、該ゲルの振動、流動が、ここで例示した半導体装置のようなワイヤボンディングが施されたものに限られることなく無視できないものとなっていることは前述した通りである。
【図面の簡単な説明】
【図1】この発明にかかる半導体装置の第1の参考例を示す断面図。
【図2】同第1の参考例の装置の製造プロセスを例示する断面図。
【図3】この発明にかかる半導体装置の第2の参考例を示す断面図。
【図4】同第2の参考例の装置の要部を拡大して示す断面図。
【図5】同第2の参考例の装置の製造プロセスを例示する断面図。
【図6】この発明にかかる半導体装置の第1の実施形態を示す断面図。
【図7】同第1の実施形態の装置の製造プロセスを例示する断面図。
【図8】この発明にかかる半導体装置の第3の参考例を示す断面図。
【図9】同第3の参考例の装置の製造プロセスを例示する断面図。
【図10】従来の半導体装置の一例を示す断面図。
【符号の説明】
1(1a、1b、1c)…セラミック基板、2…半導体素子、3…ボンディングワイヤ、4、5、6、7…コンデンサ等の部品、10…ケース、11…接着剤、12…シリコンゲル、13…保護膜(シリコン系若しくはエポキシ系樹脂)、14…蓋、15…シリコンゲル、16…蓋、16a、16b…突設部。
Claims (4)
- 基板実装された半導体素子及び他の部品がケースに内装され、少なくともこの半導体素子を覆うようケース内にゲルが充填される半導体装置において、
前記基板は凹部を有する積層基板であり、前記半導体素子は同積層基板の前記凹部に実装されてなり、前記他の部品は同積層基板の前記凹部を除く領域である積層部上に実装されてなり、前記ゲルは前記半導体素子を覆い且つ前記積層基板の凹部から溢れ出ない量だけ充填されるとともに、前記ゲルの表面が同ゲルよりも弾性率の高い保護膜によって覆われ、前記他の部品の表面が更にゲルにて覆われてなることを特徴とする半導体装置。 - 前記半導体素子は、ワイヤボンディングによって前記基板に実装され、前記ゲルは、ボンディングワイヤの上端を覆い得る量だけ充填される
請求項1記載の半導体装置。 - 前記ゲルは、複素弾性率160Pa以下の硬度を有するシリコンゲルからなり、前記保護膜は、複素弾性率0.3MPa以上の硬度を有するシリコン系、若しくはエポキシ系樹脂からなる請求項1または2記載の半導体装置。
- 前記ゲルは、複素弾性率80〜160Pa以下の硬度を有するシリコンゲルからなる請求項1乃至3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5472996A JP3588899B2 (ja) | 1996-03-12 | 1996-03-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5472996A JP3588899B2 (ja) | 1996-03-12 | 1996-03-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09246430A JPH09246430A (ja) | 1997-09-19 |
JP3588899B2 true JP3588899B2 (ja) | 2004-11-17 |
Family
ID=12978901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5472996A Expired - Fee Related JP3588899B2 (ja) | 1996-03-12 | 1996-03-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3588899B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002059969A1 (fr) * | 2001-01-23 | 2002-08-01 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
JP2003068940A (ja) * | 2001-08-28 | 2003-03-07 | Mitsubishi Electric Corp | 電力用半導体装置 |
US6782745B1 (en) * | 2003-02-21 | 2004-08-31 | Visteon Global Technologies, Inc. | Slosh supressor and heat sink |
JP2006047190A (ja) * | 2004-08-06 | 2006-02-16 | Denso Corp | 圧力センサ |
JP4635963B2 (ja) | 2006-06-02 | 2011-02-23 | 株式会社デンソー | 電気回路装置 |
WO2016120997A1 (ja) * | 2015-01-27 | 2016-08-04 | 三菱電機株式会社 | 半導体モジュール |
-
1996
- 1996-03-12 JP JP5472996A patent/JP3588899B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09246430A (ja) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415823B2 (ja) | 電子回路装置及びその製造方法 | |
US9087924B2 (en) | Semiconductor device with resin mold | |
JP3316714B2 (ja) | 半導体装置 | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
US6195260B1 (en) | Flexible printed circuit board unit having electronic parts mounted thereon | |
JP3454888B2 (ja) | 電子部品ユニット及びその製造方法 | |
US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
JPH07221218A (ja) | 半導体装置 | |
KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
JP2000036509A (ja) | 半導体装置の製造方法 | |
JP2011523068A (ja) | 電子要素のシステムサポート及びその製造方法 | |
JP2000058593A (ja) | 表面弾性波素子の実装構造及びその実装方法 | |
JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
JP3588899B2 (ja) | 半導体装置 | |
JPH06204285A (ja) | 半導体装置及びその製造方法 | |
JPH07161863A (ja) | 半導体パッケージおよびモジュールとその製造方法 | |
JP3568402B2 (ja) | 半導体装置 | |
JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
JP2010141158A (ja) | 電子装置 | |
JP2004506317A (ja) | 電気コンポーネントおよび該電気コンポーネントを作製する方法 | |
KR100873420B1 (ko) | 서로 다른 와이어 본딩이 가능한 인쇄 회로 기판 및 이를채용한 반도체 전력용 모듈 | |
JPH035662B2 (ja) | ||
JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
JPH09252082A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |