JPH035662B2 - - Google Patents

Info

Publication number
JPH035662B2
JPH035662B2 JP58115937A JP11593783A JPH035662B2 JP H035662 B2 JPH035662 B2 JP H035662B2 JP 58115937 A JP58115937 A JP 58115937A JP 11593783 A JP11593783 A JP 11593783A JP H035662 B2 JPH035662 B2 JP H035662B2
Authority
JP
Japan
Prior art keywords
metal substrate
bonded
insulating
insulating plate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58115937A
Other languages
English (en)
Other versions
JPS609147A (ja
Inventor
Tatsuo Yamazaki
Masatami Miura
Yoichi Nakajima
Hirohiko Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP58115937A priority Critical patent/JPS609147A/ja
Publication of JPS609147A publication Critical patent/JPS609147A/ja
Publication of JPH035662B2 publication Critical patent/JPH035662B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は混合集積回路、特に配線を有し一方面
が金属基板に接着され、他方面に回路素子を載置
する絶縁板の湾曲防止構造に関する。
〔発明の背景〕
金属基板と絶縁板は線膨張係数が異なるため、
接着後に熱応力を生じバイメタルの如く絶縁板側
に凸に湾曲する。金属基板を冷却フインに取付け
た場合、両者間の熱抵抗は湾曲がない場合に較べ
て大きく、放熱性に欠ける。湾曲が大きくなると
曲げモーメントで絶縁板が割れる。割れなかつた
としても、回路素子の発熱による熱サイクルで繰
り返し曲げモーメントが加わると時間経過と共に
疲労により絶縁板が割れることがある。
そこで、従来は、絶縁板を分割して、湾曲を抑
えているが、回路構成によつては分割に制限を受
ける場合があり、信頼性を高めることは困難であ
つた。
〔発明の目的〕 本発明の目的は、放熱性、信頼性の高い混合集
積回路を提供するにある。
〔発明の概要〕
かかる目的を達成する本発明混合集積回路の特
徴とするところは、能動素子が載置された個所及
びその近傍に対応する1個所のみで絶縁板と金属
基板とが接着され、この接着個所から離れた個所
において絶縁板の配線とリードの一端が接着され
ていることにある。
〔発明の実施例〕
以下、本発明の実施例と共に説明する。
第1図〜第3図において、1はアルミニウム製
金属基板2と樹脂ケース3により形成された容器
で、金属基板2はアルミニウム製の圧入部2a,
2bを有し、樹脂ケース3はポリブチレンフタノ
ール樹脂製の側枠3aと鉄製の金属蓋板3bから
なる。圧入部2aは金属基板2より厚くされ、下
面が同一平面位置になつている。圧入部2a,2
bにはセラミツク製の絶縁板4a,4bがシリコ
ン系又はエポキシ系の接着剤5a,5bにより接
着されている。絶縁板4a,4bの上面には部分
的に示す印刷配線6a,6bが設けられている。
絶縁板4a,4bには、特に、圧入部2a,2b
に接着した個所に対応する上面に発熱量の多いサ
イリスタ、トランジスタ等の回路素子(能動素
子)7a,7bが載置固定され、その周辺に発熱
量の少ない抵抗、コンデンサ等の回路素子(受動
素子)が制御回路部8a,8bとして載置固定さ
れている。これらの能動素子、受動素子は印刷配
線6a,6bと共に所定の回路を形成している。
側枠3aは複数のリード9a,9bがインジエク
シヨンモールドにより固定導出されており、リー
ド9a,9bの内側端は絶縁板の能動素子を載置
した個所から離れた縁端部で印刷配線6a,6b
と接着されている。絶縁板4a,4b上には絶縁
用樹脂10a,10bがコートされている。
この実施例の混合集積回路の製造に際しては、
まず、金属基板2、印刷配線6a,6bを有し、
回路素子7a,7b,8a,8bが固定された絶
縁基板4a,4b、側枠3a、金属蓋板3bが別
別に用意される。金属基板2の圧入部2a,2b
に発熱量の多い能動素子7a,7bが位置する様
に絶縁板4a,4bを配置し、接着剤5a,5b
で接着する。次に側枠3aを金属基板2に固定さ
せてから、印刷配線6a,6bとリード9a,9
bを接着する。そして、樹脂10a,10bを絶
縁板4a,4b上にコートして金属蓋板3bを側
枠3aに固定して完成する。
金属基板2と絶縁板4a,4bが接着されてい
る部分は圧入部2a,2b、即ち、発熱量の多い
能動素子7a,7bが固定されている部分だけ
で、接着面積が小さく、寸法が短かいので、金属
基板2と絶縁板4a,4bの接着体はほとんど湾
曲しない。金属基板2はほぼ平坦で冷却フインに
取付けた場合、熱抵抗は小さいので、素子7a,
7bでの発熱は圧入部2a,2bを介して金属基
板2全体に拡がり、冷却フインに伝わる。従つて
放熱性は良好である。絶縁板4a,4bはほぼ平
坦であるので、素子7a,7bが発熱して熱サイ
クルが加わつても、熱応力で割れることはなく、
信頼性を高く保持できる。絶縁板4a,4bの縁
端部はリード9a,9bにより、側枠3aと固定
されているから、装置全体に振動等が加わつても
曲げモーメント等で割れることはない。
第4図は他の実施例を示している。第1図〜第
3図に示したものと同一物、相当物には同一符号
を付けてある。
この実施例では圧入部が設けられていない。接
着剤5a,5bによる接着区画を限定するため、
溝11a,11bが金属基板2に設けられてい
る。
接着剤5a,5bの接着区画を厳密に決める必
要がない場合には、平坦な金属基板2を用い得
る。
接着剤5a,5bに替えてろう材を用いること
ができる。その場合、金属基板2、絶縁板4a,
4bとろう材が接着し難いものであるときには、
これらに金属蒸着膜を設け、ろう材による接着を
確実にする。
図示の如く、発熱量の多い素子が複数個ある場
合、回路構成に合せて絶縁板を分割すると良い。
発熱量の多い能動素子が1個の場合には分割す
る必要はない。
発熱があまり多くはないが、適度に放熱が要求
される素子は第1図〜第3図の実施例で制御回路
部8a,8bの一部が圧入部2a,2b上に固定
されている様に、その一部を圧入部2a,2b上
に固定すれば、その素子の放熱を図ることができ
る。
〔発明の効果〕
以上説明した様に、本発明によれば、放熱性、
信頼性の高い混合集積回路を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す部分的断面
図、第2図は第1図A−A切断線に沿う縦断面
図、第3図は第1図B−B切断線に沿う横断面
図、第4図は本発明の他の実施例を示す縦断面図
である。2……金属基板、2a……圧入部、3…
…樹脂ケース、3a……側枠、4a,4b……絶
縁板、5a,5b……接着剤、7a,7b……能
動素子、9a,9b……リード。

Claims (1)

    【特許請求の範囲】
  1. 1 金属基板と樹脂ケースにより形成された容器
    と、容器内において金属基板上に接着層を介して
    接着され所定の配線を有する絶縁板と、絶縁板上
    に載置された発熱の多い1個の能動素子及び発熱
    の少ない少なくとも1個の受動素子と、一端が絶
    縁板の配線に接続され、他端が樹脂ケースを貫通
    して容器外に導出された複数のリードとを有し、
    金属基板に絶縁板を接着する接着層は能動素子が
    載置された個所及びその近傍に対応する1個所の
    みに存在しており、各リードの一端は絶縁板と金
    属基板との接着個所から離れた個所において絶縁
    板の配線に接着されていることを特徴とする混合
    集積回路。
JP58115937A 1983-06-29 1983-06-29 混合集積回路 Granted JPS609147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115937A JPS609147A (ja) 1983-06-29 1983-06-29 混合集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115937A JPS609147A (ja) 1983-06-29 1983-06-29 混合集積回路

Publications (2)

Publication Number Publication Date
JPS609147A JPS609147A (ja) 1985-01-18
JPH035662B2 true JPH035662B2 (ja) 1991-01-28

Family

ID=14674873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115937A Granted JPS609147A (ja) 1983-06-29 1983-06-29 混合集積回路

Country Status (1)

Country Link
JP (1) JPS609147A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JP5100302B2 (ja) * 2007-10-16 2012-12-19 株式会社東芝 高周波半導体用パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612756A (en) * 1979-07-11 1981-02-07 Nec Corp Integrated circuit device
JPS56165656A (en) * 1980-05-21 1981-12-19 Minamisenjiyu Seisakusho:Kk Light loading method for continuous sheet
JPS591321A (ja) * 1982-06-16 1984-01-06 ピ−テル・メイン 卵包装機

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132448U (ja) * 1981-02-12 1982-08-18

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612756A (en) * 1979-07-11 1981-02-07 Nec Corp Integrated circuit device
JPS56165656A (en) * 1980-05-21 1981-12-19 Minamisenjiyu Seisakusho:Kk Light loading method for continuous sheet
JPS591321A (ja) * 1982-06-16 1984-01-06 ピ−テル・メイン 卵包装機

Also Published As

Publication number Publication date
JPS609147A (ja) 1985-01-18

Similar Documents

Publication Publication Date Title
US5805427A (en) Ball grid array electronic package standoff design
US8358514B2 (en) Electronic control device
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
JPH06177295A (ja) 混成集積回路装置
JPS59132155A (ja) 半導体装置用容器
JP2725448B2 (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
JPH035662B2 (ja)
JPH07263618A (ja) 混成集積回路装置
JP3295987B2 (ja) 半導体装置の製造方法
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JPH0727166U (ja) 樹脂封止型回路装置
JPH1197569A (ja) 半導体パッケージ
JPH05243462A (ja) 半導体パッケージ
JP2798861B2 (ja) 混成集積回路装置
JP2532400Y2 (ja) ハイブリットic
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2854192B2 (ja) 混成集積回路装置
JP3902276B2 (ja) 混成集積回路装置
JPH056714Y2 (ja)
JP3099573B2 (ja) 半導体装置
JP2596387B2 (ja) 樹脂封止型半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPS6125222B2 (ja)