JP3572210B2 - 自動微同調制御電圧発生回路 - Google Patents
自動微同調制御電圧発生回路 Download PDFInfo
- Publication number
- JP3572210B2 JP3572210B2 JP35469198A JP35469198A JP3572210B2 JP 3572210 B2 JP3572210 B2 JP 3572210B2 JP 35469198 A JP35469198 A JP 35469198A JP 35469198 A JP35469198 A JP 35469198A JP 3572210 B2 JP3572210 B2 JP 3572210B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- voltage
- intermediate frequency
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/045—Modification of automatic frequency control sensitivity or linearising automatic frequency control operation; Modification of the working range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自動微同調制御電圧発生回路に係わり、特に、弾性表面波フィルタでろ波した映像中間周波信号が供給される中間周波用集積回路から出力された自動微同調制御電圧の無信号時レベルを低レベル方向にシフトするレベルシフト回路を設けた自動微同調制御電圧発生回路に関する。
【０００２】
【従来の技術】
従来、電子チューナを備えたテレビジョン受像機等においては、位相同期ループ（ＰＬＬ）を用いて電子チューナを所定受信周波数の放送信号にプリセット自動同調または自動探査同調させる場合に、中間周波用集積回路（ＩＦ ＩＣ）から出力される自動微同調制御（ＡＦＴ）電圧が用いられており、また、周囲温度変動等によって同調点にドリフトが生じた場合にも、同じ自動微同調制御（ＡＦＴ）電圧が用いられている。
【０００３】
ここで、図５（イ）、（ロ）、（ハ）は、電子チューナにおいてプリセット自動同調を行う際に、電子チューナの各部における信号または電圧波形及び周波数変動の状態の各一例を示す説明図であって、（イ）は受信信号から検出された水平同期信号波形、（ロ）はＩＦ ＩＣから出力されたＡＦＴ電圧波形、（ハ）はＰＬＬ内にある局部発振信号発生用電圧制御発振器（ＶＣＯ）の発振周波数変動状態を示すものである。
【０００４】
いま、電子チューナにおけるプリセット自動同調を行う際には、始めに、図５（ハ）に示されるように、ＰＬＬ内にある局部発振信号発生用ＶＣＯの発振周波数を一定時間Ａ（例えば、２００ｍＳ）毎に低域周波数（または高域周波数）側から２ステップづづ、例えば（６２．５×２）ＫＨｚづつ順次ステップ状に変化させて発振周波数の掃引を行う。この発振周波数の掃引時に、図５（イ）に示されるように、受信信号から水平同期信号を検出する。次に、水平同期信号が検出されると、この水平同期信号を監視しながら、図５（ロ）に示されるように、ＩＦ ＩＣから出力されるＡＦＴ電圧のＳ字カーブの低レベルを検出する。ＡＦＴ電圧のＳ字カーブの低レベルが検出されると、局部発振信号発生用ＶＣＯの発振周波数の掃引を、これまでとは逆方向に、１ステップ、例えば６２．５ＫＨｚだけ変化させる。そして、図５（ハ）に示されるように、このとき得られた局部発振信号発生用ＶＣＯの発振周波数がプリセット自動同調点を表すものとしてメモリに記憶させ、プリセット自動同調が終了する。
【０００５】
なお、電子チューナの動作中に、水平同期信号の検出ができなかったり、ＩＦＩＣから出力されるＡＦＴ電圧のＳ字カーブの高レベルが上限値、例えば３．０ＭＨｚを超えたようなときには、再び、電子チューナにおいて、水平同期信号の検出動作が実行される。
【０００６】
次いで、図３は、電子チューナに用いられている既知のＡＦＴ電圧発生回路の構成の一例を示すブロック図である。
【０００７】
また、図４（イ）、（ロ）は図３に図示されたＡＦＴ電圧発生回路における各部の信号及び電圧波形を示す説明図であって、（イ）はろ波された映像中間周波信号の波形図、（ロ）は出力されるＡＦＴ電圧波形である。
【０００８】
図３に示されるように、ＡＦＴ電圧発生回路は、表面弾性波（ＳＡＷ）フィルタ３１と、中間周波用集積回路（ＩＦ ＩＣ）３２と、バイアス設定回路３３と、映像中間周波信号入力端子３４と、ＡＦＴ電圧利用回路（マイクロコンピュータ）３５と、電源端子３６とを備えている。そして、ＩＦ ＩＣ３２は、ＡＦＴ電圧出力トランジスタ３２１ 、３２２ と、出力バッファ抵抗３２３ とを含み、バイアス設定回路３３は、同じ抵抗値を持つ直列分圧抵抗３３１ 、３３２ と、出力バッファ抵抗３３３ とを含んでいる。
【０００９】
そして、ＳＡＷフィルタ３１は、入力端が映像中間周波信号入力端子３４に接続され、出力端がＩＦ ＩＣ３２の入力端に接続される。ＩＦ ＩＣ３２は、ＡＦＴ電圧出力端がバイアス設定回路３３の入力端に接続される。ＩＦ ＩＣ３２内においては、ＡＦＴ電圧出力トランジスタ３２１ 、３２２ が電源端子３６と接地点間に直列接続され、両出力トランジスタ３２１ 、３２２ の接続点とＩＦ ＩＣ３２のＡＦＴ電圧出力端間に出力バッファ抵抗３２３ が接続される。バイアス設定回路３３は、出力端がＡＦＴ電圧利用回路３５の入力端に接続される。バイアス設定回路３３内においては、直列分圧抵抗３３１ 、３３２ が電源端子３６と接地点間に接続され、両抵抗３３１ 、３３２ の接続点が入力端に直接接続され、入力端と出力端間に出力バッファ抵抗３３３ が接続される。
【００１０】
前記構成による既知のＡＦＴ電圧発生回路は、次のように動作する。
【００１１】
映像中間周波信号入力端子３４に映像中間周波信号が入力されると、映像中間周波信号はＳＡＷフィルタ３１でろ波され、ＳＡＷフィルタ３１から図４（イ）に示されるようなろ波された映像中間周波信号が出力される。ろ波された映像中間周波信号は、ＩＦ ＩＣ３２において検波されるとともにＡＦＴ電圧の形成が行われ、ＡＦＴ電圧が両出力トランジスタ３２１ 、３２２ の接続点から出力バッファ抵抗３２３ を通して取り出される。取り出されたＡＦＴ電圧は、バイアス設定回路３３に供給され、抵抗値の等しい直列分圧抵抗３３１ 、３３２ の分圧電圧によって、図４（ロ）に示されるように、無信号時レベルが電源端子３６の供給直流電圧の半分の電圧、例えば２．５Ｖに設定された後、次続の利用回路に供給される。なお、このＡＦＴ電圧は、高レベルが電源端子３６の供給直流電圧、例えば５Ｖに近い３．５Ｖ以上の電圧になるように設定され、低レベルが接地電圧、例えば０Ｖに近い１．５Ｖ以下の電圧になるように設定される。
【００１２】
この場合、図４（イ）に示されるように、ＳＡＷフィルタ３１でろ波された映像中間周波信号の周波数特性は、テレビジョン放送信号が残留側波帯方式を採用しているため、映像搬送波周波数Ｐより高域側の周波数帯域が映像搬送波周波数Ｐより低域側の周波数帯域に比べて著しく狭くなっており、これに対応して、図４（ロ）に示されるように、バイアス設定回路３３から取り出されるＡＦＴ電圧のＳ字カーブは、映像搬送波周波数Ｐより低域側の周波数帯域の周波数掃引時に比較的長い持続時間で高レベルになるのに対して、映像搬送波周波数Ｐより高域側の周波数帯域の周波数掃引時に短い持続時間で低レベルになる。
【００１３】
【発明が解決しようとする課題】
前記既知のＡＦＴ電圧発生回路においては、出力されるＡＦＴ電圧のＳ字カーブが、高レベル時の持続時間に比べて低レベル時の持続時間が極端に短いため、電子チューナのＰＬＬ内にあるＶＣＯにおいて、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、持続時間の短い低レベルの検知を行うことができずにその低レベル点を通り過ぎてしまい、低レベル点の位置をメモリに記憶することができなかったり、誤った点で低レベル点が検知され、その検知位置がメモリに記憶され、以後、プリセット自動同調を行うことができなくなったりするという問題を有している。
【００１４】
この場合、汎用のＩＦ ＩＣ３２を、ＩＦ ＩＣ３２の製造メーカーに依頼してその回路設計を一部変更し、出力されるＡＦＴ電圧のＳ字カーブの低レベル時の持続時間を長くすることも行われているが、汎用のＩＦ ＩＣ３２の回路設計を変更した場合、汎用のＩＦ ＩＣ３２の製造コストが上昇したり、常時、手に入れることができなくなる等の新たな問題を有することになる。
【００１５】
本発明は、このような問題点を解決するもので、その目的は、汎用のＩＦ ＩＣを用い、製造コストを上昇させず、簡単に、低レベル点の検出を容易に行うことが可能なＡＦＴ電圧発生回路を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、本発明によるＡＦＴ電圧発生回路は、映像中間周波信号をろ波する弾性表面波フィルタ、ろ波した映像中間周波信号に応答してＡＦＴ電圧を発生するＩＦ ＩＣ、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトするレベルシフト回路からなる手段を具備している。
【００１７】
前記手段によれば、レベルシフト回路を用いて、ＩＦ ＩＣから出力されたＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、シフトした無信号時レベルを低レベルとして取り扱い、実質的に低レベルの持続時間を長くしたので、確実に低レベル点の検知を行うことが可能になる。
【００１８】
【発明の実施の形態】
本発明の実施の形態において、ＡＦＴ電圧発生回路は、映像中間周波信号をろ波する弾性表面波フィルタと、弾性表面波フィルタに接続され、ろ波した映像中間周波信号を検波するとともに、ＡＦＴ電圧を発生するＩＦ ＩＣと、ＩＦ ＩＣに接続され、ＩＦ ＩＣが発生したＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトするレベルシフト回路とを備えているものである。
【００１９】
本発明の実施の形態の具体例において、ＡＦＴ電圧発生回路は、レベルシフト回路が電源電圧を不均等に分圧する直列分圧抵抗を含み、直列分圧抵抗の接続点にＩＦ ＩＣが発生したＡＦＴ電圧を供給しているものである。
【００２０】
これらの本発明の実施の形態によれば、ＩＦ ＩＣにレベルシフト回路を接続し、ＩＦ ＩＣから出力されたＡＦＴ電圧をレベルシフト回路に供給することにより、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、このシフトした無信号時レベルを低レベルと同様に取り扱うようにしたので、低レベルの短い持続時間にシフトした無信号時レベルの持続時間を加え、実質的に低レベルの持続時間を長くすることができる。そして、ＡＦＴ電圧の低レベルの持続時間が長くなったことにより、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、低レベル点を確実に検知して、低レベル点の位置をメモリに記憶させことができ、その結果、プリセット自動同調を行うことができないという事態に陥ることを避けることができる。
【００２１】
また、これらの本発明の実施の形態によれば、ＡＦＴ電圧発生回路を構成する際に、汎用のＩＦ ＩＣとレベルシフト回路とを用いれば足りるので、構成が簡単で、製造コストが安価になる。
【００２２】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００２３】
図１は、本発明による自動微同調制御（ＡＦＴ）電圧発生回路の一実施例の構成を示す一部回路図を含んだブロック図である。
【００２４】
また、図２は、図１に図示されたＡＦＴ電圧発生回路から出力されるＡＦＴ電圧を示す電圧波形図である。
【００２５】
図１に示されるように、本実施例のＡＦＴ電圧発生回路は、表面弾性波（ＳＡＷ）フィルタ１と、中間周波用集積回路（ＩＦ ＩＣ）２と、レベルシフト回路３と、映像中間周波信号入力端子４と、ＡＦＴ電圧利用回路（マイクロコンピュータ）５と、電源端子６とを備えている。この場合、ＩＦ ＩＣ２は、ＡＦＴ電圧出力トランジスタ２１ 、２２ と、出力バッファ抵抗２３ とを含んでおり、レベルシフト回路３は、２個の直列分圧抵抗３１ 、３２ と、出力バッファ抵抗３３ と、第２バッファ抵抗３４ とを含んでいる。なお、２個の分圧抵抗３１ 、３２ は、分圧抵抗３１ の抵抗値Ｒ１が分圧抵抗３２ の抵抗値Ｒ２よりも大きくなるように、具体的には抵抗値Ｒ１、Ｒ２の間で、Ｒ１＝４Ｒ２を満たす程度に選択する。
【００２６】
そして、ＳＡＷフィルタ１は、入力端が映像中間周波信号入力端子４に接続され、出力端がＩＦ ＩＣ２の入力端に接続される。ＩＦ ＩＣ２は、ＡＦＴ電圧出力端がレベルシフト回路３の入力端に接続される。ＩＦ ＩＣ２内においては、ＡＦＴ電圧出力トランジスタ２１ 、２２ が電源端子６と接地点間に直列接続され、両出力トランジスタ２１ 、２２ の接続点とＩＦ ＩＣ２のＡＦＴ電圧出力端間に出力バッファ抵抗２３ が接続される。レベルシフト回路３は、出力端がＡＦＴ電圧利用回路５の入力端に接続される。バイアス設定回路３内においては、２個の分圧抵抗３１ 、３２ が電源端子６と接地点間に直列接続され、両分圧抵抗３１ 、３２ の接続点と入力端との間に第２バッファ抵抗３４ が接続され、入力端と出力端との間に出力バッファ抵抗３３ が接続される。
【００２７】
前記構成において、本実施例のＡＦＴ電圧発生回路は、次のように動作する。
【００２８】
映像中間周波信号入力端子４に映像中間周波信号が入力されたとき、映像中間周波信号は、ＳＡＷフィルタ１によってろ波され、既知のＡＦＴ電圧発生回路と同様に、ＳＡＷフィルタ１から、図４（イ）に示されるようなろ波された映像中間周波信号が出力される。次いで、ろ波された映像中間周波信号は、ＩＦ ＩＣ２に供給される。ＩＦ ＩＣ２は、供給されたろ波された映像中間周波信号を検波するとともに、ろ波された映像中間周波信号に基づいてＡＦＴ電圧を形成し、形成したＡＦＴ電圧を両出力トランジスタ２１ 、２２ の接続点から出力バッファ抵抗２３ を通して出力する。ＩＦ ＩＣ２から出力されたＡＦＴ電圧は、レベルシフト回路３に供給される。このときのＡＦＴ電圧は、無信号時レベルが図２のレベルａに示されるように高レベルと低レベルとの中間レベルになっている。次いで、レベルシフト回路３は、供給されたＡＦＴ電圧を、２個の分圧抵抗３１ 、３２ の分圧電圧によって、無信号時レベルが図２のレベルｂに示されるように高レベルと低レベルとの中間レベルよりも低レベル側にシフトされたシフトレベルに変換した後、レベルシフト回路３から出力され、利用回路５に供給される。
【００２９】
本実施例のＡＦＴ電圧発生回路においては、電源端子６に供給される直流電圧が、例えば５Ｖであるとすると、ＩＦ ＩＣ２から出力されるＡＦＴ電圧は、例えば、高レベルが４．５Ｖで、低レベルが０．５Ｖで、中間レベルが２．５Ｖになるように設定され、また、レベルシフト回路３から出力されるＡＦＴ電圧は、高レベルが４．５Ｖで、低レベルが０．５Ｖで、シフトレベルが１．０になるように設定されるもので、レベルシフト回路３から出力されるＡＦＴ電圧は、低レベルとシフトレベルとが１．５Ｖ以下であって、いずれも、低レベルとして認識されるものになる。
【００３０】
このように本実施例のＡＦＴ電圧発生回路によれば、ＡＦＴ電圧の無信号時レベルを、高レベルと低レベルとの中間レベルから低レベルに近いシフトレベルに変換し、低レベルと同様に取り扱うことができるようにしたので、低レベルの持続時間を長くなったものと等価になり、電子チューナのＰＬＬ内にあるＶＣＯの局部発振信号周波数を掃引してプリセット自動同調を行う場合に、ＡＦＴ電圧の低レベル点を確実に検知し、低レベル点の位置をメモリに記憶させことができ、その結果として、電子チューナがプリセット自動同調を行うことができないという事態の発生を避けることができる。
【００３１】
なお、前記実施例においては、シフトレベル回路３に用いられている２個の分圧抵抗３１ 、３２ の各抵抗値Ｒ１、Ｒ２について、Ｒ１＝４Ｒ２の関係を有するように選んだ例を挙げて説明したが、本発明による分圧抵抗３１ 、３２ の各抵抗値Ｒ１、Ｒ２はそれらの値に限られるものでなく、ＡＦＴ電圧の中間レベルを低レベル側にシフトさせ、実質的に低レベルと同様に取り扱うことができるようになるものであれば、抵抗値Ｒ１、Ｒ２についてはそれ以外の関係を有するように選んでもよい。
【００３２】
また、前記実施例においては、電源電圧が５Ｖ、高レベルが４．５Ｖ、低レベルが０．５Ｖ、中間レベルが２．５Ｖ、シフトレベルが１．０Ｖである例を挙げて説明したが、本発明における電源電圧、高レベル、低レベル、中間レベル、シフトレベルはこれらの電圧値のものに限られるものでなく、それらの電圧が大幅に変更されない範囲内で、任意の電圧値を選択することができる。
【００３３】
【発明の効果】
以上のように、本発明によれば、ＩＦ ＩＣにレベルシフト回路を接続し、ＩＦ ＩＣから出力されたＡＦＴ電圧をレベルシフト回路に供給することにより、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、このシフトした無信号時レベルを低レベルと同様に取り扱うようにしたので、低レベルの短い持続時間にシフトした無信号時レベルの持続時間を加え、実質的に低レベルの持続時間を長くすることができるもので、ＡＦＴ電圧の低レベルの持続時間が長くなったことにより、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、低レベル点を確実に検知して、低レベル点の位置をメモリに記憶させことができ、その結果、プリセット自動同調を行うことができなくなるという事態の発生を防げるという効果がある。
【００３４】
また、本発明によれば、ＡＦＴ電圧発生回路を構成する際に、汎用のＩＦ ＩＣとレベルシフト回路とを用いれば足りるので、構成が簡単で、製造コストが安価になるという効果がある。
【図面の簡単な説明】
【図１】本発明によるＡＦＴ電圧発生回路の一実施例の構成を示す一部回路図を含んだブロック図である。
【図２】図１に図示されたＡＦＴ電圧発生回路から出力されるＡＦＴ電圧を示す電圧波形図である。
【図３】電子チューナに用いられている既知のＡＦＴ電圧発生回路の構成の一例を示すブロック図である。
【図４】図３に図示されたＡＦＴ電圧発生回路における各部の信号及び電圧波形を示す説明図である。
【図５】電子チューナにおいてプリセット自動同調を行う際に、電子チューナの各部における信号または電圧波形及び周波数変動の状態の各一例を示す説明図である。
【符号の説明】
１ 表面弾性波（ＳＡＷ）フィルタ
２ 中間周波用集積回路（ＩＦ ＩＣ）
２１ 、２２ ＡＦＴ電圧出力トランジスタ
２３ 出力バッファ抵抗
３ レベルシフト回路
３１ 、３２ 分圧抵抗
３３ 出力バッファ抵抗
３４ 第２バッファ抵抗
４ 映像中間周波信号入力端子
５ ＡＦＴ電圧利用回路（マイクロコンピュータ）
６ 電源端子
【発明の属する技術分野】
本発明は、自動微同調制御電圧発生回路に係わり、特に、弾性表面波フィルタでろ波した映像中間周波信号が供給される中間周波用集積回路から出力された自動微同調制御電圧の無信号時レベルを低レベル方向にシフトするレベルシフト回路を設けた自動微同調制御電圧発生回路に関する。
【０００２】
【従来の技術】
従来、電子チューナを備えたテレビジョン受像機等においては、位相同期ループ（ＰＬＬ）を用いて電子チューナを所定受信周波数の放送信号にプリセット自動同調または自動探査同調させる場合に、中間周波用集積回路（ＩＦ ＩＣ）から出力される自動微同調制御（ＡＦＴ）電圧が用いられており、また、周囲温度変動等によって同調点にドリフトが生じた場合にも、同じ自動微同調制御（ＡＦＴ）電圧が用いられている。
【０００３】
ここで、図５（イ）、（ロ）、（ハ）は、電子チューナにおいてプリセット自動同調を行う際に、電子チューナの各部における信号または電圧波形及び周波数変動の状態の各一例を示す説明図であって、（イ）は受信信号から検出された水平同期信号波形、（ロ）はＩＦ ＩＣから出力されたＡＦＴ電圧波形、（ハ）はＰＬＬ内にある局部発振信号発生用電圧制御発振器（ＶＣＯ）の発振周波数変動状態を示すものである。
【０００４】
いま、電子チューナにおけるプリセット自動同調を行う際には、始めに、図５（ハ）に示されるように、ＰＬＬ内にある局部発振信号発生用ＶＣＯの発振周波数を一定時間Ａ（例えば、２００ｍＳ）毎に低域周波数（または高域周波数）側から２ステップづづ、例えば（６２．５×２）ＫＨｚづつ順次ステップ状に変化させて発振周波数の掃引を行う。この発振周波数の掃引時に、図５（イ）に示されるように、受信信号から水平同期信号を検出する。次に、水平同期信号が検出されると、この水平同期信号を監視しながら、図５（ロ）に示されるように、ＩＦ ＩＣから出力されるＡＦＴ電圧のＳ字カーブの低レベルを検出する。ＡＦＴ電圧のＳ字カーブの低レベルが検出されると、局部発振信号発生用ＶＣＯの発振周波数の掃引を、これまでとは逆方向に、１ステップ、例えば６２．５ＫＨｚだけ変化させる。そして、図５（ハ）に示されるように、このとき得られた局部発振信号発生用ＶＣＯの発振周波数がプリセット自動同調点を表すものとしてメモリに記憶させ、プリセット自動同調が終了する。
【０００５】
なお、電子チューナの動作中に、水平同期信号の検出ができなかったり、ＩＦＩＣから出力されるＡＦＴ電圧のＳ字カーブの高レベルが上限値、例えば３．０ＭＨｚを超えたようなときには、再び、電子チューナにおいて、水平同期信号の検出動作が実行される。
【０００６】
次いで、図３は、電子チューナに用いられている既知のＡＦＴ電圧発生回路の構成の一例を示すブロック図である。
【０００７】
また、図４（イ）、（ロ）は図３に図示されたＡＦＴ電圧発生回路における各部の信号及び電圧波形を示す説明図であって、（イ）はろ波された映像中間周波信号の波形図、（ロ）は出力されるＡＦＴ電圧波形である。
【０００８】
図３に示されるように、ＡＦＴ電圧発生回路は、表面弾性波（ＳＡＷ）フィルタ３１と、中間周波用集積回路（ＩＦ ＩＣ）３２と、バイアス設定回路３３と、映像中間周波信号入力端子３４と、ＡＦＴ電圧利用回路（マイクロコンピュータ）３５と、電源端子３６とを備えている。そして、ＩＦ ＩＣ３２は、ＡＦＴ電圧出力トランジスタ３２１ 、３２２ と、出力バッファ抵抗３２３ とを含み、バイアス設定回路３３は、同じ抵抗値を持つ直列分圧抵抗３３１ 、３３２ と、出力バッファ抵抗３３３ とを含んでいる。
【０００９】
そして、ＳＡＷフィルタ３１は、入力端が映像中間周波信号入力端子３４に接続され、出力端がＩＦ ＩＣ３２の入力端に接続される。ＩＦ ＩＣ３２は、ＡＦＴ電圧出力端がバイアス設定回路３３の入力端に接続される。ＩＦ ＩＣ３２内においては、ＡＦＴ電圧出力トランジスタ３２１ 、３２２ が電源端子３６と接地点間に直列接続され、両出力トランジスタ３２１ 、３２２ の接続点とＩＦ ＩＣ３２のＡＦＴ電圧出力端間に出力バッファ抵抗３２３ が接続される。バイアス設定回路３３は、出力端がＡＦＴ電圧利用回路３５の入力端に接続される。バイアス設定回路３３内においては、直列分圧抵抗３３１ 、３３２ が電源端子３６と接地点間に接続され、両抵抗３３１ 、３３２ の接続点が入力端に直接接続され、入力端と出力端間に出力バッファ抵抗３３３ が接続される。
【００１０】
前記構成による既知のＡＦＴ電圧発生回路は、次のように動作する。
【００１１】
映像中間周波信号入力端子３４に映像中間周波信号が入力されると、映像中間周波信号はＳＡＷフィルタ３１でろ波され、ＳＡＷフィルタ３１から図４（イ）に示されるようなろ波された映像中間周波信号が出力される。ろ波された映像中間周波信号は、ＩＦ ＩＣ３２において検波されるとともにＡＦＴ電圧の形成が行われ、ＡＦＴ電圧が両出力トランジスタ３２１ 、３２２ の接続点から出力バッファ抵抗３２３ を通して取り出される。取り出されたＡＦＴ電圧は、バイアス設定回路３３に供給され、抵抗値の等しい直列分圧抵抗３３１ 、３３２ の分圧電圧によって、図４（ロ）に示されるように、無信号時レベルが電源端子３６の供給直流電圧の半分の電圧、例えば２．５Ｖに設定された後、次続の利用回路に供給される。なお、このＡＦＴ電圧は、高レベルが電源端子３６の供給直流電圧、例えば５Ｖに近い３．５Ｖ以上の電圧になるように設定され、低レベルが接地電圧、例えば０Ｖに近い１．５Ｖ以下の電圧になるように設定される。
【００１２】
この場合、図４（イ）に示されるように、ＳＡＷフィルタ３１でろ波された映像中間周波信号の周波数特性は、テレビジョン放送信号が残留側波帯方式を採用しているため、映像搬送波周波数Ｐより高域側の周波数帯域が映像搬送波周波数Ｐより低域側の周波数帯域に比べて著しく狭くなっており、これに対応して、図４（ロ）に示されるように、バイアス設定回路３３から取り出されるＡＦＴ電圧のＳ字カーブは、映像搬送波周波数Ｐより低域側の周波数帯域の周波数掃引時に比較的長い持続時間で高レベルになるのに対して、映像搬送波周波数Ｐより高域側の周波数帯域の周波数掃引時に短い持続時間で低レベルになる。
【００１３】
【発明が解決しようとする課題】
前記既知のＡＦＴ電圧発生回路においては、出力されるＡＦＴ電圧のＳ字カーブが、高レベル時の持続時間に比べて低レベル時の持続時間が極端に短いため、電子チューナのＰＬＬ内にあるＶＣＯにおいて、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、持続時間の短い低レベルの検知を行うことができずにその低レベル点を通り過ぎてしまい、低レベル点の位置をメモリに記憶することができなかったり、誤った点で低レベル点が検知され、その検知位置がメモリに記憶され、以後、プリセット自動同調を行うことができなくなったりするという問題を有している。
【００１４】
この場合、汎用のＩＦ ＩＣ３２を、ＩＦ ＩＣ３２の製造メーカーに依頼してその回路設計を一部変更し、出力されるＡＦＴ電圧のＳ字カーブの低レベル時の持続時間を長くすることも行われているが、汎用のＩＦ ＩＣ３２の回路設計を変更した場合、汎用のＩＦ ＩＣ３２の製造コストが上昇したり、常時、手に入れることができなくなる等の新たな問題を有することになる。
【００１５】
本発明は、このような問題点を解決するもので、その目的は、汎用のＩＦ ＩＣを用い、製造コストを上昇させず、簡単に、低レベル点の検出を容易に行うことが可能なＡＦＴ電圧発生回路を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、本発明によるＡＦＴ電圧発生回路は、映像中間周波信号をろ波する弾性表面波フィルタ、ろ波した映像中間周波信号に応答してＡＦＴ電圧を発生するＩＦ ＩＣ、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトするレベルシフト回路からなる手段を具備している。
【００１７】
前記手段によれば、レベルシフト回路を用いて、ＩＦ ＩＣから出力されたＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、シフトした無信号時レベルを低レベルとして取り扱い、実質的に低レベルの持続時間を長くしたので、確実に低レベル点の検知を行うことが可能になる。
【００１８】
【発明の実施の形態】
本発明の実施の形態において、ＡＦＴ電圧発生回路は、映像中間周波信号をろ波する弾性表面波フィルタと、弾性表面波フィルタに接続され、ろ波した映像中間周波信号を検波するとともに、ＡＦＴ電圧を発生するＩＦ ＩＣと、ＩＦ ＩＣに接続され、ＩＦ ＩＣが発生したＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトするレベルシフト回路とを備えているものである。
【００１９】
本発明の実施の形態の具体例において、ＡＦＴ電圧発生回路は、レベルシフト回路が電源電圧を不均等に分圧する直列分圧抵抗を含み、直列分圧抵抗の接続点にＩＦ ＩＣが発生したＡＦＴ電圧を供給しているものである。
【００２０】
これらの本発明の実施の形態によれば、ＩＦ ＩＣにレベルシフト回路を接続し、ＩＦ ＩＣから出力されたＡＦＴ電圧をレベルシフト回路に供給することにより、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、このシフトした無信号時レベルを低レベルと同様に取り扱うようにしたので、低レベルの短い持続時間にシフトした無信号時レベルの持続時間を加え、実質的に低レベルの持続時間を長くすることができる。そして、ＡＦＴ電圧の低レベルの持続時間が長くなったことにより、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、低レベル点を確実に検知して、低レベル点の位置をメモリに記憶させことができ、その結果、プリセット自動同調を行うことができないという事態に陥ることを避けることができる。
【００２１】
また、これらの本発明の実施の形態によれば、ＡＦＴ電圧発生回路を構成する際に、汎用のＩＦ ＩＣとレベルシフト回路とを用いれば足りるので、構成が簡単で、製造コストが安価になる。
【００２２】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００２３】
図１は、本発明による自動微同調制御（ＡＦＴ）電圧発生回路の一実施例の構成を示す一部回路図を含んだブロック図である。
【００２４】
また、図２は、図１に図示されたＡＦＴ電圧発生回路から出力されるＡＦＴ電圧を示す電圧波形図である。
【００２５】
図１に示されるように、本実施例のＡＦＴ電圧発生回路は、表面弾性波（ＳＡＷ）フィルタ１と、中間周波用集積回路（ＩＦ ＩＣ）２と、レベルシフト回路３と、映像中間周波信号入力端子４と、ＡＦＴ電圧利用回路（マイクロコンピュータ）５と、電源端子６とを備えている。この場合、ＩＦ ＩＣ２は、ＡＦＴ電圧出力トランジスタ２１ 、２２ と、出力バッファ抵抗２３ とを含んでおり、レベルシフト回路３は、２個の直列分圧抵抗３１ 、３２ と、出力バッファ抵抗３３ と、第２バッファ抵抗３４ とを含んでいる。なお、２個の分圧抵抗３１ 、３２ は、分圧抵抗３１ の抵抗値Ｒ１が分圧抵抗３２ の抵抗値Ｒ２よりも大きくなるように、具体的には抵抗値Ｒ１、Ｒ２の間で、Ｒ１＝４Ｒ２を満たす程度に選択する。
【００２６】
そして、ＳＡＷフィルタ１は、入力端が映像中間周波信号入力端子４に接続され、出力端がＩＦ ＩＣ２の入力端に接続される。ＩＦ ＩＣ２は、ＡＦＴ電圧出力端がレベルシフト回路３の入力端に接続される。ＩＦ ＩＣ２内においては、ＡＦＴ電圧出力トランジスタ２１ 、２２ が電源端子６と接地点間に直列接続され、両出力トランジスタ２１ 、２２ の接続点とＩＦ ＩＣ２のＡＦＴ電圧出力端間に出力バッファ抵抗２３ が接続される。レベルシフト回路３は、出力端がＡＦＴ電圧利用回路５の入力端に接続される。バイアス設定回路３内においては、２個の分圧抵抗３１ 、３２ が電源端子６と接地点間に直列接続され、両分圧抵抗３１ 、３２ の接続点と入力端との間に第２バッファ抵抗３４ が接続され、入力端と出力端との間に出力バッファ抵抗３３ が接続される。
【００２７】
前記構成において、本実施例のＡＦＴ電圧発生回路は、次のように動作する。
【００２８】
映像中間周波信号入力端子４に映像中間周波信号が入力されたとき、映像中間周波信号は、ＳＡＷフィルタ１によってろ波され、既知のＡＦＴ電圧発生回路と同様に、ＳＡＷフィルタ１から、図４（イ）に示されるようなろ波された映像中間周波信号が出力される。次いで、ろ波された映像中間周波信号は、ＩＦ ＩＣ２に供給される。ＩＦ ＩＣ２は、供給されたろ波された映像中間周波信号を検波するとともに、ろ波された映像中間周波信号に基づいてＡＦＴ電圧を形成し、形成したＡＦＴ電圧を両出力トランジスタ２１ 、２２ の接続点から出力バッファ抵抗２３ を通して出力する。ＩＦ ＩＣ２から出力されたＡＦＴ電圧は、レベルシフト回路３に供給される。このときのＡＦＴ電圧は、無信号時レベルが図２のレベルａに示されるように高レベルと低レベルとの中間レベルになっている。次いで、レベルシフト回路３は、供給されたＡＦＴ電圧を、２個の分圧抵抗３１ 、３２ の分圧電圧によって、無信号時レベルが図２のレベルｂに示されるように高レベルと低レベルとの中間レベルよりも低レベル側にシフトされたシフトレベルに変換した後、レベルシフト回路３から出力され、利用回路５に供給される。
【００２９】
本実施例のＡＦＴ電圧発生回路においては、電源端子６に供給される直流電圧が、例えば５Ｖであるとすると、ＩＦ ＩＣ２から出力されるＡＦＴ電圧は、例えば、高レベルが４．５Ｖで、低レベルが０．５Ｖで、中間レベルが２．５Ｖになるように設定され、また、レベルシフト回路３から出力されるＡＦＴ電圧は、高レベルが４．５Ｖで、低レベルが０．５Ｖで、シフトレベルが１．０になるように設定されるもので、レベルシフト回路３から出力されるＡＦＴ電圧は、低レベルとシフトレベルとが１．５Ｖ以下であって、いずれも、低レベルとして認識されるものになる。
【００３０】
このように本実施例のＡＦＴ電圧発生回路によれば、ＡＦＴ電圧の無信号時レベルを、高レベルと低レベルとの中間レベルから低レベルに近いシフトレベルに変換し、低レベルと同様に取り扱うことができるようにしたので、低レベルの持続時間を長くなったものと等価になり、電子チューナのＰＬＬ内にあるＶＣＯの局部発振信号周波数を掃引してプリセット自動同調を行う場合に、ＡＦＴ電圧の低レベル点を確実に検知し、低レベル点の位置をメモリに記憶させことができ、その結果として、電子チューナがプリセット自動同調を行うことができないという事態の発生を避けることができる。
【００３１】
なお、前記実施例においては、シフトレベル回路３に用いられている２個の分圧抵抗３１ 、３２ の各抵抗値Ｒ１、Ｒ２について、Ｒ１＝４Ｒ２の関係を有するように選んだ例を挙げて説明したが、本発明による分圧抵抗３１ 、３２ の各抵抗値Ｒ１、Ｒ２はそれらの値に限られるものでなく、ＡＦＴ電圧の中間レベルを低レベル側にシフトさせ、実質的に低レベルと同様に取り扱うことができるようになるものであれば、抵抗値Ｒ１、Ｒ２についてはそれ以外の関係を有するように選んでもよい。
【００３２】
また、前記実施例においては、電源電圧が５Ｖ、高レベルが４．５Ｖ、低レベルが０．５Ｖ、中間レベルが２．５Ｖ、シフトレベルが１．０Ｖである例を挙げて説明したが、本発明における電源電圧、高レベル、低レベル、中間レベル、シフトレベルはこれらの電圧値のものに限られるものでなく、それらの電圧が大幅に変更されない範囲内で、任意の電圧値を選択することができる。
【００３３】
【発明の効果】
以上のように、本発明によれば、ＩＦ ＩＣにレベルシフト回路を接続し、ＩＦ ＩＣから出力されたＡＦＴ電圧をレベルシフト回路に供給することにより、ＡＦＴ電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトさせ、このシフトした無信号時レベルを低レベルと同様に取り扱うようにしたので、低レベルの短い持続時間にシフトした無信号時レベルの持続時間を加え、実質的に低レベルの持続時間を長くすることができるもので、ＡＦＴ電圧の低レベルの持続時間が長くなったことにより、局部発振信号周波数を掃引してプリセット自動同調を行う場合に、低レベル点を確実に検知して、低レベル点の位置をメモリに記憶させことができ、その結果、プリセット自動同調を行うことができなくなるという事態の発生を防げるという効果がある。
【００３４】
また、本発明によれば、ＡＦＴ電圧発生回路を構成する際に、汎用のＩＦ ＩＣとレベルシフト回路とを用いれば足りるので、構成が簡単で、製造コストが安価になるという効果がある。
【図面の簡単な説明】
【図１】本発明によるＡＦＴ電圧発生回路の一実施例の構成を示す一部回路図を含んだブロック図である。
【図２】図１に図示されたＡＦＴ電圧発生回路から出力されるＡＦＴ電圧を示す電圧波形図である。
【図３】電子チューナに用いられている既知のＡＦＴ電圧発生回路の構成の一例を示すブロック図である。
【図４】図３に図示されたＡＦＴ電圧発生回路における各部の信号及び電圧波形を示す説明図である。
【図５】電子チューナにおいてプリセット自動同調を行う際に、電子チューナの各部における信号または電圧波形及び周波数変動の状態の各一例を示す説明図である。
【符号の説明】
１ 表面弾性波（ＳＡＷ）フィルタ
２ 中間周波用集積回路（ＩＦ ＩＣ）
２１ 、２２ ＡＦＴ電圧出力トランジスタ
２３ 出力バッファ抵抗
３ レベルシフト回路
３１ 、３２ 分圧抵抗
３３ 出力バッファ抵抗
３４ 第２バッファ抵抗
４ 映像中間周波信号入力端子
５ ＡＦＴ電圧利用回路（マイクロコンピュータ）
６ 電源端子
Claims (2)
- 映像中間周波信号をろ波する弾性表面波フィルタと、前記弾性表面波フィルタに接続され、ろ波した映像中間周波信号を検波するとともに、自動微同調制御電圧を発生する中間周波用集積回路と、前記中間周波用集積回路に接続され、前記中間周波用集積回路が発生した自動微同調制御電圧の無信号時レベルを中間レベルよりも低レベル方向にシフトするレベルシフト回路とを備えていることを特徴とする自動微同調制御電圧発生回路。
- 前記レベルシフト回路は、電源電圧を不均等に分圧する直列分圧抵抗を含み、前記直列分圧抵抗の接続点に前記中間周波用集積回路が発生した自動微同調制御電圧を供給していることを特徴とする請求項１に記載の自動微同調制御電圧発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35469198A JP3572210B2 (ja) | 1998-12-14 | 1998-12-14 | 自動微同調制御電圧発生回路 |
| MYPI99005056A MY123019A (en) | 1998-12-14 | 1999-11-19 | Automatic fine-tuning control voltage generating circuit having level shift circuit |
| US09/453,144 US6469750B1 (en) | 1998-12-14 | 1999-12-02 | Automatic fine-tuning control voltage generating circuit having level shift circuit |
| CN99126087A CN1133323C (zh) | 1998-12-14 | 1999-12-13 | 自动微调控制电压生成回路 |
| KR1019990057213A KR100315345B1 (ko) | 1998-12-14 | 1999-12-13 | 자동미세동조 제어전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35469198A JP3572210B2 (ja) | 1998-12-14 | 1998-12-14 | 自動微同調制御電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000184309A JP2000184309A (ja) | 2000-06-30 |
| JP3572210B2 true JP3572210B2 (ja) | 2004-09-29 |
Family
ID=18439261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35469198A Expired - Lifetime JP3572210B2 (ja) | 1998-12-14 | 1998-12-14 | 自動微同調制御電圧発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6469750B1 (ja) |
| JP (1) | JP3572210B2 (ja) |
| KR (1) | KR100315345B1 (ja) |
| CN (1) | CN1133323C (ja) |
| MY (1) | MY123019A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3099083U (ja) * | 2003-07-07 | 2004-03-25 | アルプス電気株式会社 | テレビジョンチューナ |
| JP2010193351A (ja) * | 2009-02-20 | 2010-09-02 | Alps Electric Co Ltd | 高周波機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685744B2 (ja) * | 1986-08-20 | 1997-12-03 | 三菱電機株式会社 | テレビジヨン信号選局装置 |
| JPH0695630B2 (ja) * | 1989-10-30 | 1994-11-24 | 三洋電機株式会社 | Ａｆｔ機能付周波数シンセサイザー受信装置の制御方法 |
| JPH05344445A (ja) | 1992-06-08 | 1993-12-24 | Nec Home Electron Ltd | Ａｆｔ回路 |
| JP2503916B2 (ja) | 1993-10-15 | 1996-06-05 | 日本電気株式会社 | Ａｆｔ検波回路 |
| JP3818694B2 (ja) * | 1996-05-15 | 2006-09-06 | ローム株式会社 | テレビジョン信号の受信回路 |
| TW393860B (en) * | 1997-06-09 | 2000-06-11 | Sony Corp | Receiving device and receiving method |
-
1998
- 1998-12-14 JP JP35469198A patent/JP3572210B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-19 MY MYPI99005056A patent/MY123019A/en unknown
- 1999-12-02 US US09/453,144 patent/US6469750B1/en not_active Expired - Fee Related
- 1999-12-13 CN CN99126087A patent/CN1133323C/zh not_active Expired - Fee Related
- 1999-12-13 KR KR1019990057213A patent/KR100315345B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100315345B1 (ko) | 2001-11-26 |
| MY123019A (en) | 2006-05-31 |
| CN1133323C (zh) | 2003-12-31 |
| CN1257377A (zh) | 2000-06-21 |
| KR20000057053A (ko) | 2000-09-15 |
| US6469750B1 (en) | 2002-10-22 |
| JP2000184309A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU624707B2 (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JPS627728B2 (ja) | ||
| CA1131768A (en) | Television receiver with synchronous detector and common reference oscillator | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| JP3572210B2 (ja) | 自動微同調制御電圧発生回路 | |
| KR960000523B1 (ko) | 수신기 | |
| US6396354B1 (en) | PLL detection circuit with lock judgement circuit | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| JP3818694B2 (ja) | テレビジョン信号の受信回路 | |
| JPH0690188A (ja) | 受信機 | |
| CA1172751A (en) | Afc circuit | |
| JPS627729B2 (ja) | ||
| US4968951A (en) | Phase locked loop having circuit for recovering from oscillation stoppage | |
| JP3441049B2 (ja) | 高周波モジュール | |
| JPH0131756B2 (ja) | ||
| JP3311150B2 (ja) | Ｔｖ受像機 | |
| JPS6126850B2 (ja) | ||
| JPH09200635A (ja) | 映像信号受信回路 | |
| JPS63176011A (ja) | 同調電圧発生回路 | |
| JPH0374058B2 (ja) | ||
| JPH10322195A (ja) | 発振回路 | |
| JPH0368223A (ja) | Ｐｌｌ受信機 | |
| KR20000003036U (ko) | 수정진동자의 발진 주파수 자동 확장회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |