JP3567811B2 - スクイブドライバ回路 - Google Patents
スクイブドライバ回路 Download PDFInfo
- Publication number
- JP3567811B2 JP3567811B2 JP23653699A JP23653699A JP3567811B2 JP 3567811 B2 JP3567811 B2 JP 3567811B2 JP 23653699 A JP23653699 A JP 23653699A JP 23653699 A JP23653699 A JP 23653699A JP 3567811 B2 JP3567811 B2 JP 3567811B2
- Authority
- JP
- Japan
- Prior art keywords
- squib
- circuit
- driver circuit
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、スクイブドライバ回路に関し、詳しくは、起動用のスクイブに電流を供給するスクイブドライバ回路に関する。
【０００２】
【従来の技術】
従来、この種のスクイブドライバ回路としては、図４に例示する従来例のスクイブドライバ回路１１０のように、電源１１１に接続されて所定状態のときにオンする状態スイッチ１１２と、この状態スイッチ１１２と配線１１３とを介して電源１１１と起動用のスクイブ１１４とに鏡像的に接続された二つのＭＯＳＦＥＴ１１６，１１７と、状態スイッチ１１２がオンしたときに状態スイッチ１１２を介して接続される電源１１１に基づく電圧を二つのＭＯＳＦＥＴ１１６，１１７のゲートに出力するアンプ１２０とを備えるものが提案されている。鏡像的に二つのＭＯＳＦＥＴ１１６，１１７を接続することにより、各ＭＯＳＦＥＴ１１６，１１７に流れる電流を抵抗１１８の値により所望の比に設定することができる。アンプ１２０の二つの入力端子には、抵抗１１８を介して電源１１１からの電圧と、電源１１１からの電圧を電源１１９により所定の電圧だけ降下させた基準電圧とが入力されており、抵抗１１８を介して入力された電圧が基準電圧より高くなると、ＭＯＳＦＥＴ１１６，１１７のゲートに電圧を印加してＭＯＳＦＥＴ１１６，１１７をオンするようになっている。なお、抵抗１２２は、ＭＯＳＦＥＴ１１６，１１７のソースに対してゲートの電位を保つために配置されたものである。また、ＩＣ内電源１２３から駆動抵抗１２４を介してゲート入力するＭＯＳＦＥＴ１２５は、スクイブ１１４に電流を流すスイッチとして用いられている。こうした従来例のスクイブドライバ回路１１０は、状態スイッチ１１２とスクイブ１１４を除いてワンチップの集積回路として構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、この従来例のスクイブドライバ回路１１０では、図５に例示するように、スクイブ１１４に供給される電流が発振する場合がある。図５中、ａ０，ｂ０，ｃ０は、図４のＩＣの接続端子ａ０，ｂ０，ｃ０のポイントの電圧である。電源１１１から二つのＭＯＳＦＥＴ１１６，１１７までの間には配線１１３のインダクタンスがあるためにＭＯＳＦＥＴ１１６，１１７のドレインに供給される電圧は発振する。ＭＯＳＦＥＴ１１６，１１７のゲートに接続されたアンプ１２０は、定電流制御アンプとして構成されているが、高周波の発振に対しては追従できないから、ＭＯＳＦＥＴ１１６，１１７のゲートには固定された電圧が印加されることになる。このため、ＭＯＳＦＥＴ１１６，１１７のソースに接続されたスクイブ１１４に発振する電圧、即ち発振する電流が供給されてしまう。
【０００４】
本発明のスクイブドライバ回路は、配線インダクタンスによる発振を低減してスクイブに発振しない電流を供給することを目的の一つとする。また、本発明のスクイブドライバ回路は、簡易な構成により配線インダクタンスによる発振を低減することを目的の一つとする。
【０００５】
なお、ソースホロワ型のＭＯＳ増幅回路における発振を防止するものとして、ＭＯＳＦＥＴのゲートに発振防止用の高抵抗を接続するものが提案されている（例えば、特開昭５４−３７４５０号公報など）。この回路では、ＭＯＳＦＥＴのゲートに高抵抗を接続することにより、入力インピーダンスの実数部を大きくして発振を防止している。
【０００６】
【課題を解決するための手段およびその作用・効果】
本発明のスクイブドライバ回路は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【０００７】
本発明のスクイブドライバ回路は、
起動用のスクイブに電流を供給するスクイブドライバ回路であって、
電源に接続され、所定状態のときにオンする状態スイッチと、
前記状態スイッチを介して前記電源に接続されると共に前記スクイブに接続された半導体スイッチ素子と、
前記状態スイッチがオンしたときに該オンに伴って接続される前記電源に基づく電圧を前記半導体スイッチ素子のスイッチ制御端子に出力するスイッチ回路と、
該スイッチ回路の出力端子と前記電源とに接続され、該電源側の電圧の発振を低減する発振低減回路と
を備え、前記半導体スイッチ素子は、二つの電界効果トランジスタが鏡像的に接続されてなり、前記発振低減回路は、直列接続した抵抗とコンデンサとを前記スイッチ回路の出力端子と前記半導体スイッチ素子のスイッチ制御端子との間に接続してなる回路であることを特徴とする。
【０００８】
この本発明のスクイブドライバ回路では、発振低減回路が、電源側に生じ得る配線インダクタンスによる電圧の発振を低減するから、半導体スイッチ素子がオンされたときに半導体スイッチ素子に流れる電流の発振も抑えられる。その結果、スクイブに発振の抑えられた電流を流すことができる。
【０００９】
また、前記半導体スイッチ素子は、二つのスイッチ素子が鏡像的に接続されてなり、これにより、スクイブに流す電流をより確実に所定の電流に制御することができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態を実施例を用いて説明する。図１は、本発明の一実施例であるスクイブドライバ回路１０の構成の概略を示す構成図である。実施例のスクイブドライバ回路１０は、図示するように、図５で例示した従来例のスクイブドライバ回路１１０とほぼ同様の構成をしている。即ち、実施例のスクイブドライバ回路１０は、電源１１に接続されて所定状態のときにオンする状態スイッチ１２と、この状態スイッチ１２と配線１３とを介して電源１１と起動用のスクイブ１４とに鏡像的に接続された二つのＭＯＳＦＥＴ１６，１７と、状態スイッチ１２がオンしたときに状態スイッチ１２を介して接続される電源１１に基づく電圧を二つのＭＯＳＦＥＴ１６，１７のゲートに出力するアンプ２０とを備える。ここで、起動用のスクイブ１４としては、車載されたエアバックの点火用のスクイブなどとすることができ、この場合、状態スイッチ１２は加速度センサに基づいて動作するスイッチとすることができる。
【００１３】
実施例のスクイブドライバ回路１０が備える抵抗１８や抵抗２２，電源２３から駆動抵抗２４を介してゲート入力するＭＯＳＦＥＴ２５も、従来例のスクイブドライバ回路１１０が備える抵抗１１８や抵抗１２２，ＭＯＳＦＥＴ１２５と同様である。実施例のスクイブドライバ回路１０も状態スイッチ１２とスクイブ１４とを除いて、ワンチップの集積回路として構成されている。なお、スクイブ１４に流れる電流値は、ＭＯＳＦＥＴ１６，１７の比をＮ：１とし、抵抗１８の値をＲ，電源電圧をＶとすれば、次式で表わされる。
【００１４】
Ｉ＝Ｎ×Ｖ／Ｒ （Ｎ≫１）
【００１５】
実施例のスクイブドライバ回路１０のアンプ２０の出力端子は、抵抗２１を介して二つのＭＯＳＦＥＴ１６，１７のゲートに接続されている。一般的に、ＭＯＳＦＥＴは、その物理的な構造から、ゲートとドレイン間およびゲートとソース間にはコンデンサが存在するから、アンプ２０の出力端子は、直列に接続された抵抗２１とコンデンサとを介して電源１１に接続されていることになる。この直列に接続されたコンデンサと抵抗２１は、配線１３のインダクタンスによる電源１１側の電圧の発振を低減する機能を有する。発振の程度の低減は、抵抗２１の値を調節することにより行なうことができる。
【００１６】
実施例のスクイブドライバ回路１０の動作の様子の一例を図２に示す。図２中、ａ１，ｂ１，ｃ１は、図１に例示するスクイブドライバ回路１０を構成するＩＣの接続端子ａ１，ｂ１，ｃ１のポイントにおける電圧である。図示するように、実施例のスクイブドライバ回路１０では、従来例のスクイブドライバ回路１１０（図５参照）に比して電源１１側の電圧の発振が低減されている。この結果、スクイブ１４に流れる電流も発振しない。
【００１７】
以上説明した実施例のスクイブドライバ回路１０によれば、アンプ２０の出力端子とＭＯＳＦＥＴ１６，１７のゲートとの間に抵抗２１を設けることにより、配線１３のインダクタンスによる電圧の発振を低減することができる。この結果、スクイブ１４に発振のない電流を流すことができる。
【００１８】
実施例のスクイブドライバ回路１０では、アンプ２０の出力端子とＭＯＳＦＥＴ１６，１７のゲートとの間に抵抗２１だけを設けたが、更に、ＭＯＳＦＥＴ１６，１７のゲートと電源１１とにコンデンサを設けるものとしてもよい。この場合、ＭＯＳＦＥＴに代えてバイポーラトランジスタを用いるものとしてもよい。なお、配線１３のインダクタンスによる発振の低減の程度はコンデンサの容量と抵抗２１の値とにより設定することができる。
【００１９】
実施例のスクイブドライバ回路１０では、ＭＯＳＦＥＴ１６，１７としてＮチャンネルのＭＯＳＦＥＴを用いたが、図３の変形例のスクイブドライバ回路１０Ｂに示すように、ＰチャンネルのＭＯＳＦＥＴ１６Ｂ，１７Ｂを用いるものとしてもよい。この場合、ＰチャンネルのＭＯＳＦＥＴを用いることに伴って、電流調整用の抵抗１８Ｂや駆動用の抵抗２２Ｂ，基準電圧を得る電源１９Ｂの配置は異なるものとなる。
【００２０】
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【図１】本発明の一実施例であるスクイブドライバ回路１０の構成の概略を示す構成図である。
【図２】実施例のスクイブドライバ回路１０の動作の様子を説明する説明図である。
【図３】変形例のスクイブドライバ回路１０Ｂの構成の概略を示す構成図である。
【図４】従来例のスクイブドライバ回路１１０の構成の概略を示す構成図である。
【図５】従来例のスクイブドライバ回路１１０の動作の様子を説明する説明図である。
【符号の説明】
１０，１０Ｂ，１１０ スクイブドライバ回路、１１，１１１ 電源、１２，１１２ 状態スイッチ、１３，１１３ 配線、１４，１１４ スクイブ、１６，１６Ｂ，１７，１７Ｂ，１１６，１１７ ＭＯＳＦＥＴ、１８，１８Ｂ，１１８抵抗、１９，１９Ｂ，１１９ 電源、２０，１２０ アンプ、２１ 発振低減用の抵抗、２２，２２Ｂ，１２２ 駆動用の抵抗、２３，１２３ ＩＣ内電源、２４，１２４ 駆動用の抵抗、２５，１２５ ＭＯＳＦＥＴ。
Claims (2)
- 起動用のスクイブに電流を供給するスクイブドライバ回路であって、
電源に接続され、所定状態のときにオンする状態スイッチと、
前記状態スイッチを介して前記電源に接続されると共に前記スクイブに接続された半導体スイッチ素子と、
前記状態スイッチがオンしたときに該オンに伴って接続される前記電源に基づく電圧を前記半導体スイッチ素子のスイッチ制御端子に出力するスイッチ回路と、
該スイッチ回路の出力端子と前記電源とに接続され、該電源側の配線インダクタンスによる電圧の発振を低減する発振低減回路と
を備え、
前記半導体スイッチ素子は、二つの電界効果トランジスタが鏡像的に接続されてなり、
前記発振低減回路は、直列接続した抵抗とコンデンサとを前記スイッチ回路の出力端子と前記半導体スイッチ素子のスイッチ制御端子との間に接続してなる回路であることを特徴とするスクイブドライバ回路。 - 請求項１に記載のスクイブドライバ回路において、
前記スイッチ回路は、アンプを含み構成され、
前記発振低減回路は、前記アンプの出力端子と前記半導体スイッチ素子を構成する各電界効果トランジスタのゲートとの間に接続されてなる回路であることを特徴とするスクイブドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653699A JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653699A JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060124A JP2001060124A (ja) | 2001-03-06 |
| JP3567811B2 true JP3567811B2 (ja) | 2004-09-22 |
Family
ID=17002138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23653699A Expired - Fee Related JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567811B2 (ja) |
-
1999
- 1999-08-24 JP JP23653699A patent/JP3567811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060124A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299884B1 (ko) | 낮은항복전압을갖는출력버퍼회로 | |
| JP3920236B2 (ja) | 差動増幅器 | |
| US7304458B2 (en) | Regulator circuit | |
| US5378932A (en) | Level shifting circuit | |
| EP0678984B1 (en) | High-to-low-voltage signal level shift circuit | |
| JP3811141B2 (ja) | 出力可変型定電流源回路 | |
| JP4063982B2 (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| JP3567811B2 (ja) | スクイブドライバ回路 | |
| JP4290554B2 (ja) | 改良された制御回路を備える出力ドライバ | |
| US7102416B2 (en) | High side switching circuit | |
| JP4357698B2 (ja) | リセット回路及び電源装置 | |
| JPWO2004066499A1 (ja) | 半導体集積回路 | |
| JP2679495B2 (ja) | 半導体回路 | |
| EP1079293B1 (en) | Current reference circuit | |
| JP3719242B2 (ja) | 半導体装置及び発振回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JP4075617B2 (ja) | レベルシフト回路 | |
| JP3636910B2 (ja) | ラインドライバ回路 | |
| JP6613256B2 (ja) | 保護回路及び負荷駆動回路 | |
| JP2944618B1 (ja) | 電流制御回路 | |
| JPH02301323A (ja) | レベルシフト回路 | |
| JP3485314B2 (ja) | 放電制御回路 | |
| JPH02228124A (ja) | 負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |