JP3567811B2 - スクイブドライバ回路 - Google Patents
スクイブドライバ回路 Download PDFInfo
- Publication number
- JP3567811B2 JP3567811B2 JP23653699A JP23653699A JP3567811B2 JP 3567811 B2 JP3567811 B2 JP 3567811B2 JP 23653699 A JP23653699 A JP 23653699A JP 23653699 A JP23653699 A JP 23653699A JP 3567811 B2 JP3567811 B2 JP 3567811B2
- Authority
- JP
- Japan
- Prior art keywords
- squib
- circuit
- driver circuit
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、スクイブドライバ回路に関し、詳しくは、起動用のスクイブに電流を供給するスクイブドライバ回路に関する。
【0002】
【従来の技術】
従来、この種のスクイブドライバ回路としては、図4に例示する従来例のスクイブドライバ回路110のように、電源111に接続されて所定状態のときにオンする状態スイッチ112と、この状態スイッチ112と配線113とを介して電源111と起動用のスクイブ114とに鏡像的に接続された二つのMOSFET116,117と、状態スイッチ112がオンしたときに状態スイッチ112を介して接続される電源111に基づく電圧を二つのMOSFET116,117のゲートに出力するアンプ120とを備えるものが提案されている。鏡像的に二つのMOSFET116,117を接続することにより、各MOSFET116,117に流れる電流を抵抗118の値により所望の比に設定することができる。アンプ120の二つの入力端子には、抵抗118を介して電源111からの電圧と、電源111からの電圧を電源119により所定の電圧だけ降下させた基準電圧とが入力されており、抵抗118を介して入力された電圧が基準電圧より高くなると、MOSFET116,117のゲートに電圧を印加してMOSFET116,117をオンするようになっている。なお、抵抗122は、MOSFET116,117のソースに対してゲートの電位を保つために配置されたものである。また、IC内電源123から駆動抵抗124を介してゲート入力するMOSFET125は、スクイブ114に電流を流すスイッチとして用いられている。こうした従来例のスクイブドライバ回路110は、状態スイッチ112とスクイブ114を除いてワンチップの集積回路として構成されている。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来例のスクイブドライバ回路110では、図5に例示するように、スクイブ114に供給される電流が発振する場合がある。図5中、a0,b0,c0は、図4のICの接続端子a0,b0,c0のポイントの電圧である。電源111から二つのMOSFET116,117までの間には配線113のインダクタンスがあるためにMOSFET116,117のドレインに供給される電圧は発振する。MOSFET116,117のゲートに接続されたアンプ120は、定電流制御アンプとして構成されているが、高周波の発振に対しては追従できないから、MOSFET116,117のゲートには固定された電圧が印加されることになる。このため、MOSFET116,117のソースに接続されたスクイブ114に発振する電圧、即ち発振する電流が供給されてしまう。
【0004】
本発明のスクイブドライバ回路は、配線インダクタンスによる発振を低減してスクイブに発振しない電流を供給することを目的の一つとする。また、本発明のスクイブドライバ回路は、簡易な構成により配線インダクタンスによる発振を低減することを目的の一つとする。
【0005】
なお、ソースホロワ型のMOS増幅回路における発振を防止するものとして、MOSFETのゲートに発振防止用の高抵抗を接続するものが提案されている(例えば、特開昭54−37450号公報など)。この回路では、MOSFETのゲートに高抵抗を接続することにより、入力インピーダンスの実数部を大きくして発振を防止している。
【0006】
【課題を解決するための手段およびその作用・効果】
本発明のスクイブドライバ回路は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【0007】
本発明のスクイブドライバ回路は、
起動用のスクイブに電流を供給するスクイブドライバ回路であって、
電源に接続され、所定状態のときにオンする状態スイッチと、
前記状態スイッチを介して前記電源に接続されると共に前記スクイブに接続された半導体スイッチ素子と、
前記状態スイッチがオンしたときに該オンに伴って接続される前記電源に基づく電圧を前記半導体スイッチ素子のスイッチ制御端子に出力するスイッチ回路と、
該スイッチ回路の出力端子と前記電源とに接続され、該電源側の電圧の発振を低減する発振低減回路と
を備え、前記半導体スイッチ素子は、二つの電界効果トランジスタが鏡像的に接続されてなり、前記発振低減回路は、直列接続した抵抗とコンデンサとを前記スイッチ回路の出力端子と前記半導体スイッチ素子のスイッチ制御端子との間に接続してなる回路であることを特徴とする。
【0008】
この本発明のスクイブドライバ回路では、発振低減回路が、電源側に生じ得る配線インダクタンスによる電圧の発振を低減するから、半導体スイッチ素子がオンされたときに半導体スイッチ素子に流れる電流の発振も抑えられる。その結果、スクイブに発振の抑えられた電流を流すことができる。
【0009】
また、前記半導体スイッチ素子は、二つのスイッチ素子が鏡像的に接続されてなり、これにより、スクイブに流す電流をより確実に所定の電流に制御することができる。
【0012】
【発明の実施の形態】
次に、本発明の実施の形態を実施例を用いて説明する。図1は、本発明の一実施例であるスクイブドライバ回路10の構成の概略を示す構成図である。実施例のスクイブドライバ回路10は、図示するように、図5で例示した従来例のスクイブドライバ回路110とほぼ同様の構成をしている。即ち、実施例のスクイブドライバ回路10は、電源11に接続されて所定状態のときにオンする状態スイッチ12と、この状態スイッチ12と配線13とを介して電源11と起動用のスクイブ14とに鏡像的に接続された二つのMOSFET16,17と、状態スイッチ12がオンしたときに状態スイッチ12を介して接続される電源11に基づく電圧を二つのMOSFET16,17のゲートに出力するアンプ20とを備える。ここで、起動用のスクイブ14としては、車載されたエアバックの点火用のスクイブなどとすることができ、この場合、状態スイッチ12は加速度センサに基づいて動作するスイッチとすることができる。
【0013】
実施例のスクイブドライバ回路10が備える抵抗18や抵抗22,電源23から駆動抵抗24を介してゲート入力するMOSFET25も、従来例のスクイブドライバ回路110が備える抵抗118や抵抗122,MOSFET125と同様である。実施例のスクイブドライバ回路10も状態スイッチ12とスクイブ14とを除いて、ワンチップの集積回路として構成されている。なお、スクイブ14に流れる電流値は、MOSFET16,17の比をN:1とし、抵抗18の値をR,電源電圧をVとすれば、次式で表わされる。
【0014】
I=N×V/R (N≫1)
【0015】
実施例のスクイブドライバ回路10のアンプ20の出力端子は、抵抗21を介して二つのMOSFET16,17のゲートに接続されている。一般的に、MOSFETは、その物理的な構造から、ゲートとドレイン間およびゲートとソース間にはコンデンサが存在するから、アンプ20の出力端子は、直列に接続された抵抗21とコンデンサとを介して電源11に接続されていることになる。この直列に接続されたコンデンサと抵抗21は、配線13のインダクタンスによる電源11側の電圧の発振を低減する機能を有する。発振の程度の低減は、抵抗21の値を調節することにより行なうことができる。
【0016】
実施例のスクイブドライバ回路10の動作の様子の一例を図2に示す。図2中、a1,b1,c1は、図1に例示するスクイブドライバ回路10を構成するICの接続端子a1,b1,c1のポイントにおける電圧である。図示するように、実施例のスクイブドライバ回路10では、従来例のスクイブドライバ回路110(図5参照)に比して電源11側の電圧の発振が低減されている。この結果、スクイブ14に流れる電流も発振しない。
【0017】
以上説明した実施例のスクイブドライバ回路10によれば、アンプ20の出力端子とMOSFET16,17のゲートとの間に抵抗21を設けることにより、配線13のインダクタンスによる電圧の発振を低減することができる。この結果、スクイブ14に発振のない電流を流すことができる。
【0018】
実施例のスクイブドライバ回路10では、アンプ20の出力端子とMOSFET16,17のゲートとの間に抵抗21だけを設けたが、更に、MOSFET16,17のゲートと電源11とにコンデンサを設けるものとしてもよい。この場合、MOSFETに代えてバイポーラトランジスタを用いるものとしてもよい。なお、配線13のインダクタンスによる発振の低減の程度はコンデンサの容量と抵抗21の値とにより設定することができる。
【0019】
実施例のスクイブドライバ回路10では、MOSFET16,17としてNチャンネルのMOSFETを用いたが、図3の変形例のスクイブドライバ回路10Bに示すように、PチャンネルのMOSFET16B,17Bを用いるものとしてもよい。この場合、PチャンネルのMOSFETを用いることに伴って、電流調整用の抵抗18Bや駆動用の抵抗22B,基準電圧を得る電源19Bの配置は異なるものとなる。
【0020】
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【図1】本発明の一実施例であるスクイブドライバ回路10の構成の概略を示す構成図である。
【図2】実施例のスクイブドライバ回路10の動作の様子を説明する説明図である。
【図3】変形例のスクイブドライバ回路10Bの構成の概略を示す構成図である。
【図4】従来例のスクイブドライバ回路110の構成の概略を示す構成図である。
【図5】従来例のスクイブドライバ回路110の動作の様子を説明する説明図である。
【符号の説明】
10,10B,110 スクイブドライバ回路、11,111 電源、12,112 状態スイッチ、13,113 配線、14,114 スクイブ、16,16B,17,17B,116,117 MOSFET、18,18B,118抵抗、19,19B,119 電源、20,120 アンプ、21 発振低減用の抵抗、22,22B,122 駆動用の抵抗、23,123 IC内電源、24,124 駆動用の抵抗、25,125 MOSFET。
Claims (2)
- 起動用のスクイブに電流を供給するスクイブドライバ回路であって、
電源に接続され、所定状態のときにオンする状態スイッチと、
前記状態スイッチを介して前記電源に接続されると共に前記スクイブに接続された半導体スイッチ素子と、
前記状態スイッチがオンしたときに該オンに伴って接続される前記電源に基づく電圧を前記半導体スイッチ素子のスイッチ制御端子に出力するスイッチ回路と、
該スイッチ回路の出力端子と前記電源とに接続され、該電源側の配線インダクタンスによる電圧の発振を低減する発振低減回路と
を備え、
前記半導体スイッチ素子は、二つの電界効果トランジスタが鏡像的に接続されてなり、
前記発振低減回路は、直列接続した抵抗とコンデンサとを前記スイッチ回路の出力端子と前記半導体スイッチ素子のスイッチ制御端子との間に接続してなる回路であることを特徴とするスクイブドライバ回路。 - 請求項1に記載のスクイブドライバ回路において、
前記スイッチ回路は、アンプを含み構成され、
前記発振低減回路は、前記アンプの出力端子と前記半導体スイッチ素子を構成する各電界効果トランジスタのゲートとの間に接続されてなる回路であることを特徴とするスクイブドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23653699A JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23653699A JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060124A JP2001060124A (ja) | 2001-03-06 |
JP3567811B2 true JP3567811B2 (ja) | 2004-09-22 |
Family
ID=17002138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23653699A Expired - Fee Related JP3567811B2 (ja) | 1999-08-24 | 1999-08-24 | スクイブドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3567811B2 (ja) |
-
1999
- 1999-08-24 JP JP23653699A patent/JP3567811B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001060124A (ja) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3920236B2 (ja) | 差動増幅器 | |
US7304458B2 (en) | Regulator circuit | |
US5378932A (en) | Level shifting circuit | |
KR19980081521A (ko) | 낮은 항복 전압을 갖는 출력 버퍼 회로 | |
EP0678984B1 (en) | High-to-low-voltage signal level shift circuit | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
JP3811141B2 (ja) | 出力可変型定電流源回路 | |
JPH1188159A (ja) | チャ−ジポンプ回路 | |
JP3567811B2 (ja) | スクイブドライバ回路 | |
JP4290554B2 (ja) | 改良された制御回路を備える出力ドライバ | |
US7102416B2 (en) | High side switching circuit | |
JP4357698B2 (ja) | リセット回路及び電源装置 | |
JPWO2004066499A1 (ja) | 半導体集積回路 | |
JP3540401B2 (ja) | レベルシフト回路 | |
EP1079293B1 (en) | Current reference circuit | |
JP3719242B2 (ja) | 半導体装置及び発振回路 | |
JP2607304B2 (ja) | 半導体集積回路装置 | |
JP3972787B2 (ja) | ウィンドウコンパレータ | |
JP4362973B2 (ja) | 電圧レベル変換回路 | |
JP4075617B2 (ja) | レベルシフト回路 | |
JP3681731B2 (ja) | ドライブ回路 | |
JP6613256B2 (ja) | 保護回路及び負荷駆動回路 | |
JP2944618B1 (ja) | 電流制御回路 | |
JPH02301323A (ja) | レベルシフト回路 | |
JP3485314B2 (ja) | 放電制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |