JP3564654B2 - 標本化クロック再生回路 - Google Patents
標本化クロック再生回路 Download PDFInfo
- Publication number
- JP3564654B2 JP3564654B2 JP21505698A JP21505698A JP3564654B2 JP 3564654 B2 JP3564654 B2 JP 3564654B2 JP 21505698 A JP21505698 A JP 21505698A JP 21505698 A JP21505698 A JP 21505698A JP 3564654 B2 JP3564654 B2 JP 3564654B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- frequency
- difference
- frequency information
- correction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Description
【発明の属する技術分野】
本発明はテレビ信号を標本化して伝送する装置に使用される標本化クロック再生回路に関する。
【0002】
【従来の技術】
従来、カラーテレビ信号等の画像信号を符号化伝送する場合、互いに異なる周波数の標本化クロックと伝送路クロックを用いた符号化伝送システム、即ち、送受信システムが提案されている。この場合、送信側では、標本化周波数情報を伝送する一方、受信側では、当該標本化周波数情報から標本化クロックを再生する標本化クロック再生回路が必要である。このような標本化クロック再生回路では、通常、一定の周期で標本化クロックの数が送受ともに一致するように、電圧制御発振器(VCO)を制御して、標本化周波数の同期化を行なう方法が採用されている(例えば、特願昭52−117613号)。
【0003】
この方法を採用した場合、標本化クロック再生回路では、単に、周波数誤差情報に基づいて再生標本化周波数を得ているため、つまり、単に周波数誤差情報に基づいて電圧制御発振器を制御しているため、再生標本化周波数を所望の精度の値に収束させるのに時間がかかっていた。
【0004】
これを改善する方法として周波数偏差値の変化をもとに所望の収束値までの偏差量を求めて、周波数誤差情報(差分値)にこの偏差量を加算し、この加算値に基づいて再生標本化周波数の制御を行なうことにより、標本化クロックの所望収束値への引込み時間を短縮させることができる標本化周波数制御回路が提案されている。
【0005】
例えば、特開平4−311160号(以下、引用文献1と呼ぶ)には、上記した標本化周波数制御回路の一例が示されている。図5は、その回路構成を示し、他方、図6は、その引込み特性を示している。
【0006】
引用文献1に示された標本化周波数制御回路は、伝送路周波数f1及び送信側周波数情報f2をそれぞれ受ける入力端子110及び120とを備えると共に、再生標本化周波数fSRを出力する出力端子130を有している。伝送路周波数f1は、分周器140で分周された後、第1の分周信号としてカウンタ150に与えられる。カウンタ150では、電圧制御発振器(VCO)160からの再生標本化周波数fSRを分周器170で分周することによって得られた第2の分周信号を第1の分周信号の時間中、カウントし、カウント結果を減算器180に出力する。
【0007】
減算器180には、送信側周波数情報f2が入力端子120を介して与えられており、減算器180は、送信側周波数情報f2とカウント値との偏差を周波数誤差情報として、加算器190及び予測器200に送出する。加算器190は、予測器200における予測結果と、減算器180からの偏差とを加算して、積分器210及びD/A変換器220を介して、VCO160に供給する。
【0008】
上記した構成において、予測器200では、収束率を監視して、予め設定された収束曲線上のある点(図6のa点)における収束率と監視収束率とが同一となった時に、設定偏差量を出力して周波数誤差情報に設定偏差量を加算して補正を行なっている。
【0009】
更に、特開平4−290306号公報(引用文献2)には、受信装置側で、送受信装置の電源投入順序に関係なく、より早く受信装置の再生標本化周波数を得るために、伝送路周波数を変換することによって得られた標本化周波数と、送信装置からの標本化周波数との差分値を求め、当該差分値を所定の設定値とを比較する比較器を備えた標本化周波数再生回路が提案されている。この場合、比較器は、比較結果が1より大きいとき、比較器における設定値をn倍して出力する一方、比較結果が1より小さいとき、設定値をそのまま出力し、この比較結果に応じて、電圧制御発振器の再生標本化周波数が制御されている。
【0010】
【発明が解決しようとする課題】
引用文献1に記載されたように、予測器200において、収束率の変化を時間的に監視して、収束率と監視収束率が同一となった事を判定することは、実際には容易ではなく、また、a点に達したと判定するまでに時間がかかる欠点があった。
【0011】
他方、引用文献2に示された標本化周波数再生回路は、受信機における電源投入直後のように、標本化周波数の再生を受信側で行っていない場合には、電圧制御発振器の出力を早く変動させることができる。しかしながら、引用文献2に示された再生標本化周波数の制御は、電源投入時のように、電圧制御発振器の発振周波数を大きく変化させることはできても、電源投入時以外における微妙な発振周波数の変化には、対処できない。
【0012】
本発明の目的は、標本化周波数情報を受信側に送信して標本化クロックを再生する際に、受信側のクロックを送信側と同じ周波数に迅速に引き込むことができる標本化クロック再生回路を提供することである。
【0013】
本発明の他の目的は、短時間で、且つ、標本化周波数を所望の精度に収束させることのできる標本化クロック再生回路を提供することにある。
【0014】
【課題を解決するための手段】本発明の一態様によれば、送信側標本化クロックの周波数を示す周波数情報を受け、当該受信された周波数情報から、送信側標本化クロックと同じ周波数の再生標本化クロックを受信側において発生する標本化クロック再生回路において、制御電圧を受け、当該制御電圧に応じて、前記受信側における標本化クロックに相当する再生標本化クロックを発生する電圧制御発振器(VCO)と、前記制御電圧を定める積分器と、前記再生標本化クロックの周波数を示す周波数情報を得る手段と、前記送信側の周波数情報と前記再生標本化クロックの周波数情報との差分を検出し、前記差分が予め定められた値よりも、大きい場合、前記送信側周波数情報と受信側周波数情報と前記積分器の出力の値とに依存した補正信号を前記積分器に出力する補正信号発生手段を有することを特徴とする標本化クロック再生回路が得られる。
【0015】
本発明の他の態様によれば、伝送路クロックを用いて送信側標本化クロックの周波数を示す周波数情報を受信して、送信側と同じ様に受信側標本化クロックの周波数情報を求め、周波数情報の差分信号を電圧制御発振器(VCO)へフィードバック制御して送信側と同じ周波数の標本化クロックを発生する標本化クロック再生回路において、送信側と受信側の周波数情報の差分がある値より大きくなった場合は、差分信号による通常のフィードバック制御を停止させ、受信側の周波数情報が送信側周波数情報に一致するであろうVCOの制御電圧を与える積分器出力の値を推定し、積分器出力がその値をとるための補正信号を発生し、補正信号を加算して推定した積分器出力を求め、推定した積分器出力をアナログ信号に変換してVCOを制御し、推定した制御電圧に対応する周波数の標本化クロックを発生する手段を備えた標本化クロック再生回路が得られる。
【0016】
本発明では、送信側と受信側との周波数情報の差分がある値よりも大きくなった場合にも、差分に応じた補正信号を出力して、VCOを制御することができる標本化クロック再生回路が得られる。
【0017】
【発明の実施の形態】
図1を参照すると、本発明の一実施の形態に係る標本化クロック再生回路を含む送受信システムが示されている。図示されたシステムは、送信側21と受信側22とを備え、図示された送信側21は、標本化クロック発生回路1、カウンタ2、及び、伝送路クロック発生回路3を有している。
【0018】
送信側21における標本化クロック発生回路1は、カラーテレビ信号のカラーサブキャリアの4倍に同期させた標本化周波数fs(ここでは、14.32MHz)の標本化クロックを発生し、当該標準化クロックはカウンタ2に送られる。一方、伝送クロック発生回路3は、伝送路周波数fL(ここでは、44.73MHz)のクロックを発生しカウンタ2に送ると共に、受信側22にも送信する。
【0019】
送信側21のカウンタ2は、伝送路クロックをあらかじめ定めた分周比Mで分周した測定周期を求め、測定周期に標本化クロックがいくつ含まれるかをカウントし、カウント値を周波数情報Nsとして測定周期毎に受信側22に送る。尚、測定周期は受信側22らおける引込み時間を考慮して決定される。
【0020】
ここで、分周比Mを2の21乗とし、伝送路クロック周波数44.73MHzを221(=2097152)の分周比Mで分周すると、カウンタ2の出力である周波数情報Nsの周期は約50msecとなる。測定周期毎に、周波数情報Nsは画像信号を符号化した符号化データに多重化され、受信側22へ送られる。
【0021】
受信側22において、伝送路クロック再生回路4は伝送路信号から伝送路クロック成分を抽出して伝送路クロックを再生し、カウンタ6に供給する。
【0022】
他方、送信されて来た周波数情報NS は符号化データから分離されて減算器5および補正信号発生器7へ供給される。
【0023】
減算器5は、受信側カウンタ6に接続されており、カウンタ6からは、後述するように、受信側周波数情報NRが減算器5に供給されている。減算器5では、送信側周波数情報NS からカウンタ6から供給される受信側周波数情報NR を減算をして、差分信号NE (=NS −NR )を求め切替スイッチ8へ供給する。受信側の標本化周波数が送信側と一致する場合、差分信号NE はほぼ0となる。
【0024】
補正信号発生器7には、送信側周波数情報NS 、受信側周波数情報NR 、及び積分器出力値Yが与えられており、補正信号発生器7は、これらの情報NS 、NR 、及び出力値Yとから、受信側標本化クロックが送信側に一致させるための補正信号Ncを求める。
【0025】
所要の標本化クロックの周波数fR (したがって、周波数情報NR )を得るために必要な電圧制御発振器(VCO)11の制御電圧E、言い換えると、積分器9の出力Yの値は、VCOの電圧対周波数特性から推定することができる。
【0026】
カウンタ6の出力の受信側周波数情報NR と積分器出力Yの値から、カウンタ6の出力を送信側周波数情報NS の値にするために必要なYの値を推定して、現在のYの値との差分値を補正信号NC として得る。
【0027】
切替スイッチ8では補正信号NC による制御を行なう場合、b側に切替られ、補正信号NC が積分器9へ出力される。他方、通常の状態では、a側に切替えられており差分信号NE が積分器9へ出力される。
【0028】
切替判定は閾値をあらかじめ定めておき、差分信号NE の大きさと比較して切替えるか否かを決定する。周波数変動等を考慮して、例えば、閾値を2としておき、閾値より差分信号NE が大きい場合はb側を選択する、b側が選択され補正処理が行なわれた場合は、補正による周波数応答が得られるのに十分な時間が経過してからa側にもどされる。ここで、b側が選択された場合、補正信号Ncは一定値を取るのではなく、現在のYの値に依存した差分値であり、この差分値に応じた制御ができる。
【0029】
積分器9は、切替スイッチ8からの出力信号を積分器9の出力信号Yに加算して新たな積分器出力Yを得て出力する。
【0030】
積分器出力YはD/A変換器10と補正信号発生器7へ供給される。D/A変換器10は、積分器出力Yをアナログ信号に変換して、変換器されたアナログ信号を制御電圧EとしてVCO11へ供給する。
【0031】
VCO11は制御電圧Eに応じた周波数fR の標本化クロックを発生して、カウンタ6に供給する。
【0032】
カウンタ6は、送信側21のカウンタ2と同一の機能を有し、伝送路クロックをM分周した測定周期ごとに、周期内に含まれる受信標本化クロックの数をカウントして、カウント値を受信側周波数情報NR として出力し、減算器5と補正信号発生器7へ供給する。
【0033】
次に、図示された補正信号発生器7の動作について説明する。
【0034】
まず、図2(a)を参照すると、VCO11における制御電圧Eと、発振周波数との関係をあらわす発振周波数特性が示されている。また、図2(b)を参照すると、積分器出力Yに対応してカウンタ6から出力される周波数情報NR の周波数特性が示されており、この特性は、予め求めておくことができる。これを逆に変換すれば、図2(c)に示すように、周波数情報NR に対する積分器出力Yの特性が得られ、この特性をテーブルとして、補正信号発生器7内に設けられたROM(図示せず)に格納しておく。
【0035】
ここで、送信側21の周波数情報NS がN1 からN2 に変化したとし、この時の変化量N2 −N1 は閾値3より大きいとする。
【0036】
この場合、図2(c)に示すように、受信側22の周波数情報NR もN1 からN2 になるようにフィードバック制御がかかる。
【0037】
NS がN1 の時、NR もN1 で制御ループは安定しているものとすると、NS がN2 に変化した場合、差分信号NE =NS −NR =N2 −N1 が発生し、差分信号をもとに最終的にはNR がN2 になるようにフィードバック制御されるが、差分信号(N2 −N1 )の値が閾値より大きいので補正信号Ncによる制御が行なわれることになる。補正信号Ncは、図2(c)の特性のテーブルにおいてNR の値がN1 からN2 に変化するのに必要なYの大きさで与えられる。NR がN1 の時の積分器出力Yの値はY1 、N2 の時はY2 と推定され、NR がN1 からN2 に変化する時のYの変化はY2 −Y1 として与えられ、この値を補正信号NC として出力する。
【0038】
温度変化によりD/A変化器10の直流利得が変化すると発振特性はDCオフセット(YDC)が加わって上又は下にずれる。しかし、発振特性の形は温度変化によって大きく変らないものであると考えるとN1 およびN2 に対するYの値は各々Y1 +YDC、Y2 +YDCとなり、その差として求められる補正信号Ncの値は(Y2 +YDC)−(Y1 +YDC)=Y2 −Y1 として得られる。
【0039】
したがって、図2(c)の特性は相対特性が得られればよいので、VCOの中心周波数(設計上の)に対応するNR の値(N0 )に対応するYの値(Y0 )を0となるようにシフトした特性をROMテーブルに保持しておく。この時の特性は図2(d)に示すように、(N0 ,0)を中心にほぼ対称な形となる。
【0040】
積分器9の出力値YがY1 からY2 に変化してもVCO11が追従してカウンタ6にN2 に相当する値が出てくるまでに、応答時間がかかるので、続けて、補正信号Ncが積分されないように一旦、補正信号Ncを出力したら、応答が出力されるまでの時間は補正信号NC は0にしておく。
【0041】
別な第2の構成方法として、積分器9の出力値Yを補正信号発生器7に供給すると共に、N1 に対するY1 の値と、N2 に対する推定値Y2 を補正信号発生器7に記憶しておき、積分器9出力Yが推定値Y2 になるように、補正信号NC を出力することにしておくこともできる。この場合、1回、補正信号NcとしてY2 −Y1 の値が出力された後、Yの値はY2 となり、その後は自動的に補正信号は0の値が出力されることになる。
【0042】
このように、補正信号発生器7でNR がN2 になるYの値を推定して直接補正を行なうので、すなわち、フィードバックの利得が1となるように推定して補正を行なうので、補正に対する応答時間がたてばNR はほぼN2 に近づき、差分信号NE もほぼ0となる。一連の補正の処理が終ると通常の制御ループとなり、差分信号NE が切替スイッチ8のa側の端子を経由して積分器へ供給される。
【0043】
通常のVCOの制御ループでは、カウンタにおける測定の量子化誤差の影響を平均化できるようにループの利得は数十分の1になるように設定されているのが普通であるから、この点においても、図1に示された本発明の実施の形態に係る標本化クロック再生回路は、相違している。
【0044】
続いて、第3の補正信号発生器の構成方法について述べる。
【0045】
補正信号発生器7の別な構成として、保持している図2(c)に示す受信側22の周波数情報NR 対積分器出力Y特性のかわりに、図3に示すように、図2(c)の特性をあらわす曲線の傾きk=dY/dN特性をもとめ、この特性をROMテーブルにして保持しておく構成を使用しても、同様な動作が可能である。この場合、N1 からN2 に変化した時、N1 のkの値はk1 、N2 のkの値はk2 とすると、平均の傾きk1 +k2 /2にNの変化量(N2 −N1 )を乗じたものを補正信号NC として得て出力する構成も可能である。
【0046】
次に、第4の補正信号発生器の構成方法について説明する。
【0047】
VCO11の発振特性は温度変化等により特性が変化することが考えられる。この変化分を修正できるように補正信号発生器7において、積分器出力値Yと、カウンタ6の出力NR とを監視し、NR 対積分器出力Yの特性(図2(c))又はNR 対傾きk特性(図3)のデータを時々修正するように構成する。この様に補正した特性を用いることにより、より正確な補正信号を発生することができる。
【0048】
図4を参照して、従来技術と、本発明における標本化周波数の変化の様子を定性的に説明する。図4(a)に示す様に、今、送信側の標本化周波数が時刻t1 において、f0 からf1 に変化すると、変化分Δf=f1 −f0 に相当する周波数の差分情報が受信側で検出される。説明を簡略化するため、送受の際における時間遅延は無いものとして説明する。
【0049】
図4(b)を参照すると、差分情報が大きい場合、フィードバック利得を大きくし、小さい場合、通常の利得とする従来技術における受信側標本化周波数の変化が示されている。図4(b)に示すように、時刻tb までは、フィードバック利得が大きい制御が行われ、tb 以降は、通常利得となるフィードバック制御が行なわれることにより、受信側の標本化周波数が再生される。このような制御により、標本化周波数の再生を行った場合、周波数f1に収束するまでの時間が長くなることが判る。
【0050】
図4(c)を参照すると、引用文献1に示されたように、収束率を監視する方法を用いて、標本化周波数を再生した場合における標本化周波数の変化が示されている。図示された時刻tc において、予め設定された収束率と監視収束率が同一となったと判定されると、予測器で、設定偏差量が求められてフィードバック回路に加算され、受信側の標本化クロックはほぼf1 に強制的に収束するように制御される。しかし、、f0 からf1 への変化時点t1 から時刻tc までの時間も比較的長いため、迅速な応答が難しい状況にある。
【0051】
図4(d)を参照すると、本発明における標本化周波数変動が示されている。受信側で周波数情報の差分信号の値がある閾値より大きいと時刻td で判定されると、差分信号に相当する周波数変差を補正する補正信号が求められてフィードバック回路に加算され、受信側の標本化クロックはほぼf1 に強制的に収束するように制御される。図4(d)からも明らかな通り、本発明では、他の従来技術に比較して、周波数f1に短時間に収束させることができる。
【0052】
図示された実施の形態では、カウンタにおいて伝送路クロックを分周した1基準周期(測定周期)内で、標本化クロック数をカウントして周波数情報を得る方法であるが、他の方法として、標本化クロックを分周して基準周期(測定周期)を求め、測定周期(基準周期内)に伝送路クロックがいくつ含まれたかをカウントして周波数情報として伝送する構成も可能である。
【0053】
送受のクロックの誤差が大きくて補正信号発生器7で補正信号NC が余り大きい値となりVCO11の変化が急峻すぎ、この結果、カラーサブキャリアの変動が大きすぎてテレビ機器のカラーバースト発信器が引き込みできない恐れがある場合、補正信号NC を一度に発生するのではなく、複数の周期に渡って分割した値で補正を行なうようにすれば、受信側標本化クロックの周波数変化は緩やかに変化して収束させる事ができる。
【0054】
【発明の効果】
本発明では、送信側の周波数情報をもとに標本化クロックを再生するのに、周波数情報の差分信号でフィードバックを行なうのでなく、送信側の周波数情報に受信側の周波数情報が一致する値になる積分器出力を推定して、直接、その値になるような補正信号を発生してVCOを制御するため、短い時間で受信側標本化クロックの周波数を送信側と同じ収束させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る送受信システムの構成を示すブロック図である。
【図2】(a)〜(d)は、積分器出力Yと周波数情報NR との関係を説明する特性図である。
【図3】本発明の変形例を説明するために使用される特性図である。
【図4】本発明と従来技術における標本化周波数変化を比較して説明するためのタイムチャートである。
【図5】従来における標本化クロック再生回路の一例を示すブロック図である。
【図6】図5に示された従来の標本化クロック再生回路における再生標本化周波数情報の引き込み特性を示す図である。
【符号の説明】
21 送信側
22 受信側
1 標本化クロック発生回路
2 カウンタ
3 伝送路クロック発生回路
4 伝送路クロック再生回路
5 減算器
6 カウンタ
7 補正信号発生器
8 切替スイッチ
9 積分器
10 D/A
11 VCO
140 第1の分周器
150 カウンタ
160 VCO
170 第2の分周器
180 減算器
190 加算器
200 予測器
210 積分器
220 D/A変換器
Claims (4)
- 送信側標本化クロックの周波数を示す周波数情報を受け、当該受信された周波数情報から、送信側標本化クロックと同じ周波数の再生標本化クロックを受信側において発生する標本化クロック再生回路において、制御電圧を受け、当該制御電圧に応じて、前記受信側における標本化クロックに相当する再生標本化クロックを発生する電圧制御発振器(VCO)と、前記制御電圧を定める積分器と、前記再生標本化クロックの周波数を示す周波数情報を得る手段と、前記送信側の周波数情報と前記再生標本化クロックの周波数情報との差分を検出し、前記差分が予め定められた値よりも、大きい場合、前記送信側周波数情報と受信側周波数情報と前記積分器の出力の値とに依存した補正信号を前記積分器に出力する補正信号発生手段を有することを特徴とする標本化クロック再生回路。
- 請求項1において、前記補正信号発生手段は、前記差が前記予め定められた値よりも大きい場合、前記補正信号を発生する信号発生回路と、前記送信側標本化クロックと前記再生標本化クロックとの差分が前記予め定められた値よりも大きくない場合、当該差分をあらわす差分信号を選択し、他方、前記送信側標本化クロックと前記再生標本化クロックとの差分が前記予め定められた値よりも大きい場合、前記補正信号を選択する切替スイッチとを有していることを特徴とする標本化クロック再生回路。
- 請求項2において、前記補正信号を発生する信号発生回路は、前記積分器出力と前記差をあらわす特性にしたがって、前記補正信号を発生することを特徴とする標本化クロック再生回路。
- 伝送路クロックを用いて送信側標本化クロックを受信側におくり、受信側において、送信側と同じ様に受信側標本化クロックの周波数情報を求め、周波数情報の差分信号をVCOへフィードバック制御して送信側と同じ周波数の標本化クロックを発生する標本化クロック再生回路において、送信側と受信側の周波数情報の差分がある値より大きくなった場合は、差分信号による通常のフィードバック制御は停止して、受信側の周波数情報が送信側周波数情報に一致するであろうVCOの制御電圧を与える積分器出力の値を推定し、積分器出力がその値をとるための補正信号を発生し、補正信号を加算して推定した積分器出力を求め、推定した積分器出力をアナログ信号に変換してVCOを制御し、推定した制御電圧に対応する周波数の標本化クロックを発生する手段を備え、引き込み時間を短縮した標本化クロック再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21505698A JP3564654B2 (ja) | 1998-07-30 | 1998-07-30 | 標本化クロック再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21505698A JP3564654B2 (ja) | 1998-07-30 | 1998-07-30 | 標本化クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049764A JP2000049764A (ja) | 2000-02-18 |
JP3564654B2 true JP3564654B2 (ja) | 2004-09-15 |
Family
ID=16666038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21505698A Expired - Fee Related JP3564654B2 (ja) | 1998-07-30 | 1998-07-30 | 標本化クロック再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3564654B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1331776B1 (en) | 2000-10-05 | 2009-04-01 | Panasonic Corporation | Digital data transmitter |
DE60131556T2 (de) | 2000-10-05 | 2008-09-25 | Matsushita Electric Industrial Co., Ltd., Kadoma | Ringnetzwerk und datensender |
WO2002030078A1 (fr) | 2000-10-05 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Procede d'initialisation et emetteur de donnees |
EP1330083B1 (en) | 2000-10-05 | 2009-03-25 | Panasonic Corporation | Digital data transmitter |
CN101843029B (zh) * | 2007-11-02 | 2013-01-09 | 诺瓦特公司 | 用于经由网络分发精确时间和频率的系统和方法 |
-
1998
- 1998-07-30 JP JP21505698A patent/JP3564654B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000049764A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0729681B1 (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
JPH08102731A (ja) | データレシーバクロック回路の見かけ上の精度を改良するための方法及び装置 | |
JPH06244813A (ja) | 搬送波同期デバイス | |
JP3564654B2 (ja) | 標本化クロック再生回路 | |
JPS6121660A (ja) | 搬送波再生回路 | |
JPH1168557A (ja) | 基準周波数発生装置 | |
US7945010B2 (en) | Apparatus and method for compensating for phase jump of reference signal in digital phase-locked loop/frequency-locked loop | |
US20030152180A1 (en) | Method and device for controlling the timing of a digital receiver | |
JP3024599B2 (ja) | Aal5ジッタ低減方法及び装置 | |
JP2000049600A (ja) | 標本化クロック再生回路 | |
JP3541736B2 (ja) | クロック再生回路 | |
JP2004023136A (ja) | デジタル放送受信機 | |
JPH02180473A (ja) | キード型同期検波回路 | |
JP2985786B2 (ja) | 位相同期回路 | |
JPH11191759A (ja) | 標本化クロック再生回路 | |
JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
JP2723819B2 (ja) | 標本化クロック再生装置 | |
JP3508049B2 (ja) | 伝送路クロック再生回路 | |
JP2776334B2 (ja) | 位相同期回路 | |
JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
US5631708A (en) | Automatic phase control apparatus | |
JP2000216842A (ja) | デジタル信号復調回路及び方法 | |
JPH10210095A (ja) | 周波数誤差補正方法及び無線通信装置 | |
JP2004260321A (ja) | 同期検出回路、同期検出方法 | |
JP2852246B2 (ja) | 基準周波数補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |