JP2000049600A - 標本化クロック再生回路 - Google Patents

標本化クロック再生回路

Info

Publication number
JP2000049600A
JP2000049600A JP10215059A JP21505998A JP2000049600A JP 2000049600 A JP2000049600 A JP 2000049600A JP 10215059 A JP10215059 A JP 10215059A JP 21505998 A JP21505998 A JP 21505998A JP 2000049600 A JP2000049600 A JP 2000049600A
Authority
JP
Japan
Prior art keywords
sampling clock
frequency
transmission
frequency information
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10215059A
Other languages
English (en)
Inventor
Norio Suzuki
典生 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10215059A priority Critical patent/JP2000049600A/ja
Publication of JP2000049600A publication Critical patent/JP2000049600A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 【課題】 送信側標本化クロックと受信側標本化クロッ
クとの差分が大きくても、迅速に、引込み動作を行うこ
とができる標本化クロック再生回路を提供することであ
る。 【解決手段】 受信側における標本化クロックに相当す
る再生標本化クロックを再生する電圧制御発振器(VC
O)を備えると共に、当該VCOの制御電圧を複数回に
亘って推定制御する制御回路と、推定制御に基く制御す
る補正信号発生器とを設けることにより、引込み時間を
短縮できる標本化クロック再生回路が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はテレビ信号を標本化
して伝送する装置に使用される標本化クロック再生回路
に関する。
【0002】
【従来の技術】従来、カラーテレビ信号等の画像信号を
符号化伝送する場合、互いに異なる周波数の標本化クロ
ックと伝送路クロックを用いた符号化伝送システム、即
ち、送受信システムが提案されている。この場合、送信
側では、標本化周波数情報を伝送する一方、受信側で
は、当該標本化周波数情報から標本化クロックを再生す
る標本化クロック再生回路が必要である。このような標
本化クロック再生回路では、通常、一定の周期で標本化
クロックの数が送受ともに一致するように、電圧制御発
振器(VCO)を制御して、標本化周波数の同期化を行
なう方法が採用されている(例えば、特願昭52−11
7613号)。
【0003】この方法を採用した場合、標本化クロック
再生回路では、単に、周波数誤差情報に基づいて再生標
本化周波数を得ているため、つまり、単に周波数誤差情
報に基づいて電圧制御発振器を制御しているため、再生
標本化周波数を所望の精度の値に収束させるのに時間が
かかっていた。
【0004】これを改善する方法として周波数偏差値の
変化をもとに所望の収束値までの偏差量を求めて、周波
数誤差情報(差分値)にこの偏差量を加算し、この加算
値に基づいて再生標本化周波数の制御を行なうことによ
り、標本化クロックの所望収束値への引込み時間を短縮
させることができる標本化周波数制御回路が提案されて
いる。
【0005】例えば、特開平4−311160号(以
下、引用文献1と呼ぶ)には、上記した標本化周波数制
御回路の一例が示されている。図6は、その回路構成を
示し、他方、図7は、その引込み特性を示している。
【0006】引用文献1に示された標本化周波数制御回
路は、図6に示すように、伝送路周波数f1及び送信側
周波数情報f2をそれぞれ受ける入力端子110及び1
20とを備えると共に、再生標本化周波数fSRを出力
する出力端子130を有している。伝送路周波数f1
は、分周器140で分周された後、第1の分周信号とし
てカウンタ150に与えられる。カウンタ150では、
電圧制御発振器(VCO)160からの再生標本化周波
数fSRを分周器170で分周することによって得られ
た第2の分周信号を第1の分周信号の時間中、カウント
し、カウント結果を減算器180に出力する。
【0007】減算器180には、送信側周波数情報f2
が入力端子120を介して与えられており、減算器18
0は、送信側周波数情報f2とカウント値との偏差を周
波数誤差情報として、加算器190及び予測器200に
送出する。加算器190は、予測器200における予測
結果と、減算器180からの偏差とを加算して、積分器
210及びD/A変換器220を介して、VCO160
に供給する。
【0008】上記した構成において、予測器200で
は、収束率を監視して、予め設定された収束曲線上のあ
る点(図7のa点)における収束率と監視収束率とが同
一となった時に、設定偏差量を出力して周波数誤差情報
に設定偏差量を加算して補正を行なっている。
【0009】更に、特開平4−290306号公報(引
用文献2)には、受信装置側で、送受信装置の電源投入
順序に関係なく、より早く受信装置の再生標本化周波数
を得るために、伝送路周波数を変換することによって得
られた標本化周波数と、送信装置からの標本化周波数と
の差分値を求め、当該差分値を所定の設定値とを比較す
る比較器を備えた標本化周波数再生回路が提案されてい
る。この場合、比較器は、比較結果が1より大きいと
き、比較器における設定値をn倍して出力する一方、比
較結果が1より小さいとき、設定値をそのまま出力し、
この比較結果に応じて、電圧制御発振器の再生標本化周
波数が制御されている。
【0010】
【発明が解決しようとする課題】引用文献1に記載され
たように、予測器200において、収束率の変化を時間
的に監視して、収束率と監視収束率が同一となった事を
判定することは、実際には容易ではなく、また、a点に
達したと判定するまでに時間がかかる欠点があった。
【0011】他方、引用文献2に示された標本化周波数
再生回路は、受信機における電源投入直後のように、標
本化周波数の再生を受信側で行っていない場合には、電
圧制御発振器の出力を早く変動させることができる。し
かしながら、引用文献2に示された再生標本化周波数の
制御は、電源投入時のように、電圧制御発振器の発振周
波数を大きく変化させることはできても、電源投入時以
外における微妙な発振周波数の変化には、対処できな
い。
【0012】本発明の目的は、標本化周波数情報を受信
側に送信して標本化クロックを再生する際に、受信側の
クロックを送信側と同じ周波数に迅速に引き込むことが
できる標本化クロック再生回路を提供することである。
【0013】本発明の他の目的は、短時間で、且つ、標
本化周波数を所望の精度に収束させることのできる標本
化クロック再生回路を提供することにある。
【0014】本発明の更に他の目的は、送受における標
本化クロックの差分が大きい場合だけでなく、差分が比
較的小さくても、スムーズに、且つ、迅速に引込み動作
を行うことができる標本化クロック再生回路を提供する
ことである。
【0015】
【課題を解決するための手段】本発明の一態様によれ
ば、送信側標本化クロックの周波数を示す周波数情報を
受け、当該受信された周波数情報から、送信側標本化ク
ロックと同じ周波数の再生標本化クロックを受信側にお
いて発生する標本化クロック再生回路において、制御電
圧を受け、当該制御電圧に応じて、前記受信側における
標本化クロックに相当する再生標本化クロックを発生す
る電圧制御発振器(VCO)と、前記制御電圧の推定制
御を複数回に亘って行う推定制御手段とを備え、これに
よって、引込み時間を短縮できることを特徴とする標本
化クロック再生回路が得られる。
【0016】本発明の他の態様によれば、送信側標本化
クロックの周波数を示す周波数情報を受け、当該受信さ
れた周波数情報から、送信側標本化クロックと同じ周波
数の再生標本化クロックを受信側において発生する標本
化クロック再生回路において、制御電圧を受け、当該制
御電圧に応じて、前記受信側における標本化クロックに
相当する再生標本化クロックを発生する電圧制御発振器
(VCO)と、前記制御電圧を定める積分器と、前記送
信側標本化クロックと前記再生標本化クロックとの差分
を検出し、前記両クロックの差分が予め定められた値よ
りも、大きい場合、前記積分器の出力の値に依存した補
正信号を前記積分器に出力する補正信号発生手段と、前
記制御電圧の推定制御を多段に亘って行う制御手段を有
する標本化クロック再生回路が得られる。
【0017】本発明の更に他の態様によれば、伝送路ク
ロックを用いて送信側標本化クロックの周波数を示す周
波数情報を受信して、送信側と同じ様に受信側標本化ク
ロックの周波数情報を求め、周波数情報の差分信号を電
圧制御発振器(VCO)へフィードバック制御して送信
側と同じ周波数の標本化クロックを発生する標本化クロ
ック再生回路において、送信側と受信側の周波数情報の
差分がある値より大きくなった場合は、差分信号による
通常のフィードバック制御を停止させ、受信側の周波数
情報が送信側周波数情報に一致するであろうVCOの制
御電圧を与える積分器出力の値を推定し、積分器出力が
その値をとるための補正信号を発生し、補正信号を加算
して推定した積分器出力を求め、推定した積分器出力を
アナログ信号に変換してVCOを制御し、推定した制御
電圧に対応する周波数の標本化クロックを発生する手段
と、制御電圧の推定を多段に亘って行う制御手段を備え
た標本化クロック再生回路が得られる。
【0018】上記したように、制御電圧の推定を多段に
亘って行なうことにより、1度の推定では、送受の差分
が大きいときは推定誤差が大きくても、多段に繰り返せ
ば、例えば、2度目の送受差分値には推定の誤差が現れ
るので、この推定誤差に対する推定を行なって補正を行
なってVCOを制御すれば、VCOの制御電圧対発振周
波数特性の変動誤差によって生ずる推定誤差は自乗のオ
ーダで減少させる事ができ、多段に推定補正処理した制
御電圧を用いる事により、すばやく引込みを行なうこと
ができる。
【0019】
【発明の実施の形態】図1を参照すると、本発明の一実
施の形態に係る標本化クロック再生回路を含む送受信シ
ステムが示されている。図示されたシステムは、送信側
21と受信側22とを備え、図示された送信側21は、
標本化クロック再生回路1、カウンタ2、及び、伝送路
クロック発生回路3を有している。
【0020】送信側21における標本化クロック再生回
路1は、カラーテレビ信号のカラーサブキャリアの4倍
に同期させた標本化周波数fs(この場合、14.32
MHz)の標本化クロックを発生し、当該標準化クロッ
クはカウンタ2に送られる。一方、伝送クロック発生回
路3は、伝送路周波数fL(この場合、44.73MH
z)のクロックを発生しカウンタ2に送ると共に、受信
側22にも送信する。
【0021】送信側21のカウンタ2は、伝送路クロッ
クをあらかじめ定めた分周比Mで分周した測定周期を求
め、測定周期に標本化クロックがいくつ含まれるかをカ
ウントし、カウント値を周波数情報Nsとして測定周期
毎に受信側22に送る。尚、測定周期は受信側22らお
ける引込み時間を考慮して決定される。
【0022】ここで、分周比Mを2の21乗とし、伝送
路クロック周波数44.73MHzを221(=2097
152)の分周比Mで分周すると、カウンタ2の出力で
ある周波数情報Nsの周期は約50msecとなる。測
定周期毎に、周波数情報Nsは画像信号を符号化した符
号化データに多重化され、受信側22へ送られる。
【0023】受信側22において、伝送路クロック再生
回路4は伝送路信号から伝送路クロック成分を抽出して
伝送路クロックを再生し、カウンタ6に供給する。
【0024】他方、送信されて来た周波数情報NS は符
号化データから分離されて減算器5および補正信号発生
器7へ供給される。
【0025】減算器5は、受信側カウンタ6に接続され
ており、カウンタ6からは、後述するように、受信側周
波数情報NRが減算器5に供給されている。減算器5で
は、送信側周波数情報NS から、カウンタ6から供給さ
れる受信側周波数情報NR を減算をして、差分信号NE
(=NS −NR )を求める。
【0026】図示された例の場合、減算器5における減
算結果である差分信号NE は、送信されて来た周波数情
報NS と共に、制御回路12に供給されると共に、利得
回路13を介して、切替スイッチ8に供給されている。
ここで、利得回路13は、VCO11のフィードバック
ループが、数十分の一となるように、利得Aが設定され
ている。尚、フィードバックループの時定数は、測定周
期と同等であるものと仮定しておく。
【0027】図示された例において、受信側の標本化周
波数が送信側と一致する場合、減算器5の出力である差
分信号NE はほぼ0となる。
【0028】補正信号発生器7には、送信側周波数情報
S 、受信側周波数情報NR 、及び積分器出力値Yが与
えられており、補正信号発生器7は、これらの情報
S 、NR 、及び出力値Yから、受信側標本化クロック
を送信側標本化クロックに一致させるための補正信号N
cを求める。
【0029】所要の標本化クロックの周波数fR (した
がって、周波数情報NR )を得るために必要な電圧制御
発振器(VCO)11の制御電圧E、言い換えると、積
分器9の出力Yの値は、VCOの電圧対周波数特性から
推定することができる。
【0030】カウンタ6の出力の受信側周波数情報NR
と積分器出力Yの値から、カウンタ6の出力を送信側周
波数情報NS の値にするために必要なYの値を推定し
て、現在のYの値との差分値を補正信号NC として得
る。
【0031】制御回路12は差分信号NE の大きさをも
とに切替判定を行なって制御信号を切替スイッチ8に送
り、利得回路13か補正信号発生器7かの選択を行な
う。
【0032】切替スイッチ8は、補正信号による制御を
行なう場合はb側に切替られ、補正信号NC が、当該切
替スイッチ8を介して、補正信号発生器7から積分器9
へ出力される。補正信号によらない通常の場合、切替ス
イッチ8はa側に切替えられている。この状態では、差
分信号NE が切替スイッチ8を介して積分器9へ出力さ
れている。
【0033】切替判定は閾値を制御回路12に予め定め
ておき、この閾値を差分信号NE の大きさと比較して切
替を決める。周波数変動等を考慮して、例えば、閾値を
3としておき、閾値より差分信号NE が大きい場合、切
替スイッチ8は、制御回路12の制御により、b側を選
択する。b側が選択され補正処理が行なわれると、補正
による周波数応答が得られるのに十分な時間が経過して
からa側にもどされる。
【0034】b側が選択され補正処理が行なわれている
間、制御回路12は、差分信号NEの変化の様子を監視
しており、十分な時間が経過して、a側に切りもどすタ
イミングとなっても、差分信号NE が閾値より大きい場
合は、継続して補正信号器7で次の補正信号を発生させ
る。このように、制御回路12では、推定による制御を
複数段階に分けて、即ち、多段に継続して行なうよう
に、補正信号発生回路7を制御する。このように、複数
回に分けて補正信号を送出した場合、差分信号NE が大
きい場合にも、後述するように、迅速に引込み動作を行
うことができる。
【0035】また、送られて来た周波数情報NS が補正
信号による制御を行なっている間に変化しても、切りも
どすタイミング以前に追加の補正信号を発生させて推定
による補正を行なうように制御することができる。
【0036】例えば、NS0 ,NS1 ,NS2 と変化し
た場合、NS1 −NS0 ,NS2 −NS1 に対応する補
正信号を追加発生するように制御することも可能であ
る。
【0037】積分器9は切替スイッチからの出力信号を
積分器9の出力信号Yに加算して新たな積分器出力Yを
得て出力する。積分器出力Yは、D/A変換器10と補
正信号発生器7に与えられる。D/A変換器10は、積
分器出力Yをアナログ信号に変換して制御電圧としてV
CO11へ供給する。尚、切替スイッチ8により、補正
信号が選択された場合、積分器9には、補正信号として
複数レベルを持つ信号が供給される。
【0038】VCO11は、制御電圧に応じた周波数f
R の標本化クロックを発生し、再生標本化クロックとし
てカウンタ6に送出する。
【0039】カウンタ6は送信側のカウンタ2と同一の
機能を有し、伝送路クロックをM分周した測定周期ごと
に、周期内に含まれる受信標本化クロックの数をカウン
トして、カウント値を受信側周波数情報NR として出力
し、減算器5と補正信号発生器7へ供給する。
【0040】次に、補正信号発生器7の動作例について
説明する。
【0041】VCO11の発振周波数は制御電圧Eにし
たがって変化する発振周波数特性(図2(a))を有し
ており、積分器出力Yに対応してカウンタ6から出力さ
れる周波数情報NR の周波数特性(図2(b))をあら
かじめ求めておくことができる。これを逆に変換すれば
図2(c)に示す周波数情報NR に対する積分器出力Y
の特性が得られ、この特性をテーブルとして、補正信号
発生器7に備えられたROMに蓄えておく。
【0042】図2(c)に示すように、送信側の周波数
情報NS がN1 からN2 に変化したものとし、N2 −N
1 は閾値3より大きいとする。
【0043】受信側の周波数情報NR に対しても、N1
からN2 になるようにフィードバック制御が行われる。
【0044】NS がN1 の時、NR もN1 で制御ループ
は安定している。NS がN2 に変化すると差分信号NE
=NS −NR =N2 −N1 が発生し、差分信号NE をも
とに最終的にはNR がN2 になるようにフィードバック
制御されるが、差分信号NE(N2 −N1 )の値が閾値
より大きいので補正信号による制御が行なわれる。補正
信号は、図2(c)の特性のテーブルにおいてNR の値
がN1 からN2 に変化するのに必要なYの大きさをあら
わしている。即ち、NR がN1 の時の積分器出力Yの値
はY1 、N2 の時はY2 と推定され、NR がN1 からN
2 に変化する時のYの変化はY2 −Y1 として与えら
れ、この値を補正信号NC として出力する。
【0045】温度変化によりD/A変化器10の直流利
得が変化すると、VCO11の発振特性はDCオフセッ
ト(YDC)が加わって上又は下にずれる。しかし、発振
特性の形は温度変化によって大きく変らないものである
と考えると、N1 およびN2に対するYの値は各々Y1
+YDC,Y2 +YDCとなり、その差として求められる補
正信号の値は(Y2 +YDC)−(Y1 +YDC)=Y2
1 として得られる。
【0046】したがって、図2(c)の特性は相対特性
が得られればよいので、VCO11の中心周波数(設計
上の)に対応するNR の値(N0 )に対応するYの値
(Y0)を0となるようにシフトした特性をROMテー
ブルに保持しておく。この時の特性は図2(d)に示す
ように、(N0 ,0)を中心にほぼ対称な形となる。
【0047】積分器9の出力値YがY1 からY2 に変化
してもVCO11が追従してカウンタ6にN2 に相当す
る値が出てくるまでに、応答時間がかかるので、続けて
補正信号が積分されないように一旦、補正信号を出力し
たら、応答が出るまでの時間は補正信号NC は0にして
おく。
【0048】別な第2の構成方法として、積分器9の出
力値Yを補正信号発生器7に供給し、N1 に対するY1
の値と、N2 に対する推定値Y2 を記憶し、積分器出力
Yが推定値Y2 になるように補正信号記NC を出力する
ことにすれば、1回、補正信号がY2 −Y1 の値を出力
した後、Yの値はY2 となり、その後は自動的に補正信
号は0の値が出力される。
【0049】このように、補正信号発生器7が切替スイ
ッチ8で選択された場合、NR がN2 になるYの値を推
定して直接補正を行なうので、すなわち、フィードバッ
クの利得が1となるように推定して補正を行なうので補
正に対する応答時間がたてばNR はほぼN2 に近づき、
差分信NE もほぼ0となる。一連の補正の処理が終ると
通常の制御ループとなり、差分信号NE が切替スイッチ
8のa側の端子を経由して積分器へ供給される。
【0050】通常のVCOの制御ループでは、カウンタ
6における測定の量子化誤差の影響を平均化できるよう
に、ループの利得は利得回路13の利得を調整して数十
分の1になるように設定しておく。
【0051】第3の補正信号発生器の構成方法について
述べる。
【0052】補正信号発生器7の別な構成として、保持
している図2(c)に示す受信側周波数情報NR対積分
器出力Yの特性のかわりに、その特性の傾きk=dY/
dN特性(図3))をもとめ、この特性を補正信号発生
器7のROMテーブルにして保持しておき、N1 からN
2 に変化した時は、N1 のkの値はk1 、N2 のkの値
はk2 とすると、平均の傾きk1 +k2 /2にNの変化
量(N2 −N1 )を乗じたものを補正信号NC として得
て出力する構成も可能である。
【0053】第4の補正信号発生器の構成方法について
述べる。
【0054】VCO11の発振特性は温度変化等により
特性が変化することが考えられる。この変化分を修正で
きるように補正信号発生器7において、積分器出力値Y
と、カウンタ6の出力NR とを監視する構成としNR
積分器出力Yの特性(図2(c))又はNR 対傾きk特
性(図3))のデータを時々修正するように構成する。
この様に補正した特性を用いることにより、より正確な
補正信号を発生することができる。
【0055】図4を参照して、従来例と本発明での標本
化周波数の変化の様子を定性的に説明する。図4(a)
に示す様に、今、送信側の標本化周波数がf0 からf1
に時刻t1 に変化すると、変化分Δf=f1 −f0 に相
当する周波数の差分情報が受信側で検出される。説明を
簡略化するため、送受の時間遅延はないものとして説明
する。
【0056】図4(b)を参照すると、差分情報が大き
い場合、フィードバック利得を大きくし、小さい場合、
通常の利得とする従来技術における受信側標本化周波数
の変化が示されている。図4(b)に示すように、時刻
b までは、フィードバック利得が大きい制御が行わ
れ、tb 以降は、通常利得となるフィードバック制御が
行なわれることにより、受信側の標本化周波数が再生さ
れる。このような制御により、標本化周波数の再生を行
った場合、周波数f1に収束するまでの時間が長くなる
ことが判る。
【0057】図4(c)を参照すると、引用文献1に示
されたように、収束率を監視する方法を用いて、標本化
周波数を再生した場合における標本化周波数の変化が示
されている。図示された時刻tc において、予め設定さ
れた収束率と監視収束率が同一となったと判定される
と、予測器で、設定偏差量が求められてフィードバック
回路に加算され、受信側の標本化クロックはほぼf1
強制的に収束するように制御される。しかし、、f0
らf1 への変化時点t1 から時刻tc までの時間も比較
的長いため、迅速な応答が難しい状況にある。
【0058】図4(d)を参照すると、本発明における
標本化周波数変動が示されている。受信側で周波数情報
の差分信号の値がある閾値より大きいと時刻td で判定
されると、差分信号に相当する周波数変差を補正する補
正信号が求められてフィードバック回路に加算され、受
信側の標本化クロックはほぼf1 に強制的に収束するよ
うに制御される。図4(d)からも明らかな通り、本発
明では、他の従来技術に比較して、周波数f1に短時間
に収束させることができる。
【0059】また、本発明では、多段回に分けて補正を
行うから、一回の補正により十分補正されない大きな差
分があっても、2回目の差分値には、推定の誤差があら
われ、この推定誤差に対する推定により、補正を行う。
この場合、推定誤差は、自乗のオーダで減少するから、
本発明のように、多段に推定補正処理した場合、迅速に
引込みを行うことができる。
【0060】図5を参照して、補正中に送信側周波数情
報NS が変化する場合の送受の標本化周波数の変化の様
子を示す。
【0061】送信側の周波数がf0 からf1 ,f2 ,f
3 と変化してf3 で安定化する場合、送信側周波数情報
は情報が送られてくる周期Tごとの間隔でNS0 からN
1,NS2 ,NS3 と変化する。受信側では、NS1
が送られた時点で、推定による補正信号による周波数制
御を行なう。補正制御を行なっている間にNS1 からN
2 、さらにNS2 からNS3 に変化した場合、受信側
の標本化周波数もf0からf1 へ、さらにf2 ,f3
変化するように補正制御される。f0 からf1,f2
3 への変化量がN(f1 −f0 ),N(f2
0 ),N(f3 −f0 )で示されるとすると、補正信
号NC はNC1 =N(f1 −f0 ),NC2 =N(f2
0 )−N(f1 −f0 ),NC3 =N(f3 −f0
−N(f2 −f0)で与えられる信号となる。
【0062】上記した実施の形態では、カウンタにおい
て、伝送路クロックを分周した1基準周期(測定周期)
で標本化クロック数をカウントして周波数情報を得る方
法であるが、他の方法として、標本化クロックを分周し
て基準周期(測定周期)を求め、測定周期(基準周期
内)に伝送路クロックがいくつ含まれたかをカウントし
て周波数情報として伝送する構成も可能である。
【0063】送受のクロックの誤差が大きくて補正信号
発生器7で補正信号NC が余り大きい値となりVCOの
変化が急すぎる恐れがある場合は、変化が急すぎるとカ
ラーサブキャリアの変動が急すぎてテレビ機器のカラー
バースト発信器が引き込みできない恐れがあるが、補正
信号NC を一度に発生するのではなく、複数の周期に渡
って分割した値で補正を行なうようにすれば、受信側標
本化クロックの周波数変化は緩やかに変化して収束させ
る事ができる。
【0064】
【発明の効果】本発明では、送信側の周波数情報をもと
に標本化クロックを再生するのに、VCOを多段に亘っ
て制御することにより、送信側の周波数情報に受信側の
周波数情報が一致させており、これによって、短い時間
で受信側標本化クロックの周波数を送信側と同じ収束さ
せることができる。また、本発明は、送受のクロックの
誤差が大きい場合にも、迅速に、引込みを行うことがで
きると言う利点もある。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る符号化伝送システ
ムの構成を示すブロック図である。
【図2】(a)〜(d)は、本発明において使用される
積分器出力Yと周波数情報NRとの関係を説明するため
のグラフである。
【図3】本発明の変形例において使用される特性を示す
グラフである。
【図4】(a)〜(d)は、従来技術及び本発明におけ
る標本化周波数変化を説明するための図である。
【図5】本発明に係る標本化クロック再生回路の動作を
説明するための図であり、ここでは、補正中に送信側標
本化周波数が変化する場合における動作を説明してい
る。
【図6】従来における標本化クロック再生回路の一例を
示すブロック図である。
【図7】図6に示された従来の再生標本化クロック再生
回路の動作を説明するための図である。
【符号の説明】
1 標本化クロック発生回路 2 カウンタ 3 伝送路クロック発生回路 4 伝送路クロック再生回路 5 減算器 6 カウンタ 7 補正信号発生器 8 切替スイッチ 9 積分器 10 D/A 11 VCO 12 制御回路 13 利得回路 140 第1の分周器 150 カウンタ 160 VCO 170 第2の分周器 180 減算器 190 加算器 200 予測器 210 積分器 220 D/A変換器
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C020 AA07 AA16 CA07 CA20 5C063 AB03 AC10 CA14 CA40 5C066 AA02 CA23 EB11 EG04 GA15 GA20 HA01 KB02 KB05 KE05 KE09 KE24 5J060 AA03 CC01 CC03 CC47 DD02 DD08 DD13 DD17 DD25 GG01 HH01 KK03

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 送信側標本化クロックの周波数を示す周
    波数情報を受け、当該受信された周波数情報から、送信
    側標本化クロックと同じ周波数の再生標本化クロックを
    受信側において発生する標本化クロック再生回路におい
    て、制御電圧を受け、当該制御電圧に応じて、前記受信
    側における標本化クロックに相当する再生標本化クロッ
    クを発生する電圧制御発振器(VCO)と、前記制御電
    圧の推定制御を複数回に亘って行う推定制御手段とを備
    え、これによって、引込み時間を短縮できることを特徴
    とする標本化クロック再生回路。
  2. 【請求項2】 送信側標本化クロックの周波数を示す周
    波数情報を受け、当該受信された周波数情報から、送信
    側標本化クロックと同じ周波数の再生標本化クロックを
    受信側において発生する標本化クロック再生回路におい
    て、制御電圧を受け、当該制御電圧に応じて、前記受信
    側における標本化クロックに相当する再生標本化クロッ
    クを発生する電圧制御発振器(VCO)と、前記制御電
    圧を定める積分器と、前記送信側標本化クロックと前記
    再生標本化クロックとの差分を検出し、前記両クロック
    の差分が予め定められた値よりも、大きい場合、前記積
    分器の出力の値に依存した補正信号を前記積分器に出力
    する補正信号発生手段と、前記制御電圧の推定制御を多
    段に亘って行う制御手段とを有することを特徴とする標
    本化クロック再生回路。
  3. 【請求項3】 伝送路クロックを用いて送信側標本化ク
    ロックの周波数を示す周波数情報を受信側に送り、受信
    側において、送信側と同じ様に受信側標本化クロックの
    周波数情報を求め、周波数情報の差分信号をVCOへフ
    ィードバック制御して送信側と同じ周波数の標本化クロ
    ックを発生する標本化クロック再生回路において、送信
    側と受信側の周波数情報の差分がある値より大きくなっ
    た場合は、差分信号による通常のフィードバック制御は
    やめて、受信側の周波数情報が送信側周波数情報に一致
    するであろうVCOの制御電圧を与える積分器出力の値
    を推定し、積分器出力がその値をとるための補正信号を
    発生し、補正信号を加算して推定した積分器出力を求
    め、推定した積分器出力をアナログ信号に変換してVC
    Oを制御し、推定した制御電圧に対応する周波数の標本
    化クロックを発生する手段と、前記制御電圧を多段に亘
    って推定制御する制御手段を備え、引き込み時間を短縮
    できることを特徴とする標本化クロック再生回路。
JP10215059A 1998-07-30 1998-07-30 標本化クロック再生回路 Withdrawn JP2000049600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10215059A JP2000049600A (ja) 1998-07-30 1998-07-30 標本化クロック再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10215059A JP2000049600A (ja) 1998-07-30 1998-07-30 標本化クロック再生回路

Publications (1)

Publication Number Publication Date
JP2000049600A true JP2000049600A (ja) 2000-02-18

Family

ID=16666085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10215059A Withdrawn JP2000049600A (ja) 1998-07-30 1998-07-30 標本化クロック再生回路

Country Status (1)

Country Link
JP (1) JP2000049600A (ja)

Similar Documents

Publication Publication Date Title
US5859671A (en) Symbol timing recovery circuit and method
JP3431717B2 (ja) データレシーバクロック回路の見かけ上の精度を改良するための方法及び装置
EP0729681B1 (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
EP0699369A1 (en) Apparatus and methods for improving timing recovery of a system clock
JPS6121660A (ja) 搬送波再生回路
JP3564654B2 (ja) 標本化クロック再生回路
JPH1168557A (ja) 基準周波数発生装置
US6577167B1 (en) Clock signal producing circuit immediately producing clock signal synchronized with input signal
JP2000049600A (ja) 標本化クロック再生回路
US6650186B1 (en) Clock pulse and data regenerator for different data rates
JP2000049763A (ja) 受信装置、自動周波数補正装置、及び通信装置
JP2007158543A (ja) クロック再生装置、データ受信装置
JP3214669B2 (ja) 位相保持回路
JPH1174876A (ja) フレーム同期制御装置
JP2985786B2 (ja) 位相同期回路
JP3508048B2 (ja) 標本化クロック再生回路
JP2723819B2 (ja) 標本化クロック再生装置
JP3039497B2 (ja) クロック抽出回路、通信システム及び送信装置
JP2004023250A (ja) 再生データ信号生成装置
JP2000031953A (ja) ディジタル位相同期回路及びクロック再生回路
JP2004260321A (ja) 同期検出回路、同期検出方法
JPH07273648A (ja) Pll回路
US5631708A (en) Automatic phase control apparatus
JPH0440029A (ja) シンボルタイミング再生回路
JP2002118614A (ja) 多値ディジタル復調システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004