JP3561214B2 - Ｓｏｉウエハおよび該ｓｏｉウエハの製造プロセス - Google Patents
Ｓｏｉウエハおよび該ｓｏｉウエハの製造プロセス Download PDFInfo
- Publication number
- JP3561214B2 JP3561214B2 JP2000225227A JP2000225227A JP3561214B2 JP 3561214 B2 JP3561214 B2 JP 3561214B2 JP 2000225227 A JP2000225227 A JP 2000225227A JP 2000225227 A JP2000225227 A JP 2000225227A JP 3561214 B2 JP3561214 B2 JP 3561214B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing process
- cavity
- groove
- wafer
- process according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 53
- 238000010586 diagram Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩウエハおよび該ＳＯＩウエハの製造プロセスに関し、特に、埋込みチャネルの酸化によってＳＯＩウエハを製造するプロセスに係わる。
【０００２】
【従来の技術】
周知のように、集積素子の基板は、現在、マイクロエレクトロニクス産業で非常に普及している解決手法によれば、単結晶シリコンウエハから得られる。最近の数年間では、このシリコンウエハの代替物として、一方のシリコン層が他方のシリコン層よりも薄く、且つ、酸化シリコン層で互いに隔てられている２つのシリコン層を含む「ＳＯＩ」（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウエハと呼ばれる複合ウエハが提案されている。
【０００３】
ＳＯＩウエハの製造プロセスは、本出願人の名前で１９９８年１月１３日付けで出願された欧州特許出願第９８８３０００７．５号の主題であり、この製造プロセスが図１〜図８を参照して後述される。
このプロセスによれば、基板２の表面３の上に、例えば、２０ｎｍから６０ｎｍの厚さを有する第１の酸化シリコン層を最初に成長させる。その次に、９０ｎｍから１５０ｎｍの厚さを有する第１の窒化シリコン層を堆積させる。レジストマスクを使用して、第１の酸化層の非被覆部分および第１の窒化層の非被覆部分の上にドライエッチングを施し、その後、レジストマスクを取り除いて、図１の中間構造が得られる。この図では、こうして得られたウエハが全体として参照番号１で示されており、ドライエッチングの後に残った第１の酸化層の一部分と第１の窒化層の一部分を参照番号４、５で示してあり、これらの部分が、基板２の第１の部分８’を覆う個々の第１の保護領域を画定する。
【０００４】
第１の保護領域７は、全体として参照番号９で示されるハードマスクを形成し、このハードマスクは、マスク９によって覆われないまま残っている第２の部分８”において基板２をエッチングして初期溝（ｉｎｉｔｉａｌ ｔｒｅｎｃｈ）１０（図２参照）を形成するために使用される。次に、図３に示されるように、ウエハ１を酸化させて、例えば、２０ｎｍから６０ｎｍの厚さを有し、且つ、初期溝１０の壁と底を覆う第２の酸化層１１を形成し、その後、９０ｎｍから１５０ｎｍの厚さになるように第２の窒化シリコン層１２を堆積させる。
【０００５】
次に、層１１および層１２は、マスクを使用せずに異方的にエッチングされる。エッチングの異方性によって、初期溝１０の底部上の第２の窒化シリコン層１２および第２の酸化シリコン層１１の水平部分と、部分４および部分５の上方の第２の窒化シリコン層１２の一部分とが取り除かれて、図４の中間構造が得られる。この中間構造では、領域８’の最上部はマスク９によって覆われたままであり、且つ、領域８’の側面（すなわち、初期溝１０の垂直壁）は依然として酸化シリコン部分１１’および窒化シリコン部分１２’によって覆われたままである。その代わりに、初期溝１０の底部１５上では、基板２が露出している。
【０００６】
次に、初期溝１０自体の深さを増して、所望の深さを有する最終溝（ｆｉｎａｌ ｔｒｅｎｃｈ）１６を得るために、初期溝１０の底部１５上の露出シリコンをエッチングで除去する。特に、最終溝１６の深さが所望の埋込み酸化層の寸法を決定し、従って、より明確に後述するようにＳＯＩウエハの電気的特性を決定するので、この溝の深さは、最終ＳＯＩウエハに関して規定される仕様に従って決定される。
【０００７】
この時点で、基板２は、ベース部分２’、および、ベース部分２’から垂直に延びる複数の「柱状部」１８を備える。図５の中間構造はこのようにして得られ、この中間構造では、窒化シリコン層部分５および１２’は互いに区別がなく、共に参照番号１９によって示されている。酸化シリコン部分４および１１’は互いに区別がなく、共に参照番号２０で示され、部分１９と共に第２の保護領域３０を形成する。
【０００８】
その後、熱酸化段階が行われ、柱状部（ｃｏｌｕｍｎ）１８の露出シリコン領域を酸化シリコンに変化させる。実際には、最終溝１６の側壁から開始して、柱状部の内側に向かって、さらに、部分的にはベース部分２’に向かって、および、ベース部分２’の内側に向かって、シリコン領域を犠牲にして酸化領域を漸進的に成長させる。酸化中に体積の増大があるので、形成される酸化領域は、最終溝１６を完全に満たしてその酸化領域が互いに一体化するまで、最終溝１６の空間を漸進的に充填する。柱状部１８が（第２の保護領域３０によって保護されている、参照番号２１で示されている頂部区域または先端を除いて）完全に酸化し終わり、それによって、図６に示されている連続した埋込み酸化領域２２を形成し終わると、酸化段階が自動的に終了する。この図６では、垂直の連続線が、互いに隣接する２つの最終溝１６の壁から形成されている酸化領域の会合表面を示し、酸化の膨張を強調して示している。
【０００９】
その次に、第２の保護領域３０は、選択的エッチングによって除去され、後続のエピタキシャル成長のためのジャーム（胚種：ｇｅｒｍ）を形成する先端２１を露出させる。
この段階において、ウエハ１の３次元構造を示す図７の構造が得られる。次に、エピタキシャル成長が行われる。このエピタキシャル成長のパラメータは、埋込み酸化領域２２の上に重なる区域内のシリコンの核形成を防止するように選択され、また、先端２１の周囲のシリコンの水平方向の成長（従って、埋込み酸化領域２２の頂部表面の被覆）を最初に得た後にエピタキシャル層２３の垂直方向の成長を得るように、横方向成長の縦方向成長に対する高い比率が選択される。ウエハ１の頂部表面を平面化するために、任意に化学的−機械的研磨段階（Ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を行った後、図８に示されるようなウエハ１の最終構造が得られる。
【００１０】
このように、マイクロエレクトロニクスでは一般的であるプロセス段階だけを使用するので、現在ＳＯＩ基板を形成するために使用されるプロセスのコストよりも著しく低いコストでＳＯＩウエハを製造することが可能である。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述の製造プロセスは、埋込み酸化領域２２の形状が理想的ではないという欠点を有する。実際に、図９の拡大詳細図に強調されているように、熱酸化中に、柱状部１８の露出シリコン領域が曲線に沿って酸化され、その結果として、埋込み酸化領域２２は、その領域の下部で一連のアーチ３５によって画定された形状となり、且つ、その領域の上部で最終溝１６の壁の各々において上方に延びる一連の尖頭３７によって画定された形状になる。さらに、成長したエピタキシャルシリコン層と埋込み酸化層との間に、空隙区域（ｖｏｉｄ ａｒｅａ）４０が存在している。埋込み酸化領域２２のこの形状は、ＳＯＩウエハを形成するためのシリコンのエピタキシャル成長を不確実なものとし、さらに、空隙区域４０により最適の電気的特性が得られないことになる。
【００１２】
従って、本発明の目的は、上述した製造プロセスの欠点を克服することにある。
【００１３】
【課題を解決するための手段】
本発明によれば、請求の範囲の請求項１に記載されているように、すなわち、ＳＯＩウエハを製造するプロセスであって、半導体材料の基板に空洞を形成する段階と、前記基板および前記空洞の上に単結晶タイプのエピタキシャル層を成長させ、単結晶材料で完全に囲まれている前記空洞が中に埋め込まれている単結晶半導体材料のウエハを得る段階と、前記エピタキシャル層内を前記空洞まで延びる第２の溝を形成する段階と、前記第２の溝を形成した後、前記空洞を酸化させて、少なくとも１つの連続した埋込み酸化領域を形成する段階と、を備えることを特徴とする製造プロセスが提供される。
【００１５】
【発明の実施の形態】
本発明についての十分な理解を促すために、添付図面を参照しつつ好ましい実施態様を純粋に非制限的実施例として説明する。
以下、本発明が図１０〜図２３を参照して説明される。
図１０に示されるように、単結晶基板９０を含む半導体材料のウエハ２００の表面２１１に、例えば、２０ｎｍから６０ｎｍの厚さを有する第１の酸化層を成長させる。次に、９０ｎｍから１５０ｎｍの厚さを有する第１の窒化層を堆積させる。レジストマスクを使用して、第１の窒化層の非被覆部分と第１の酸化層の非被覆部分との上にドライエッチングを施し、さらに、レジストマスクを取り除く。このようにして、ドライエッチング後に残留している第１の酸化層の一部分と第１の窒化層の一部分（図１０では、酸化部分１１２と窒化部分１１３）が、全体として参照番号１１４で示すハードマスクを形成する。
【００１６】
引き続き、ハードマスク１１４を使用してウエハ２００に異方的にエッチング（第１の溝のエッチング）を行い、例えば、１μｍから３μｍ（好ましくは、２μｍ）の幅と、形成すべき構造に応じた深さ（例えば、１０μｍ〜３０μｍ）とを有する、第１の溝１１５（図１１を参照）を形成する。
次に（図１２を参照）、第１の溝１１５の周囲のシリコンをＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ：水酸化テトラメチルアンモニウム）中で時限エッチング（ｔｉｍｅｄ ｅｔｃｈｉｎｇ）を行う。このエッチングは基本的に等方性タイプなので、例えば、１０μｍ〜２００μｍ（最も幅広の箇所）の幅で、且つ、どんな場合にも第１の溝１１５よりも著しく大きい幅ｄを有する空洞１２１を形成するのを可能とする。典型的に、第１の溝１１５は、図の平面に対して垂直方向の細長い形状（引き延ばされた形状）を有し、空洞１２１は、細長いチャネルを形成する。
【００１７】
ＴＭＡＨエッチングの方向および持続時間に従って、公知の方法により様々な寸法の空洞１２１を得ることが可能である。特に、ウエハの平坦面に対して９０°の角度（すなわち、図の紙面に対して垂直方向）で長さ方向に延びる細長い空洞１２１の場合には、空洞１２１は図１２に示す形状を有する。ウエハの平坦面に対して４５°の角度で長さ方向に延びる細長い空洞１２１の場合には、空洞１２１は、ハードマスク１１４の下方から延びる概ね垂直な壁を有する桶（ｔｕｂ）形状を有する。
【００１８】
次に（図１３を参照）、エピタキシャル成長を阻止する阻止層１２２で空洞１２１の壁を被覆する。この目的のために、例えば、（後述するように、ウエハ２００の表面２１１および第１の溝１１５の壁を覆う酸化部分１１２と窒化部分１１３よりも大きい厚さ、例えば、６０ｎｍ〜２００ｎｍの厚さを有する）酸化層を成長させるように、高速酸化段階（ｆａｓｔ ｏｘｉｄａｔｉｏｎ ｓｔｅｐ）を行ってもよく、または、その代わりに、堆積した酸化、窒化、および、オルト珪酸テトラエチル（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）の中から選択される材料の均一な層を堆積させてもよい。
【００１９】
次に（図１４を参照）、ハードマスク１１４をウエハ２００の表面２１１から取り除く。酸化部分１１２と窒化部分１１３とを取り除く際に、阻止層１２２の一部分も取り除く。しかし、阻止層の方が厚いので、阻止層は完全には取り除かれず、阻止層は、空洞１２１の壁を確実に覆うのに十分なだけ残留する。
次に（図１５を参照）、基板９０の単結晶シリコンをジャーム（ｇｅｒｍ）として使用してエピタキシャル成長を生じさせる。従って、単結晶シリコンが表面２１１から開始して垂直方向および水平方向の両方に成長し、空洞１２１を閉じる。一方、阻止層１２２が存在するので、このシリコンは空洞１２１の内側では成長しない。このようにして、単結晶シリコンのモノリシックウエハ２００（図１５に示される）が得られ、このモノリシックウエハ２００は、基板９０およびエピタキシャル層１２６を備え、且つ、阻止層１２２が内側の大部分を画定している完全に密閉された空洞１２１を備える。
【００２０】
次に、図１６および図１７に示されるように、空洞１２１の上に重なっているシリコンの溝のエッチング（第２の溝のエッチング）を行って、第２の連結溝を形成する。この第２の連結溝は、例えば、空洞１２１を収容する基板９０の領域の外周に概ね沿って延びるクローズドパスライン（ｃｌｏｓｅｄ−ｐａｔｈ ｌｉｎｅ）の形状を有する。このために、それ自体としては公知の手法で、第３の酸化層１４０を最初に堆積または成長させ、その次に、第３の窒化層１４１（図１６を参照）を堆積させる。第３の酸化層１４０および第３の窒化層１４１は、第２のハードマスク１４２を形成するために、写真製版的（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ）に画定する。このハードマスク１４２は、エッチングしなければならないエピタキシャル層１２６の一部分を除いて、ウエハ２００を完全に覆っている。次に、被覆されていないシリコンをエッチングして、空洞１２１まで延びる第２の溝１４４を形成する。
【００２１】
引き続き、熱酸化が行われ、空洞１２１の内側および第２の溝１４４の壁上の露出シリコン領域が酸化シリコンに変化する。実際には、空洞１２１の側壁および溝１４４の側壁から開始して空洞および溝自体の内側に向けて、さらには、部分的には外方に、シリコン領域を犠牲にして酸化シリコン領域を漸進的に成長させる。酸化中に体積の増大が生じるので、形成される酸化領域は、この酸化領域が概ね完全に空洞を満たして互いに一体化するまで、空洞１２１の空間を漸進的に満たしていく。（おそらくは、参照番号１２８で示す穴が残っている内側区域は別として）空洞が酸化され、それによって連続した埋込み酸化領域１２７を形成し（互いに垂直な２つの平面に沿った断面図である図１８および図１９に示される）、一方、酸化シリコン領域１４５を溝１４４の側壁上に形成し終わると、酸化段階は完了する。
【００２２】
次に、ポリシリコン層１４８をウエハ２００の表面に堆積させ、このポリシリコン層１４８は、図２０に示されるように、溝１４４を満たす。
引き続き、エッチングまたは機械的プロセスによって、ポリシリコン層１４８がウエハ２００の表面から取り除かれ、このポリシリコン層１４８は溝１４４の内側だけに残り、図２１に示されるように、そこで充填領域１４８’を形成する。
【００２３】
最後に、充填領域１４８’の上部部分を熱酸化してフィールド酸化領域１５０を形成し、このフィールド酸化領域１５０は、図２２に示されるように、充填領域１４８’の頂部を完全に閉じて、酸化領域１４５および充填領域１４８’自体と共に絶縁領域１５１を形成する。
上述のプロセスの利点は次の通りである。本発明のプロセスによって、酸化シリコンとエピタキシャル単結晶シリコン（図９に参照番号４０で示す）との間に空隙区域が存在せず、それによってこの区域内で電荷担体（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）の間の再結合が生じる可能性が低減するので、連続した埋込み酸化領域１２７によってエピタキシャル単結晶シリコン層が完全に不活性化（ｐａｓｓｉｖａｔｅ）されたＳＯＩウエハを得ることが可能である。第２の溝１４４の形成に必要とされる第２のハードマスク１４２は、公知のプロセスで既に想定されている溝マスクを単純に部分変更することによって得られるので、上述のプロセスは、溝の絶縁を含むプロセスに比較して追加のマスクを必要としない。
【００２４】
さらに、空洞１２１はウエハ区域全体に渡って延びてもよく、この場合には、さらに、連続した埋込み酸化領域１２７もウエハ全体に沿って延びる。
或いは、空洞１２１は、ウエハ内に信号区域を得る形でウエハ区域の一部分だけを占め、この信号区域内では、完全に絶縁されたエピタキシャルシリコン領域が、信号処理電子素子と、エピタキシャル層が基板９０に直接的に電気的に接続されている電力素子を収容するように設計された酸化無しの電力区域（高い熱伝導率を有する）とを含むするように設計される。例えば、図２３に示すウエハのようなものを製造することが可能であり、この図には、連続した酸化領域１２７および絶縁領域１５１で絶縁された信号区域１６０と、電力区域１６１とが示されている。図２３は、さらに、空洞１２１を形成する前に開始基板９０内にアンチモンインプラント（ａｎｔｉｍｏｎｙ ｉｍｐｌａｎｔ）を埋め込むことによって得られるＮ＋タイプの埋込み層１５５も示している。さらに、エピタキシャル層１２６の成長の後に、エピタキシャル層１２６内にドーピング物質を拡散させる。
【００２５】
最後に、特許請求の範囲の各請求項で規定されるように、本明細書で記述および記載したプロセスおよび装置に対する様々な改変および変形が行われ得るものであり、それらが本発明の概念に含まれることは明らかである。
【図面の簡単な説明】
【図１】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図２】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図３】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図４】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図５】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図６】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図７】従来の製造プロセスの後続の２つの段階における斜視断面を示す図である。
【図８】従来の製造プロセスの後続の２つの段階における斜視断面を示す図である。
【図９】図６の詳細を拡大して示す図である。
【図１０】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１１】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１２】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１３】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１４】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１５】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１６】本発明に係る後続段階における斜視断面を示す図である。
【図１７】本発明に係る製造プロセスの後続段階における図１６の平面ＸＶＩＩ−ＸＶＩＩに沿ったウエハの断面を示す図である。
【図１８】本発明に係る製造プロセスの後続段階における図１６の平面ＸＶＩＩ−ＸＶＩＩに沿ったウエハの断面を示す図である。
【図１９】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２０】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２１】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２２】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２３】図２２の断面と同じ断面を縮小して示す図である。
【符号の説明】
９０…基板
１１５…第１の溝
１２１…空洞
１２２…阻止層
１２６…エピタキシャル層（半導体材料領域）
１２６’…半導体材料領域
１２６”…エピタキシャル領域
１２７…埋込み酸化領域（絶縁材料層、絶縁材料領域）
１４１，１４２…第２のハードマスク
１４４…第２の溝
１４５…誘電材料層
１４８…半導体材料層
１４８’…充填領域
１５０…充填領域の上部部分（フィールド酸化領域）
１５５…半導体材料の導電性領域
２００…ウエハ
【発明の属する技術分野】
本発明は、ＳＯＩウエハおよび該ＳＯＩウエハの製造プロセスに関し、特に、埋込みチャネルの酸化によってＳＯＩウエハを製造するプロセスに係わる。
【０００２】
【従来の技術】
周知のように、集積素子の基板は、現在、マイクロエレクトロニクス産業で非常に普及している解決手法によれば、単結晶シリコンウエハから得られる。最近の数年間では、このシリコンウエハの代替物として、一方のシリコン層が他方のシリコン層よりも薄く、且つ、酸化シリコン層で互いに隔てられている２つのシリコン層を含む「ＳＯＩ」（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウエハと呼ばれる複合ウエハが提案されている。
【０００３】
ＳＯＩウエハの製造プロセスは、本出願人の名前で１９９８年１月１３日付けで出願された欧州特許出願第９８８３０００７．５号の主題であり、この製造プロセスが図１〜図８を参照して後述される。
このプロセスによれば、基板２の表面３の上に、例えば、２０ｎｍから６０ｎｍの厚さを有する第１の酸化シリコン層を最初に成長させる。その次に、９０ｎｍから１５０ｎｍの厚さを有する第１の窒化シリコン層を堆積させる。レジストマスクを使用して、第１の酸化層の非被覆部分および第１の窒化層の非被覆部分の上にドライエッチングを施し、その後、レジストマスクを取り除いて、図１の中間構造が得られる。この図では、こうして得られたウエハが全体として参照番号１で示されており、ドライエッチングの後に残った第１の酸化層の一部分と第１の窒化層の一部分を参照番号４、５で示してあり、これらの部分が、基板２の第１の部分８’を覆う個々の第１の保護領域を画定する。
【０００４】
第１の保護領域７は、全体として参照番号９で示されるハードマスクを形成し、このハードマスクは、マスク９によって覆われないまま残っている第２の部分８”において基板２をエッチングして初期溝（ｉｎｉｔｉａｌ ｔｒｅｎｃｈ）１０（図２参照）を形成するために使用される。次に、図３に示されるように、ウエハ１を酸化させて、例えば、２０ｎｍから６０ｎｍの厚さを有し、且つ、初期溝１０の壁と底を覆う第２の酸化層１１を形成し、その後、９０ｎｍから１５０ｎｍの厚さになるように第２の窒化シリコン層１２を堆積させる。
【０００５】
次に、層１１および層１２は、マスクを使用せずに異方的にエッチングされる。エッチングの異方性によって、初期溝１０の底部上の第２の窒化シリコン層１２および第２の酸化シリコン層１１の水平部分と、部分４および部分５の上方の第２の窒化シリコン層１２の一部分とが取り除かれて、図４の中間構造が得られる。この中間構造では、領域８’の最上部はマスク９によって覆われたままであり、且つ、領域８’の側面（すなわち、初期溝１０の垂直壁）は依然として酸化シリコン部分１１’および窒化シリコン部分１２’によって覆われたままである。その代わりに、初期溝１０の底部１５上では、基板２が露出している。
【０００６】
次に、初期溝１０自体の深さを増して、所望の深さを有する最終溝（ｆｉｎａｌ ｔｒｅｎｃｈ）１６を得るために、初期溝１０の底部１５上の露出シリコンをエッチングで除去する。特に、最終溝１６の深さが所望の埋込み酸化層の寸法を決定し、従って、より明確に後述するようにＳＯＩウエハの電気的特性を決定するので、この溝の深さは、最終ＳＯＩウエハに関して規定される仕様に従って決定される。
【０００７】
この時点で、基板２は、ベース部分２’、および、ベース部分２’から垂直に延びる複数の「柱状部」１８を備える。図５の中間構造はこのようにして得られ、この中間構造では、窒化シリコン層部分５および１２’は互いに区別がなく、共に参照番号１９によって示されている。酸化シリコン部分４および１１’は互いに区別がなく、共に参照番号２０で示され、部分１９と共に第２の保護領域３０を形成する。
【０００８】
その後、熱酸化段階が行われ、柱状部（ｃｏｌｕｍｎ）１８の露出シリコン領域を酸化シリコンに変化させる。実際には、最終溝１６の側壁から開始して、柱状部の内側に向かって、さらに、部分的にはベース部分２’に向かって、および、ベース部分２’の内側に向かって、シリコン領域を犠牲にして酸化領域を漸進的に成長させる。酸化中に体積の増大があるので、形成される酸化領域は、最終溝１６を完全に満たしてその酸化領域が互いに一体化するまで、最終溝１６の空間を漸進的に充填する。柱状部１８が（第２の保護領域３０によって保護されている、参照番号２１で示されている頂部区域または先端を除いて）完全に酸化し終わり、それによって、図６に示されている連続した埋込み酸化領域２２を形成し終わると、酸化段階が自動的に終了する。この図６では、垂直の連続線が、互いに隣接する２つの最終溝１６の壁から形成されている酸化領域の会合表面を示し、酸化の膨張を強調して示している。
【０００９】
その次に、第２の保護領域３０は、選択的エッチングによって除去され、後続のエピタキシャル成長のためのジャーム（胚種：ｇｅｒｍ）を形成する先端２１を露出させる。
この段階において、ウエハ１の３次元構造を示す図７の構造が得られる。次に、エピタキシャル成長が行われる。このエピタキシャル成長のパラメータは、埋込み酸化領域２２の上に重なる区域内のシリコンの核形成を防止するように選択され、また、先端２１の周囲のシリコンの水平方向の成長（従って、埋込み酸化領域２２の頂部表面の被覆）を最初に得た後にエピタキシャル層２３の垂直方向の成長を得るように、横方向成長の縦方向成長に対する高い比率が選択される。ウエハ１の頂部表面を平面化するために、任意に化学的−機械的研磨段階（Ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を行った後、図８に示されるようなウエハ１の最終構造が得られる。
【００１０】
このように、マイクロエレクトロニクスでは一般的であるプロセス段階だけを使用するので、現在ＳＯＩ基板を形成するために使用されるプロセスのコストよりも著しく低いコストでＳＯＩウエハを製造することが可能である。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述の製造プロセスは、埋込み酸化領域２２の形状が理想的ではないという欠点を有する。実際に、図９の拡大詳細図に強調されているように、熱酸化中に、柱状部１８の露出シリコン領域が曲線に沿って酸化され、その結果として、埋込み酸化領域２２は、その領域の下部で一連のアーチ３５によって画定された形状となり、且つ、その領域の上部で最終溝１６の壁の各々において上方に延びる一連の尖頭３７によって画定された形状になる。さらに、成長したエピタキシャルシリコン層と埋込み酸化層との間に、空隙区域（ｖｏｉｄ ａｒｅａ）４０が存在している。埋込み酸化領域２２のこの形状は、ＳＯＩウエハを形成するためのシリコンのエピタキシャル成長を不確実なものとし、さらに、空隙区域４０により最適の電気的特性が得られないことになる。
【００１２】
従って、本発明の目的は、上述した製造プロセスの欠点を克服することにある。
【００１３】
【課題を解決するための手段】
本発明によれば、請求の範囲の請求項１に記載されているように、すなわち、ＳＯＩウエハを製造するプロセスであって、半導体材料の基板に空洞を形成する段階と、前記基板および前記空洞の上に単結晶タイプのエピタキシャル層を成長させ、単結晶材料で完全に囲まれている前記空洞が中に埋め込まれている単結晶半導体材料のウエハを得る段階と、前記エピタキシャル層内を前記空洞まで延びる第２の溝を形成する段階と、前記第２の溝を形成した後、前記空洞を酸化させて、少なくとも１つの連続した埋込み酸化領域を形成する段階と、を備えることを特徴とする製造プロセスが提供される。
【００１５】
【発明の実施の形態】
本発明についての十分な理解を促すために、添付図面を参照しつつ好ましい実施態様を純粋に非制限的実施例として説明する。
以下、本発明が図１０〜図２３を参照して説明される。
図１０に示されるように、単結晶基板９０を含む半導体材料のウエハ２００の表面２１１に、例えば、２０ｎｍから６０ｎｍの厚さを有する第１の酸化層を成長させる。次に、９０ｎｍから１５０ｎｍの厚さを有する第１の窒化層を堆積させる。レジストマスクを使用して、第１の窒化層の非被覆部分と第１の酸化層の非被覆部分との上にドライエッチングを施し、さらに、レジストマスクを取り除く。このようにして、ドライエッチング後に残留している第１の酸化層の一部分と第１の窒化層の一部分（図１０では、酸化部分１１２と窒化部分１１３）が、全体として参照番号１１４で示すハードマスクを形成する。
【００１６】
引き続き、ハードマスク１１４を使用してウエハ２００に異方的にエッチング（第１の溝のエッチング）を行い、例えば、１μｍから３μｍ（好ましくは、２μｍ）の幅と、形成すべき構造に応じた深さ（例えば、１０μｍ〜３０μｍ）とを有する、第１の溝１１５（図１１を参照）を形成する。
次に（図１２を参照）、第１の溝１１５の周囲のシリコンをＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ：水酸化テトラメチルアンモニウム）中で時限エッチング（ｔｉｍｅｄ ｅｔｃｈｉｎｇ）を行う。このエッチングは基本的に等方性タイプなので、例えば、１０μｍ〜２００μｍ（最も幅広の箇所）の幅で、且つ、どんな場合にも第１の溝１１５よりも著しく大きい幅ｄを有する空洞１２１を形成するのを可能とする。典型的に、第１の溝１１５は、図の平面に対して垂直方向の細長い形状（引き延ばされた形状）を有し、空洞１２１は、細長いチャネルを形成する。
【００１７】
ＴＭＡＨエッチングの方向および持続時間に従って、公知の方法により様々な寸法の空洞１２１を得ることが可能である。特に、ウエハの平坦面に対して９０°の角度（すなわち、図の紙面に対して垂直方向）で長さ方向に延びる細長い空洞１２１の場合には、空洞１２１は図１２に示す形状を有する。ウエハの平坦面に対して４５°の角度で長さ方向に延びる細長い空洞１２１の場合には、空洞１２１は、ハードマスク１１４の下方から延びる概ね垂直な壁を有する桶（ｔｕｂ）形状を有する。
【００１８】
次に（図１３を参照）、エピタキシャル成長を阻止する阻止層１２２で空洞１２１の壁を被覆する。この目的のために、例えば、（後述するように、ウエハ２００の表面２１１および第１の溝１１５の壁を覆う酸化部分１１２と窒化部分１１３よりも大きい厚さ、例えば、６０ｎｍ〜２００ｎｍの厚さを有する）酸化層を成長させるように、高速酸化段階（ｆａｓｔ ｏｘｉｄａｔｉｏｎ ｓｔｅｐ）を行ってもよく、または、その代わりに、堆積した酸化、窒化、および、オルト珪酸テトラエチル（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）の中から選択される材料の均一な層を堆積させてもよい。
【００１９】
次に（図１４を参照）、ハードマスク１１４をウエハ２００の表面２１１から取り除く。酸化部分１１２と窒化部分１１３とを取り除く際に、阻止層１２２の一部分も取り除く。しかし、阻止層の方が厚いので、阻止層は完全には取り除かれず、阻止層は、空洞１２１の壁を確実に覆うのに十分なだけ残留する。
次に（図１５を参照）、基板９０の単結晶シリコンをジャーム（ｇｅｒｍ）として使用してエピタキシャル成長を生じさせる。従って、単結晶シリコンが表面２１１から開始して垂直方向および水平方向の両方に成長し、空洞１２１を閉じる。一方、阻止層１２２が存在するので、このシリコンは空洞１２１の内側では成長しない。このようにして、単結晶シリコンのモノリシックウエハ２００（図１５に示される）が得られ、このモノリシックウエハ２００は、基板９０およびエピタキシャル層１２６を備え、且つ、阻止層１２２が内側の大部分を画定している完全に密閉された空洞１２１を備える。
【００２０】
次に、図１６および図１７に示されるように、空洞１２１の上に重なっているシリコンの溝のエッチング（第２の溝のエッチング）を行って、第２の連結溝を形成する。この第２の連結溝は、例えば、空洞１２１を収容する基板９０の領域の外周に概ね沿って延びるクローズドパスライン（ｃｌｏｓｅｄ−ｐａｔｈ ｌｉｎｅ）の形状を有する。このために、それ自体としては公知の手法で、第３の酸化層１４０を最初に堆積または成長させ、その次に、第３の窒化層１４１（図１６を参照）を堆積させる。第３の酸化層１４０および第３の窒化層１４１は、第２のハードマスク１４２を形成するために、写真製版的（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ）に画定する。このハードマスク１４２は、エッチングしなければならないエピタキシャル層１２６の一部分を除いて、ウエハ２００を完全に覆っている。次に、被覆されていないシリコンをエッチングして、空洞１２１まで延びる第２の溝１４４を形成する。
【００２１】
引き続き、熱酸化が行われ、空洞１２１の内側および第２の溝１４４の壁上の露出シリコン領域が酸化シリコンに変化する。実際には、空洞１２１の側壁および溝１４４の側壁から開始して空洞および溝自体の内側に向けて、さらには、部分的には外方に、シリコン領域を犠牲にして酸化シリコン領域を漸進的に成長させる。酸化中に体積の増大が生じるので、形成される酸化領域は、この酸化領域が概ね完全に空洞を満たして互いに一体化するまで、空洞１２１の空間を漸進的に満たしていく。（おそらくは、参照番号１２８で示す穴が残っている内側区域は別として）空洞が酸化され、それによって連続した埋込み酸化領域１２７を形成し（互いに垂直な２つの平面に沿った断面図である図１８および図１９に示される）、一方、酸化シリコン領域１４５を溝１４４の側壁上に形成し終わると、酸化段階は完了する。
【００２２】
次に、ポリシリコン層１４８をウエハ２００の表面に堆積させ、このポリシリコン層１４８は、図２０に示されるように、溝１４４を満たす。
引き続き、エッチングまたは機械的プロセスによって、ポリシリコン層１４８がウエハ２００の表面から取り除かれ、このポリシリコン層１４８は溝１４４の内側だけに残り、図２１に示されるように、そこで充填領域１４８’を形成する。
【００２３】
最後に、充填領域１４８’の上部部分を熱酸化してフィールド酸化領域１５０を形成し、このフィールド酸化領域１５０は、図２２に示されるように、充填領域１４８’の頂部を完全に閉じて、酸化領域１４５および充填領域１４８’自体と共に絶縁領域１５１を形成する。
上述のプロセスの利点は次の通りである。本発明のプロセスによって、酸化シリコンとエピタキシャル単結晶シリコン（図９に参照番号４０で示す）との間に空隙区域が存在せず、それによってこの区域内で電荷担体（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）の間の再結合が生じる可能性が低減するので、連続した埋込み酸化領域１２７によってエピタキシャル単結晶シリコン層が完全に不活性化（ｐａｓｓｉｖａｔｅ）されたＳＯＩウエハを得ることが可能である。第２の溝１４４の形成に必要とされる第２のハードマスク１４２は、公知のプロセスで既に想定されている溝マスクを単純に部分変更することによって得られるので、上述のプロセスは、溝の絶縁を含むプロセスに比較して追加のマスクを必要としない。
【００２４】
さらに、空洞１２１はウエハ区域全体に渡って延びてもよく、この場合には、さらに、連続した埋込み酸化領域１２７もウエハ全体に沿って延びる。
或いは、空洞１２１は、ウエハ内に信号区域を得る形でウエハ区域の一部分だけを占め、この信号区域内では、完全に絶縁されたエピタキシャルシリコン領域が、信号処理電子素子と、エピタキシャル層が基板９０に直接的に電気的に接続されている電力素子を収容するように設計された酸化無しの電力区域（高い熱伝導率を有する）とを含むするように設計される。例えば、図２３に示すウエハのようなものを製造することが可能であり、この図には、連続した酸化領域１２７および絶縁領域１５１で絶縁された信号区域１６０と、電力区域１６１とが示されている。図２３は、さらに、空洞１２１を形成する前に開始基板９０内にアンチモンインプラント（ａｎｔｉｍｏｎｙ ｉｍｐｌａｎｔ）を埋め込むことによって得られるＮ＋タイプの埋込み層１５５も示している。さらに、エピタキシャル層１２６の成長の後に、エピタキシャル層１２６内にドーピング物質を拡散させる。
【００２５】
最後に、特許請求の範囲の各請求項で規定されるように、本明細書で記述および記載したプロセスおよび装置に対する様々な改変および変形が行われ得るものであり、それらが本発明の概念に含まれることは明らかである。
【図面の簡単な説明】
【図１】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図２】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図３】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図４】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図５】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図６】従来のプロセスによる連続的な製造段階におけるＳＯＩウエハの断面を示す図である。
【図７】従来の製造プロセスの後続の２つの段階における斜視断面を示す図である。
【図８】従来の製造プロセスの後続の２つの段階における斜視断面を示す図である。
【図９】図６の詳細を拡大して示す図である。
【図１０】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１１】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１２】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１３】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１４】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１５】本発明に係る製造プロセスに対応するＳＯＩウエハの断面を示す図である。
【図１６】本発明に係る後続段階における斜視断面を示す図である。
【図１７】本発明に係る製造プロセスの後続段階における図１６の平面ＸＶＩＩ−ＸＶＩＩに沿ったウエハの断面を示す図である。
【図１８】本発明に係る製造プロセスの後続段階における図１６の平面ＸＶＩＩ−ＸＶＩＩに沿ったウエハの断面を示す図である。
【図１９】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２０】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２１】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２２】本発明に係る製造プロセスの後続段階における図１６の平面ＸＸ−ＸＸに沿ったウエハの断面を示す図である。
【図２３】図２２の断面と同じ断面を縮小して示す図である。
【符号の説明】
９０…基板
１１５…第１の溝
１２１…空洞
１２２…阻止層
１２６…エピタキシャル層（半導体材料領域）
１２６’…半導体材料領域
１２６”…エピタキシャル領域
１２７…埋込み酸化領域（絶縁材料層、絶縁材料領域）
１４１，１４２…第２のハードマスク
１４４…第２の溝
１４５…誘電材料層
１４８…半導体材料層
１４８’…充填領域
１５０…充填領域の上部部分（フィールド酸化領域）
１５５…半導体材料の導電性領域
２００…ウエハ
Claims (12)
- ＳＯＩウエハ（２００）を製造するプロセスであって、
半導体材料の基板（９０）に空洞（１２１）を形成する段階と、
前記基板（９０）および前記空洞（１２１）の上に単結晶タイプのエピタキシャル層（１２６）を成長させ、単結晶材料で完全に囲まれている前記空洞（１２１）が中に埋め込まれている単結晶半導体材料のウエハ（２００）を得る段階と、
前記エピタキシャル層（１２６）内を前記空洞（１２１）まで延びる第２の溝（１４４）を形成する段階と、
前記第２の溝（１４４）を形成した後、前記空洞を酸化させて、少なくとも１つの連続した埋込み酸化領域（１２７）を形成する段階と、を備えることを特徴とする製造プロセス。 - 請求項１に記載の製造プロセスにおいて、前記空洞（１２１）を形成する段階は、
前記ウエハの部分の間を延びる第１の溝（１１５）を前記基板（９０）内に形成する段階と、
前記第１の溝（１１５）の周囲の半導体材料を取り除くために前記基板（９０）をエッチングする段階と、を備えることを特徴とする製造プロセス。 - 請求項２に記載の製造プロセスにおいて、前記エッチング段階をＴＭＡＨ中で行うことを特徴とする製造プロセス。
- 請求項３に記載の製造プロセスにおいて、前記エッチング段階を時間管理することを特徴とする製造プロセス。
- 請求項２〜４のいずれか１項に記載の製造プロセスにおいて、前記第１の溝（１１５）を形成する段階は、
絶縁材料の第１のハードマスク（１１４）を形成する段階と、
前記第１のハードマスクを使用して前記基板（９０）を異方性エッチングする段階と、を備えることを特徴とする製造プロセス。 - 請求項１〜５のいずれか１項に記載の製造プロセスにおいて、前記空洞（１２１）を形成する段階の後に、エピタキシャル成長を阻止する層（１２２）で前記空洞の壁を被覆する段階を行うことを特徴とする製造プロセス。
- 請求項１に記載の製造プロセスにおいて、前記第２の溝（１４４）を形成する段階は、第２のハードマスク（１４１，１４２）を形成する段階と、前記エピタキシャル層（１２６）をエッチングする段階と、を備えることを特徴とする製造プロセス。
- 請求項１または７に記載の製造プロセスにおいて、さらに、
半導体材料の充填領域（１４８’）で前記第２の溝（１４４）を埋める段階と、
前記充填領域の上部部分（１５０）を酸化して、側部および底部において絶縁されている単結晶エピタキシャルシリコン領域（１２６）を形成する段階と、を備えることを特徴とする製造プロセス。 - 請求項８に記載の製造プロセスにおいて、前記第２の溝（１４４）を埋める段階は、
前記ウエハの表面全体にわたって半導体材料層（１４８）を堆積させる段階と、
前記ウエハの前記表面の上の前記半導体材料層（１４８）を取り除く段階と、を備えることを特徴とする製造プロセス。 - 請求項１〜９のいずれか１項に記載の製造プロセスにおいて、前記空洞（１２１）は前記ウエハ（２００）の領域全体に沿って延びていることを特徴とする製造プロセス。
- 請求項１〜９のいずれか１項に記載の製造プロセスにおいて、前記空洞（１２１）は前記ウエハ（２００）の領域の一部分だけに延びていることを特徴とする製造プロセス。
- 請求項１〜１１のいずれか１項に記載の製造プロセスにおいて、前記第１の溝を形成する第１の段階の前に、半導体材料の前記基板（９０）をドーピングする段階を行うことを特徴とする製造プロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99830477A EP1073112A1 (en) | 1999-07-26 | 1999-07-26 | Process for the manufacturing of a SOI wafer by oxidation of buried cavities |
| EP99830477:8 | 1999-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068544A JP2001068544A (ja) | 2001-03-16 |
| JP3561214B2 true JP3561214B2 (ja) | 2004-09-02 |
Family
ID=8243519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225227A Expired - Fee Related JP3561214B2 (ja) | 1999-07-26 | 2000-07-26 | Ｓｏｉウエハおよび該ｓｏｉウエハの製造プロセス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6518147B1 (ja) |
| EP (1) | EP1073112A1 (ja) |
| JP (1) | JP3561214B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073112A1 (en) * | 1999-07-26 | 2001-01-31 | STMicroelectronics S.r.l. | Process for the manufacturing of a SOI wafer by oxidation of buried cavities |
| US7294536B2 (en) | 2000-07-25 | 2007-11-13 | Stmicroelectronics S.R.L. | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels |
| KR100382612B1 (ko) * | 2000-12-29 | 2003-05-09 | 주식회사 하이닉스반도체 | 보이드 웨이퍼 제작 방법 |
| EP1326272A1 (en) * | 2001-12-28 | 2003-07-09 | STMicroelectronics S.r.l. | Process for manufacturing SOI structures |
| DE60127148T2 (de) * | 2001-12-28 | 2007-12-13 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen |
| EP2280412A3 (en) * | 2002-11-29 | 2011-02-16 | STMicroelectronics S.r.l. | Semiconductor substrate comprising at least a buried insulating cavity |
| DE60228856D1 (de) * | 2002-12-04 | 2008-10-23 | St Microelectronics Srl | Verfahren zur Herstellung von Mikrokanälen in einer integretierten Struktur |
| US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
| EP1732121A1 (en) * | 2005-06-06 | 2006-12-13 | STMicroelectronics S.r.l. | Process for manufacturing a high-quality SOI wafer |
| KR100674982B1 (ko) * | 2005-07-06 | 2007-01-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| EP1770055B1 (en) * | 2005-09-28 | 2008-05-28 | STMicroelectronics S.r.l. | Process for manufacturing thick suspended structures of semiconductor material |
| US7439159B2 (en) * | 2005-10-28 | 2008-10-21 | Kulite Semiconductor Products, Inc. | Fusion bonding process and structure for fabricating silicon-on-insulator (SOI) semiconductor devices |
| EP1881527A1 (en) | 2006-07-17 | 2008-01-23 | STMicroelectronics S.r.l. | Process for manufacturing a semiconductor wafer having SOI-insulated wells and semiconductor wafer thereby manufactured |
| US20080299780A1 (en) * | 2007-06-01 | 2008-12-04 | Uv Tech Systems, Inc. | Method and apparatus for laser oxidation and reduction |
| IT1397603B1 (it) * | 2009-12-21 | 2013-01-16 | St Microelectronics Srl | Trincee di isolamento per strati semiconduttori. |
| EP2384816B1 (en) * | 2010-05-04 | 2018-04-04 | IMEC vzw | Method of manufacturing a nanochannel device |
| US20130130502A1 (en) * | 2010-05-21 | 2013-05-23 | Sand 9, Inc. | Micromechanical membranes and related structures and methods |
| US8395217B1 (en) | 2011-10-27 | 2013-03-12 | International Business Machines Corporation | Isolation in CMOSFET devices utilizing buried air bags |
| US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
| US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
| US10566207B2 (en) * | 2017-12-27 | 2020-02-18 | Samsung Electronics Co., Ltd. | Semiconductor manufacturing methods for patterning line patterns to have reduced length variation |
| US10446643B2 (en) | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
| US11410872B2 (en) * | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
| US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
| CN113113348B (zh) * | 2020-01-10 | 2023-06-02 | 长鑫存储技术有限公司 | 隔离结构的制造方法和喷涂装置 |
| US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4361600A (en) * | 1981-11-12 | 1982-11-30 | General Electric Company | Method of making integrated circuits |
| US4502913A (en) * | 1982-06-30 | 1985-03-05 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
| US4685198A (en) * | 1985-07-25 | 1987-08-11 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing isolated semiconductor devices |
| US4888300A (en) * | 1985-11-07 | 1989-12-19 | Fairchild Camera And Instrument Corporation | Submerged wall isolation of silicon islands |
| US4704186A (en) * | 1986-02-19 | 1987-11-03 | Rca Corporation | Recessed oxide method for making a silicon-on-insulator substrate |
| JPH06268054A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体装置 |
| JP3252569B2 (ja) * | 1993-11-09 | 2002-02-04 | 株式会社デンソー | 絶縁分離基板及びそれを用いた半導体装置及びその製造方法 |
| EP0929095B1 (en) * | 1998-01-13 | 2004-09-15 | STMicroelectronics S.r.l. | Method for producing an SOI wafer |
| EP1073112A1 (en) * | 1999-07-26 | 2001-01-31 | STMicroelectronics S.r.l. | Process for the manufacturing of a SOI wafer by oxidation of buried cavities |
-
1999
- 1999-07-26 EP EP99830477A patent/EP1073112A1/en not_active Withdrawn
-
2000
- 2000-07-25 US US09/625,112 patent/US6518147B1/en not_active Expired - Lifetime
- 2000-07-26 JP JP2000225227A patent/JP3561214B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068544A (ja) | 2001-03-16 |
| US6518147B1 (en) | 2003-02-11 |
| EP1073112A1 (en) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3561214B2 (ja) | Ｓｏｉウエハおよび該ｓｏｉウエハの製造プロセス | |
| JP4763234B2 (ja) | 深い絶縁トレンチ及びその形成方法 | |
| TW554472B (en) | A method for forming shallow trench isolation | |
| JP2001135718A (ja) | トレンチ分離構造の作製方法 | |
| US20050247994A1 (en) | Shallow trench isolation structure and method | |
| US6436791B1 (en) | Method of manufacturing a very deep STI (shallow trench isolation) | |
| JP2000208746A (ja) | 自己整合トレンチを有するパタ―ン付きシリコン・オン・インシュレ―タ基板および製造方法 | |
| US6559035B2 (en) | Method for manufacturing an SOI wafer | |
| EP1009024B1 (en) | Method for producing an SOI wafer | |
| JPH0521591A (ja) | 半導体装置の製造方法 | |
| JPH0427704B2 (ja) | ||
| JP2798057B2 (ja) | 半導体装置およびその製造方法 | |
| JP3719854B2 (ja) | 半導体装置の製造方法 | |
| US6599812B1 (en) | Manufacturing method for a thick oxide layer | |
| US6103594A (en) | Method to form shallow trench isolations | |
| US6350657B1 (en) | Inexpensive method of manufacturing an SOI wafer | |
| EP0948034B1 (en) | A method for manufacturing an SOI wafer | |
| JPH05114646A (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH05315442A (ja) | 半導体装置の製造方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| TW201104794A (en) | Method for forming a semiconductor device | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |