JP3559848B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP3559848B2
JP3559848B2 JP24164199A JP24164199A JP3559848B2 JP 3559848 B2 JP3559848 B2 JP 3559848B2 JP 24164199 A JP24164199 A JP 24164199A JP 24164199 A JP24164199 A JP 24164199A JP 3559848 B2 JP3559848 B2 JP 3559848B2
Authority
JP
Japan
Prior art keywords
gradation
counter
image signal
output value
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24164199A
Other languages
English (en)
Other versions
JP2001067038A (ja
Inventor
隆 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Priority to JP24164199A priority Critical patent/JP3559848B2/ja
Publication of JP2001067038A publication Critical patent/JP2001067038A/ja
Application granted granted Critical
Publication of JP3559848B2 publication Critical patent/JP3559848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ディスプレイを構成する複数の発光ダイオードの点灯時間割合を画像信号に応じて可変して輝度階調表示を行う表示装置に係り、特に少ない階調ビット数で輝度階調のダイナミックレンジを大きくした表示装置に関する。
【0002】
【関連する背景技術】
複数の発光ダイオード(LED)をマトリックス配列したディスプレイにおいては、例えば各発光ダイオードの点灯時間割合を可変して、その輝度階調表示が行われる。特にフルカラーLEDディスプレイにおいては、その画像品質を高くする上で上述した輝度階調表示が重要な役割を担う。
【0003】
図7はこの種の表示装置における制御部の概略構成を示している。この制御部は、概略的には画像信号(アナログRGB)をAD変換器1を介して入力し、γ(ガンマ)変換器2にて2.2乗のγ変換を施してgビットの輝度値を表す画像信号(輝度信号)を得る。そしてこの画像信号を、スイッチ3を介して複数ドット(Sドット)分に亘ってS段のシフトレジスタ4に入力すると共に、比較器5に与えて後述するように複数の階調レベルを特定する階調カウンタ6の出力値との比較に供する。
【0004】
尚、階調カウンタ6は、発振器7が出力するクロック信号(周波数fc)を分周器8にてS分周(1/S)した信号を受けて歩進動作し、画像信号の発光ダイオードによる表示に割り当てられた所定の表示期間Tに亘ってその出力値(gビット)を、最小輝度レベルから最大輝度レベルまで順に変化させる役割を担う。またシフトレジスタ4はクロック信号(周波数fc)を受けてシフト動作し、Sドット分の画像信号をスイッチ3を介して繰り返し巡回させることで上記表示期間Tに亘って保持しながら、該画像信号を前記比較器5による比較処理に順に供する役割を担う。
【0005】
しかして比較器5は、例えば画像信号(輝度信号)が階調カウンタ6の出力値よりも大なるときに[H]なる比較結果を出力する。また前述したクロック信号(周波数fc)を受けてシフト動作するシフトレジスタ9は、比較器5の比較動作に同期してSドット分に亘る比較結果を順に取り込む。そしてこのシフトレジスタ9に保持された比較結果は、前記階調カウンタ6の歩進動作に同期してラッチ・ドライバ10に取り込まれ、このラッチ・ドライバ10によりSドットに相当するS個の発光ダイオード(図示せず)がそれぞれ点灯駆動されるものとなっている。
【0006】
このように構成された制御部(表示装置)によれば、階調カウンタ6は発光ダイオードによる表示に割り当てられた所定の表示期間Tに亘って歩進動作(インクリメント)して、その出力値を図8(a)に示すように順次変化させる。具体的にはgビットの出力値にて複数の階調レベルを特定する場合、その最小輝度レベル「1」から最大輝度レベル「m(=2−1)」までの出力値を順に得る。そして比較器5は、gビットの画像信号(輝度値)に応じて図8(b)〜(f)にそれぞれ示すように、階調カウンタ6の出力値により特定されるタイミングまでの時間幅の異なる比較結果を得、この時間幅にて発光ダイオードが点灯駆動されることになる。
【0007】
【発明が解決しようとする課題】
さて上述した如く構成された制御部(表示装置)は、例えば図9に示すようにマトリックス配列された複数の発光ダイオードの、例えば水平方向Sドット分に相当する発光ダイオード群を同時に点灯駆動するように、各発光ダイオード群毎に設けられる。また複数の発光ダイオードを、所謂チラツキなくダイナミック点灯して点灯効率を高めるべく、例えば垂直方向dラインを一単位として巡回的に点灯駆動するように、複数の制御部(表示装置)を組み合わせて用いられる。
【0008】
しかして発光ダイオードによる画像信号の表示に割り当てられた所定の表示期間Tにより規定されるリフレッシュ周波数をfとしたとき、図7に示す制御部を駆動するに要するクロック信号の周波数fcは、
fc=f×d×2×S
なる条件を満たす必要がある。ちなみにクロック信号の周波数fcを最大8MHzに抑えるには、例えば
=240[Hz],d=8[ライン],g=8[ビット],S=16[段]
とすれば良く、このときfc=7.86[MHz]となる。
【0009】
この場合、8ビットの画像信号により示される輝度値のダイナミックレンジは[255(=2−1)]となる。しかしながら視覚的にはγ効果が作用するので略[12.41(=2551/2.2)]のダイナミックレンジが得られるに過ぎず、輝度階調の豊かな高品質な画像を形成することができない。この点、画像信号のビット数を、例えば10ビットと大きくすれば、これによってダイナミックレンジを拡げることができるが、その反面、一括して処理し得るドット数Sが4段と大幅に小さくなる。すると画像信号に対する処理効率が大幅に低下し、表示装置としての構成規模が大掛かりなものとなると言う問題が生じる。
【0010】
本発明はこのような事情を考慮してなされたもので、その目的は、ディスプレイを構成する複数の発光ダイオードの点灯時間割合を可変して輝度階調するに際し、少ない階調ビット数で輝度階調のダイナミックレンジを大きくすることができ、輝度階調の豊かな高品質な画像を容易に形成することのできる簡易な構成の表示装置を提供することにある。
【0011】
【課題を解決するための手段】
上述した目的を達成するべく本発明に係る表示装置は、ディスプレイを構成する複数の発光ダイオードの各点灯時間割合を可変して輝度階調を制御する制御部として、請求項1に記載するように
画像信号の表示に割り当てられた所定の表示期間内に複数の階調レベルにそれぞれ対応する出力値を順に生成する階調カウンタと、この階調カウンタの歩進動作に同期して該階調カウンタの出力値を入力して該出力値に予め対応付けられたに応じた時間幅のパルスを順次生成するパルス生成回路とを備え、
発光ダイオードを点灯駆動するドライバにおいては、比較器にて順次比較される前記階調カウンタの出力値と前記画像信号のレベルとの比較結果として、前記階調カウンタの出力値が前記画像信号のレベルを越えるまでの期間に亘って出力されるゲート信号に従って、該ゲート信号が出力されている期間に亘って前記パルス生成回路から出力されるパルスの時間幅で発光ダイオードを順次点灯駆動するようにしたことを特徴としている。
【0012】
即ち、本発明は、複数の階調レベルを特定する階調カウンタの出力値に応じて該出力値に応じた時間幅のパルスを生成し、所定の表示期間内において上記階調カウンタの出力値と画像信号とを順次比較して求められる比較結果に応じて、上記パルスにより示される時間幅で発光ダイオードを順次点灯駆動するようにし、所定の表示期間内における発光ダイオードの点灯時間を、各パルスの時間幅の和として与えるようにしたことを特徴としている。
【0013】
また本発明は請求項2に記載するように、請求項1に記載の表示装置に、所定数の発光ダイオードにそれぞれ対応して複数ドット分ずつ与えられる画像信号を所定の周期で巡回シフトさせながら該画像信号の表示に割り当てられた所定の表示期間に亘って保持するシフトレジスタと、比較器による階調カウンタの出力値と前記シフトレジスタから巡回シフトして出力される画像信号のレベルとの比較結果を前記シフトレジスタのシフト動作に同期して複数ドット分に亘って保持するレジスタとを更に備えることで、複数ドット分の画像信号を順次一括的に処理して複数の発光ダイオードを並列に点灯駆動することを特徴としている。
【0014】
好ましくは請求項3に記載するように前記パルス生成回路においては、前記画像信号の表示に割り当てられた所定の表示期間に亘って前述した階調カウンタの出力値と画像信号のレベルとの比較結果に応じて繰り返し点灯駆動される発光ダイオードの点灯合計時間が、前記画像信号をγ変換したときの輝度階調に相応する時間となる時間幅のパルスを前記階調カウンタの出力値に応じて生成することを特徴としている。
【0015】
つまり発光ダイオードの点灯合計時間が、画像信号をγ変換したときの輝度階調に相応する時間となるような時間幅のパルスを前記階調カウンタの出力値に応じて生成することで、最小輝度レベルをなす発光ダイオードの点灯時間を十分に短く抑えてその点灯時間割合を制御し、これによって視感度に沿った輝度階調の表示を実現することを特徴としている。
【0016】
また本発明は請求項4に記載するように、ディスプレイを構成する複数の発光ダイオードの各点灯時間割合を可変して輝度階調を制御する制御部として、
歩進動作により複数の階調レベルを特定する出力値を順に生成する階調カウンタと、この階調カウンタの出力値に予め対応付けた時間幅を計時する都度、前記階調カウンタを歩進する信号を発生して前記階調カウンタの歩進動作周期を前記画像信号の表示に割り当てられた所定の表示期間に亘って順次変化させるカウンタ周期制御部とを備え、
発光ダイオードを点灯駆動するドライバにおいては、比較器にて順次比較される前記階調カウンタの出力値と前記画像信号との比較結果に従って前記パルスにより特定される時間幅で発光ダイオードを順次点灯駆動するようにしたことを特徴としている。
【0017】
即ち、この発明は、階調カウンタの歩進動作周期自体を、その出力値に応じて可変することで、複数の階調レベルを特定する階調カウンタの出力値の出力時間幅を変えながら画像信号との比較を連続的に行わせ、これによって階調カウンタの出力値との比較結果に応じた発光ダイオードの点灯駆動を連続して行わせ、その全体的な点灯駆動時間を可変することを特徴としている。
【0018】
好ましくは請求項5に示すように、前記カウンタ周期制御部においては、前記所定の表示期間に亘って逐次比較した前記画像信号と前記カウンタの出力値との比較結果に応じて連続して点灯駆動される発光ダイオードの点灯時間が、前記画像信号をγ変換したときの輝度階調に相応する時間となる時間幅で前記階調カウンタを歩進制御することを特徴としている。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態に係る表示装置、即ち、ディスプレイを構成する複数の発光ダイオードの各点灯時間割合を可変して輝度階調を制御する制御部を備えた表示装置について説明する。
図1は第1の実施形態に係る表示装置の制御部の概略構成を示す図で、図7に示した従来装置と基本的には同一部分については同一符号を付して示してある。この装置が特徴とするところは、AD変換器1を介してデジタル変換された画像信号をγ変換器2を介することなく、スイッチ3を介してシフトレジスタ4に入力すると共に比較器5に与えるように構成される。また階調カウンタ6の歩進動作に同期して該階調カウンタ6の出力値に応じた時間幅のパルスを生成するパルス生成回路11を備え、このパルス生成回路11が出力するパルスの時間幅ずつラッチ・ドライバ10を駆動するように構成した点にある。
【0020】
即ち、このパルス生成回路11は、例えば図2に示すように所定周波数のクロック信号を計数するカウンタ11aと、このカウンタ11aの出力値をγ変換するROM11bと、このROM11bから得られる出力値と前記階調カウンタ6の出力値とを比較して該階調カウンタ6の出力値に応じた時間幅のパルスをその比較結果として得る比較器11cとを備えて構成される。
【0021】
カウンタ11aは、階調カウンタ6の出力値に応じた時間幅のパルスを生成するべく、例えば階調カウンタ6の出力値がgビットからなるとき、該階調カウンタ6がインクリメントされる毎に「1」〜「2」の出力値を順に繰り返し生成する役割を担う。具体的にはカウンタ11aは、図3(a)に示すような階調カウンタ6のインクリメント動作に同期し、図3(b)に示すように該階調カウンタ6の歩進動作周期の[1/2]の周期でインクリメント動作して、その出力値を「1」〜「2」に亘って変化させる。このようなカウンタ11aの出力値をROM11bを介して変換することで、画像信号をγ変換したときの輝度階調に相応する時間幅で順次その出力値が変化するγ変換値が求められる。
【0022】
比較器11cは、上述した如くROM11bを介して求められるγ変換値と前記階調カウンタ6の出力値とを比較しており、例えばγ変換値が階調カウンタ6の出力値を越えるまでの期間に亘って[H]なる比較結果を出力することで、該階調カウンタ6の出力値に応じた時間幅のパルスを図3 に示すように生成するものとなっている。このようにして生成された前記階調カウンタ6の出力値に応じた時間幅のパルスは、発光ダイオードを点灯駆動する時間幅を規定するゲート信号としてラッチ・ドライバ10に与えられる。そしてシフトレジスタ9に取り込まれた前記比較器5による比較結果に応じて、例えば画像信号のレベルが階調カウンタ6の出力値「3」に相当する場合には、該階調カウンタ6が「3」を計数するまでの間、図3(d)に示すように比較器5の比較結果が[H]に保たれることから、ラッチ・ドライバ10はこの期間に亘って図3(e)に示すように前記パルスに従って当該パルスの時間幅ずつ発光ダイオードを順次点灯駆動することになる。
【0023】
従ってラッチ・ドライバ10は、比較器5において階調カウンタ6の出力値と順次比較される画像信号のレベルに応じて、図3(f)〜(i)に示すようにパルス生成回路11から出力されるパルスの時間幅ずつ発光ダイオードを点灯駆動することになる。換言すれば発光ダイオードは、画像信号のレベルに応じた出力値を階調カウンタ6が得るまでの間、パルス生成回路11から出力されるパルスに従って、階調カウンタ6の出力値に応じた時間幅ずつ順次点灯駆動される。この結果、発光ダイオードは、その表示に割り当てられた所定の表示期間Tにおいて各パルスの時間幅の和に相当した時間に亘って点灯駆動されることになる。
【0024】
具体的には上記所定の表示期間Tにおいて階調カウンタ6が「1」〜「m(=2)」までを計数するに要する歩進周期は、例えば[T/(2−1)]として与えられる。また階調カウンタの出力値6に応じた時間幅のパルスを生成する為のカウンタ11aにおける歩進周期(パルスの最小時間幅)tは、例えば上記周期を更に[1/(2−1)]等分した時間幅(=T/(2−1))として与えられる。
【0025】
従って画像信号の輝度階調レベルが最小の「1」である場合には、図3(f)に示すように階調カウンタ6が出力値「1」を得る最初のタイミングにおける時間幅tの期間だけ発光ダイオードが点灯駆動される。そして画像信号の輝度階調レベルが「2」である場合には、階調カウンタ6が出力値「2」を得る次のタイミングにおける時間幅2tの期間にも発光ダイオードが点灯駆動されることになり、この結果、発光ダイオードは図3(g)に示すように合計3t(=t+2t)なる時間に亘って点灯駆動されることになる。同様にして画像信号の輝度階調レベルが「3」である場合には、発光ダイオードは合計6t(=t+2t+3t)なる時間に亘って点灯駆動され、画像信号の輝度階調レベルが「3」である場合には、発光ダイオードは合計6t(=t+2t+3t)なる時間に亘って点灯駆動され、画像信号の輝度階調レベルが最大の「m」である場合には、発光ダイオードは合計(1+m)t/2(=t+2t+3t+〜+mt)なる時間、つまり最大(t+2t+3t+〜+(2−1)・t)なる時間に亘って点灯駆動されることになる。
【0026】
かくしてこのようにして点灯時間割合を制御する表示装置によれば、輝度階調のダイナミックレンジは[1+2+3+〜+(2−1)]となり、輝度信号の階調レベルが8ビットで表現される場合には、概略的に輝度値で[32768(=[1+(2−1)]・(2−1)/2)]なる広いダイナミックレンジを確保することが可能となる。また視覚上でも、そのダイナミックレンジを[112.84(=327681/2.2)]と十分に広くすることが可能となる。
【0027】
ちなみに輝度信号の階調レベルを6ビットと2ビット減らした場合には、前述した周波数fc=7.86[MHz]のクロック信号を用いて一括して処理し得る画像信号のドット数Sを64と大きすることができる。つまり
=240[Hz],d=8[ライン],g=6[ビット],S=64[段]
としても、周波数fc=7.86[MHz]のクロック信号を用いて図1に示す構成の表示装置を十分に余裕を持たせて駆動することができる。
【0028】
しかもこの場合における輝度値のダイナミックレンジは概略的に[3969(=(2−1)・(2−1))]となり、視覚上でのダイナミックレンジも[43.22(=39691/2.2)]と大きくすることができる。つまり図7に示した従来装置に比較して、階調ビット数を少なくしても、そのダイナミックレンジを十分に大きくすることができ、以て輝度階調表現の豊かな画像を効果的に表示することが可能となる。特に階調カウンタ6により生成する階調レベルを規定する出力値に応じた時間幅のパルスを生成し、このパルスの時間幅にて発光ダイオードの点灯時間を制御すると言う簡単な制御により、輝度階調のダイナミックレンジを効果的に広げることができると有効が奏せられる。
【0029】
また前述したように階調ビット数を少なくしても輝度階調のダイナミックレンジを十分に大きく確保することができるので、クロック周波数fcに余裕がある分だけシフトレジスタ4,9を用いて並列処理可能な画像信号のドット数を増やすことができるので、簡易にして効果的にその処理能力を高めることができる。この結果、装置の大規模化を招くことなしに複数の発光ダイオードからなるディスプレイを効果的に、しかも効率的に駆動することができる等の実用上多大なる効果が奏せられる。
【0030】
ところで上述した第1の実施形態においては、階調カウンタ6の歩進動作に応じて、その出力値に応じた時間幅のパルスを生成して発光ダイオードとの点灯時間を制御したが、階調カウンタ6における歩進動作の周期自体をその出力値に応じて可変し、これによって階調カウンタ6から出力される出力値(輝度レベル)の出力時間幅を、該出力値に応じて変えるようにしても良い。
【0031】
即ち、この場合には、例えば図4に示すようにAD変換器1を介してデジタル変換された画像信号を、シフトレジスタ4に相当するS段のラッチ群4aにそれぞれ所定の表示期間Tに亘って保持するようにする。そしてラッチ群4aに保持されたSドット分の画像信号をS段の比較器5からなる比較器群5aに入力し、階調カウンタ6の出力値とそれぞれ並列に比較処理して、その比較結果を複数ドットの発光ダイオードにそれぞれ対応して設けられたラッチ・ドライバ10aに与える如く構成される。
【0032】
特にこの図4に示す如く構成された表示装置が特徴とするところは、階調カウンタ6の歩進動作を制御する駆動源として、周期発生回路12を備えている点にある。この周期発生回路12は、基本的には発振器7からのクロック信号を受けて動作して階調カウンタ6を歩進する信号を発生するもので、特に階調カウンタ6の出力値に応じて該階調カウンタ6を歩進する信号の発生周期を変えるように構成される。具体的には周期発生回路12は、例えば図5に示すように階調カウンタ6の出力をγ変換するROM12aと、このROM12aからの出力がプリセットされてそのプリセット値を逆歩進(デクリメント)動作することで、前記階調カウンタ6の出力値(ROM12aの出力)に相当した時間をカウントして該階調カウンタ6を歩進駆動する逆進カウンタ12bを備えて構成される。
【0033】
尚、階調カウンタ6および逆進カウンタ12bは、2段のフリップフロップ12c,12dからなる初期設定回路にて、その初期動作が制御される。そしてこの初期設定動作により、階調カウンタ6には初期値として「1」がセットされ、また逆進カウンタ12bには階調カウンタ6の出力値に応じたROM12aの出力がセットされる。また実際には階調カウンタ6の出力値[m]を反転した値[−m]をROM12aから得えて逆進カウンタ12bにセットし、この値[−m]をオーバフローが生じるまでインクリメントするように構成される。
【0034】
しかして逆進カウンタ12bにROM12aの出力がセットされてその逆進(デクリメント)が開始されると、そのデクリメント期間に亘って階調カウンタ6の歩進(インクリメント)が禁止される。そして逆進カウンタ12bがそのプリセット値の全てをデクリメントした時点で、階調カウンタ6をインクリメントするものとなっている。
【0035】
かくしてこのように構成された表示装置によれば、図6(a)に示すように階調カウンタ6は、逆進カウンタ12bの制御の下でその出力値に応じた時間幅でその出力値を順次インクリメントしていくことになる。そして階調カウンタ6から得られる各出力値の時間幅は、ROM12aを介して変換された出力の下で、画像信号をγ変換したときの輝度階調に相応する時間幅となる。この結果、上記階調カウンタ6の出力値と画像信号後を逐次比較する比較器群5aは、図6(b)〜(f)にそれぞれ示すように画像信号の輝度レベルに応じて、階調カウンタ6の出力値により定まる時間幅ずつ、その比較結果を連続して得ることになる。
【0036】
従って比較器群5aから得られる比較結果は、階調カウンタ6の出力値が画像信号のレベルを超えるまでの期間に亘って、各出力値がそれぞれ出力されていた時間幅の和として求められる。そして上記各出力値がそれぞれ出力される時間幅は、前述したようにその出力値に相応した時間幅のものであるから、上記比較結果が連続して得られる時間幅は、前述した実施形態の場合と同様に階調カウンタ6の出力値に応じた時間幅の和となる。但し、先の実施形態と異なる点は、その比較結果が時間的に連続して求められる点にある。
【0037】
従ってこのような実施形態によれば、先の実施形態と同様に少ない階調ビットでそのダイナミックレンジを大きく拡げることができる。しかも発光ダイオードを、上述した如く階調レベルに応じて定まる時間幅に亘って連続的に点灯駆動することができるので、簡易にして安定に点灯時間割合を制御することができ、発光ダイオードの点滅駆動回数を減らして輝度階調表示を効率的に行うことが可能となる等の効果が奏せられる。
【0038】
尚、本発明は上述した各実施形態に限定されるものではない。例えば第1の実施形態においては、シフトレジスタ4,9を用いて複数ドットの画像信号を保持して1つの比較器5により順次輝度値を比較処理するように構成したが、個々のドット毎に個別に比較処理するようにしても良い。但し、この場合には画像信号のドット数に対応した比較器5が必要となることは言うまでもない。また装置の基本動作周波数や階調ビット数等は、複数の発光ダイオードからなるディスプレイの仕様や、要求された表示画像品質等に応じて定めれば良いものである。更には発光ダイオードのみならず、他の同様な発光素子を用いたディスプレイを駆動する場合には、本発明を適用可能なことは言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【0039】
【発明の効果】
以上説明したように本発明によれば、少ない階調ビット数で輝度階調表示のダイナミックレンジを大きくすることができ、階調表現の滑らかな高品質な画像を容易に表示することができる。しかも簡易な構成で効率的に発光ダイオードを輝度階調を与えて表示駆動することができ、輝度階調のダイナミックレンジを拡げる上での装置構成の複雑化や大規模化を招来することもない等の実用上多大なる効果が奏せられる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る表示装置の要部概略構成図。
【図2】図1に示す表示装置におけるパルス生成回路の構成例を示す図。
【図3】図1に示す表示装置における動作形態を示すタイミング図。
【図4】本発明の第2の実施形態に係る表示装置の要部概略構成図。
【図5】図4に示す表示装置におけるパルス生成回路の構成例を示す図。
【図6】図4に示す表示装置における動作形態を示すタイミング図。
【図7】従来の表示装置の概略構成図。
【図8】図7に示す従来装置の動作系体を示すタイミング図。
【図9】ディスプレイを構成する複数の発光ダイオードの配列構成と、その駆動単位を示す図。
【符号の説明】
1 AD変換器
3 スイッチ
4 シフトレジスタ
5 比較器
5a 比較器群
6 階調カウンタ
7 発振器
8 分周器
9 シフトレジスタ
10 ラッチ・ドライバ
11 パルス生成回路(γ変換)
12 周期発生回路

Claims (5)

  1. ディスプレイを構成する複数の発光ダイオードと、画像信号のレベルに応じて上記各発光ダイオードの点灯時間割合を可変して輝度階調を制御する制御部とを備えた表示装置であって、
    前記制御部は、
    前記画像信号の表示に割り当てられた所定の表示期間内に複数の階調レベルにそれぞれ対応する出力値を順に生成する階調カウンタと、
    この階調カウンタの歩進動作に同期して該階調カウンタの出力値を入力して該出力値に予め対応付けられた時間幅のパルスを順次生成するパルス生成回路と、
    前記階調カウンタの出力値と前記画像信号のレベルとを前記所定の表示期間に亘って順次比較して、前記階調カウンタの出力値が前記画像信号のレベルを越えるまでの期間に亘るゲート信号を出力する比較器と、
    この比較器からゲート信号が出力されている期間に亘って前記パルス生成回路が生成するパルスを入力して該パルスの時間幅で前記発光ダイオードを順次点灯駆動するドライバと
    を具備したことを特徴とする表示装置。
  2. ディスプレイを構成する複数の発光ダイオードと、画像信号のレベルに応じて上記各発光ダイオードの点灯時間割合を可変して輝度階調を制御する制御部とを備えた表示装置であって、
    前記制御部は、
    所定数の発光ダイオードにそれぞれ対応させて複数ドット分ずつ与えられる画像信号を所定の周期で巡回シフトさせながら該画像信号の表示に割り当てられた所定の表示期間に亘って上記画像信号を保持するシフトレジスタと、
    このシフトレジスタの巡回周期に同期して複数の階調レベルにそれぞれ対応する出力値を順に生成する階調カウンタと、
    この階調カウンタの出力値と前記シフトレジスタから巡回シフトして出力される画像信号のレベルとを逐次比較して、前記階調カウンタの出力値が前記画像信号のレベルを越えるまでの期間に亘ってゲート信号を出力する比較器と、
    この比較器から出力されるゲート信号を前記シフトレジスタのシフト動作に同期して複数ドット分に亘って保持するレジスタと、
    前記階調カウンタの歩進動作に同期して該階調カウンタの出力値を入力して該出力値に予め対応付けられた時間幅のパルスを順次生成するパルス生成回路と、
    前記レジスタに保持された複数ドット分のゲート信号がそれぞれ途絶えるまでの期間に亘って前記パルス生成回路が生成するパルスを入力して該パルスの時間幅で前記各発光ダイオードをそれぞれ点灯駆動するドライバと
    を具備したことを特徴とする表示装置。
  3. 前記パルス生成回路は、前記画像信号の表示に割り当てられた所定の表示期間に亘って前記画像信号のレベルに応じた前記ゲート信号の出力期間に繰り返し点灯駆動される発光ダイオードの点灯合計時間が、前記画像信号をγ変換したときの輝度階調に相応する時間となる時間幅のパルスを前記階調カウンタの出力値に対応させて生成することを特徴とする請求項1または2に記載の表示装置。
  4. ディスプレイを構成する複数の発光ダイオードと、画像信号のレベルに応じて上記各発光ダイオードの点灯時間割合を可変して輝度階調を制御する制御部とを備えた表示装置であって、
    前記制御部は、
    複数の階調レベルにそれぞれ対応する出力値を順に生成する階調カウンタと、
    この階調カウンタの出力値に予め対応付けた時間幅を計時する都度、前記階調カウンタを歩進する信号を発生して前記階調カウンタの歩進動作周期を前記画像信号の表示に割り当てられた所定の表示期間に亘って順次変化させるカウンタ周期制御部と、
    前記所定の表示期間に亘って前記階調カウンタの出力値と前記画像信号のレベルとを逐次比較して、前記階調カウンタの出力値が前記画像信号のレベルを越えるまでの期間に亘ってゲート信号を出力する比較器と、
    この比較器からゲート信号が出力されている期間に亘って前記発光ダイオードを点灯駆動するドライバと
    を具備したことを特徴とする表示装置。
  5. 前記カウンタ周期制御部は、前記所定の表示期間に亘って前記画 像信号のレベルと前記カウンタの出力値とを逐次比較する比較器からのゲート信号の出力期間に連続して点灯駆動される発光ダイオードの点灯時間が、前記画像信号をγ変換したときの輝度階調に相応する時間となる時間幅で前記階調カウンタを歩進制御することを特徴とする請求項4に記載の表示装置。
JP24164199A 1999-08-27 1999-08-27 表示装置 Expired - Fee Related JP3559848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24164199A JP3559848B2 (ja) 1999-08-27 1999-08-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24164199A JP3559848B2 (ja) 1999-08-27 1999-08-27 表示装置

Publications (2)

Publication Number Publication Date
JP2001067038A JP2001067038A (ja) 2001-03-16
JP3559848B2 true JP3559848B2 (ja) 2004-09-02

Family

ID=17077345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24164199A Expired - Fee Related JP3559848B2 (ja) 1999-08-27 1999-08-27 表示装置

Country Status (1)

Country Link
JP (1) JP3559848B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284829B2 (ja) * 1995-06-15 2002-05-20 ミノルタ株式会社 画像処理装置

Also Published As

Publication number Publication date
JP2001067038A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP7109436B2 (ja) 強度スケール化ディザリングパルス幅変調
TWI582741B (zh) 主動式矩陣顯示器之數位驅動
JP4450019B2 (ja) 制御装置および制御方法、並びに、面状光源装置および面状光源装置の制御方法
JP5312376B2 (ja) 走査型表示装置制御回路
KR100778487B1 (ko) 변조 회로 및 이것을 사용한 화상 표시 장치와 변조 방법
US6661428B1 (en) Device and method for controlling luminance of flat display
JP2001109421A (ja) 表示パネルの階調駆動方法および駆動装置
CN115938287A (zh) 一种led低灰度下高刷新率显示方法及系统
CN116524851B (zh) Led显示驱动方法、led显示驱动芯片及装置、显示面板
JPH11231835A (ja) 表示装置
JP3559848B2 (ja) 表示装置
JP5078690B2 (ja) 画像表示装置の階調制御方法
JP3764371B2 (ja) パルス幅変調階調表示方法及び表示回路
JP2006171651A (ja) 画像表示装置の駆動方法
JP4225774B2 (ja) パッシブマトリクス型有機el表示装置及びその駆動方法
JP3414204B2 (ja) 画像表示方法及び画像表示装置
JPH10116055A (ja) 表示装置
JPH08263009A (ja) 表示装置の動作方法および構造
JP3500899B2 (ja) 画像表示方法及び画像表示装置
JP2000098957A (ja) 階調表示用制御方法および制御回路
JPH05265399A (ja) 表示装置
JP7464690B2 (ja) 表示パネル及びその駆動方法
JPH10149128A (ja) 表示装置
JP2002091379A (ja) 容量性発光素子ディスプレイの駆動方法ならびにその制御装置
JP2000172217A (ja) マトリクス型表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040331

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20040428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090604

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120604

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees