JP7109436B2 - 強度スケール化ディザリングパルス幅変調 - Google Patents

Description

関連出願

本出願は、２０１７年４月２１に出願された米国特許出願第１５／４９４，１５０及び２０１６年１１月２２日に出願された米国仮出願の利益を主張する。

本開示は、概して電子ディスプレイシステムに関する。より詳細には、本開示は、発光ダイオード（ＬＥＤ：Light Emitting Diode）アレイを駆動するＬＥＤ駆動回路において、パルス幅変調（ＰＷＭ：Pulse Width Modulation）ディザリングを用いた、ＬＥＤディスプレイシステムに関する。

従来の一部のＬＥＤ駆動機構では、電流をＬＥＤへ供給するために、ＰＷＭ及び関連する制御技術が用いられている。ＰＷＭ技術は、近年のディスプレイ電子回路において、グレースケールを制御するために、フレームコンテンツをレンダリングしつつ、フレームコンテンツの階調レベルを制御するための一般的な方法である。ＰＷＭは、最高ピッチのラージフォーマットダイレクトビューＬＥＤ（ＤＶ－ＬＥＤ）ディスプレイにおいて、パルス化され制御された平均電流をＬＥＤへ供給するために、近年の市販のＬＥＤ駆動集積化回路において、益々使用されている。

ＬＥＤディスプレイパネルとは、一般的に、一以上の行及び列に配置されたＬＥＤのアレイを備えるデバイスを意味する。ＬＥＤディスプレイパネルは、各サブモジュールが一以上のこのようなＬＥＤアレイを有する、複数のサブモジュールを含んでもよい。ＬＥＤディスプレイパネルには、単一色又は異なる色のＬＥＤのアレイが採用されてよい。同じ色のＬＥＤが特定のディスプレイアプリケーションに使用される場合、各ＬＥＤは、通常、ディプレイユニット又は画素に対応する。ＬＥＤパネルがフルカラーディスプレイ用に異なる色のＬＥＤを採用する場合、ディスプレイユニット又は画素は、通常、３つのＬＥＤのクラスタを含む：典型的には、赤ＬＥＤ、緑ＬＥＤ及び青ＬＥＤである。このような３つのＬＥＤのクラスタは、ＲＧＢユニットとも称され得る。

ＬＥＤ駆動回路は、ＬＥＤのアレイに電力を供給し、ＬＥＤのアレイに供給した電流を制御する。ＬＥＤ駆動回路は、シングルチャネルドライバであってよいし、又は、マルチチャネルドライバであってよい。駆動回路の各チャネルは、複数のＬＥＤへ電流を供給して、ＬＥＤに供給した電流を制御してよい。マルチチャネルは、例えば所謂コモンカソード構造のノード上で、電気的に互いに接続され、スキャンラインともよく称される。スキャンラインについては、２０１５年５月７日に公開されたＬｉらの米国特許公開公報第２０１５／０１２３５５５Ａに記載されている。

ＬＥＤ駆動回路は、ＬＥＤに供給されてＬＥＤを流れる電流を変化させることにより、ＬＥＤの輝度を制御する。供給された電流に応じて、ＬＥＤは、ＬＥＤの特性仕様に応じた強度で、光を放出する。ＬＥＤへ供給される電流が多いほど、通常、ＬＥＤが放出する光の輝度は、高くなる。電流の供給を効率的に制御するためには、ＬＥＤ駆動回路は、定電流源を、その定電流源の変調（すなわち、ＯＮ及びＯＦＦ）と組み合わせて採用してよく、例えば各スキャンサイクルにわたり所望の平均（算術的平均）電流に到達するためのＰＷＭを用いてよい。

ディスプレイの限られた色解像度により、滑らかになるように意図されるカラー階調にわたって、不意の段階的な変化が現れる。この視覚的な乱れは、バンディング（banding）とも称される。バンディングの存在を軽減するために、ディザリング技術が採用されて、コンテンツの不意の段階的な変化の存在が減らされる。換言すると、カラーアーティストは、限られた色解像度に起因して視覚的な段階的な変化（バンディング）が現れたコンテンツを、ディザリング技術を用いることにより、修正する。ディザリングは、僅かな数色の異なる色しか通常生成できない、初期の機械及びレンダリングデバイスに用いられてきた。ディザリングが効果的である理由は、人の視覚システムが、不完全であり、限られた精度及び分解能において画素を区別可能であるため、それ故、人間の視覚システムが、特定の画素の色と、その近くの画素の色とを混合する傾向があるためである。ディスプレイスクリーン用のＰＷＭディザリングは、人間の視覚システムの不完全さを利用して、不意の色の変化を低減するノイズを選択的又はランダムに加えることにより、より滑らかな外観のカラークラデーションを生成することができる。

近年のＬＥＤ駆動機構の設計では、多様な公知のＰＷＭベースの手段及びアーティキテクチャが展開されており、これらの手段及びアーティキテクチャの一部では、ＰＷＭと併せてディザリングが用いられている。発明者は、フレームコンテンツの輝度レベルを考慮せずに、全てのフレームコンテンツにＰＷＭディザリング調整が均一に適用されるために、コンテンツの輝度が高すぎたり又は低すぎたりしてしまう場合、公知のＰＷＭディザリング手段は有効ではないとの認識を得た。

強度スケール化ディザリング（ＩＳＤ：Intensity-scaled dithering）ＰＷＭシステムは、輝度の遷移中、より滑らかな階調を提供する。一実施形態では、少なくとも１つの発光ダイオード（ＬＥＤ：Light Emitting Diode）を駆動するための回路であって、グレースケールベクトルを受信し、グレースケールベクトルに基づいて輝度値を決定するように構成された輝度スケール検出回路を含む。さらに、当該回路は、更新サイクルのサブセットがディザ処理する更新サイクルとなり、前記複数の更新サイクルの残りがディザ処理しない更新サイクルとなるように、前記複数の更新サイクルの更新サイクルのサブセットの指示を出力するように構成された更新サイクル選択回路を含む。当該回路のパルス幅決定回路は、前記グレースケールベクトルを受信し、前記グレースケールベクトルに基づいてパルス幅を規定するように構成される。

パルス調整制御回路は、パルス幅、輝度値及び更新サイクルのサブセットの指示を受信するように構成される。各ディザ処理する更新サイクルにおいて、パルス幅調整制御回路は、輝度値に基づいて幅調整量を決定し、幅調整量でパルス幅を調整することによりディザ処理パルス幅を決定する。一連のパルスを含むディザ処理パルス幅変調信号は、パルス調整制御回路により出力される。一連のパルスは、ディザ処理しない更新サイクルの各更新サイクルのためのパルス幅決定回路により決定されたパルス幅を有するパルスと、ディザ処理する更新サイクルの各更新サイクルのためのディザ処理パルス幅を有するパルスとを含む。電流源は、ディザ処理パルス幅変調信号を受信し、ディザリングパルス幅調整信号に基づいて少なくとも１つのＬＥＤに電流を供給するように構成される。

追加の態様及び利点は、添付の図面を参照しながら進められる以下の実施形態の詳細な説明から、明らかになろう。

開示の技術の一実施形態に係るＬＥＤ駆動回路を示す図である。 ６０Ｈｚのフレートレートタイミングでのシングルフレームのタイミング図である。 開示の技術の一実施形態に係るＰＷＭ変調発動機のブロック図である。 開示の技術の一実施形態に係る代替的なカスケード法の一例を示す図である。 開示の技術の他の実施形態に係る代替的なカスケード法の他の例を示す図である。 開示の技術のある実施形態に係るパルス調整テーブルを示す図である。 ディザリング技術を用いた、多様なＰＷＭ信号を示す図である。

開示された技術の実施形態では、ＰＷＭ技術を採用し、フレームコンテンツの照明の、強度又は輝度によりスケール化されたディザリングノイズを適用することにより、画像を修正する。つまり、適用されるディザリングノイズの量は、フレームコンテンツの照明の強度に関連する。

ＰＷＭアーキテクチャを採用するＬＥＤディスプレイの典型的な実装では、ディスプレイスクリーンは、同一フレームコンテンツを用いて、複数回、更新される。これらの更新サイクルは、コンテンツの表示を強化するために、非常に重要である。ある製品では、フレームコンテンツは、各フレーム期間において、３２回又は６４回、スリーン上で更新される。各フレーム期間は、通常、１／６０秒である。各更新サイクルは、複数のスキャンラインに対応し、各スキャンラインは、少なくとも２つのＬＥＤを含む画素に関連する。各更新セグメントの間、各スキャンライン上の少なくとも１つのＬＥＤが、フレームコンテンツに基づいてＬＥＤ駆動機構により駆動される。

図１は、ＰＷＭ発動機１１０及び電流源１２０を含むＬＥＤ駆動回路１００の機能ブロック図を示す。ＰＷＭ発動機１１０は、電流源１２０を介してＬＥＤアレイ（又は単にＬＥＤ）１３０を駆動するために用いられるＰＷＭ信号を生成する。ＰＷＭ発動機１１０は、後述のように、電流源１２０に送信されるＰＷＭ信号を生成し、電流源１２０は、受信したＰＷＭ信号に基づいてＬＥＤ１３０への電流を出力する。ＰＷＭ信号を生成するためにＰＷＭ発動機１１０により使用されるグレースケールクロック（ＧＣＬＫ）１４０といった、他の構成要素が、ＬＥＤドライバ１００上に含まれてよい。ＬＥＤ駆動回路１００は、ディスプレイデバイスが要求する他の機能（不図示）を含んでよい。ＬＥＤ駆動回路１００は、集積回路であってもよいし、電気的に接続された複数の回路であってもよい。

ＰＷＭ発動機１１０は、任意の所望の形状のパルス列を生成する、現在公知の又は将来開発され得る、任意のデバイス又は回路を備えてよい。例えば、ＰＷＭ発動機１１０は、コンパレータ、増幅器、発振器、カウンタ、周波数発生器、ランプ回路及び生成器、デジタルロジック、アナログ回路、特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuits）、マイクロプロセッサ、マイクロコントローラ、デジタルシグナルプロセッサ（ＤＳＰ：Digital Signal Processors）、ステートマシン、デジタルロジック、ＦＰＧＡ（Field Programmable Gate Array）、ＣＬＤ（Complex Logic Device）、タイマー集積回路(Timer Integrated Circuit)、デジタルアナログコンバータ（ＤＡＣ：Digital to Analog Converter）、及び、アナログデジタルコンバータ（ＡＤＣ：Analog to Digital Converter）等といった、デバイスを含んでよい。

最新の従来のＰＷＭディスプレイスクリーンでは、フレームコンテンツのためのディスプレイのグレースケール指示は、ＨＤＭＩ（High Definition Multimedia Interface）のような入力を介して、１２ビットとして提供される。グレースケール指示は、そのフレームコンテンツの画素の強度を規定し、色付きの画素と同様に、モノクロ画素に適用することができる。当該技術分野で知られているように、入力は、ディスプレイ特有の変換グレースケールベクトル（ここでは、グレースケール値とも称する）を生成するために、ガンマ変換テーブルに適用される。変換によって、ガンマ変換方式の標準に準拠するように設計された４つの追加のビットが、元のグレースケース指示に加えられ、結果として、ある実施形態では、グレースケール値は、１６ビットとなる。より詳細に後述するように、滑らかな階調を実行するために、グレースケース値の４つの最下位ビット（ＬＳＢ：Least Significant Bit）が、開示の技術では用いられる。ただし、ある実施形態では、グレースケール値の４つのＬＳＢよりも多い又は少ないものが、用いられてもよい。さらに、当業者は、任意のグレースケール値、グレースケースベクトル又はグレースケール指示により表される輝度を適用することができ、従って、語句グレースケール情報は、これらの３つの項目の何れかを概して称するために用いられる一般的な用語となる。

図２は、フレームコンテンツを表示するために３２回の更新サイクルを実行するアーキテクチャにおいてＬＥＤ駆動回路１００が用いるブロックタイミング図を示す。この例では、各更新サイクルが、１６画素に対応する１６つのスキャンラインを有するため（すなわち、シングルチャネルと仮定する）、ＬＥＤ駆動回路１００は、その画素用に受信したグレースケール値に基づいて、スキャンラインの各画素を駆動し得る。つまり、ＬＥＤ駆動回路１００は、１６つのスキャンラインの各画素に１つずつ、１６つのグレースケール値をロードする。以下の説明を簡単にするために、単一のグレースケール値及びスキャンラインを時折説明するが、当業者であれば、このようなものが、グレースケール値及びスキャンラインの各々に適用し得ることを認識できるだろう。例えば、前述のＬｉらの‘５５５公開公報には、さらに詳細なタイミング及びマルチチャネルスキャンラインを形成する画素の動作が説明されている。

垂直同期（vertical synchronization）（Ｖｓｙｎｃ）信号２００は、新たなグレースケール値の入力を示す。Ｖｓｙｎｃ信号２００のパルスが受信された後、ラッチイネーブル（ＬＥ）信号２０２の高パルスは、受信したグレースケール値の入力に関連するフレームコンテンツの表示を開始するためのリードコマンドを提供する。１２０Ｈｚのフレームレートの場合、コンテンツの各フレームは、８．３３ｍｓで表示されて更新される。６０Ｈｚのフレームレートの場合、コンテンツの各フレームは、１６．６７ｍｓで表示されて更新される。各Ｖｓｙｎｃ信号間、ＧＣＬＫ信号２１０は、１６ビットアーキテクチャにおいて、２^２０のクロックサイクルを有し得る。フレームレートは、ＧＣＬＫ信号２１０の周波数を決定する。

ＰＷＭ発動機１１０は、図２に示すように、セグメント２０６と称される、３２回の更新サイクルにおいて、ＬＥＤ１３０を駆動する。これについては、より詳細に後述する。上述のように、各セグメント２０６の間、１６つのスキャンライン２０８の各々は、受信したグレースケール値に基づいて１回駆動され、各スキャンライン上のＬＥＤ１３０は、１回更新される。

各セグメント２０６は、各ＬＥＤ駆動出力によりスキャンされる画素の数を表す、複数のスキャンライン２０８を含む。例えば、図２では、１６つの画素は、各セグメント２０６間、スキャンされる。つまり、上述のように、１６つのグレースケール値が、ＬＥＤ駆動回路１１０へロードされ、１６つの画素は、それぞれのグレースケール値に基づいて駆動される。図２の各スキャンライン２０８は、１つの画素を表す。１つの画素は、上述のように単一のＬＥＤ又は複数のＬＥＤを含んでよい。各スキャンライン２０８間、より詳細に後述するように、グレースケール値により決定されたＰＷＭ信号２１２に基づいて、電流が、その画素のＬＥＤに供給される。つまり、各スキャンライン２０８に対するＰＷＭパルス幅に基づいて各セグメント２０６の間に電流が各ＬＥＤに供給される。セグメント２０６にわたる平均電流が高いほど、ＬＥＤは、より明るく見え得る。

各スキャンライン２０８は、ディスプレイシステムの解像度を表すクロックサイクルの数に分割される。１２ビット入力の標準的なＨＤＭＩを有するシステムでは、対応するスキャン期間は、４，０９６クロックサイクルに分割され、ＰＷＭ発動機１１０により生成されるＰＷＭパルスの幅は、ＧＣＬＫ信号２１０の０サイクルと４，０９６サイクルとの間の何れであってもよい。パルスの幅が長くなるほど、セグメント２０６にわたりＬＥＤに供給される電流の時間平均量は、高くなり得る。

図２の例では、フレームレートは６０Ｈｚであり、ディスプレイの解像度は、１６ビット幅として規定され、スキャンレートは１６レベルスキャンであり、セグメントの数は、３２回の更新サイクルである。上述のように、クロックの周波数は、フレームレートにより決定される。つまり、クロックサイクルの総数は、更新サイクルの数にディスプレイの解像度及びスキャンの数を乗算することにより、決定される。図２のタイミング図では、クロックサイクルの総数は、２，０９７，１５２サイクルである。６０Ｈｚフレームレートでは、クロックサイクルの総数は、クロック周波数に変換され、１２６ＭＨｚよりも高くなり、周期は、８ｎｓよりも短くなる。同様に、１２０Ｈｚフレームレートでは、クロック周波数は、少なくとも１２５ＭＨｚになるべきであり、従来のＰＷＭアーキテクチャを有するようなシステムでは、このＰＷＭパルス幅は、０から２^１１のクロックサイクルに変わる。

図２は、３２つのセグメント２０６と１６つのスキャンライン２０８を示すが、多様な数のセグメント及びスキャンラインが、ＰＷＭディスプレイシステム用の所望の仕様に応じて、用いられてよい。例えば、タイミング図は、１６つのセグメント及び１６つのスキャンラインに指定されてもよいし、又は、タイミング図は、６４つのセグメント及び１６つのスキャンラインに指定されてもよい。ディスプレイのＬＥＤ１３０は、単一のＬＥＤ駆動機構により駆動されてもよいし、又は、各々がＬＥＤ１３０の異なる部分を駆動するＬＥＤ駆動機構を有する複数のＬＥＤ駆動機構により、駆動されてよい。

上述のように、開示の技術は、フレームコンテンツ内の高輝度から低輝度への遷移にわたって、画素の輝度をランダムに又は擬似ランダムにディザリングして、より滑らかな階調を作成することを容易にする。ＰＷＭディザリングを実行するセグメント２０６はランダムに又は疑似ランダムに選択されるが、ディザリングの量は、フレームの強度又輝度に基づくものである。開示の実施形態では、より滑らかな階調を生成するために、ＰＷＭディザリングのランダム化と併せて、セグメント２０６が用いられる。

グレースケール値は、フレームコンテンツにおいて対応する画素の強度（輝度）を規定する。その値は、２つのフィールドに分けられてよい。例えば、グレースケール値が１６ビットであると仮定する場合、一部のビットは、第１フィールドに供給されて、ノイズ又はディザリングの量を規定するのに用いられてよく、少なくとも一部の他のビットは、第２フィールドに供給されて、セグメント２０６の間にフレームコンテンツが更新されるときにランダムに挿入するノイズの計略に用いられてよい。

例えば、グレースケール値のビットの一部は、一以上のセグメント２０６内におけるスキャンライン２０６の画素の強度又は輝度に対応し、これらは、対応するＰＷＭ信号２１２の公称パルス幅により確立される。さらに、セグメント２０６の別の１つの間に生成されるＰＷＭ信号２１２の他のパルス幅は、さらに詳細に後述するように、ディザリングを達成するために、すなわちフレームコンテンツの輝度又は強度を変化させるために、調整されて（すなわち、公称パルス幅から外れて）よい。

図３に、開示のある実施形態に係る図１のＰＷＭ発動機１１０をより詳細に示す。図３では、図２のタイミング図を参照して説明したＰＷＭ発動機１１０の要素が、回路ブロックの観点で示されている。回路は、ある実施形態では、ＡＳＩＣ又はＦＰＧＡベースのステートマシン発動機にて設立されるタイプのデジタル又は論理回路である。ただし、ブロックは、本質的に代表的なものである。そのため、当業者であれば、一以上のブロックの機能が、他のプログラマブルなロジックブロックと組み合わせ可能（又はさらに分離可能）であることが認められよう。従って、ブロック図の多様なブロックは、メモリデバイス及び／又はコンピュータ可読記憶媒体内にあるコンピュータ命令又はコンピュータ実行可能コードの任意のタイプを含んでよい。例えば、ブロックは、コンピュータ命令の一以上の物理的又は論理的なブロックを含んでよく、一以上のタスクを実行するか又は特定の抽象的なデータタイプを実装する、ルーチン、プログラム、オグジェクト、コンポーネント、データ構造等として構成されてよい。

ＰＷＭ発動機１１０は、ピンポン式のメモリ（ping-pong memory）のような、一以上のメモリ記憶装置３０２を含んでよく、これにより、ディスプレイ用の現在のグレースケール値がピンメモリ３０２から読みだされている間に、次のフレームコンテンツのグレースケール値がポンメモリ３０２に書き込まれてよい。又は、逆でもよい。

ＰＷＭ発動機１１０は、輝度スケール検出回路３０４をさらに含む。輝度スケール検出回路３０４は、各画素において、対応するグレースケール値に基づいて輝度値を決定する。例えば、一実施形態では、輝度スケール検出回路３０４は、対応するグレースケール値が画素内のＬＥＤが点灯していることを示すクロックサイクル数を、ｍ個（例えば、５個）の異なる輝度値に分類することにより、輝度値を決定する。例えば、ｍが５であり、最大強度が２，０４８クロックサイクルであると仮定すると、そのとき、輝度スケール検出回路３０４は、次の閾値に基づいて分類することができる：０－３２クロックサイクル（カテゴリ１）、３２－５１２クロックサイクル（カテゴリ２）、５１２－１，０２４クロックサイクル（カテゴリ３）、１，０２４－１，５３６クロックサイクル（カテゴリ４）、及び、１，５３６－２,０４８クロックサイクル（カテゴリ５）。グレースケール値で示されるクロックサイクの数が多いほど、フレームコンテンツは、明るくなる。つまり、グレースケール値が、画素内のＬＥＤが６１８クロックサイクルの間にてオンであると示す場合、輝度値は、第３カテゴリに入る。この例では、輝度スケール検出回路３０４用に５つのカテゴリが設定されているが、任意の数のカテゴリが、上述のように、異なるディスプレイデバイス及び所望の複雑さによる要求に応じて設定されてよい。カテゴリｍの数は、ＬＥＤ駆動回路の実装の複雑さにより規定される。より単純な回路では、ｍは、より小さい数となり得、より複雑な回路では、ｍは、より大きな数となり得る。輝度スケール検出回路３０４は、輝度値（例えば、１－５）を（後述の）パルス調整制御回路３０８に出力する。

ＰＷＭ発動機１１０は、パルス調整テーブル回路３０６をさらに含む。パルス調整テーブル回路３０６は、グレースケール値を受信し、パルス幅をディザ処理するセグメント２０６のサブセットを選択する（すなわち指定する）。サブセットは、ディザ処理するセグメントとも称され、非選択のセグメント２０６は、ディザ処理しないセグメントとも称される。ある実施形態では、グレースケール値を受信し、図６を参照して後述するようにグレースケール値のＬＳＢを用いて、ＬＳＢの値を対応するディザ処理するセグメントのサブセットにマッピングするルップアップテーブルに基づいてセグメント２０６のサブセットを決定してよい。例えば、グレースケール値のＬＳＢは、ディザ処理するセグメントを識別するテーブル内の特定のエントリをアドレス指定してよい。このようなルップアップテーブルは、ルップアップテーブルのデータを構成するために、構成データ３０２を受信することにより、構成されてよい。これにより、例えば、特定のディスプレイに基づいてルップアップテーブルを構成することが可能になる。ただし、ある実施形態では、パルス調整テーブル回路３０６又は一部の他のリフレッシュ選択回路（不図示）は、ルップアップテーブルを使用するのではなく、乱数発生器を使用して、グレースケール値が受信される毎に、セグメント２０６のセットからディザ処理するセブセットをランダムに生成してよい。例えば、３２つのセグメントがある場合、３２ビットのランダムワードの各ビットが、３２つのセグメントの１つを表してよい。換言すると、一番目のビットは、セグメント１を示し、次のビットは、セグメント２を示すというように続く。３２ビットワードの値がランダムに生成されるとき、ワードの各ビットが有するバイナリ値の「１」は、対応するセグメントをディザ処理するか否かを示す。

パルス幅決定回路３１６は、ＰＷＭ発動機１１０に含まれ、メモリ３０２からのグレースケール値と同様に、ＧＣＬＫ１４０からのＧＣＬＫ信号２１０を受信する。その後、パルス幅決定回路３１６は、グレースケール値及びＧＣＬＫ信号２１０に基づいて公称パルス幅を生成する。パルスの幅は、対応するスキャンの１つのセグメント２０６内においてＬＥＤがオンになるＧＣＬＫサイクルの数に対応する。つまり、パルス幅決定回路３１６は、グレースケール値を受信し、その値に基づいて、公称パルス幅と等しいＧＣＬＫ信号２１０のパルス数を数え出す。ある実施形態では、パルス幅決定回路３１６は、後述のパルス調整制御回路３０８に含まれる。

ＰＷＭ発動機１１０のパルス調整制御回路３０８は、パルス幅決定回路３１６から公称パルス幅を受信し、各パルスがセグメント２０６に対応する一連のパルスを出力する。パルス調整制御回路３０８は、パルス調整テーブル回路３０６により出力されるディザ処理するセグメントのリスト又は他の表示と同様に、輝度スケール決定回路３０４から輝度値をさらに受信する。一連のパルス内において、任意のディザ処理するセグメントに対して、パルス調整制御回路３０８は、パルス幅決定回路３１６から受信した公称パルス幅を有するが輝度に基づいて調整されたパルスを、出力する。また、ディザ処理しないセグメントに対しては、パルス調整テーブル回路３０６は、パルス幅決定回路３１６から受信した公称パルス幅を有するパルスを出力する。

ＰＷＭ発動機１１０内のＩＳＤ－ＰＷＭ制御ステートマシン３１０は、メモリ３０２、輝度スケール検出回路３０４、パルス調整テーブル回路３０６、及び、パルス調整制御回路３０８のための、操作のシーケンス制御及び順序を実行する。操作では、ＩＳＤ－ＰＷＭ制御ステートマシン３１０は、構成データ３１４を受信して、特定のディスプレイにおいて要求される操作の順序及びタイミングを決定する。構成データ３１４は、ユーザによりロードされてもよいし、メモリに格納されてもよい。ＩＳＤ－ＰＷＭ制御ステートマシン３１０は、上述した多様な演算及び決定を実行するために、メモリ３０２、輝度スケール検出回路３０４、パルス調整テーブル回路３０６及びパルス調整回路３０８を含む、様々な構成要素の各々に、制御信号を出力する。

複数のプロセスが、パルス調整制御回路３０８による輝度値に基づく調整量を決定するために、用いられてよい。調整量は、クロック信号であるＧＣＬＫ２１０のパルスに対応する。

直接法とも称される１つの方法では、調整量は、ディザ処理するセグメント毎に輝度スケール検出回路３０４にて検出されるカテゴリ及び閾値に直接的に関連付けられる。そうすることで、各ディザ処理するセグメントに対応する各パルスは、同一の調整幅を有する。例えば、ある実施形態では、輝度値がカテゴリ１である場合、そのとき、パルス調整回路３０８は、パルス幅を調整しない。そうすることで、調整量は０となる。輝度値がカテゴリ２である場合、調整量は、クロックサイクル１に設定される。輝度値がカテゴリ３である場合、そのとき、調整量は、クロックサイクル２に設定される。以後も同様である。この例では、調整量は、クロックサイクル数となり、パルス幅決定回路３１６により決定される公称幅が調整される。ただし、カテゴリ及び輝度値は、調整量と同様に、多様なディスプレイ要求に合うように調整されてよく、上記は、単なる一例として提示されている。

直接法は、ＩＳＤ ＰＷＭの実装が複雑化することを最小限に抑えながら、特にコンテンツが輝度レベルにおいて急激に遷移する際に、コンテンツの可視的な階調を容易にするために、ノイズ特性を生成して模倣する。

代替カスケード法とも称される別の方法では、直接法によって達成されるよりもさらに厳密にノイズ特性を模倣するために、ＩＳＤ ＰＷＭのより複雑な実装が適用され得る。この実装では、調整量は、連続するセグメント２０６において減少する。

また、この方法において調整量は、上述の直接法と同様に輝度値に基づいて、さらにどのセグメント２０６にＰＷＭディザリングが実行されているかに基づいて、選択される。つまり、セグメント２０６は、スケール値と同様に、次の閾値に基づいてカテゴリに分類されてよい：セグメント１－８（カテゴリ１）、セグメント９－１６（カテゴリ２）、セグメント１７－２４（カテゴリ３）、セグメント２５－３２（カテゴリ４）。ただし、これらのカテゴリは、単に一例として提示されているため、セグメント２０６は、ディスプレイ特性に適した任意の数のカテゴリに分類されてよい。例えば、１つの閾値のみを選択してよく、この結果として、２つのカテゴリのセグメント２０６が生じ得る。

最初に、調整量は、上述の直接法と同様に、選択される。例えば、輝度値がカテゴリ５である場合、調整量は、４クロックサイクルである。セグメント２０６のサブセットのセグメント２０６がカテゴリ１内に含まれる場合、そのとき、最初に決定された調整値が用いられる。セグメント２０６のサブセットのセグメント２０６が第２カテゴリに含まれる場合、そのとき、調整値は、１クロックサイクルだけ減らされる。セグメント２０６のサブセットのセグメント２０６が第３カテゴリに含まれる場合、そのとき、調整値は、２クロックサイクルだけ減らされる。図４に示すように、以後も同様である。

よって、初期の調整値が４クロックサイクルよりも小さい場合、そのとき、セグメントのサブセットのセグメント２０６の一部は、ＰＷＭディザリングを実行しなくてよい。これは、例えば、図５に示されている。図５では、輝度値は、第３カテゴリに含まれる。そのため、調整値は、２クロックサイクルである。セグメント２０６のサブセットの任意のサブセット２０６が、セグメント２０６のカテゴリ１に含まれる場合、そのとき、調整値は、２クロックサイクルになる。セグメント２０６のサブセットの任意のセグメント２０６が、セグメント２０６のカテゴリ２に含まれる場合、そのとき、調整値は、１クロックサイクルになる。セグメント２０６のサブセットの任意のセグメント２０６が、セグメント２０６のカテゴリ３又は４に含まれる場合、そのとき、調整値は０になり、これらのセグメント２０６ではパルス幅は調整されない。

よって、操作において、ＬＥＤ駆動回路１００は、複数のセグメント２０６にわたって表示され更新されるべき、フレームコンテンツについてのグレースケール値を受信する。上述のように、各グレースケール値は、各スキャンライン２０８の画素の強度を各々規定する。一例として単一のスキャンライン２０８を用いる場合、ＩＳＤ－ＰＷＭ制御ステートマシン３１０は、輝度スケール検出回路３０４に、グレースケール値をロードさせる。輝度スケール検出回路３０４は、グレースケール値に基づいて、その画素の輝度値を決定する。また、ＩＳＤ－ＰＷＭ制御ステートマシン３１０は、パルス幅決定回路３１６に、メモリ３０２からのグレースケール値を受信させる。パルス幅決定回路３１６がグレースケール値を受信すると、パルス幅決定回路３１６は、画素の輝度に対応するパルス幅を規定する。また、ＩＳＤ－ＰＷＭ制御ステートマシン３１０は、パルス調整テーブル回路３０６に、グレースケール値を受信させてセグメント２０６のサブセットを出力させる。パルス幅調整制御回路３０８は、輝度値、パルス幅及びセグメント２０６のサブセットを受信し、上述のように、一連のパルスを出力する。

当業者によって理解されるように、ＬＥＤ駆動回路１００は、上述のプロセスが各スキャンライン２０８（すなわち、各画素）に対応する受信した各グレースケール値に対して上述の処理が実行されるように、各スキャンラインにおいて並列操作を実行することができる。そうすることで、異なるセグメント２０６における異なるスキャンライン２０８が、調整されたパルス幅を受信し、その結果、高輝度から低輝度への遷移にわたってフレームコンテンツのランダムＰＷＭディザリングが生じる。例えば、第５のセグメント２０６において、第３、第７及び第８のスキャンライン２０８は、スキャンの１つ、２つ、４つ、５つ及び６つが、各グレースケール値からのパルス幅を受信している間、調整されたパルス幅を受信してよい。

各画素のグレースケール値を上述したが、ある実施形態では、画素の全てにおける平均グレースケール値を用いて、ＰＷＭディザリングを実行してよい。つまり、輝度スケール検出回路３０４及びパルス調整テーブル回路３０６は、平均グレースケール値を受信して、調整値及びどのセグメント２０６がＰＷＭディザリングを実行するかを決定してよい。他の実施形態では、輝度スケール検出回路３０４のみが、平均グレースケール値を受信し、その一方で、パルス調整テーブルブロックが、スキャンライン２０８の各々においてグレースケール値の各々を受信する。このように、本開示で議論されるグレースケール値は、単一の画素のグレースケール値に限定されず、平均グレースケール値を含んでよい。

さらに、輝度スケール検出回路３０４、パルス幅検出回路３１６、パルス調整テーブル回路３０６、及び、パルス調整制御回路３０８は、スキャンライン２０８毎に設けられてよい。輝度スケール検出回路３０４、パルス幅決定回路３１６、パルス調整テーブル回路３０６及びパルス調整制御３０８の各々は、各スキャンライン２０８において並列操作を実行してよい。つまり、輝度スケール検出回路３０４、パルス幅決定回路３１６、パルス調整回路３０６及びパルス調整制御回路３０８の各々は、スキャンライン２０８に対応する各グレースケール値を受信してよい。

図６は、ある実施形態に係る、パルス調整テーブル回路により用いられ得るルップアップテーブルを示す。上述のように、グレースケール値の最下位ビットは、アドレスベクトルとして用いられ、どのセグメント２０６がＰＷＭディザリングを実行することになるかを決定するために、パルス幅調整回路３０６内のどのエントリに従うかを決定する。ルックアップテーブルは、グレースケール値の４つのＬＳＢに対応する、１６つの行を含む。例えば、図１６において、行は、００００から１１１１に対応する。各行は、３２つの列を含む。３２つの列は、上述のタイミング図において３２つのセグメント２０６を規定する。ただし、上述のように、様々な数のセグメント３２が、コンテンツを更新するために用いられてよく、列及び行は、特定のディスプレイの要求に対応する。例えば、ある実施形態では、各行は、６４つのセグメント２０６を規定する６４つの列を有してよい。他の実施形態では、グレースケール値にて使用されるＬＳＢの数に基づいて、より多くの又はより少ない行が、提供されてよい。

各行の白い箱は、パルス幅決定回路３１６により規定されたパルス幅が用いられるセグメント２０６を示す。各行の黒い箱は、パルス幅決定回路３１６により規定されたパルス幅がパルス調整制御回路３０８により調整される、セグメント２０６を示す。

例えば、図６のルックアップテーブルから分かるように、グレースケール値のＬＳＢが００１０である場合、ＰＷＭディザリングは、セグメント４，６，９，１８，２５及び２８で実行される。つまり、パルス調整制御回路３０８は、輝度値に基づいて各々のスキャンライン２０８について、それらのセグメント２０６のパルス幅を調整する。別の例では、グレースケール値のＬＳＢが１０１１である場合、ＰＷＭディザリングは、セグメント２，２１，２２間に対応する画素又はサブ画素に適用される。

ルックアップテーブルは、ランダム化を用いて生成されてよい。ルックアップテーブルは、ルップアップテーブルが異なるディスプレイデバイスの多様な要求に適合するように修正できるように、プログラマブルであってよい。

図７は、本開示の実施形態に係るＰＷＭディザリングを伴うセグメント２０６と、ＰＷＭディザリングを伴わないセグメント２０６とを示す。図７に示されるように、パルス７０２は、グレースケール値に基づいてパルス幅決定回路３１６により決定されたパルス幅を示す。パルス幅は、最大４．０９６クロックサイクルである。ＧＣＬＫ信号７０４は、多様なクロックサイクルを有するクロック信号を示す。本開示に従ってＰＷＭディザリングが実行されたセグメント２０６では、パルス幅は、グレースケール値により決定される可変値により調整される。パルス７０６では、パルス幅は、パルス幅の終端にクロックサイクルを追加することにより調整され、これにより、セグメント２０６内のスキャンライン２０８のその幅が長くなる。パルス幅決定回路３１６により決定されたパルス幅を有するパルス７０２と比較して、パルス７０８は、３クロックサイクルだけ長くなる。つまり、パルス７０２は、ディザリングされない。

なお、パルス幅は、パルス幅の始端から調整値を減算することにより又はパルス幅の終端から調整値を除去することにより、調整されてよい。ただし、調整値は、各実施形態において、上述のように、輝度値に基づいて決定される。

本開示の多くの修正及び他の実施形態が、前述の説明及び関連する図面に提示された教示を受けた当業者によって、もたらされるであろう。ＬＥＤアレイ内の構成要路は、単一色のＬＥＤ又はＲＧＶユニット若しくは利用可能な任意の他の形式のＬＥＤであってよい。ＬＥＤ駆動回路１００は、多様なサイズのＬＥＤアレイを駆動するために、拡大又は縮小することができる。複数のＬＥＤ駆動回路１００が、ＬＥＤディスプレイシステム内の複数のＬＥＤアレイを駆動するために、採用されてよい。駆動回路の部品は、単一チップに集積されてもよいし、又は、一以上のチップ又はプリント回路基板上に集積されてもよい。このような変形は、本開示の範囲内である。

説明した特徴、操作又は特性は、１つ又は複数の実施形態において、多種多様な異なる構成で配置及び／又は設計し、及び／又は任意の適切な方法で組み合わせることができる。従って、システム及び方法の実施形態の詳細な説明は、クレームのような本開示の範囲を限定することを意図するものではなく、本開示の可能な実施形態の単なる代表的な例である。さらに、開示された実施形態に関連して説明されたステップの順序又は方法の動作は、当業者に明らかであるように変更されてもよいこともまた容易に理解されるであろう。従って、図面又は詳細な説明における任意の順序は例示目的のためだけであり、順序を要求するように指定されない限り、要求された順序を意味することを意味しない。

実施形態は、汎用又は特殊用途のコンピュータ（又は他の電子デバイス）によって実行されるべき機械実行可能命令で具現化することができる様々な動作、ブロック、及び、回路を含むことができる。代替的に、動作、ブロック及び回路は、ステップを実行するための特定のロジックを含むハードウェアコンポーネントによって、又は、ハードウェア、ソフトウェア及び／又はファームウェアの組み合わせによって実行されてもよい。

例えば、ハードウェアは、比較器、増幅器、発振器、カウンタ、周波数発生器、ランプ回路及び発生器、デジタル論理、アナログ回路、特定用途向け集積回路（ＡＳＩＣ）、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、ステートマシン、デジタルロジック、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合ロジックデバイス（ＣＬＤ）、タイマー集積回路、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）等のデバイスを含んでよい。

多様な操作、ブロック及び回路を含む実施形態は、本明細書で説明されるプロセスを実行するようにコンピュータ（又は他の電子デバイス）をプログラムするために使用できる命令を記憶したコンピュータ可読記憶媒体を含むコンピュータプログラム製品として提供することもできる。コンピュータ可読記憶媒体は、ハードドライブ、フロッピーディスケット、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気又は光学カード、固体メモリデバイス、又は、電子命令を格納するのに適した他の種類の媒体／機械可読媒体を含み得るが、これらに限定されない。

ある実施形態では、特定のソフトウェアモジュールは、メモリデバイスの異なる場所に格納された異なる命令を含むことができ、それらは一緒になってモジュールの説明された機能を実施する。実際に、モジュールは単一の命令又は多数の命令を含むことができ、異なるプログラム間で、及び、幾つかのメモリデバイスにわたって、幾つかの異なるコードセグメントにわたって分散することができる。ある実施形態は、通信ネットワークを介してリンクされたリモート処理装置によってタスクが実行される分散コンピューティング環境で実施することができる。分散コンピューティング環境では、ソフトウェアモジュールは、ローカル及び／又はリモートのメモリ記憶装置に配置することができる。さらに、データベースレコード内で結び付けられているか又は一緒にレンダリングされているデータは、同一のメモリデバイス内に、又は、幾つかのメモリデバイス間に存在することがあり、ネットワーク内のデータベース内のレコードのフィールドに一緒にリンクされることがある。

当業者であれば、本発明の基本原理から逸脱することなく、上述の実施形態の詳細に対して多くの変更を加えることができることを理解するであろう。従って、本発明の範囲は特許請求の範囲によってのみ決定されるべきである。

Claims (19)

1. 複数の更新サイクルのためのグレースケールベクトルに基づいて複数の画素を含むディスプレイの少なくとも１つのＬＥＤ（Light Emitting Diode）を駆動するための回路であって、前記グレースケールベクトルは、フレームコンテンツにおいて対応する画素の強度又は輝度を規定し、
   前記グレースケールベクトルを受信し、前記グレースケールベクトルに基づいて輝度値を決定するように構成された輝度スケール検出回路と、
   更新サイクルのサブセットがディザ処理する更新サイクルとなり、前記複数の更新サイクルの残りがディザ処理しない更新サイクルとなるように、前記複数の更新サイクルのうちの前記更新サイクルのサブセットの指示を出力するように構成された更新サイクル選択回路と、
   前記グレースケールベクトルを受信し、前記グレースケールベクトルに基づいてパルス幅を規定するパルス幅決定回路と、
   前記パルス幅、前記輝度値及び前記更新サイクルのサブセットの前記指示を受信し、
   各ディザ処理する更新サイクルにおいて、前記グレースケールベクトル及び前記輝度値に基づいてディザ処理パルス幅を決定し、前記ディザ処理パルス幅は、幅調整量だけ前記パルス幅とは異なり、
   一連のパルスを含むディザ処理パルス幅変調信号を出力し、前記一連のパルスは、前記ディザ処理しない更新サイクルの各更新サイクルのための前記パルス幅決定回路により決定された前記パルス幅を有するパルスと、前記ディザ処理する更新サイクルの各更新サイクルのための前記ディザ処理パルス幅を有するパルスとを含む、
   ように構成されるパルス調整制御回路と、
   前記ディザ処理パルス幅変調信号を受信し、前記ディザ処理パルス幅変調信号に基づいて前記少なくとも１つのＬＥＤに電流を供給するように構成された電流源と、を備え、
   前記輝度値が第１所定閾値を下回るとき、前記幅調整量は、第１値であり、
   前記輝度値が第２所定閾値を下回り且つ前記第１所定閾値を上回るとき、前記幅調整量は、前記第１値とは異なる第２値であり、前記輝度値が前記第２所定閾値を上回るとき、前記幅調整量は、前記第１値及び前記第２値とは異なる第３値である、回路。
2. 複数の更新サイクルのためのグレースケールベクトルに基づいて複数の画素を含むディスプレイの少なくとも１つのＬＥＤを駆動するための回路であって、前記グレースケールベクトルは、フレームコンテンツにおいて対応する画素の強度又は輝度を規定し、
   前記グレースケールベクトルを受信し、前記グレースケールベクトルに基づいて輝度値を決定するように構成された輝度スケール検出回路と、
   更新サイクルのサブセットがディザ処理する更新サイクルとなり、前記複数の更新サイクルの残りがディザ処理しない更新サイクルとなるように、前記複数の更新サイクルのうちの前記更新サイクルのサブセットの指示を出力するように構成された更新サイクル選択回路と、
   前記グレースケールベクトルを受信し、前記グレースケールベクトルに基づいてパルス幅を規定するパルス幅決定回路と、
   前記パルス幅、前記輝度値及び前記更新サイクルのサブセットの前記指示を受信し、
   各ディザ処理する更新サイクルにおいて、前記グレースケールベクトル及び前記輝度値に基づいてディザ処理パルス幅を決定し、前記ディザ処理パルス幅は、幅調整量だけ前記パルス幅とは異なり、
   一連のパルスを含むディザ処理パルス幅変調信号を出力し、前記一連のパルスは、前記ディザ処理しない更新サイクルの各更新サイクルのための前記パルス幅決定回路により決定された前記パルス幅を有するパルスと、前記ディザ処理する更新サイクルの各更新サイクルのための前記ディザ処理パルス幅を有するパルスとを含む、
   ように構成されるパルス調整制御回路と、
   前記ディザ処理パルス幅変調信号を受信し、前記ディザ処理パルス幅変調信号に基づいて前記少なくとも１つのＬＥＤに電流を供給するように構成された電流源と、を備え、
   前記輝度値が第１所定閾値を下回り、且つ、前記更新サイクルのサブセットの更新サイクルが所定サブセット閾値を下回るとき、前記幅調整量は、第１値であり、前記輝度値が前記第１所定閾値を下回り、且つ、前前記更新サイクルのサブセットの更新サイクルが前記所定サブセット閾値を上回るとき、前記幅調整量は、前記第１値とは異なる第２値である、回路。
3. 請求項１又は２に記載の回路であって、前記幅調整量は、クロック信号のクロックサイクルの数と等しい、回路。
4. 請求項３に記載の回路であって、前記幅調整量は、１から４クロックサイクルである、回路。
5. 請求項１又は２に記載の回路であって、前記輝度値が前記第１所定閾値よりも小さい第３所定閾値を下回るとき、前記ディザ処理パルス幅は、前記パルス幅と等しい、回路。
6. 請求項１から５までの何れか一項に記載の回路であって、前記輝度値は、前記グレースケールベクトルの最上位ビットのセットに基づいて決定される、回路。
7. 請求項６に記載の回路であって、前記グレースケールベクトルは１６ビットであり、前記最上位ビットのセットは、前記１６ビットの最初の１２ビットである、回路。
8. 請求項１から７までの何れか一項に記載の回路であって、前記更新サイクル選択回路は、前記グレースケールベクトルに基づいて前記指示を出力する、回路。
9. 請求項８に記載の回路であって、前記更新サイクルのサブセットの指示は、前記グレースケールベクトルの最下位ビットのセットに基づく、回路。
10. 請求項９に記載の回路であって、前記グレースケールベクトルは１６ビットであり、前記最下位ビットのセットは、前記１６ビットの最後の４ビットである、回路。
11. 請求項８に記載の回路であって、前記更新サイクル選択回路は、前記グレースケールベクトルの少なくとも一部によりアドレス指定されるルックアップテーブルのエントリに基づいて、前記更新サイクルのサブセットを指示するようにさらに構成される、回路。
12. ディスプレイシステムのＬＥＤのための強度スケーリング化ディザリングパルス幅変調（ＰＷＭ）の方法であって、前記ディスプレイシステムは、更新サイクルのセット間に印加されるＰＷＭ信号のパルス幅に従って前記ＬＥＤの輝度を制御するＰＷＭ信号を受信するための電流源を有し、前記方法は、
    前記ＰＷＭ信号の、フレームコンテンツの画素の強度又は輝度に対応する公称パルス幅を示すグレースケール情報を受信するステップと、
    前記グレースケール情報を輝度値に変換するステップであって、前記輝度値はパルス幅調整を示す、変換するステップと、
    前記更新サイクルの前記セットの第１メンバにおいて前記ＰＷＭ信号の第１パルスを生成し、前記更新サイクルの前記セットの第２メンバにおいて前記ＰＷＭ信号の第２パルスを生成するステップであって、前記第１パルスは前記公称パルス幅を有し、前記第２パルスはディザ処理パルス幅を有し、前記公称パルス幅及び前記ディザ処理パルス幅は、前記パルス幅調整に基づいて互いに異なる、生成するステップと、
    前記公称パルス幅と前記ディザ処理パルス幅との間で各々変化する前記ＰＷＭ信号の前記第１パルス及び前記第２パルスを前記電流源に供給するステップであって、これにより、前記輝度値に基づいて前記ＬＥＤの前記輝度をディザ処理する、供給するステップと、を含み、
    前記更新サイクルのセットの前記第１メンバが第１サブセットにあるとき、前記パルス幅調整は、第１値であり、前記更新サイクルのセットの前記第２メンバが、前記第１サブセットとは異なる第２サブセットにあるとき、前記パルス幅調整は、前記第１値とは異なる第２値である、方法。
13. 請求項１２に記載の方法であって、前記パルス幅調整は、前記輝度値の関数である、クロック信号のクロックサイクル数のそれと等しい時間量である、方法。
14. 請求項１３に記載の方法であって、前記クロックサイクル数は、１から４である、方法。
15. 請求項１２から１４までの何れか一項に記載の方法であって、前記輝度値が第１所定閾値を下回るとき、前記パルス幅調整は、第１値であり、前記輝度値が前記第１所定閾値を上回るとき、前記パルス幅調整は、前記第１値とは異なる第２値である、方法。
16. 請求項１２から１５までの何れか一項に記載の方法であって、前記輝度値が所定閾値を下回るとき、前記ディザ処理パルス幅は、前記公称パルス幅に等しい、方法。
17. 請求項１２から１６までの何れか一項に記載の方法であって、前記更新サイクルのセットの前記第１メンバ及び前記第２メンバがそれぞれ互いに異なる第１サブセット及び第２サブセット内にあり、前記方法は、ルックアップテーブルから前記第２サブセットのメンバを識別するステップをさらに含む、方法。
18. 実行時に、請求項１２から１７までの何れか一項に記載の方法を実施するための機械可読命令を含む機械可読記憶装置。
19. 実行時、請求項１から１７までの何れか一項に記載の方法を機械に実行させる又は回路を実現するコードを含む機械可読媒体。

Images