JP2011076052A - 走査型表示装置制御回路 - Google Patents

走査型表示装置制御回路 Download PDF

Info

Publication number
JP2011076052A
JP2011076052A JP2010042624A JP2010042624A JP2011076052A JP 2011076052 A JP2011076052 A JP 2011076052A JP 2010042624 A JP2010042624 A JP 2010042624A JP 2010042624 A JP2010042624 A JP 2010042624A JP 2011076052 A JP2011076052 A JP 2011076052A
Authority
JP
Japan
Prior art keywords
data
line
display device
line data
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010042624A
Other languages
English (en)
Other versions
JP5312376B2 (ja
Inventor
Ken-Tang Wu
呉肯唐
Fu-Yang Shih
史富洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macroblock Inc
Original Assignee
Macroblock Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macroblock Inc filed Critical Macroblock Inc
Publication of JP2011076052A publication Critical patent/JP2011076052A/ja
Application granted granted Critical
Publication of JP5312376B2 publication Critical patent/JP5312376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】走査型表示装置制御回路を提供する。
【解決手段】本走査型表示装置制御回路は連続するフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適している。この走査型表示装置制御回路は、ピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、表示バッファと、スクランブルド・パルス幅変調（ＰＷＭ）信号生成器とを備え、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。
【選択図】図２

Description

本発明は、回路、特に、走査型表示装置制御回路に関する。
近年、発光ダイオード（ＬＥＤ）を製造するコストは大幅に減少した。そのため、ＬＥＤ表示が屋内競技場、広告掲示板等の様々な場所で広く使用されるようになっている。
通常、ＬＥＤ表示装置は数千個のＬＥＤを表示画素群として使用する。１フレームは異なる輝度を持つ複数の画素によって構成され、多数のフレームが順番に表示され、１つの動画像を構成する。
画素群はそれぞれ制御器によって制御される。入力データに応じて、該制御器はＯＮ信号またはＯＦＦ信号をＬＥＤドライバに送信して、各画素の輝度を制御する。
一般に、動画像は毎秒約６０フレームを切替える。即ち、入力フレームのフレームレートは６０Ｈｚである。フレーム切替周期は非常に短いので、進行する画像を見た時、人は視覚持続現象により進行する画像は連続していると感じる。
また、１フレーム全体を表示するための時間をリフレッシュ時間と呼ぶ。リフレッシュ時間の逆数がリフレッシュレートである。リフレッシュレートが高いほど、ＬＥＤ表示装置のちらつきは少ない（例えば、写真機の高速シャッターを使用して写真を撮る時のように）。
また、多数のＬＥＤドライバが１つのＬＥＤ表示装置に必要とされる。ＬＥＤドライバの数を減らすために、ＬＥＤ表示装置は走査型制御器を採用してもよい。走査型制御器において、多数のＬＥＤは切替器によって時間分割駆動される。従って、同じ１つのＬＥＤドライバが多数のＬＥＤを駆動する。
走査型制御器はＬＥＤドライバの数を節約できるが、１つのＬＥＤドライバが処理するデータ量は倍数的に増加する。即ち、ＬＥＤドライバはより大きな送信帯域幅を必要とする。また、１フレーム全体を表示するためにより多くの時間がかかるので、リフレッシュレートはそれに応じて低下する。
従って、本発明は、走査型表示装置のリフレッシュレートを向上させ、ＬＥＤドライバの送信帯域幅を削減することができる走査型表示装置制御回路を提供する。
本発明は、連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路を提供する。この走査型表示装置制御回路はピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、表示バッファと、スクランブルド・パルス幅変調（ＰＷＭ）信号生成器とを備える。
該ピン・ポンバッファは第１記憶領域と第２記憶領域とを有する。該データ記憶制御器は該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納する。該ライン走査制御器は該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から交互に該フレームデータ内のラインデータを読み出すために使用される。該表示バッファは該ライン走査制御器に論理的に接続され、該ラインデータを一時的に記憶するために使用される。
該スクランブルドＰＷＭ信号生成器は該表示バッファと該ライン走査制御器とに論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてスクランブルドＰＷＭ信号を生成して、該ＬＥＤ表示装置を駆動する。
本発明の１つの実施形態では、前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成する。該走査ライン切替期間は２N動作期間であり、このＮは該Ｍより小さい。
本発明の別の実施形態では、前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成する。該走査ライン切替期間は２N動作期間＋デッドタイム期間であり、このＮは該Ｍより小さい。
本発明は、連続する複数のフレームデータを受信し、それに応じてＬＥＤ表示装置を駆動するのに適した別の走査型表示装置制御回路を提供する。この走査型表示装置制御回路はピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、パルス幅変調（ＰＷＭ）信号生成器とを備える。該ライン走査制御器は、１走査ライン切替期間の経過後、フレームデータの別のラインデータを読み出し、該別のラインデータを該ＰＷＭ信号生成器に送る。該走査ライン切替期間は２N動作期間＋デッドタイム期間である。
走査型表示装置制御回路は、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。
本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。
本発明の走査型ＬＥＤ表示装置の構造図である。 本発明の第１の実施形態に係るシステムのブロック図である。 本発明に係る駆動信号のタイミング図である。 本発明に係る駆動信号のタイミング図である。 本発明に係るスクランブルドＰＷＭ信号生成器の第１の実施形態のシステムのブロック図である。 本発明に係るスクランブルドＰＷＭ信号生成器の第２の実施形態のシステムのブロック図である。 本発明の図２における動作の概略図である。 本発明の図２における動作の概略図である。 本発明の図２における動作の概略図である。 本発明の第２の実施形態に係るシステムのブロック図である。
本発明の詳細な特徴と利点を下記の実施形態において説明する。当業者は本発明の内容を容易に理解し、実施することができるであろう。また、本発明の目的と利点は本明細書、請求項、及び図面に開示された内容を参照することで当業者にとって明らかとなるであろう。下記の実施形態は本発明の特徴を更に例示するためのものであり、本発明の範囲はこれらの特徴に限定されない。
図１を参照すると、ＬＥＤ表示装置９０の構造図が示されている。ＬＥＤ表示装置９０は走査型表示画面であり、スイッチ９２と一緒に使用される。例えば、ＬＥＤ表示装置９０上のＬＥＤ群は、第１ラインＬＥＤ、第２ラインＬＥＤ、第３ラインＬＥＤ、・・・、第８ラインＬＥＤに分けられる。スイッチ９２は第１ラインＬＥＤ、第２ラインＬＥＤ、第３ラインＬＥＤ、・・・、第８ラインＬＥＤを循環的にかつ順にオンする。
スイッチ９２が第１ラインＬＥＤをオンすると、走査型表示装置制御回路１０は第１ラインＬＥＤに対応する駆動信号を出力する。同様に、他のラインＬＥＤに対応する駆動信号も出力される。
図２を参照すると、本発明の第１の実施形態に係るシステムのブロック図が示されている。走査型表示装置制御回路１０はピン・ポンバッファ１１と、データ記憶制御器２０と、ライン走査制御器３０と、表示バッファ５０と、スクランブルドＰＷＭ信号生成器６０とを備える。
ピン・ポンバッファ１１は第１記憶領域１２と第２記憶領域１４とを備える。ピン・ポンバッファ１１はデータの書き込み、読み出しを連続して行うことが出来る。データ記憶制御器２０はフレームデータを順番に受信し、該フレームデータを第１記憶領域１２又は第２記憶領域１４に交互に格納するために使用される。
ライン走査制御器３０はピン・ポンバッファ１１に論理的に接続され、第１記憶領域１２又は第２記憶領域１４から交互にフレームデータ内のラインデータを読み出すために使用される。
表示バッファ５０はライン走査制御器３０に論理的に接続され、第１記憶領域１２又は第２記憶領域１４内のフレームデータ内のラインデータを一時的に記憶するために使用される。表示バッファ５０はフリップフロップ又はＳＲＡＭ（スタティック・ランダムアクセスメモリー）であってよい。
スクランブルドＰＷＭ信号生成器６０はライン走査制御器３０と表示バッファ５０とに論理的に接続されている。スクランブルドＰＷＭ信号生成器６０はラインデータを読み出し、そのラインデータに応じてスクランブルドＰＷＭ信号を生成するために使用される。
本発明の詳細な動作方法を下記に例示する。
本実施形態では、フレームデータは階調フレームデータである。即ち、フレームデータに含まれる情報はフレームの階調輝度を表す。階調輝度の値は任意の色の強度を表してよい。階調輝度の値が大きいほど、その色は明るい。一方、階調輝度の値が小さいほど、その色は暗い。例えば、１６ビット階調輝度の場合、階調輝度「６５５３５」は白を表し、階調輝度「０」は黒を表す。
先ず、データ記憶制御器２０は第１フレーム期間の第１フレームデータ（フレーム１）を第１記憶領域１２に格納し、第２フレーム期間の第２フレームデータ（フレーム２）を第２記憶領域１４に格納し、第３フレーム期間の第３フレームデータ（フレーム３）を第１記憶領域１２に格納し、第４フレーム期間の第４フレームデータ（フレーム４）を第２記憶領域１４に格納する。このような順番に従って、フレームデータは第１記憶領域１２又は第２記憶領域１４に連続的に格納される。
第２フレーム期間では、第２フレームデータが第２記憶領域１４に書き込まれるだけでなく、第１フレームデータが第１記憶領域１２から読み出される。第３フレーム期間では、第３フレームデータが第１記憶領域１２に書き込まれるだけでなく、第２フレームデータが第２記憶領域１４から読み出される。連続的で交互の書き込みステップ及び読み出しステップによって、ピン・ポンバッファ１１は読み出しと書き込みとの間に休止期間を作らない。
同じフレーム期間中に、ライン走査制御器３０はフレームデータ内のラインデータを順にかつ循環的に読み出し、読み出したラインデータを表示バッファ５０に送る。各フレームデータは同じ方法で処理されるので、第１フレームデータだけを説明する。例えば、第１フレームデータは８つのラインデータ（第１ラインデータ、第２ラインデータ、第３ラインデータ、・・・、第８ラインデータ）を含む。ライン走査制御器３０は第１ラインデータ、第２ラインデータ、第３ラインデータ、・・・、第８ラインデータの順にラインデータを読み出す。第８ラインデータを読み出した後、ライン走査制御器３０は第１ラインデータを再び読み出す。このような順次循環式に、ライン走査制御器３０はフレームデータの全てのラインデータを読み出し、表示バッファ５０に送る。
表示バッファ５０は第１サブレジスタ５１、第２サブレジスタ５２、及び主レジスタ５３を備える。第１サブレジスタ５１と第２サブレジスタ５２はライン走査制御器３０に論理的に接続され、第１記憶領域１２又は第２記憶領域１４からのラインデータを一時的に記憶するために使用される。主レジスタ５３は第１サブレジスタ５１又は第２サブレジスタ５２内のラインデータを読み出すために使用される。
スクランブルドＰＷＭ信号生成器６０は、長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。例えば、１６ビット階調輝度の場合、各ラインデータのデータの長さは１６ビットである。ラインデータに対応するＰＷＭ信号の表示期間は６５，５３６（２16）サイクルである。スクランブルドＰＷＭ信号生成器６０は６５，５３６サイクルの長さのＰＷＭ信号を複数（例えば６４個）のスクランブルドＰＷＭ信号にスクランブルすることが出来る。言い換えれば、各スクランブルドＰＷＭ信号の表示期間は１，０２４（２10）サイクルである。
ここで、１サイクルはクロック信号の立ち上がりエッジから次のクロック信号の立ち上がりエッジまでの期間と定義でき、また、クロック信号の立ち下がりエッジから次のクロック信号の立ち下がりエッジまでの期間とも定義できる。
スクランブルドＰＷＭ信号生成器６０はスクランブルドＰＷＭ信号をＬＥＤ表示装置９０に送る。１走査ライン切替期間ごとに、ライン走査制御器３０はライン切替えを行う。例えば、ライン走査制御器３０は第１ラインデータを読み出し、これをスクランブルドＰＷＭ信号生成器６０に送り、駆動信号を出力させる。１走査ライン切替期間（１０２４サイクル）経過後、ライン走査制御器３０は第２ラインデータを読み出し、これをスクランブルドＰＷＭ信号生成器６０に送り、駆動信号を出力させる。これらのステップを連続的に繰り返して、ライン走査制御器３０は第１ラインデータ、第２ラインデータ、・・・、第８ラインデータを順に読み出す。第８ラインデータを読み出した後、ライン走査制御器３０は第１ラインデータを再び読み出す。
図３Ａを参照すると、駆動信号のタイミング図が示されている。第１走査ライン切替期間（１０２４サイクル）中に、第１ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。第２走査ライン切替期間、即ち、次の１０２４サイクル中に、第２ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。この動作を繰り返して、第１ラインデータ、第２ラインデータ、・・・、第８ラインデータが順にスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。
８つの走査ライン切替期間後、フレームデータが完全に表示される。これら８つのサブ信号期間の全時間は１サブ期間と呼ばれる。本実施形態では、第１サブ期間の長さは８，１９２（８×１０２４）サイクルであり、一方、従来の方法では、１フレーム全てを表示するために５２４，２８８（８×６５，５３６）サイクルが必要である。本発明の走査型表示装置制御回路１０による１フレーム全てを表示するための時間は、従来の方法の６４分の１である。即ち、走査型表示装置制御回路１０のリフレッシュレートは、従来の方法の６４倍である。
ライン走査型ＬＥＤ表示装置９０では、ゴーストの発生を防止するために、１ラインデータに対応する駆動信号の終了後、デッドタイム期間と呼ばれる休止後に、別のラインデータに対応する駆動信号を送ってもよい。
図３Ｂを参照すると、駆動信号のタイミング図が示されている。第１の１０２４サイクル中に、第１ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。その後、１０２５番目のサイクルでは、走査型表示装置制御回路１０は駆動信号の生成を停止する。１０２５番目のサイクルの長さがデッドタイム期間の長さである。
本発明の１つの実施形態では、ライン走査制御器３０は外部クロック信号入力ポートを有する。この外部クロック信号入力ポートは外部クロック信号を入力するために使用される。外部クロック信号は多数のサブクロック信号からなり、各サブクロック信号の周期は１サイクルに相当する。即ち、外部クロック信号の長さを変えることで、デッドタイム期間の長さを変えることができる。
スクランブルドＰＷＭ信号生成器６０は下記に例示する少なくとも２つの実施形態として実施可能である。
図４ＡはスクランブルドＰＷＭ信号生成器６０の第１の実施形態に係るシステムのブロック図である。スクランブルドＰＷＭ信号生成器６０は第１カウンター４１、第１比較器６１、第２カウンター４２、及び第２比較器６２を備える。
第１カウンター４１は第１数値信号を出力するために使用される。第１数値信号は昇順信号であるのが好ましい。第１比較器６１は第１入力端と第２入力端とを有する。第１入力端はラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用され、第２入力端は第１数値信号を入力するために使用される。第１比較器６１は第１入力端及び第２入力端の入力に応じて主信号を出力する。例えば、第１入力端の値が第２入力端の値より大きい時、第１比較器６１は「論理１」信号を出力し、第１入力端の値が第２入力端の値より小さい時、第１比較器６１は「論理０」信号を出力する。「論理１」信号がＬＥＤに送られた時だけ、即ち、ラインデータの最初で最上位のＮビットの値が第１カウンター４１の値より大きい時だけ、ＬＥＤは発光する。
第２カウンター４２は第２数値信号を出力するために使用される。第２比較器６２は第３入力端と第４入力端とを有する。第３入力端はラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用され、第４入力端は第２数値信号を入力するために使用される。第２比較器６２は第３入力端及び第４入力端の入力に応じて補正信号を出力する。例えば、第３入力端の値が第４入力端の値より大きい時、第２比較器６２は「論理１」信号を出力し、第３入力端の値が第４入力端の値より小さい時、第２比較器６２は「論理０」信号を出力する。第２数値信号はその出力値を１サブ期間ごとに変える。従って、各ラインのスクランブルドＰＷＭ信号の出力期間の中断点が記録され、同じラインが次回、走査される時、スクランブルドＰＷＭ信号は前回のスクランブルドＰＷＭ信号の出力期間の中断点から出力を再開する。従って、走査の中断によって影響されることなく、ＰＷＭ出力期間を完全に終了することが出来る。第２カウンター４２は順次カウント手順又は等ホップカウント手順を採用できる。等ホップカウント手順はスクランブルドＰＷＭ信号群がより均一に出力されるようにする。
スクランブルドＰＷＭ信号生成器６０から出力されるスクランブルドＰＷＭ信号は、第１比較器６１によって出力される主信号と、第２比較器６２によって出力される補正信号とからなる。即ち、スクランブルドＰＷＭ信号は第１セグメントと第２セグメントとに時間的に分けることが出来る。第１セグメントの信号が主信号であり、第２セグメントの信号が補正信号である。
例えば、１６ビットラインデータの場合、ラインデータの十進値が「６４０５」であると仮定すると、該ラインデータの最初で最上位の１０ビットは十進値「１００」を表し、該ラインデータの最後で最下位の６ビットは十進値「５」を表す。ラインデータは６４個のスクランブルドＰＷＭ信号にスクランブルされ、該各スクランブルドＰＷＭ信号の長さは１０２４サイクルである。該ラインデータの最後で最下位の６ビットは十進値「５」を表しているので、６４個のスクランブルドＰＷＭ信号のうち５個のスクランブルドＰＷＭ信号の補正信号は「１」であり、他の５９個のスクランブルドＰＷＭ信号の補正信号は「０」である。即ち、該５個のスクランブルドＰＷＭ信号のデューティサイクルは１０１／１０２４であり、他の５９個のスクランブルドＰＷＭ信号のデューティサイクルは１００／１０２４である。低周波数成分及び視覚ちらつきを低減するために、第２カウンター４２は等ホップカウント手順を採用して、デューティサイクル１０１／１０２４の該５個のスクランブルドＰＷＭ信号を６４個のスクランブルドＰＷＭ信号中に均一に分布させることが出来る。その実施方法は中華民国特許出願第２００７２９１３３号に記載されている。
図４ＢはスクランブルドＰＷＭ信号生成器６０の第２の実施形態に係るシステムのブロック図である。スクランブルドＰＷＭ信号生成器６０は乱数生成器４３及び第１比較器６１を備える。乱数生成器４３は乱数信号を生成する。第１比較器６１は第１入力端及び第２入力端を有する。第１入力端はラインデータを入力するために使用され、第２入力端は乱数信号を入力するために使用される。第１入力端の値が第２入力端の値より大きい時、第１比較器６１は第１信号を出力し、第１入力端の値が第２入力端の値と等しいかより小さい時、第１比較器６１は第２信号を出力する。例えば、該第１信号は「論理１」信号であり、該第２信号は「論理０」信号である。「論理１」信号がＬＥＤに送られた時だけ、即ち、ラインデータの値が乱数生成器４３よって生成された乱数信号より大きい時だけ、ＬＥＤは発光する。
上記２つの実施形態において、走査ライン切替期間の長さは同じである。ラインフィードはライン走査制御器３０によって実行される。
図５Ａ、図５Ｂ、図５Ｃを参照してＰＷＭ信号を生成するフローを説明する。図５Ａ、図５Ｂ、図５Ｃは図２における動作の概略図である。
図５Ａを参照すると、第１ラインデータが主レジスタ５３に格納され、第２ラインデータが第１サブレジスタ５１に格納されている。この時、スクランブルドＰＷＭ信号生成器６０は主レジスタ５３の値を読み出して、スクランブルドＰＷＭ信号を生成する。
図５Ｂを参照すると、１走査ライン切替期間経過後、図５Ａで第１サブレジスタ５１に格納されていた第２ラインデータが主レジスタ５３に送られ、ライン走査制御器３０は第３ラインデータを第１サブレジスタ５１に送る。
走査型表示装置制御回路１０は、第１ラインデータ、第２ラインデータ、・・・、第８ラインデータの各スクランブルドＰＷＭ信号を順に出力した後、第１ラインデータのスクランブルドＰＷＭ信号を再び出力する。同じフレームデータのラインデータを繰り返し読み出すことで、走査型表示装置制御回路１０は多量のフレームデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。
また、ライン走査制御器３０は指令入力ポート（不図示）を有する。この指令入力ポートがフレーム切替指令を受け取ると、主レジスタ５３は第１サブレジスタ５１から切替えて第２サブレジスタ５２からデータを読み出すか、又は第２サブレジスタ５２から切替えて第１サブレジスタ５１からデータを読み出す。図５Ｃを参照すると、第２サブレジスタ５２のラインデータが主レジスタ５３に送られる。図５Ｃにおける動作は図５Ａにおける動作と対称になっている。
２つのレジスタ（第１サブレジスタ５１と第２サブレジスタ５２）を有する構造と、先立ってデータを格納する機構によって、走査型表示装置制御回路１０はフレームデータに対応する駆動信号を中断することなく送信することが出来る。
本発明の１つの実施形態では、ラインデータに複数の値が存在する場合、該複数の値に対応する駆動信号群を並列に出力することが出来る。走査型表示装置制御回路１０は複数の表示バッファ５０と、複数のスクランブルドＰＷＭ信号生成器６０とを備える。
図６を参照すると、本発明の第２の実施形態に係るシステムのブロック図が示されている。走査型表示装置制御回路１０はピン・ポンバッファ１１と、データ記憶制御器２０と、ライン走査制御器３０と、表示バッファ５０と、ＰＷＭ信号生成器６０’とを備える。ＰＷＭ信号生成器６０’は通常のＰＷＭ信号生成器であってもよいし、スクランブルドＰＷＭ信号生成器６０であってもよい。走査型表示装置制御回路１０の動作は第１の実施形態のものと同様であり、説明を繰り返さない。
このように、本発明の走査型表示装置制御回路は、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。
１０ 走査型表示装置制御回路
１１ ピン・ポンバッファ
１２ 第１記憶領域
１４ 第２記憶領域
２０ データ記憶制御器
３０ ライン走査制御器
５０ 表示バッファ
６０ スクランブルドＰＷＭ信号生成器
９０ ＬＥＤ表示装置

Claims (15)

  1. 連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路であって、
    第１記憶領域と第２記憶領域とを有するピン・ポンバッファと、
    該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納するためのデータ記憶制御器と、
    該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から該フレームデータ内の複数のラインデータを読み出すためのライン走査制御器と、
    該ライン走査制御器に論理的に接続され、該ラインデータを記憶するための表示バッファと、
    該表示バッファと該ライン走査制御器とに論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてスクランブルド・パルス幅変調（ＰＷＭ）信号を生成して、該ＬＥＤ表示装置を駆動するためのスクランブルドＰＷＭ信号生成器と
    を備える走査型表示装置制御回路。
  2. 前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルであり、このＮは該Ｍより小さい請求項１に記載の走査型表示装置制御回路。
  3. 前記スクランブルドＰＷＭ信号は、主信号と補正信号とを含み、前記スクランブルドＰＷＭ信号生成器は、
    第１数値信号を出力するための第１カウンターと、
    前記ラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用される第１入力端と、該第１数値信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて該主信号を出力する第１比較器と、
    １サブ期間ごとに出力値が変わる第２数値信号を出力するための第２カウンターと、
    該ラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用される第３入力端と、該第２数値信号を入力するために使用される該第４入力とを有し、該第３入力端及び該第４入力端の入力に応じて該補正信号を出力する第２比較器と
    を備える、請求項２に記載の走査型表示装置制御回路。
  4. 前記スクランブルドＰＷＭ信号生成器は、
    乱数信号を出力するための乱数生成器と、
    前記ラインデータを入力するために使用される第１入力端と、該乱数信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて主信号を出力する第１比較器と
    を備える、請求項２に記載の走査型表示装置制御回路。
  5. 前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルにデッドタイム期間を加えた期間であり、このＮは該Ｍより小さい請求項１に記載の走査型表示装置制御回路。
  6. 前記ライン走査制御器は外部クロック信号を入力するための外部クロック信号入力ポートを有し、該外部クロック信号の周期は、前記サイクルの長さと前記デッドタイム期間の長さとを制御するために使用される請求項５に記載の走査型表示装置制御回路。
  7. 前記表示バッファは、
    前記ライン走査制御器に論理的に接続され、前記第１記憶領域からの前記ラインデータを一時的に記憶するための第１サブレジスタと、
    前記ライン走査制御器に論理的に接続され、前記第２記憶領域からの前記ラインデータを一時的に記憶するための第２サブレジスタと、
    前記スクランブルドＰＷＭ信号生成器に論理的に接続され、該第１サブレジスタ又は該第２サブレジスタ内の該ラインデータを読み出すための主レジスタと
    を備える、請求項１に記載の走査型表示装置制御回路。
  8. 前記ライン走査制御器は指令入力ポートを有し、
    該指令入力ポートがフレーム切替指令を受け取ると、前記主レジスタは前記第１サブレジスタから切替えて前記第２サブレジスタからデータを読み出すか、又は該第２サブレジスタから切替えて該第１サブレジスタからデータを読み出す請求項７に記載の走査型表示装置制御回路。
  9. 連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路であって、
    第１記憶領域と第２記憶領域とを有するピン・ポンバッファと、
    該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納するためのデータ記憶制御器と、
    該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から交互に該フレームデータ内の複数のラインデータを読み出すためのライン走査制御器と、
    該ライン走査制御器に論理的に接続され、該ラインデータを一時的に記憶するための表示バッファと、
    該表示バッファ又は該ライン走査制御器に論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成器と
    を備え、
    該ラインデータはＭビットからなり、１走査ライン切替期間の経過後、該ＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルにデッドタイム期間を加えた期間であり、このＮは該Ｍより小さい走査型表示装置制御回路。
  10. 前記デッドタイム期間の長さは外部クロック信号によって制御される請求項９に記載の走査型表示装置制御回路。
  11. 前記ＰＷＭ信号生成器はスクランブルドＰＷＭ信号生成器であり、該スクランブルドＰＷＭ信号生成器はスクランブルドＰＷＭ信号を生成するために使用される請求項９に記載の走査型表示装置制御回路。
  12. 前記スクランブルドＰＷＭ信号は、主信号と補正信号とを含み、前記スクランブルドＰＷＭ信号生成器は、
    第１数値信号を出力するための第１カウンターと、
    前記ラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用される第１入力端と、該第１数値信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて該主信号を出力する第１比較器と、
    第２数値信号を出力するための第２カウンターと、
    該ラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用される第３入力端と、該第２数値信号を入力するために使用される第４入力端とを有し、該第３入力端及び該第４入力端の入力に応じて該補正信号を出力する第２比較器と
    を備える、請求項１１に記載の走査型表示装置制御回路。
  13. 前記スクランブルドＰＷＭ信号生成器は、
    乱数信号を出力するための乱数生成器と、
    前記ラインデータを入力するために使用される第１入力端と、該乱数信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて主信号を出力する第１比較器と
    を備える、請求項１１に記載の走査型表示装置制御回路。
  14. 前記表示バッファは、
    前記ライン走査制御器に論理的に接続され、前記第１記憶領域からの前記ラインデータを一時的に記憶するための第１サブレジスタと、
    前記ライン走査制御器に論理的に接続され、前記第２記憶領域からの前記ラインデータを一時的に記憶するための第２サブレジスタと、
    前記スクランブルドＰＷＭ信号生成器に論理的に接続され、該第１サブレジスタ又は該第２サブレジスタ内の該ラインデータを読み出すための主レジスタと
    を備える、請求項１１に記載の走査型表示装置制御回路。
  15. 前記ライン走査制御器は指令入力ポートを有し、
    該指令入力ポートがフレーム切替指令を受け取ると、前記主レジスタは前記第１サブレジスタから切替えて前記第２サブレジスタからデータを読み出すか、又は該第２サブレジスタから切替えて該第１サブレジスタからデータを読み出す請求項１４に記載の走査型表示装置制御回路。
JP2010042624A 2009-09-30 2010-02-26 走査型表示装置制御回路 Active JP5312376B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098133304 2009-09-30
TW098133304A TWI407415B (zh) 2009-09-30 2009-09-30 掃描型顯示裝置控制電路

Publications (2)

Publication Number Publication Date
JP2011076052A true JP2011076052A (ja) 2011-04-14
JP5312376B2 JP5312376B2 (ja) 2013-10-09

Family

ID=42289660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010042624A Active JP5312376B2 (ja) 2009-09-30 2010-02-26 走査型表示装置制御回路

Country Status (7)

Country Link
US (1) US8760458B2 (ja)
EP (1) EP2306441B1 (ja)
JP (1) JP5312376B2 (ja)
KR (1) KR101209756B1 (ja)
ES (1) ES2684541T3 (ja)
PL (1) PL2306441T3 (ja)
TW (1) TWI407415B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532903A (ja) * 2011-11-11 2014-12-08 ドルビー ラボラトリーズ ライセンシング コーポレイション 改良型電力プロファイルを備えるディスプレイシステムのためのシステムおよび方法
JP2018519539A (ja) * 2015-06-05 2018-07-19 アップル インコーポレイテッド 表示パネル用の発光制御装置及び方法
WO2018142238A1 (ja) * 2017-01-31 2018-08-09 株式会社半導体エネルギー研究所 画像処理回路、表示システム及び電子機器
CN109903721A (zh) * 2019-04-10 2019-06-18 中国电子科技集团公司第五十八研究所 一种基于倍频os-pwm算法的led驱动电路
JP2020502561A (ja) * 2016-11-22 2020-01-23 プレイナー システムス インコーポレーテッドＰｌａｎａｒ Ｓｙｓｔｅｍｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ 強度スケール化ディザリングパルス幅変調
JP2023515659A (ja) * 2020-03-31 2023-04-13 アップル インコーポレイテッド 電子ディスプレイの二重メモリ駆動

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818337B2 (en) * 2014-07-24 2017-11-14 Sct Technology, Ltd. LED display control circuit with PWM circuit for driving a plurality of LED channels
CN104183218A (zh) * 2014-08-21 2014-12-03 深圳市信立方科技有限公司 一种led显示屏驱动电路及显示屏
US10535296B2 (en) 2015-06-10 2020-01-14 Apple Inc. Display panel redundancy schemes
TWI564858B (zh) * 2015-06-24 2017-01-01 Macroblock Inc Light - emitting diode control method
CN106847166B (zh) * 2017-02-14 2020-11-27 江苏利鼎微系统有限公司 一种小间距全彩led显示模组128之一扫描方法
CN107068040B (zh) * 2017-02-14 2019-07-05 江苏利鼎微系统有限公司 一种小间距全彩led显示模组256之一扫描方法
CN107481693B (zh) * 2017-09-06 2019-10-01 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
US11263956B2 (en) 2018-04-04 2022-03-01 Sct Ltd. Method and apparatus for compensating image data for LED display
US10565928B2 (en) * 2018-04-04 2020-02-18 Sct Ltd. Method and apparatus for compensating image data for LED display
CN109192133B (zh) * 2018-10-31 2020-06-05 中国电子科技集团公司第五十八研究所 一种基于spwm的优化方法
TWI697883B (zh) * 2019-03-28 2020-07-01 聚積科技股份有限公司 顯示系統及其驅動電路
CN112309309B (zh) * 2019-07-25 2021-08-06 米彩股份有限公司 显示器驱动模组及其控制方法与显示器驱动系统
CN111489685B (zh) * 2020-01-22 2020-12-18 南京浣轩半导体有限公司 一种多行扫led灰度切换显示方法及系统
CN113327554B (zh) * 2020-02-28 2022-07-08 北京小米移动软件有限公司 显示控制方法和装置、驱动模组、电子设备
US11419191B2 (en) * 2020-03-18 2022-08-16 Xiamen Eco Lighting Co. Ltd. Self-adaptive illuminating device and method thereof
KR20220000760A (ko) * 2020-06-26 2022-01-04 삼성전자주식회사 디스플레이 장치 및 그 동작방법
KR20220084785A (ko) * 2020-12-14 2022-06-21 주식회사 엘엑스세미콘 엘이디 디스플레이 구동장치 및 엘이디 디스플레이 장치
TWI779710B (zh) * 2021-07-07 2022-10-01 大陸商北京集創北方科技股份有限公司 掃描順序控制方法及利用其之led顯示驅動器和led顯示器
CN115472122B (zh) * 2022-11-14 2023-03-21 成都利普芯微电子有限公司 驱动电路、显示装置及驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695620A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 液晶表示装置の駆動回路
WO1996016346A1 (fr) * 1994-11-17 1996-05-30 Seiko Epson Corporation Appareil d'affichage, procede de commande de l'appareil et equipement electronique
JPH11231835A (ja) * 1998-02-16 1999-08-27 Denso Corp 表示装置
JP2003279930A (ja) * 2002-03-25 2003-10-02 Kawasaki Microelectronics Kk 単純マトリクス液晶の駆動方法及び液晶駆動装置
US20070126759A1 (en) * 2005-12-05 2007-06-07 Miradia Inc. Method and system for image processing for spatial light modulators
JP2007193295A (ja) * 2006-01-19 2007-08-02 Macroblock Inc パルス幅変調可能なｌｅｄ駆動集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
JP2001308710A (ja) * 2000-04-21 2001-11-02 Sony Corp 変調回路およびこれを用いた画像表示装置ならびに変調方法
EP1396838A4 (en) 2001-06-13 2008-04-30 Kawasaki Microelectronics Inc EASY DRIVE PROCESS AND EASY CONTROL DEVICE FOR MATRIX LIQUID CRYSTALS
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US20030222880A1 (en) * 2002-05-24 2003-12-04 Waterman John Karl Frame memory manager and method for a display system
US7126592B2 (en) 2002-08-26 2006-10-24 Intel Corporation Forming modulated signals that digitally drive display elements
JP4432621B2 (ja) * 2004-05-31 2010-03-17 三菱電機株式会社 画像表示装置
TWI288381B (en) * 2005-05-02 2007-10-11 Chi Mei El Corp Driving method of a dual-scan mode displayer and related display thereof
CN101009957B (zh) * 2006-01-24 2010-05-12 聚积科技股份有限公司 脉波宽度可调变的发光二极管驱动集成电路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695620A (ja) * 1992-09-16 1994-04-08 Fujitsu Ltd 液晶表示装置の駆動回路
WO1996016346A1 (fr) * 1994-11-17 1996-05-30 Seiko Epson Corporation Appareil d'affichage, procede de commande de l'appareil et equipement electronique
JPH11231835A (ja) * 1998-02-16 1999-08-27 Denso Corp 表示装置
JP2003279930A (ja) * 2002-03-25 2003-10-02 Kawasaki Microelectronics Kk 単純マトリクス液晶の駆動方法及び液晶駆動装置
US20070126759A1 (en) * 2005-12-05 2007-06-07 Miradia Inc. Method and system for image processing for spatial light modulators
JP2007193295A (ja) * 2006-01-19 2007-08-02 Macroblock Inc パルス幅変調可能なｌｅｄ駆動集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012017616; "ＭＢＩ５０４２　１６-Ｃｈａｎｎｅｌ　Ｃｏｎｓｔａｎｔ　Ｃｕｒｒｅｎｔ　ＬＥＤ　Ｄｒｉｖｅｒ　Ｗｉｔｈ　１６-ｂｉｔ　ＰＷＭ　Ｃｏｎｔｒｏｌ" , 200905 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532903A (ja) * 2011-11-11 2014-12-08 ドルビー ラボラトリーズ ライセンシング コーポレイション 改良型電力プロファイルを備えるディスプレイシステムのためのシステムおよび方法
JP2016130866A (ja) * 2011-11-11 2016-07-21 ドルビー ラボラトリーズ ライセンシング コーポレイション 改良型電力プロファイルを備えるディスプレイシステムのためのシステムおよび方法
JP2018519539A (ja) * 2015-06-05 2018-07-19 アップル インコーポレイテッド 表示パネル用の発光制御装置及び方法
JP2020502561A (ja) * 2016-11-22 2020-01-23 プレイナー システムス インコーポレーテッドＰｌａｎａｒ Ｓｙｓｔｅｍｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ 強度スケール化ディザリングパルス幅変調
JP7109436B2 (ja) 2016-11-22 2022-07-29 プレイナー システムス インコーポレーテッド 強度スケール化ディザリングパルス幅変調
WO2018142238A1 (ja) * 2017-01-31 2018-08-09 株式会社半導体エネルギー研究所 画像処理回路、表示システム及び電子機器
CN109903721A (zh) * 2019-04-10 2019-06-18 中国电子科技集团公司第五十八研究所 一种基于倍频os-pwm算法的led驱动电路
JP2023515659A (ja) * 2020-03-31 2023-04-13 アップル インコーポレイテッド 電子ディスプレイの二重メモリ駆動
JP7541103B2 (ja) 2020-03-31 2024-08-27 アップル インコーポレイテッド 電子ディスプレイの二重メモリ駆動

Also Published As

Publication number Publication date
PL2306441T3 (pl) 2018-12-31
KR101209756B1 (ko) 2012-12-06
JP5312376B2 (ja) 2013-10-09
EP2306441B1 (en) 2018-06-27
KR20110035818A (ko) 2011-04-06
TWI407415B (zh) 2013-09-01
ES2684541T3 (es) 2018-10-03
US20110074799A1 (en) 2011-03-31
TW201112209A (en) 2011-04-01
EP2306441A1 (en) 2011-04-06
US8760458B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP5312376B2 (ja) 走査型表示装置制御回路
US8502810B2 (en) Display device and display method
CN101681598B (zh) 用于驱动图像投影用发光元件的方法和装置
KR101626742B1 (ko) 멀티 영상 표시 시스템
WO2018164105A1 (ja) 駆動装置および表示装置
US8237647B2 (en) Driving method for liquid crystal display apparatus, liquid crystal display apparatus, and electronic device
JP2007178989A (ja) 表示装置及びその駆動方法
CN102044211B (zh) 扫描型显示装置控制电路
JP2007212591A (ja) 表示装置
JP2011075637A (ja) Ｏｌｅｄ表示装置
JP2013068793A (ja) 表示装置、駆動回路、駆動方法、および電子機器
JP2008020731A (ja) 表示駆動装置及び表示装置
TWI684967B (zh) 影像處理裝置、顯示面板以及顯示裝置
JP4595524B2 (ja) 画像表示装置の駆動方法
JP2004341263A (ja) 自発光素子表示方法および装置
JP7305905B2 (ja) 画像表示システム
KR102473219B1 (ko) 유기 발광 표시장치
CN109300432B (zh) 在单色显示面板中进行灰度图像显示信号驱动的方法
JP2009282284A (ja) 液晶画像表示装置
JP3500899B2 (ja) 画像表示方法及び画像表示装置
JP2897567B2 (ja) 気体放電表示装置の駆動方法
TWI633532B (zh) 在單色顯示面板中進行灰階影像顯示信號驅動的方法
JP2001337643A (ja) ディジタル画像表示装置
JP2000098957A (ja) 階調表示用制御方法および制御回路
JPH10254385A (ja) Ｌｅｄドットマトリクス表示装置及びその階調表示方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R150 Certificate of patent or registration of utility model

Ref document number: 5312376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250