KR20190086522A - 강도-스케일된 디더링 펄스 폭 변조 - Google Patents

강도-스케일된 디더링 펄스 폭 변조 Download PDF

Info

Publication number
KR20190086522A
KR20190086522A KR1020197017747A KR20197017747A KR20190086522A KR 20190086522 A KR20190086522 A KR 20190086522A KR 1020197017747 A KR1020197017747 A KR 1020197017747A KR 20197017747 A KR20197017747 A KR 20197017747A KR 20190086522 A KR20190086522 A KR 20190086522A
Authority
KR
South Korea
Prior art keywords
pulse width
value
gray scale
dithered
pulse
Prior art date
Application number
KR1020197017747A
Other languages
English (en)
Inventor
샤흐나드 네이더샤히
Original Assignee
플레이너 시스템스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플레이너 시스템스 인코포레이티드 filed Critical 플레이너 시스템스 인코포레이티드
Publication of KR20190086522A publication Critical patent/KR20190086522A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

그레이스케일 벡터를 기반으로 디스플레이의 적어도 하나의 발광 다이오드(LED)(130)를 구동하기 위한 방법이, 그레이스케일 벡터를 기반으로 휘도 값을 결정하는 휘도 스케일 검출 회로(304) 및 디더링된 리프레시 사이클이라 언급되는 리프레시 사이클의 부분집합의 표시를 출력하는 리프레시 스케일 선택 회로(302, 306, 312)를 포함하는 회로(100, 110)에서 구현된다. 회로는 또한 그레이스케일 벡터를 기반으로 펄스 폭을 정의하는 펄스 폭 결정 회로(316)를 포함한다. 각각의 디더링된 리프레시 사이클에 대해, 펄스 제어 조정 회로(308)는 폭 조정량만큼 펄스 폭을 조정함으로써 디더링된 펄스 폭을 결정하고, 디더링되지 않은 리프레시 사이클에 대해 펄스 폭 결정 회로에 의해 결정된 펄스 폭을 갖는 펄스 및 디더링된 리프레시 사이클에 대해 디더링된 펄스 폭을 갖는 펄스를 포함하는 일련의 펄스를 포함하는 디더링된 펄스 폭 변조 신호를 출력한다.

Description

강도-스케일된 디더링 펄스 폭 변조
관련 출원
본 출원은 2017년 4월 21일 출원된 미국 정규 특허 출원 제15/494,150호 및 2016년 11월 22일 출원된 미국 가출원 제62/425,545호의 이익을 주장한다.
본 개시는 일반적으로 전자 디스플레이 시스템에 관한 것으로, 특히, LED 어레이를 구동하기 위해 LED 드라이버 회로에서 펄스 폭 변조(PWM) 디더링(dithering)을 사용하는 발광 다이오드(LED) 디스플레이 시스템에 관한 것이다.
일부 종래의 LED 드라이버는 전류를 LED에 전달하기 위해 PWM 및 관련 제어 기술을 사용한다. PWM 기술은 최신의 디스플레이 전자 회로에서 그레이스케일(grayscale)을 제어하기 위해 프레임 콘텐츠(frame content)를 렌더링하는 동안 프레임 콘텐츠의 그래디언트 레벨(gradient level)을 제어하는 일반적인 방법이다. PWM은 대부분의 하이 피치 대형 직시형 LED(Direct View LED, DV-LED) 디스플레이에서 LED에 펄스형의 제어된 평균 전류를 전달하기 위해 최신의 상업용 LED 드라이버 집적 회로에서 점점 더 사용되고 있다.
LED 디스플레이 패널은 일반적으로 하나 이상의 행과 열로 배열된 LED의 어레이를 포함하는 장치를 말한다. LED 디스플레이 패널은 다수의 서브-모듈을 포함할 수 있고, 각각의 서브-모듈은 하나 이상의 이러한 LED 어레이를 갖는다. LED 디스플레이 패널은 단일 컬러 또는 다양한 컬러의 LED 어레이를 사용할 수 있다. 동일한 색상의 LED가 특정 디스플레이 응용에서 사용되는 경우, 각각의 LED는 일반적으로 디스플레이 유닛 또는 픽셀에 해당한다. LED 패널이 풀-컬러 디스플레이를 위해 다양한 컬러의 LED를 사용할 때, 디스플레이 유닛 또는 픽셀은 통상적으로 적색 LED, 녹색 LED 및 청색 LED의 세 개 LED의 클러스터를 포함한다. 이러한 세 개 LED의 클러스터를 RGB 유닛이라 할 수 있다.
LED 드라이버 회로는 LED 어레이에 전력을 전달하고 LED 어레이에 전달된 전류를 제어한다. LED 드라이버 회로는 단일 채널 드라이버 또는 다중-채널 드라이버일 수 있다. 드라이버 회로의 각각의 채널은 다수의 LED에 전력을 전달하고 LED에 전달되는 전류를 제어할 수 있다. 예를 들어, 소위 공통 캐소드 구성의 노드 상에 함께 전기적으로 결합된 다수의 채널을 보통 스캔 라인이라 하며, 이는 2015년 5월 7일 공개된 Li 등의 특허 출원 공개 제US 2015/0123555 A1호에 개시되어 있다.
LED 드라이버 회로는, LED에 전달되고 LED를 통해 흐르는 전류를 변화시킴으로써 LED의 휘도를 제어한다. 전달된 전류에 응답하여, LED는 LED의 특성 사양에 따라 소정 강도로 광을 방출한다. LED에 더 많은 전류가 전달되면 일반적으로 LED에 의해 방출되는 광의 휘도가 증가한다. 전류의 전달을 효과적으로 제어하기 위해, LED 드라이버 회로는 각각의 스캔 사이클에 걸쳐 원하는 평균 전류를 달성하기 위해 예를 들어 PWM을 사용하여 정전류원(constant current source)의 변조(즉, 턴-온 및 턴-오프)와 결합하여 정전류원을 사용할 수 있다.
디스플레이의 제한된 색상 해상도는 부드럽도록 의도된 컬러 그래디언트에 걸쳐 급격한 단계 전환이 나타나게 한다. 이러한 시각적 아티팩트(visual artifact)를 밴딩(banding)이라고 한다. 밴딩의 출현을 완화하기 위해 디더링 기술을 사용하여 콘텐츠의 갑작스런 색상 전환의 출현을 줄인다. 다시 말해서, 컬러 아티스트는 디더링 기술을 사용하여, 가시적인 단계 전환(밴딩)이 제한된 색상 해상도로 인해 나타나는 콘텐츠를 수정한다. 디더링은 일반적으로 몇 가지 다른 색상을 생성할 수 있는 초기 머신 및 렌더링 장치에 사용되었다. 디더링이 효과적인 이유는 인간의 시각 시스템이 불완전하고 제한된 정확도와 해상도로 픽셀을 구별할 수 있고, 따라서 인간의 시각 시스템은 특정 픽셀의 색상과 인접 픽셀의 색상을 혼합하는 경향이 있기 때문이다. 디스플레이 스크린용 PWM 디더링은 인간의 시각 시스템의 결함을 이용하여 선택적으로 또는 무작위로 노이즈를 추가하여 갑작스러운 색상 전환을 줄임으로써 더욱 부드러운 컬러 그래디언트의 출현을 생성한다.
최근의 LED 드라이버의 설계에서 사용되는 다양한 공지된 PWM-기반 솔루션 및 아키텍처가 있으며, 이들 솔루션 및 아키텍처 중 일부는 PWM과 결합하여 디더링을 사용한다. 본 발명자는 프레임 콘텐츠의 휘도 레벨을 고려하지 않고 PWM 디더링 조정이 모든 프레임 콘텐츠에 균일하게 적용됨에 따라 콘텐츠의 휘도가 너무 높거나 낮을 때 공지된 PWM 디더링 솔루션이 덜 효과적이라는 것을 인식하였다.
강도-스케일된 디더링(intensity-scaled dithering, ISD) PWM 시스템은 휘도 전환 동안 더욱 부드러운 그래디언트를 제공한다. 일 실시형태에서, 다수의 리프레시 사이클(refresh cycle)에 대해 그레이스케일 벡터를 기반으로 픽셀화된(pixelated) 디스플레이의 적어도 하나의 발광 다이오드(LED)를 구동하기 위한 회로는, 그레이스케일 벡터를 수신하고 그레이스케일 벡터를 기반으로 휘도 값(brightness value)을 결정하도록 구성된 휘도 스케일 검출 회로를 포함한다. 회로는 또한 리프레시 사이클의 부분집합은 디더링된 리프레시 사이클이 되고 다수의 리프레시 사이클의 나머지는 디더링되지 않은 리프레시 사이클이 되도록, 다수의 리프레시 사이클 중 리프레시 사이클의 부분집합의 표시를 출력하도록 구성된 리프레시 사이클 선택 회로를 포함한다. 회로의 펄스 폭 결정 회로는 그레이스케일 벡터를 수신하고 그레이스케일 벡터를 기반으로 펄스 폭을 정의하도록 구성된다.
펄스 조정 제어 회로는 펄스 폭, 휘도 값, 및 리프레시 사이클의 부분집합의 표시를 수신하도록 구성된다. 각각의 디더링된 리프레시 사이클에 대해, 펄스 조정 제어 회로는 휘도 값을 기반으로 폭 조정량을 결정하고, 폭 조정량만큼 펄스 폭을 조정함으로써 디더링된 펄스 폭을 결정한다. 일련의 펄스를 포함하는 디더링된 펄스 폭 변조 신호는 펄스 조정 제어 회로에 의해 출력된다. 일련의 펄스는 디더링되지 않은 리프레시 사이클의 각각의 리프레시 사이클에 대해 펄스 폭 결정 회로에 의해 결정된 펄스 폭을 갖는 펄스 및 디더링된 리프레시 사이클의 각각의 리프레시 사이클에 대해 디더링된 펄스 폭을 갖는 펄스를 포함한다. 전류원은 디더링된 펄스 폭 변조 신호를 수신하고 디더링된 펄스 폭 변조 신호를 기반으로 적어도 하나의 LED에 전류를 공급하도록 구성된다.
추가의 양상 및 이점은 첨부한 도면을 참조하여 진행되는 다음의 실시형태의 상세한 설명으로부터 명백해질 것이다.
도 1은 개시된 기술의 일 실시형태에 따른 LED 드라이버 회로를 도시한다.
도 2는 60 Hz의 프레임 레이트 타이밍을 갖는 단일 프레임에 대한 타이밍도를 도시한다.
도 3은 개시된 기술의 일 실시형태에 따른 PWM 변조 엔진의 블록도를 도시한다.
도 4는 개시된 기술의 일 실시형태에 따른 대체 캐스케이드(alternate cascade) 방법의 예를 도시한다.
도 5는 개시된 기술의 또 다른 실시형태에 따른 대체 캐스케이드 방법의 또 다른 예를 도시한다.
도 6은 개시된 기술의 일부 실시형태에 따른 펄스 조정 테이블을 도시한다.
도 7은 다양한 기술을 사용하는 다양한 PWM 신호를 도시한다.
개시된 기술의 실시형태는 프레임 콘텐츠의 조명의 강도 또는 휘도에 의해 스케일된 디더링 노이즈를 적용함으로써 이미지를 수정하는 PWM 기술을 사용한다. 즉, 적용되는 디더링 노이즈의 양은 프레임 콘텐츠의 조명 강도와 관련이 있다.
PWM 아키텍처를 사용하는 LED 디스플레이의 통상적인 구현에서, 디스플레이 스크린은 동일한 프레임 콘텐츠로 여러 번 리프레시된다. 이들 리프레시 사이클은 콘텐츠 보기의 향상에 매우 중요하다. 일부 제품의 경우, 프레임 콘텐츠는 일반적으로 1 초의 1/60인 각각의 프레임 기간에 무려 32 또는 64 번 화면에서 리프레시된다. 각각의 리프레시 사이클은 다수의 스캔 라인에 대응하며, 각각의 스캔 라인은 적어도 하나의 LED를 포함하는 픽셀에 관련된다. 각각의 리프레시 세그먼트 동안, 각각의 스캔 라인상의 적어도 하나의 LED는 프레임 콘텐츠를 기반으로 LED 드라이버에 의해 구동된다.
도 1은 PWM 엔진(110) 및 전류원(120)을 포함하는 LED 드라이버 회로(100)의 블록도를 도시하고 있다. PWM 엔진(110)은 전류원(120)을 통해 LED 어레이(또는 간단히 LED)(130)를 구동하기 위해 사용되는 PWM 신호를 생성한다. PWM 엔진(110)은, 아래에서 논의되는 바와 같이, 전류원(120)에 전송되는 PWM 신호를 생성하고, 전류원(120)은 수신된 PWM 신호를 기반으로 LED(130)에 전류를 출력한다. PWM 신호를 생성하기 위해 PWM 엔진(110)에 의해 사용되는 그레이스케일 클럭(GCLK)(140)과 같은 다른 구성요소가 LED 드라이버 회로(100)에 포함될 수 있다. LED 드라이버 회로(100)는 디스플레이 장치에 요구되는 다른 특징(미도시)을 포함할 수 있다. LED 드라이버 회로(100)는 집적 회로일 수 있고, 또는 전기적으로 접속된 다수의 회로일 수 있다.
PWM 엔진(110)은 임의의 원하는 형상의 일련의 펄스를 생성하기 위해 현재 공지되었거나 미래에 개발될 수 있는 임의의 장치 또는 회로를 포함할 수 있다. 예를 들어, PWM 엔진(110)은 비교기, 증폭기, 발진기, 계수기, 주파수 발생기, 램프 회로 및 발생기, 디지털 논리, 아날로그 회로, 주문형 집적 회로(application specific integrated circuit, ASIC), 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서(digital signal processor, DSP), 상태 머신, 디지털 논리, 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA), 복합 논리 소자(complex logic device, CLD), 타이머 집적 회로, 디지털-아날로그 컨버터(digital to analog converter, DAC), 아날로그-디지털 컨버터(analog to digital converter, ADC) 등과 같은 장치를 포함할 수 있다.
종래의 PWM 디스플레이 시스템에서, 프레임 콘텐츠에 대한 디스플레이 그레이스케일 워드는 고화질 멀티미디어 인터페이스(high definition multimedia interface, HDMI)와 같은 입력을 통해 12 비트로 제공된다. 그레이스케일 워드는 해당 프레임 콘텐츠에 대한 픽셀의 강도를 정의하며, 단색 픽셀뿐만 아니라 컬러 픽셀에 적용될 수 있다. 입력은, 본원에서 그레이스케일 값으로 언급되는 디스플레이 특유의 감마 변환된 그레이스케일 벡터를 생성하기 위해, 본 기술 분야에 공지된 감마 변환 테이블에 적용된다. 변환은 일부 실시형태에서 16 비트인 그레이스케일 값을 생성하는 감마 변환 방식 표준을 준수하도록 설계된 원래의 그레이스케일 워드에 네 개의 추가 비트를 추가한다. 아래에서 더욱 상세히 논의되는 바와 같이, 그레이스케일 값의 네 개의 최하위 비트(Least Significant Bit, LSB)가 그래디언트 스무딩(gradient smoothing)을 구현하기 위해 개시된 기술에 의해 사용된다. 그러나, 일부 실시형태에서, 그레이스케일 값의 네 개보다 많거나 적은 LSB가 사용될 수 있다. 또한, 휘도는 그레이스케일 값, 그레이스케일 벡터 또는 그레이스케일 워드 중 하나로 표현될 수 있다는 것을 숙련자는 알 것이며, 따라서 그레이스케일 정보라는 문구는 본 문서에서 일반적으로 이들 세 가지 사항의 중 어느 하나를 의미하기 위해 사용되는 일반적인 용어이다.
도 2는 프레임 콘텐츠를 디스플레이하기 위해 32 번의 리프레시 사이클을 구현하는 아키텍처를 위해 LED 드라이버 회로(100)에 의해 사용되는 블록 타이밍도를 도시하고 있다. 각각의 리프레시 사이클은 이 예에서 16 개의 픽셀(즉, 단일 채널을 가정함)에 대응하는 16 개의 스캔 라인을 갖기 때문에, LED 드라이버 회로(100)는 해당 픽셀에 대해 수신된 그레이스케일 값을 기반으로 스캔 라인의 각각의 픽셀을 구동할 것이다. 즉, LED 드라이버 회로(100)는 16 개의 스캔 라인의 각각의 픽셀에 하나씩, 16 개의 그레이스케일 값을 로딩할 것이다. 아래의 설명을 단순화하기 위해, 단일 그레이스케일 값 및 스캔 라인이 가끔 논의될 수 있지만, 숙련자는 이러한 것이 그레이스케일 값 및 스캔 라인 각각에 적용된다는 것을 알 것이다. 예를 들어, 앞서 언급한 Li 등의 '555 공개는 다중-채널 스캔 라인을 형성하는 픽셀의 타이밍 및 작동을 더욱 상세하게 설명한다.
수직 동기화(vertical synchronization, Vsync) 신호(200)는 새로운 그레이스케일 값 입력을 나타낸다. Vsync 신호(200)의 펄스가 수신된 후, 래치 인에이블(latch enable, LE) 신호(202)의 하이 펄스는, 수신된 그레이스케일 값 입력과 관련된 프레임 콘텐츠를 디스플레이하기 시작하는 판독 명령을 제공한다. 120 Hz 프레임 레이트의 경우, 콘텐츠의 각각의 프레임이 8.33 ms 동안 디스플레이되고 리프레시된다. 60 Hz 프레임 레이트의 경우, 콘텐츠의 각각의 프레임이 16.67 ms 동안 디스플레이되고 리프레시된다. 각각의 Vsync 신호 사이에서, GCLK 신호(210)는 16-비트 아키텍처에 대해 220 개의 클럭 사이클을 가질 것이다. 프레임 레이트는 GCLK 신호(210)의 주파수를 결정한다.
PWM 엔진(110)은, 도 2에 도시된 바와 같이 그리고 아래에서 더욱 상세히 논의되는 바와 같이, 세그먼트(206)라고 언급되는 32 번의 리프레시 사이클 동안 LED(130)를 구동한다. 상기한 바와 같이, 각각의 세그먼트(206) 동안, 16 개의 스캔 라인(208) 각각은 수신된 그레이스케일 값을 기반으로 한번 구동되고 각각의 스캔 라인상의 LED(130)는 한번 리프레시된다.
각각의 세그먼트(206)는 각각의 LED 드라이버 출력으로 스캔된 픽셀의 수를 나타내는 다수의 스캔 라인(208)을 포함한다. 예를 들어, 도 2에서, 각각의 세그먼트(206) 동안 16 개의 픽셀이 스캔된다. 즉, 상기한 바와 같이, 16 개의 그레이스케일 값이 LED 드라이버 회로(100)로 로딩되고, 16 개의 픽셀 각각이 이의 각각의 그레이스케일 값을 기반으로 구동된다. 도 2의 각각의 스캔 라인(208)은 하나의 픽셀을 나타내며, 이는 상기한 바와 같이, 하나의 LED 또는 다수의 LED를 포함할 수 있다. 각각의 스캔 라인(208) 동안, 아래에서 더욱 상세히 논의되는 바와 같이, 그레이스케일 값에 의해 결정된 PWM 신호(212)를 기반으로 해당 픽셀에 대한 LED(들)에 전류가 인가된다. 즉, 전류는 해당 스캔 라인(208)에 대한 PWM 펄스 폭을 기반으로 각각의 세그먼트(206) 동안 각각의 LED에 공급된다. 세그먼트(206)에 대한 평균 전류가 높을수록 LED는 더욱 밝게 나타날 것이다.
각각의 스캔 라인(208)은 디스플레이 시스템의 해상도를 나타내는 다수의 클럭 사이클로 분할된다. 12 비트의 표준 HDMI 입력을 갖는 시스템의 경우, 해당 스캔 주기는 4,096 개의 클럭 사이클로 분할되고, PWM 엔진(110)에 의해 생성된 PWM 펄스의 폭은 GCLK 신호(210)의 0 내지 4,096 개의 사이클 사이의 임의의 위치일 수 있다. 펄스의 폭이 길수록 세그먼트(206)에 걸쳐 LED에 인가되는 시간-평균 전류량은 높아진다.
도 2의 예에서, 프레임 레이트는 60 Hz이고, 디스플레이 해상도는 16-비트 폭으로 정의되고, 스캔 속도는 16 레벨 스캔이며, 세그먼트의 수는 32 리프레시 사이클이다. 상기한 바와 같이, 클럭 주파수는 프레임 레이트에 의해 결정된다. 즉, 클럭 사이클의 총수는 리프레시 사이클의 수에 디스플레이 해상도와 스캔의 수를 곱함으로써 결정된다. 도 2의 타이밍도에 있어서, 클럭 사이클의 총수는 2,097,152 사이클이다. 60 Hz 프레임 레이트의 경우, 클럭 사이클 총수는 126 MHz보다 높은 클럭 주파수와 8 ns보다 작은 주기로 변환된다. 마찬가지로 120 Hz 프레임 레이트의 경우, 클럭 주파수는 적어도 125 MHz여야하고, 종래의 PWM 아키텍처를 사용하는 이러한 시스템에서, 이 PWM 펄스 폭은 0에서 211 클럭 사이클까지 다양하다.
도 2는 32 개의 세그먼트(206) 및 16 개의 스캔 라인(208)을 도시하고 있지만, PWM 디스플레이 시스템에 대한 원하는 사양에 따라 다양한 수의 세그먼트 및 스캔 라인이 사용될 수 있다. 예를 들어, 타이밍도는 16 개의 세그먼트 및 16 개의 스캔 라인에 대해 특정될 수 있고, 또는 타이밍도는 64 개의 세그먼트 및 16 개의 스캔 라인에 대해 특정될 수 있다. 디스플레이의 LED(130)는 단일 LED 드라이버 또는 다수의 LED 드라이버에 의해 구동될 수 있으며, 각각의 LED 드라이버는 LED(130)의 다른 부분을 구동시킨다.
상기한 바와 같이, 본 개시의 기술은 더욱 부드러운 그래디언트를 생성하기 위해 프레임 콘텐츠에서 높은 휘도에서 낮은 휘도로 전환되는 동안 픽셀의 휘도를 무작위로 또는 의사-무작위로 디더링하는 것을 용이하게 한다. 디더링의 양은 프레임 콘텐츠의 강도 또는 휘도를 기반으로 하는 반면, PWM 디더링을 수행하는 세그먼트(206)는 무작위로 또는 의사-무작위로 선택된다. 본 개시의 실시형태는 더욱 부드러운 그래디언트를 생성하기 위해 PWM 디더링의 랜덤화(randomization)와 결합하여 세그먼트(206)를 사용한다.
그레이스케일 값은 프레임 콘텐츠에 대한 대응하는 픽셀의 강도(휘도)를 정의하고, 이 값은 두 개의 필드로 분할될 수 있다. 예를 들어, 그레이스케일 값이 16 비트를 갖는다고 가정하면, 비트 중 일부는 노이즈 또는 디더링의 양을 정의하기 위해 사용될 수 있는 제 1 필드를 제공하고, 적어도 일부 다른 비트는 프레임 콘텐츠가 세그먼트(206) 동안 리프레시될 때 노이즈의 무작위 삽입을 위한 전략을 정의하기 위해 사용될 수 있는 제 2 필드를 제공한다.
예를 들어, 그레이스케일 값의 비트 중 일부는, PWM 신호(212)의 대응하는 공칭 펄스 폭에 의해 설정되는 하나 이상의 세그먼트(206) 내의 스캔 라인(206)의 픽셀에 대한 강도 또는 휘도에 해당한다. 세그먼트(206) 중 다른 세그먼트 동안 생성된 PWM 신호(212)의 다른 펄스 폭은 아래에서 더욱 상세히 논의되는 바와 같이 디더링, 즉 프레임 콘텐츠의 휘도 또는 강도의 변화를 달성하기 위해 수정될 수 있다(즉, 공칭 펄스 폭에서 벗어날 수 있다).
도 3은 본 개시의 일부 실시형태에 따른 도 1의 PWM 엔진(110)을 더욱 상세하게 도시하고 있다. 도 3에서, PWM 엔진(110)의 양태가 도 2의 타이밍도를 참조하여 설명되고 회로 블록의 관점에서 도시되어 있다. 일부 실시형태에서, 회로는 ASIC-기반 또는 FPGA-기반 상태 머신 엔진에서 발견되는 유형의 디지털 또는 논리 회로이다. 그러나, 블록은 사실상 대표적인 것으로서, 하나 이상의 블록의 기능이 다른 프로그램 가능 논리 블록으로 결합(또는 분리)될 수 있음을 숙련자는 알 것이다. 따라서, 다양한 블록도 내의 블록은 메모리 장치 및/또는 컴퓨터-판독 가능 저장 매체 내에 배치된 모든 유형의 컴퓨터 명령 또는 컴퓨터 실행 가능 코드를 포함할 수 있다. 예를 들어, 블록은 하나 이상의 작업을 수행하거나 특정 추상 데이터 유형을 구현하는 루틴, 프로그램, 객체, 컴포넌트, 데이터 구조 등으로 조직화될 수 있는 컴퓨터 명령의 하나 이상의 물리적 또는 논리적 블록을 포함할 수 있다.
PWM 엔진(110)은 디스플레이를 위해 현재의 그레이스케일 값이 핑 메모리(ping memory, 302)로부터 판독되는 동안 다음 프레임 콘텐츠에 대한 그레이스케일 값이 퐁 메모리(pong memory, 302)에 기록될 수 있도록, 또는 그 반대의 경우도 마찬가지가 되도록, 핑-퐁 메모리와 같은 하나 이상의 메모리 저장 장치(302)를 포함할 수 있다.
PWM 엔진(110)은 또한 각각의 픽셀에 대해 해당 그레이스케일 값을 기반으로 휘도 값을 결정하는 휘도 스케일 검출 회로(304)를 포함한다. 예를 들어, 일 실시형태에서, 휘도 스케일 검출 회로(304)는, 해당 그레이스케일 값이 픽셀 내의 LED(들)가 켜져 있음을 것을 나타내는 클럭 사이클의 수를 m 개(예를 들어, 5 개)의 다른 휘도 값으로 분류함으로써 휘도 값을 결정한다. 예를 들어, m이 5이고 최대 강도가 2,048 클럭 사이클이라고 가정하면, 휘도 스케일 검출 회로(304)는 다음 임계값을 기반으로 분류될 수 있다: 0-32 클럭 사이클(카테고리 1), 32-512 클럭 사이클 카테고리 2), 512-1,024 클럭 사이클(카테고리 3), 1,024-1,536 클럭 사이클(카테고리 4), 및 1,536-2,048 클럭 사이클(카테고리 5). 그레이스케일 값에 표시된 클럭 사이클의 양이 클수록 프레임 콘텐츠는 더 밝아진다. 즉, 그레이스케일 값은 픽셀의 LED(들)가 618 개의 클럭 사이클 동안 켜져 있어야 함을 나타낼 수 있고, 따라서 휘도 값은 제 3 카테고리에 속하게 될 것이다. 이 예에서 휘도 스케일 검출 회로(304)에 대해 다섯 개의 카테고리가 설정되었지만, 상기한 바와 같이, 다양한 디스플레이 디바이스 및 원하는 복잡성에 의해 요구되는 바와 같이 임의의 수의 카테고리가 설정될 수 있다. 카테고리의 수 m은 LED 드라이버 회로의 구현 복잡성에 의해 정의된다. 더욱 단순한 회로의 경우 m은 더 낮은 수이고, 더욱 복잡한 회로의 경우 m은 더 큰 수이다. 휘도 스케일 검출 회로(304)는 휘도 값(예를 들어, 1-5)을 펄스 조정 제어 회로(308)(아래에서 논의됨)로 출력한다.
PWM 엔진(110)은 또한, 그레이스케일 값을 수신하고 펄스 폭이 디더링되어야 하는 세그먼트(206)의 부분집합을 선택하는(즉, 나타내는) 펄스 조정 테이블 회로(306)를 포함한다. 부분집합은 디더링된 세그먼트로 언급되고, 선택되지 않은 세그먼트(206)는 디더링되지 않은 세그먼트로 언급된다. 일부 실시형태에서, 펄스 조정 테이블 회로(306)는 그레이스케일 값을 수신할 수 있으며, LSB의 값을 디더링된 세그먼트의 대응하는 부분집합으로 매핑하는 룩업 테이블을 기반으로, 도 6를 참조하여 아래에서 설명되는 그레이스케일 값의 LSB를 사용하여 세그먼트(206)의 부분집합을 결정한다. 예를 들어, 그레이스케일 값의 LSB는, 디더링된 세그먼트를 식별하는 테이블의 특정 항목을 어드레스할 수 있다. 이러한 룩업 테이블은 구성 데이터(312)를 수신하여 룩업 테이블의 데이터를 구성함으로써 구성될 수 있다. 예를 들어, 특정 디스플레이를 기반으로 룩업 테이블을 구성할 수 있다. 그러나, 일부 실시형태에서, 펄스 조정 테이블 회로(306) 또는 일부 다른 리프레시 사이클 선택 회로(미도시)는, 룩업 테이블을 사용하는 대신 난수 발생기를 사용하여 그레이스케일 값이 수신될 때마다, 디더링된 세그먼트의 부분집합을 세그먼트 집합(206)에서 무작위로 발생시킬 수 있다. 예를 들어, 32 개의 세그먼트가 있을 때, 32-비트 랜덤 워드의 각각의 비트는 32 개의 세그먼트 중 하나를 나타낸다. 즉, 첫 번째 비트는 세그먼트 1을 나타내고, 다음 비트는 세그먼트 2를 나타낸다. 32-비트 워드의 값이 무작위로 생성될 때, "1"의 이진 값을 갖는 워드의 각각의 비트는 디더링되거나 되지 않을 해당 세그먼트를 나타낸다.
펄스 폭 결정 회로(316)는 또한 PWM 엔진(110)에 포함되며, GCLK(140)로부터 GCLK 신호(210)를 수신할 뿐만 아니라 메모리(302)로부터 그레이스케일 값을 수신한다. 펄스 폭 결정 회로(316)는 이후 그레이스케일 값 및 GCLK 신호(210)를 기반으로 공칭 펄스 폭을 발생시킨다. 펄스의 폭은 LED가 해당 스캔 동안 단일 세그먼트(206) 내에 켜져 있는 GCLK 사이클의 수에 해당한다. 즉, 펄스 폭 결정 회로(316)는 그레이스케일 값을 수신하고, 해당 값을 기반으로 공칭 펄스 폭과 동일한 GCLK 신호(210)의 펄스의 수를 카운트한다. 일부 실시형태에서, 펄스 폭 결정 회로(316)는 아래에서 논의되는 펄스 조정 제어 회로(308)에 포함된다.
PWM 엔진(110)의 펄스 조정 제어 회로(308)는 펄스 폭 결정 회로(316)로부터 공칭 펄스 폭을 수신하고, 각각의 펄스가 세그먼트(206)에 대응하는 일련의 펄스를 출력한다. 펄스 조정 제어 회로(308)는 또한 휘도 스케일 검출 회로(304)로부터 휘도 값을 수신할 뿐만 아니라 펄스 조정 테이블 회로(306)에 의해 제공된 디더링된 세그먼트의 목록 또는 다른 표시를 수신한다. 일련의 펄스 내에서, 임의의 디더링된 세그먼트에 대해, 펄스 조정 제어 회로(308)는, 펄스 폭 결정 회로(316)로부터 수신되었지만, 휘도 값을 기반으로 조정된 공칭 펄스 폭을 갖는 펄스를 출력한다. 또한 디더링되지 않은 세그먼트에 대해, 펄스 조정 테이블 회로(306)는 펄스 폭 결정 회로(316)로부터 수신된 공칭 펄스 폭을 갖는 펄스를 출력한다.
PWM 엔진(110) 내의 ISD-PWM 제어 상태 머신(310)은 메모리(302), 휘도 스케일 검출 회로(304), 펄스 조정 테이블 회로(306) 및 펄스 조정 제어 회로(308)에 대한 시퀀스 제어 및 동작 순서를 수행한다. 동작시, ISD-PWM 제어 상태 머신(310)은, 특정 디스플레이에 대해 필요한 동작 순서 및 타이밍을 결정하기 위해, 사용자에 의해 로딩되거나 메모리에 저장될 수 있는 구성 데이터(314)를 수신한다. ISD-PWM 제어 상태 머신(310)은 메모리(302), 휘도 스케일 검출 회로(304), 펄스 조정 테이블 회로(306) 및 펄스 조정 제어 회로(308)를 포함하는 다양한 구성요소 각각에 제어 신호를 전송하여 위에서 논의한 다양한 계산 및 결정을 수행한다.
휘도 값을 기반으로 조정량을 결정하기 위해 펄스 조정 제어 회로(308)에 의해 다수의 프로세스가 이용될 수 있다. 조정량은 클럭 신호 GCLK(210)의 펄스에 해당한다.
직접 방법이라 할 수 있는 한 가지 방법에서, 조정량은 각각의 디더링된 세그먼트에 대해 휘도 스케일 검출 회로(304)에서 검출된 카테고리와 임계값에 직접 링크된다. 이와 같이, 각각의 디더링된 세그먼트에 대응하는 각각의 펄스는 동일한 조정 폭을 갖는다. 예를 들어, 일부 실시형태에서, 휘도 값이 카테고리 1인 경우, 펄스 조정 제어 회로(308)는 펄스 폭을 조정하지 않고, 따라서 조정량은 0이다. 휘도 값이 카테고리 2인 경우, 조정량은 1 클럭 사이클에서 설정된다. 휘도 값이 카테고리 3인 경우, 조정량은 2 클럭 사이클에서 설정된다. 이 예에서, 조정량은 펄스 폭 결정 회로(316)에 의해 결정된 공칭 폭이 조정되는 클럭 사이클의 수이다. 그러나, 카테고리와 휘도 값뿐만 아니라 및 조정 값은 다양한 디스플레이 요구사항에 맞게 조정될 수 있으며, 상기한 바는 일례로서 제공된다.
직접 방법은, ISDN PWM의 구현의 복잡성을 최소화하면서, 특히 콘텐츠가 휘도 레벨에서 갑작스럽게 전환할 때 콘텐츠의 가시적인 그래디언트를 용이하게 하기 위해 노이즈 특성을 생성하고 밀접하게 모방한다.
대체 캐스케이드 방법이라 언급되는 또 다른 방법에서, ISD PWM의 더욱 복잡한 구현은 직접 방법에 의해 달성되는 것보다 훨씬 더 밀접하게 모방된 노이즈 특성에도 적용될 수 있다. 이러한 구현에서, 조정량은 연속적인 세그먼트(206)에서 감소된다.
다시, 이 방법에서의 조정량은 위에서 논의한 직접 방법과 유사하게 휘도 값을 기반으로 그리고 또한 PWM 디더링이 수행되는 세그먼트(206)를 기반으로 선택된다. 즉, 세그먼트(206)는 휘도 값과 유사하게 다음 임계값을 기반으로 카테고리에 배치될 수 있다: 세그먼트 1-8(카테고리 1), 세그먼트 9-16(카테고리 2), 세그먼트 17-24(카테고리 3), 및 세그먼트 25-32(카테고리 4). 그러나, 이들 카테고리는 단지 예시로서 제공되며, 세그먼트(206)는 디스플레이 특성에 적합한 임의의 수의 카테고리에 배치될 수 있다. 예를 들어, 하나의 임계값 만이 선택될 수 있으며, 그 결과 세그먼트(206)의 두 개의 카테고리가 생성된다.
처음에, 조정량은 상기한 직접 방법과 유사하게 선택된다. 예를 들어 휘도 값이 카테고리 5인 경우 조정량은 4 클럭 사이클이다. 세그먼트(206)의 부분집합의 세그먼트(206)가 카테고리 1 내에 속하는 경우, 원래 결정된 조정 값이 사용된다. 세그먼트(206)의 부분집합의 세그먼트(206)가 제 2 카테고리에 속하는 경우, 조정 값은 1 클럭 사이클만큼 감소된다. 세그먼트(206)의 부분집합의 세그먼트(206)가 제 3 카테고리에 속하는 경우, 조정 값은 도 4에 도시된 바와 같이 2 클럭 사이클만큼 감소된다.
따라서, 초기 조정 값이 4 클럭 사이클 미만인 경우, 세그먼트 부분집합의 세그먼트(206) 중 일부는 PWM 디더링을 수행하지 않을 수 있다. 이는 예를 들어 도 5에 도시되어 있다. 도 5에서, 휘도 값은 제 3 카테고리에 속하고, 따라서 조정 값은 2 클럭 사이클이다. 세그먼트(206)의 부분집합의 임의의 세그먼트(206)가 세그먼트(206)의 카테고리 1에 속하는 경우, 조정 값은 2 클럭 사이클이다. 세그먼트(206)의 부분집합의 임의의 세그먼트(206)가 세그먼트(206)의 카테고리 2에 속하는 경우, 조정 값은 1 클럭 사이클이다. 세그먼트(206)의 부분집합의 임의의 세그먼트(206)가 세그먼트(206)의 카테고리 3 또는 4 내에 속하는 경우, 조정 값은 0이고 이들 세그먼트(206)에 대한 펄스 폭은 조정되지 않는다.
따라서, 동작시, LED 드라이버 회로(100)는 다수의 세그먼트(206)에 대해 디스플레이되고 리프레시될 프레임 콘텐츠에 대한 그레이스케일 값을 수신한다. 상기한 바와 같이, 각각의 그레이스케일 값은 각각의 스캔 라인(208)의 픽셀의 강도를 정의한다. 예를 들어, 단일 스캔 라인(208)을 사용하여, ISD-PWM 제어 상태 머신(310)은 휘도 스케일 검출 회로(304)로 하여금 그레이스케일 값을 로딩하도록 한다. 휘도 스케일 검출 회로(304)는 그레이스케일 값을 기반으로 해당 픽셀의 휘도 값을 결정한다. ISD-PWM 제어 상태 머신(310)은 펄스 폭 결정 회로(316)로 하여금 또한 메모리(302)로부터 그레이스케일 값을 수신하도록 한다. 펄스 폭 결정 회로(316)가 그레이스케일 값을 수신하면, 펄스 폭 결정 회로(316)는 픽셀의 휘도에 대응하는 펄스 폭을 정의한다. ISD-PWM 제어 상태 머신(310)은 또한 펄스 조정 테이블 회로(306)로 하여금 그레이스케일 값을 수신하고 세그먼트(206)의 부분집합을 출력하도록 한다. 펄스 조정 제어 회로(308)는 상기한 바와 같이 휘도 값, 펄스 폭, 및 세그먼트(206)의 부분집합을 수신하고 일련의 펄스를 출력한다.
본 기술 분야의 숙련자라면 알 수 있는 바와 같이, LED 드라이버 회로(100)는 각각의 스캔 라인에 대해 병렬 동작을 수행할 수 있고, 따라서 위에서 논의한 프로세스가 각각의 스캔 라인(208)(즉 각각의 픽셀)에 대응하는 각각의 수신된 그레이스케일 값에 대해 수행된다. 이와 같이, 다른 세그먼트(206) 내의 다른 스캔 라인(208)은 조정된 펄스 폭을 수신하고, 그 결과 높은 휘도에서 낮은 휘도로 전환되는 동안 프레임 콘텐츠의 랜덤 PWM 디더링을 유발한다. 예를 들어, 제 5 세그먼트(206)에서, 제 3, 제 7 및 제 8 스캔 라인(208)은 조정된 펄스 폭을 가질 수 있는 반면, 주사 제 1, 제 2, 제 4, 제 5 및 제 6 스캔 라인은 각각의 그레이스케일 값으로부터 펄스 폭을 수신한다.
각각의 픽셀에 대한 그레이스케일 값이 위에서 논의되었지만, 일부 실시형태에서, 모든 픽셀에 대한 평균 그레이스케일 값이 PWM 디더링을 수행하기 위해 사용될 수 있다. 즉, 휘도 스케일 검출 회로(304)와 펄스 조정 테이블 회로(306)는 조정 값 및 PWM 디더링을 수행하는 세그먼트(206)를 결정하기 위해 평균 그레이스케일 값을 수신할 수 있다. 다른 실시형태에서, 휘도 스케일 검출 회로(304)만이 평균 그레이스케일 값을 수신하는 반면, 펄스 조정 테이블 블록은 각각의 스캔 라인(208)에 대한 각각의 그레이스케일 값을 수신한다. 이와 같이, 본 개시에서 논의한 그레이스케일 값은 단일 픽셀의 그레이스케일 값이지만, 평균 그레이스케일 값을 포함할 수 있다.
또한, 휘도 스케일 검출 회로(304), 펄스 폭 결정 회로(316), 펄스 조정 테이블 회로(306) 및 펄스 조정 제어 회로(308)는 각각의 스캔 라인(208)에 대해 제공될 수 있다. 각각의 휘도 스케일 검출 회로(304), 펄스 폭 결정 회로(316), 펄스 조정 테이블 회로(306) 및 펄스 조정 제어 회로(308)는 각각의 스캔 라인(208)에 대해 병렬 동작을 수행할 수 있다. 즉, 각각의 휘도 스케일 검출 회로(304), 펄스 폭 결정 회로(316), 펄스 조정 테이블 회로(306) 및 펄스 조정 제어 회로(308)는 스캔 라인(208)에 대응하는 각각의 그레이스케일 값을 수신할 수 있다.
도 6은 일부 실시형태에 따라 펄스 조정 테이블 회로(306)에 의해 사용될 수 있는 룩업 테이블을 도시하고 있다. 상기한 바와 같이, 그레이스케일 값의 최하위 비트는, PWM 디더링을 가질 세그먼트(206)를 결정하기 위해 따라야 하는 펄스 조정 테이블 회로(306)의 항목을 결정하는 어드레스 벡터로서 사용된다. 룩업 테이블은 그레이스케일 값의 네 개의 LSB에 대응하는 16 개의 행을 포함한다. 예를 들어, 도 6에서, 행은 0000에서 1111에 대응한다. 각각의 행은 위에서 논의한 타이밍도에 대한 32 개의 세그먼트(206)를 정의하는 32 개의 열을 갖는다. 그러나, 상기한 바와 같이, 다양한 수의 세그먼트(32)가 콘텐츠를 리프레시하기 위해 사용될 수 있고, 행과 열은 특정 디스플레이의 요구사항에 대응한다. 예를 들어, 일부 실시형태에서, 각각의 행은 64 개의 세그먼트를 정의하는 64 개의 열을 가질 수 있다. 다른 실시형태에서, 그레이스케일 값에 사용되는 LSB의 수를 기반으로 더 많거나 적은 행이 제공될 수 있다.
각각의 열의 흰색 박스는 펄스 폭 결정 회로(316)에 의해 정의된 펄스 폭이 사용되는 세그먼트(206)를 나타낸다. 각각의 열의 검정색 박스는 펄스 폭 제어 회로(316)에 의해 정의된 펄스 폭이 펄스 조정 제어 회로(308)에 의해 조정되는 세그먼트(206)를 나타낸다.
예를 들어, 도 6의 룩업 테이블에서 볼 수 있는 바와 같이, 휘도 값의 LSB가 0010인 경우, 세그먼트 4, 6, 9, 18, 25 및 28에서 PWM 디더링이 수행된다. 즉, 펄스 조정 제어 회로(308)는 휘도 값을 기반으로 각각의 스캔 라인(208)에 대해 이들 세그먼트(206)의 펄스 폭을 조정한다. 또 다른 예로서, 그레이스케일 값의 LSB가1011인 경우, 세그먼트 2, 21 및 22 동안 대응하는 픽셀 또는 서브픽셀에 PWM 디더링이 적용된다.
룩업 테이블은 랜덤화를 사용하여 생성될 수 있다. 룩업 테이블은 서로 다른 디스플레이 장치들의 다양한 요구에 적합하도록 수정될 수 있도록 프로그래밍 가능할 수 있다.
도 7은 본 개시의 실시형태에 따른 PWM 디더링을 갖는 세그먼트(206) 및 PWM 디더링을 갖지 않은 세그먼트(206)를 도시하고 있다. 도 7에서 볼 수 있는 바와 같이, 펄스(702)는 그레이스케일 값을 기반으로 펄스 폭 결정 회로(316)에 의해 결정된 펄스 폭을 도시하고 있다. 펄스 폭은 최대 4,096 개의 클럭 사이클이 될 수 있다. GCLK 신호(704)는 다양한 클럭 사이클을 갖는 클럭 신호를 도시하고 있다. 본 개시에 따라 수행되는 PWM 디더링을 갖는 세그먼트(206)에 대해, 펄스 폭은 그레이스케일 값에 의해 결정되는 변수 값에 의해 조정된다. 펄스(706)에서, 펄스 폭은 펄스 폭의 끝에 클럭 사이클을 추가함으로써 조정되고, 따라서 세그먼트(206) 내의 해당 스캔 라인(208)에 대한 폭을 연장시킨다. 펄스(708)는, 펄스 폭 결정 회로(316)에 의해 결정된 펄스 폭을 갖는 펄스(702)와 비교하여, 세 개의 클럭 사이클만큼 연장된다. 즉, 펄스(702)는 디더링되지 않는다.
그러나, 펄스 폭은 펄스 폭의 시작에서 조정 값을 빼거나 펄스 폭의 끝에서 조정 값을 제거함으로써 조정될 수 있다. 그러나, 각각의 실시형태에서 조정 값은 위에서 논의한 바와 같이 휘도 값을 기반으로 결정된다.
본 개시의 많은 수정 및 다른 실시형태는 상기한 설명 및 관련 도면에 제시된 교시의 이점을 갖는다는 것을 본 기술 분야의 숙련자라면 알 수 있을 것이다. LED 어레이 내의 요소는 단색 LED 또는 RGB 유닛 또는 기타 사용 가능한 LED 형태일 수 있다. LED 드라이버 회로(100)는 다양한 크기의 LED 어레이를 구동하도록 스케일 업 또는 스케일 다운될 수 있다. 다수의 LED 드라이버 회로(100)가 사용되어 LED 디스플레이 시스템에서 다수의 LED 어레이를 구동시킬 수 있다. 드라이버의 구성요소는 단일 칩 또는 하나 이상의 칩 또는 인쇄 회로 기판에 통합될 수 있다. 이러한 변형은 본 개시의 범위 내에 있다.
설명된 특징, 동작 또는 특성은 하나 이상의 실시형태에서 임의의 적절한 방식으로 다양한 다른 구성으로 배열 및 설계될 수 있고 및/또는 결합될 수 있다. 따라서, 시스템 및 방법의 실시형태에 대한 상세한 설명은 청구된 본 개시의 범위를 제한하려는 것이 아니라, 개시의 가능한 실시형태를 나타내는 것이다. 또한, 개시된 실시형태와 관련하여 설명된 방법의 단계 또는 동작의 순서는 본 기술 분야의 숙련자에게 자명한 바와 같이 변경될 수 있다는 것을 쉽게 이해할 것이다. 따라서, 도면 또는 상세한 설명 내의 모든 순서는 단지 예시적인 것에 불과하며, 순서를 요구하도록 명시되지 않는 한, 요구된 순서를 나타내는 것을 의미하는 것은 아니다.
실시형태는 범용 또는 전용 컴퓨터(또는 다른 전자 장치)에 의해 실행될 머신-실행 가능 명령으로 구현될 수 있는 다양한 동작, 블록 및 회로를 포함할 수 있다. 대안으로, 동작, 블록 및 회로는 단계를 수행하기 위한 특정 논리를 포함하는 하드웨어 컴포넌트, 또는 하드웨어, 소프트웨어 및/또는 펌웨어의 조합에 의해 수행될 수 있다.
예를 들어, 하드웨어는 비교기, 증폭기, 발진기, 계수기, 주파수 발생기, 램프 회로 및 발생기, 디지털 논리, 아날로그 회로, 주문형 집적 회로(ASIC), 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서(DSP), 상태 머신, 디지털 논리, 필드 프로그래머블 게이트 어레이(FPGA), 복합 논리 소자(CLD), 타이머 집적 회로, 디지털-아날로그 컨버터(DAC), 아날로그-디지털 컨버터(ADC) 등과 같은 장치를 포함할 수 있다.
다양한 동작, 블록, 및 회로를 포함하는 실시형태는 본원에서 설명한 프로세스를 수행하도록 컴퓨터(또는 다른 전자 디바이스)를 프로그래밍하기 위해 사용될 수 있는 저장된 명령을 갖는 컴퓨터-판독 가능 저장 매체를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있다. 컴퓨터-판독 가능 저장 매체는 하드 드라이브, 플로피 디스켓, 광 디스크, CD-ROM, DVD-ROM, ROM, RAM, EPROM, EEPROM, 자기 또는 광 카드, 반도체 메모리 장치, 또는 전자 명령을 저장하기에 적합한 다른 유형의 매체/머신-판독 가능 매체를 포함할 수 있다.
특정 실시형태에서, 특정 소프트웨어 모듈은 설명된 모듈 기능을 함께 구현하는 메모리 장치의 다양한 위치에 저장된 서로 다른 명령을 포함할 수 있다. 실제로, 모듈은 단일 명령 또는 다수의 명령을 포함할 수 있고, 다양한 프로그램 사이에서, 그리고 몇몇 메모리 장치에 걸쳐서, 여러 다른 코드 세그먼트에 걸쳐 분산될 수 있다. 일부 실시형태는 통신 네트워크를 통해 연결된 원격 처리 장치에 의해 작업이 수행되는 분산 컴퓨팅 환경에서 실시될 수 있다. 분산 컴퓨팅 환경에서, 소프트웨어 모듈은 로컬 및/또는 원격 메모리 저장 장치에 배치될 수 있다. 또한, 데이터베이스 레코드에 함께 결속되거나 렌더링된 데이터는 동일한 메모리 장치 또는 여러 메모리 장치에 상주할 수 있으며, 네트워크를 통해 데이터베이스의 레코드의 필드에서 함께 링크될 수 있다.
숙련자는 본 발명의 기본 원리를 벗어나지 않으면서 상기한 실시형태의 세부 사항에 많은 변화가 이루어질 수 있음을 알 것이다. 따라서, 본 발명의 범위는 다음의 청구 범위에 의해서만 결정되어야 한다.

Claims (22)

  1. 다수의 리프레시 사이클에 대해 그레이스케일 벡터를 기반으로 픽셀화된 디스플레이의 적어도 하나의 발광 다이오드(LED)를 구동하기 위한 회로로서, 회로는,
    그레이스케일 벡터를 수신하고 그레이스케일 벡터를 기반으로 휘도 값을 결정하도록 구성된 휘도 스케일 검출 회로와;
    리프레시 사이클의 부분집합은 디더링된 리프레시 사이클이 되고 다수의 리프레시 사이클의 나머지는 디더링되지 않은 리프레시 사이클이 되도록, 다수의 리프레시 사이클 중 리프레시 사이클의 부분집합의 표시를 출력하도록 구성된 리프레시 사이클 선택 회로와;
    그레이스케일 벡터를 수신하고 그레이스케일 벡터를 기반으로 휘도 값을 정의하도록 구성된 펄스 폭 결정 회로와;
    펄스 조정 제어 회로; 및
    전류원을 포함하고,
    상기 펄스 조정 제어 회로는,
    펄스 폭, 휘도 값, 및 리프레시 사이클의 부분집합의 표시를 수신하고,
    각각의 디더링된 리프레시 사이클에 대해, 그레이스케일 벡터와 휘도 값을 기반으로 디더링된 펄스 폭을 결정하고 - 여기서 상기 디더링된 펄스 폭은 폭 조정량만큼 펄스 폭과 다름 -,
    일련의 펄스를 포함하는 디더링된 펄스 폭 변조 신호를 출력하도록 구성되고 - 여기서 상기 일련의 펄스는 디더링되지 않은 리프레시 사이클의 각각의 리프레시 사이클에 대해 펄스 폭 결정 회로에 의해 결정된 펄스 폭을 갖는 펄스 및 디더링된 리프레시 사이클의 각각의 리프레시 사이클에 대해 디더링된 펄스 폭을 갖는 펄스를 포함함 -, 그리고
    상기 전류원은 디더링된 펄스 폭 변조 신호를 수신하고 디더링된 펄스 폭 변조 신호를 기반으로 적어도 하나의 LED에 전류를 공급하도록 구성되는, 회로.
  2. 제 1 항에 있어서,
    폭 조정량은 클럭 신호의 클럭 사이클의 수와 동일한, 회로.
  3. 제 2 항에 있어서,
    폭 조정량은 1 내지 4 클럭 사이클인, 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    휘도 값이 제 1 소정 임계값보다 작을 때, 폭 조정량은 제 1 값이고, 휘도 값이 제 1 소정 임계값보다 클 때, 폭 조정량은 제 1 값과는 다른 제 2 값인, 회로.
  5. 제 4 항에 있어서,
    휘도 값이 제 2 소정 임계값보다 작고 제 1 소정 임계값보다 클 때, 폭 조정량은 제 1 및 제 2 값과는 다른 제 3 값이고, 휘도 값이 제 2 소정 임계값보다 클 때, 폭 조정량은 제 1 및 제 2 값과는 다른 제 4 값인, 회로.
  6. 제 1 항에 있어서,
    휘도 값이 소정 임계값보다 작을 때, 디더링된 펄스 폭은 펄스 폭과 동일한, 회로.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    휘도 값이 제 1 소정 임계값보다 작고 리프레시 사이클의 부분집합의 리프레시 사이클이 제 2 소정 임계값보다 작을 때, 폭 조정량은 제 1 값이고, 휘도 값이 제 1 소정 임계값보다 작고 리프레시 사이클의 부분집합의 리프레시 사이클이 제 2 소정 임계값보다 클 때, 폭 조정량은 제 1 값과는 다른 제 2 값인, 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    휘도 값은 그레이스케일 벡터의 최상위 비트의 집합을 기반으로 결정되는, 회로.
  9. 제 8 항에 있어서,
    그레이스케일 벡터는 16 비트이고 최상위 비트의 집합은 16 개 비트 중 처음 12 비트인, 회로.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    리프레시 사이클 선택 회로는 그레이스케일 벡터를 기반으로 표시를 출력하는, 회로.
  11. 제 10 항에 있어서,
    리프레시 사이클의 부분집합의 표시는 그레이스케일 벡터의 최하위 비트의 집합을 기반으로 결정되는, 회로.
  12. 제 11 항에 있어서,
    그레이스케일 벡터는 16 비트이고 최하위 비트의 집합은 16 개 비트 중 마지막 4 비트인, 회로.
  13. 제 10 항에 있어서,
    리프레시 사이클 선택 회로는 그레이스케일 벡터의 적어도 일부에 의해 어드레스되는 룩업 테이블의 항목을 기반으로 리프레시 사이클의 부분집합을 나타내도록 더 구성되는, 회로.
  14. 디스플레이 시스템의 발광 다이오드(LED)를 위한 강도-스케일된 디더링 펄스 폭 변조(PWM) 방법으로서,
    상기 디스플레이 시스템은 리프레시 사이클 집합 동안 인가되는 PWM 신호의 펄스 폭에 따라 LED의 휘도를 제어하는 PWM 신호를 수신하도록 전류원을 갖고,
    상기 방법은,
    PWM 신호의 공칭 펄스 폭을 나타내는 그레이스케일 정보를 수신하는 단계와;
    상기 그레이스케일 정보를, 펄스 폭 조정을 나타내는 휘도 값으로 변환하는 단계와;
    리프레시 사이클의 집합의 제 1 및 제 2 멤버에 대해 각각 PWM 신호의 제 1 및 제 2 펄스를 생성하는 단계 - 여기서 제 1 펄스는 공칭 펄스 폭을 갖고 제 2 펄스는 디더링된 펄스 폭을 가지며, 공칭 펄스 폭과 디더링된 펄스 폭은 상기 펄스 폭 조정을 기반으로 서로 다름 -; 및
    각각 공칭 펄스 폭과 디더링된 펄스 폭 사이에서 변하는 PWM 신호의 제 1 및 제 2 펄스를 전류원에 인가하여 휘도 값을 기반으로 LED의 휘도를 디더링하는 단계를 포함하는, 방법.
  15. 제 14 항에 있어서,
    펄스 폭 조정은 클럭 신호의 클럭 사이클의 수와 동일한 시간의 양이고, 클럭 사이클의 수는 휘도 값의 함수인, 방법.
  16. 제 15 항에 있어서,
    클럭 사이클의 수는 1 내지 4인, 방법.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    휘도 값이 제 1 소정 임계값보다 작을 때, 펄스 폭 조정량은 제 1 값이고, 휘도 값이 제 1 소정 임계값보다 클 때, 펄스 폭 조정은 제 1 값과는 다른 제 2 값인, 방법.
  18. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    휘도 값이 소정 임계값보다 작을 때, 디더링된 펄스 폭은 공칭 펄스 폭과 동일한, 방법.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    리프레시 사이클의 집합의 제 1 멤버가 제 1 부분집합에 있을 때, 펄스 폭 조정량은 제 1 값이고, 리프레시 사이클의 집합의 제 2 멤버가 제 1 부분집합과는 다른 제 2 부분집합에 있을 때, 펄스 폭 조정은 제 1 값과는 다른 제 2 값인, 방법.
  20. 제 14 항 내지 제 19 항 중 어느 한 항에 있어서,
    리프레시 사이클의 집합의 제 1 및 제 2 멤버는 각각 서로 다른 제 1 및 제 2 부분집합에 있고, 상기 방법은 룩업 테이블로부터 제 2 부분집합의 멤버를 식별하는 단계를 더 포함하는, 방법.
  21. 실행될 때, 제 14 항 내지 제 20 항 중 어느 한 항에 따른 방법을 구현하기 위한 머신-판독 가능 명령을 포함하는 머신-판독 가능 저장장치.
  22. 실행될 때, 머신으로 하여금 제 1 항 내지 제 20 항 중 어느 한 항에 따라 상기 방법을 수행하게 하거나 회로를 구현하도록 하는 코드를 포함하는 머신-판독 가능 매체.
KR1020197017747A 2016-11-22 2017-11-17 강도-스케일된 디더링 펄스 폭 변조 KR20190086522A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662425545P 2016-11-22 2016-11-22
US62/425,545 2016-11-22
US15/494,150 US10395584B2 (en) 2016-11-22 2017-04-21 Intensity scaled dithering pulse width modulation
US15/494,150 2017-04-21
PCT/US2017/062259 WO2018098036A1 (en) 2016-11-22 2017-11-17 Intensity scaled dithering pulse width modulation

Publications (1)

Publication Number Publication Date
KR20190086522A true KR20190086522A (ko) 2019-07-22

Family

ID=62147732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017747A KR20190086522A (ko) 2016-11-22 2017-11-17 강도-스케일된 디더링 펄스 폭 변조

Country Status (6)

Country Link
US (1) US10395584B2 (ko)
JP (1) JP7109436B2 (ko)
KR (1) KR20190086522A (ko)
CN (1) CN110178172A (ko)
DE (1) DE112017005913T5 (ko)
WO (1) WO2018098036A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378251B1 (ko) * 2021-06-25 2022-03-25 주식회사 사피엔반도체 디스플레이의 의사윤곽 화질 왜곡을 개선하기 위한 pwm 제어 방법
US11636802B2 (en) 2020-12-14 2023-04-25 Lx Semicon Co., Ltd. LED display driving device and LED display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808647B (zh) * 2017-10-10 2019-06-11 惠科股份有限公司 液晶显示驱动方法、装置及设备
CN107945751B (zh) 2017-10-10 2019-09-17 惠科股份有限公司 液晶显示驱动方法、装置及设备
CN107919099B (zh) * 2017-10-10 2019-09-17 惠科股份有限公司 液晶显示驱动方法、装置及设备
US11132958B2 (en) * 2018-01-25 2021-09-28 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
KR102552379B1 (ko) * 2018-01-25 2023-07-07 삼성전자주식회사 디스플레이 장치 및 그 제어 방법.
TWI683434B (zh) * 2018-09-21 2020-01-21 友達光電股份有限公司 畫素結構
CN111028768A (zh) * 2019-12-27 2020-04-17 北京集创北方科技股份有限公司 信号产生装置、驱动芯片、显示系统与led显示的驱动方法
TWI817801B (zh) 2020-07-31 2023-10-01 聯詠科技股份有限公司 用於顯示裝置的驅動方法以及顯示裝置
KR20220026759A (ko) 2020-08-26 2022-03-07 주식회사 엘엑스세미콘 엘이디 구동장치 및 엘이디 구동방법
EP4233039A4 (en) * 2020-11-11 2023-12-20 Huawei Technologies Co., Ltd. METHOD AND DEVICE FOR DISPLAYING IMAGE ON AN IMAGE DISPLAY DEVICE
CN112687222B (zh) * 2020-12-28 2021-12-17 北京大学 基于脉冲信号的显示方法、装置、电子设备及介质
US20220351664A1 (en) * 2021-04-30 2022-11-03 Texas Instruments Incorporated System, method, and apparatus for pulse-width modulation sequence
JPWO2022230277A1 (ko) * 2021-04-30 2022-11-03
CN113630935A (zh) * 2021-08-10 2021-11-09 上海艾为电子技术股份有限公司 一种降低电容啸叫的方法及装置
TWI809623B (zh) * 2021-12-27 2023-07-21 茂達電子股份有限公司 顯示裝置的調光方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US494150A (en) 1893-03-28 Gtjine
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
US6897842B2 (en) * 2001-09-19 2005-05-24 Intel Corporation Nonlinearly mapping video date to pixel intensity while compensating for non-uniformities and degradations in a display
WO2003046871A1 (en) 2001-11-21 2003-06-05 Silicon Display Incorporated Method and system for driving a pixel with single pulse chains
KR20050091509A (ko) * 2004-03-12 2005-09-15 삼성전자주식회사 디스플레이장치
JP2006343377A (ja) 2005-06-07 2006-12-21 Pioneer Electronic Corp 表示装置
US20070013717A1 (en) * 2005-07-13 2007-01-18 Kempf Jeffrey M Displaying non-linear images on linear displays
JP2007235050A (ja) * 2006-03-03 2007-09-13 Sony Corp 面状光源装置の駆動方法、カラー液晶表示装置組立体の駆動方法、発光ダイオードの駆動方法、及び、パルス幅変調方法
US7701152B2 (en) 2006-11-22 2010-04-20 Texas Instruments Incorporated Method and circuit for controlling operation of a light-emitting diode
JP2008178075A (ja) * 2006-12-18 2008-07-31 Sony Corp 表示制御装置、表示制御方法、及びプログラム
US8531493B2 (en) * 2006-12-28 2013-09-10 Texas Instruments Incorporated Dynamic bit sequence selection
US8143794B1 (en) 2009-03-12 2012-03-27 Sct Technology, Ltd. Low voltage light source driving circuit
TWI407415B (zh) * 2009-09-30 2013-09-01 Macroblock Inc 掃描型顯示裝置控制電路
US8334660B2 (en) 2010-05-19 2012-12-18 Sct Technology, Ltd. Light source driving circuit with low operating output voltage
TWI429331B (zh) * 2010-07-23 2014-03-01 Au Optronics Corp 發光二極體驅動方法及驅動電路
JP2012118313A (ja) * 2010-12-01 2012-06-21 Mitsumi Electric Co Ltd 輝度制御装置、該輝度制御装置を備えた表示装置、及び照明装置
US8462025B2 (en) 2011-01-14 2013-06-11 Sct Technology, Ltd. Signal transmission between a controller and an optical pickup unit
US9047810B2 (en) 2011-02-16 2015-06-02 Sct Technology, Ltd. Circuits for eliminating ghosting phenomena in display panel having light emitters
CN102736565B (zh) 2011-04-02 2014-10-29 成都齐峰科技有限公司 一种基于上、下位机结构的自动化控制设备的通信方法
JPWO2012137759A1 (ja) 2011-04-07 2014-07-28 シャープ株式会社 表示装置、及び、輝度制御信号の生成方法
US8963811B2 (en) 2011-06-27 2015-02-24 Sct Technology, Ltd. LED display systems
US8963810B2 (en) 2011-06-27 2015-02-24 Sct Technology, Ltd. LED display systems
US8525424B2 (en) 2011-12-05 2013-09-03 Sct Technology, Ltd. Circuitry and method for driving LED display
EP2661153B1 (en) 2012-05-02 2019-11-06 ams AG Current source and method for providing a driving current
US9485827B2 (en) 2012-11-22 2016-11-01 Sct Technology, Ltd. Apparatus and method for driving LED display panel
CN203177049U (zh) 2013-03-13 2013-09-04 珠海中电数码科技有限公司 一种高效节能光折射照明系统
CN203177050U (zh) 2013-03-13 2013-09-04 珠海中电数码科技有限公司 整体式太阳光汇聚采集装置
CN203178656U (zh) 2013-03-13 2013-09-04 珠海中电数码科技有限公司 一种高效节能自然光源影像系统
US9560713B2 (en) * 2013-04-04 2017-01-31 Ledengin, Inc. Color tunable light source module with brightness control
US9390647B2 (en) * 2014-07-21 2016-07-12 Sct Technology, Ltd. Pulse width correction for LED display driver
US9671609B2 (en) 2014-08-01 2017-06-06 Sct Technology, Ltd. Display device and method for reducing moiré effects using the same
DE202014103605U1 (de) 2014-08-04 2014-08-21 Brillant Ag Elektrische Leuchte
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11636802B2 (en) 2020-12-14 2023-04-25 Lx Semicon Co., Ltd. LED display driving device and LED display device
KR102378251B1 (ko) * 2021-06-25 2022-03-25 주식회사 사피엔반도체 디스플레이의 의사윤곽 화질 왜곡을 개선하기 위한 pwm 제어 방법

Also Published As

Publication number Publication date
JP7109436B2 (ja) 2022-07-29
US20180144676A1 (en) 2018-05-24
WO2018098036A1 (en) 2018-05-31
US10395584B2 (en) 2019-08-27
CN110178172A (zh) 2019-08-27
JP2020502561A (ja) 2020-01-23
DE112017005913T5 (de) 2019-09-05

Similar Documents

Publication Publication Date Title
KR20190086522A (ko) 강도-스케일된 디더링 펄스 폭 변조
US10410570B2 (en) Light emitting diode display device and method for improving image quality using scheme of dividing frames into subframes
TWI791043B (zh) 微發光二極體裝置及陣列之顯示最佳化技術
KR101512050B1 (ko) 광원 로컬 디밍 방법, 이를 수행하기 위한 백라이트어셈블리 및 이를 갖는 표시장치
CN1326175A (zh) 调制电路、使用该调制电路的图像显示器和调制方法
CN112204646A (zh) 用于led显示器的驱动器
US20060279492A1 (en) Method for driving passive matrix oled
JP2007536594A (ja) カラー表示装置
WO2020238038A1 (zh) 发光元件的驱动方法及装置
KR20200076317A (ko) 디스플레이 장치 및 휘도 제어 방법
CN105047149B (zh) 显示装置及显示控制方法
US20190027084A1 (en) Method and Apparatus of Grayscale Image Generation in Monochrome Display
JP2006195306A (ja) 発光素子の駆動方法、発光素子の駆動装置、表示装置
KR102199942B1 (ko) 휘도 선형성을 유지하면서 플리커 현상을 저감시키는 pmoled 디스플레이 장치 및 pmoled 디스플레이 방법
US10152909B2 (en) Display apparatus
KR101481072B1 (ko) 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
EP3547302A1 (en) Increased pwm depth in digital driving of active matrix displays
JP2010250193A (ja) 映像表示装置
WO2017187837A1 (ja) 画像表示装置、および画像表示方法
US8767000B2 (en) Data processing method and display apparatus for performing the same
KR20070091253A (ko) 능동 디스플레이 장치에서의 믹싱형 픽셀 구동 방법
JP2018112711A (ja) 表示ドライバ、表示装置及び画像処理回路
KR20050116074A (ko) 디스플레이장치 및 그 제어방법
US9972253B2 (en) Illumination apparatus, illumination control method, and display apparatus
US20170098405A1 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application