JP3550621B2 - Simox法によるsoi基板の製造方法 - Google Patents
Simox法によるsoi基板の製造方法 Download PDFInfo
- Publication number
- JP3550621B2 JP3550621B2 JP25929293A JP25929293A JP3550621B2 JP 3550621 B2 JP3550621 B2 JP 3550621B2 JP 25929293 A JP25929293 A JP 25929293A JP 25929293 A JP25929293 A JP 25929293A JP 3550621 B2 JP3550621 B2 JP 3550621B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- silicon layer
- layer
- residual
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【産業上の利用分野】
本発明はSIMOX法( Separatation by Implanted Oxygen )法によるSOI基板の製造方法に関するものである。
【0002】
【従来の技術】
LSIの高集積化に伴い、三次元回路素子という新しい技術が生み出された。この技術は、半導体素子を階層的に、積み上げていくものである。この三次元回路素子の技術に使用されるものに、SOIという技術がある。このSOIは、絶縁層の上に半導体素子を形成するものである。この絶縁層によって、半導体素子と半導体素子とを分離し、単結晶シリコン基板上に何層もの半導体素子を形成していくものである。更に、SOIには、いろいろな形成技術があり、その中で、絶縁埋込法というものがある。この絶縁埋込法には、酸素イオン注入を用いるSIMOX法というものがある。
【0003】
このSIMOX法は、化学量論的に酸化層を形成するに足りる酸素原子を単結晶シリコン基板にイオン注入し、熱処理を施すことにより、該単結晶シリコン基板の内部に埋込二酸化ケイ素層を、該単結晶シリコン基板の表面部に膜厚均一性のよい単結晶シリコン層(SOI層)を、それぞれ形成し、SOI基板を製造するものである。例えば、665℃に加熱された単結晶シリコン基板に、加速エネルギー200keV、ドーズ量1.9×1018/cm2の酸素イオンを注入する。この結果、酸素イオンが単結晶シリコン基板と反応して、単結晶シリコン基板の内部に埋込二酸化ケイ素層が形成される。この埋込二酸化ケイ素層上、すなわち、単結晶シリコン基板の表面部には、注入損傷を受けた残留シリコン層が形成される。その後、1325℃の高温にて、ArおよびO2の混合雰囲気中で8時間、単結晶シリコン基板を熱処理する。この高温熱処理によって、単結晶シリコン基板から埋込二酸化ケイ素層以外の析出物が取り除かれる。そして、単結晶シリコン基板の表面部に、シリコン原子を再配列させた単結晶シリコン層が形成される。
【0004】
【発明が解決しようとする課題】
しかしながら、このようなSOI基板の単結晶シリコン層にトランジスタ等の半導体素子を形成すると、トランジスタのしきい値電圧が高くなる等の半導体素子の特性に悪影響を及ぼすという課題があった。
【0005】
【課題解決のための知見】
そこで、本願発明者は、上記半導体素子の特性への悪影響の原因を研究したところ、SOI基板を、n型またはp型の基板に製造したとき、単結晶シリコン層中のドーパント濃度の分布が、SOI基板に製造する前の単結晶シリコン基板のものに比べて変化するという第1の知見を得た。例えば、p型,(100),抵抗率が10Ωcmの単結晶シリコン基板を用いて、上記SIMOX法により、SOI基板を製造する。このSOI基板の厚さ方向の距離に対するボロン濃度の分布を、SIMS(二次イオン質量分析)で求めると、図10に示す結果になった。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度は1016/cm3程度であり、埋込二酸化ケイ素層(図中SiO2(2))より内方の単結晶シリコン基板(図中Si(2))中のボロン濃度に比べ1桁高くなっている。したがって、この単結晶シリコン層にトランジスタを形成すると、トランジスタのしきい値電圧が高くなり、トランジスタの特性に悪影響があった。例えば、単結晶シリコン基板の抵抗率を基準に設計すると、トランジスタが動作しないことがあった。
【0006】
また、SOI基板を製造する雰囲気中に単結晶シリコン基板中のボロンが拡散するという第2の知見も得た。詳しくは、3種類の単結晶シリコン基板に200keV,1.8×1018/cm2の酸素イオンを注入し、1325℃,8時間,アルゴンと酸素との混合雰囲気にて熱処理を施したときのボロンの挙動を調べた。
【0007】
すなわち、p型,10Ωcmの単結晶シリコン基板を1枚だけ用い、この単結晶シリコン基板に上記酸素イオンを注入し、上記熱処理を施したときのボロン濃度分布を図11に示す。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度は1016/cm3程度であり、単結晶シリコン基板(図中Si(2))中のボロン濃度に比べ1桁高くなっている。これは、熱処理の雰囲気中にボロンが存在し、このボロンが単結晶シリコン層中に拡散するからである。
【0008】
また、n型,2Ωcmの単結晶シリコン基板を1枚だけ用い、この単結晶シリコン基板に上記酸素イオンを注入する。この単結晶シリコン基板を、2枚のp型,0.01Ωcmの単結晶シリコン基板で炉内に対向して配置して囲み、上記熱処理を施したときのボロン濃度分布を図12に示す。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度は1017/cm3程度であり、図11の単結晶シリコン層(図11中Si(1))中のボロン濃度より1桁高くなっている。これは、熱処理の雰囲気中にボロンが存在するとともに、2枚のp型の単結晶シリコン基板から熱処理の雰囲気中にボロンが拡散し、これらのボロンが単結晶シリコン層中に取り込まれるからである。
【0009】
さらに、p型,0.01Ωcmの単結晶シリコン基板を1枚だけ用い、この単結晶シリコン基板に上記酸素イオンを注入する。この単結晶シリコン基板を、2枚のp型,10Ωcmの単結晶シリコン基板で炉内に対向して配置し、上記熱処理を施したときのボロン濃度分布を図13に示す。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度は2×1018/cm3であり、単結晶シリコン基板(図中Si(2))中のボロン濃度の4×1018/cm3より少なくなっている。これは、熱処理の雰囲気中のボロン濃度よりSOI基板中のボロン濃度が高いため、単結晶シリコン層のボロンが雰囲気中に拡散するからである。
【0010】
換言すると、単結晶シリコン基板中のボロン濃度が雰囲気のものより高いと、ボロンが単結晶シリコン基板から雰囲気中に拡散し、n型または低濃度p型の単結晶シリコン層中のボロン濃度を上昇させ、単結晶シリコン層の抵抗率を単結晶シリコン基板のものと異ならせるものである。
【0011】
さらに、本願発明者は以下の第3の知見を得た。酸素イオン注入後の残留シリコン層上にはボロンが付着する。このボロンをHF洗浄で除去し、2日程度放置し、この放置した残留シリコン層上に、雰囲気中のボロンから残留シリコン層を保護する保護膜を形成しても、残留シリコン層と保護膜との界面に多量のボロンが再付着している。この再付着したボロンのため、この後、熱処理を施して、残留シリコン層のシリコン原子を再配列させても、図14に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度が単結晶シリコン基板(図中Si(2)中のものより1桁程度高くなるものである。この再付着したボロンは、上記放置後の残留シリコン層の表面部を熱酸化し、熱酸化層を形成することにより、残留シリコン層中のボロンを優先的に熱酸化層中に取り込むことができる。
【0012】
【発明の目的】
そこで、本発明の目的は、単結晶シリコン層の抵抗率を単結晶シリコン基板のものと同程度にし、半導体素子の特性に悪影響を及ぼさないSIMOX法によるSOI基板の製造方法を提供することである。
【0013】
【課題を解決するための手段】
【0014】
請求項1に記載の発明は、酸素イオンを注入して、単結晶シリコン基板の内部に埋込二酸化ケイ素層を、この単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、この後、上記残留シリコン層上に付着したドーパントを除去する工程と、この後、1時間以内に、上記残留シリコン層上に保護膜を形成する工程と、この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させる工程とを有するSIMOX法によるSOI基板の製造方法である。
【0015】
また、請求項2に記載の発明は、酸素イオンを注入して、単結晶シリコン基板の内部に埋込二酸化ケイ素層を、この単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、この後、上記残留シリコン層上に付着したドーパントを除去する工程と、この後、上記残留シリコン層の表面部を熱酸化することにより、熱酸化層を形成する工程と、この後、この熱酸化層上に付着したドーパントを除去する工程と、この後、上記熱酸化層上に保護膜を形成する工程と、この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させる工程とを有するSIMOX法によるSOI基板の製造方法である。
【0016】
【0017】
また、請求項3に記載の発明は、所定濃度のボロンを含む単結晶シリコン基板を準備する工程と、酸素イオンを注入して、この単結晶シリコン基板の内部に埋込二酸化ケイ素層を、該単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させ、上記単結晶シリコン基板のボロン濃度より高い濃度のボロンを含む単結晶シリコン層を形成する工程と、この単結晶シリコン層の表面部を熱酸化して、この表面部へ該単結晶シリコン層の内部のボロンを移動させる工程とを有するSIMOX法によるSOI基板の製造方法である。
【0018】
【作用】
【0019】
請求項1に記載した発明に係るSIMOX法によるSOI基板の製造方法にあっては、単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層が形成された後、この残留シリコン層上に付着したドーパントが除去される。この後、1時間以内に、残留シリコン層上に保護膜が形成される。このため、残留シリコン層と保護膜との界面には、ドーパントが殆ど存在しない。なお、残留シリコン層上に付着したドーパントを除去後、1時間を超えてから、残留シリコン層上に保護膜を形成すると、残留シリコン層上にドーパントが再付着し、残留シリコン層と保護膜との界面には、ドーパントが多量に存在する。そして、保護膜により、熱処理雰囲気中のドーパントから残留シリコン層が保護されるので、単結晶シリコン層中に熱処理雰囲気中のドーパントを取り込むことが抑制される。この後、熱処理を施すと、残留シリコン層のシリコン原子が再配列し、単結晶シリコン層が形成される。この単結晶シリコン層のドーパント濃度は、単結晶シリコン基板のものと同程度である。すなわち、このSOI基板の単結晶シリコン層の抵抗率は、製造前の単結晶シリコン基板と変わらないものである。なお、熱処理雰囲気中のドーパントは、例えば、複数の単結晶シリコン基板を熱処理する際、他の単結晶シリコン基板から熱処理雰囲気中に拡散したものを含むものである。
【0020】
また、請求項2に記載した発明に係るSIMOX法によるSOI基板の製造方法にあっては、単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層が形成された後、この残留シリコン層上に付着したドーパントが除去される。この後、残留シリコン層の表面部が熱酸化される。この結果、残留シリコン層上に再付着したドーパントのボロンが残留シリコン層より優先的に、熱酸化した残留シリコン層の表面部に取り込まれる。この後、熱酸化層上に付着したドーパントを除去した後、保護膜が形成される。したがって、残留シリコン層上に付着したドーパントを除去後、直ちに、保護膜を形成しなくても、残留シリコン層と保護膜との界面にドーパントのボロンが付着することがない。この後、熱処理を施すと、残留シリコン層のシリコン原子が再配列し、単結晶シリコン層が形成される。この単結晶シリコン層のドーパント濃度は、単結晶シリコン基板のものと同程度である。
【0021】
【0022】
また、請求項3に記載した発明に係るSIMOX法によるSOI基板の製造方法は、所定濃度のボロンを含む単結晶シリコン基板の内部に埋込二酸化ケイ素層を、その表面部に残留シリコン層を、それぞれ形成した後、熱処理を施す。この結果、上記残留シリコン層のシリコン原子が再配列するとともに、準備したときの単結晶シリコン基板のボロン濃度より高い濃度のボロンを含む単結晶シリコン層が上記埋込二酸化ケイ素層上に形成される。これは、雰囲気中のボロンが単結晶シリコン層に取り込まれるからである。そして、この単結晶シリコン層の表面部を熱酸化させる。この熱酸化した単結晶シリコン層の表面部に、ボロンは、残留シリコン層より優先的に取り込まれる。この結果、単結晶シリコン層の内部のボロン濃度が減少する。したがって、単結晶シリコン層の内部のボロン濃度を低下させ、準備したときの単結晶シリコン基板のボロン濃度と同程度にすることも可能である。
【0023】
【実施例】
以下、本発明に係るSIMOX法によるSOI基板の製造方法を実施例に基づいて説明する。図1〜図5は、本発明のSIMOX法によるSOI基板の製造方法の第1実施例を説明するための工程図である。図6は、このSOI基板のボロン濃度分布を示した図である。
【0024】
この第1実施例は、残留シリコン層上に付着したドーパントを除去後、直ちに、保護膜を形成するものである。詳しくは、まず、p型,(100),抵抗率:10Ωcmの単結晶シリコン基板1を準備する。この単結晶シリコン基板1を665℃に加熱する(図1)。この状態で、単結晶シリコン基板1の上面から、加速エネルギー200keV、ドーズ量1.9×1018/cm2の酸素イオン2を注入する。この結果、酸素イオン2が単結晶シリコン基板1のSi原子と反応して、単結晶シリコン基板1の内部に埋込二酸化ケイ素層3が形成される。すなわち、(1+x)Si+2Oi→SiO2+xSiiの式に示す反応が発生する。ただし、Oiは格子間酸素、Siiは格子間シリコンである。この埋込二酸化ケイ素層3上には、注入損傷を受けた残留シリコン層4が形成される(図2)。この残留シリコン層4の厚さは、100nm以下である。なお、埋込二酸化ケイ素層の形成に伴う体積膨張によるストレスを完全に緩和させるため、xは1.25程度であり、格子間酸素1個あたり約0.63個の格子間シリコンが残留シリコン層に放出されている。
【0025】
この酸素イオン注入後の残留シリコン層4上には、クリーンルームの雰囲気からのボロンが付着している。このボロンを残留シリコン層4上から除去するため、容器10中のHF液11に単結晶シリコン基板1を浸積しHF洗浄を施す(図3)。このHF洗浄後、ボロンが残留シリコン層4上に再付着することを防止するため、HF洗浄後1時間以内に、残留シリコン層4上に、0.5μmの二酸化ケイ素薄膜5をCVDで形成する(図4)。この後、例えばアルゴン(99体積%)、および、酸素(1体積%)の混合ガスの雰囲気にて、1325℃まで昇温し、この1325℃の温度にて、8時間保持し、炉冷する。この高温熱処理の結果、残留シリコン層4のシリコン原子が再配列し、単結晶シリコン層(SOI層)6が形成される(図5)。この単結晶シリコン層6と埋込二酸化ケイ素層3との界面は急峻になる。すなわち、単結晶シリコン層6は埋込二酸化ケイ素層3に対し明確に区分される。
【0026】
このようにして製造したSOI基板の厚さ方向の距離に対するボロン濃度の分布を、SIMSで求める。この結果を図6に示す。この図に示すように、単結晶シリコン層6(図中Si(1))中のボロン濃度と、埋込二酸化ケイ素層3(図中SiO2(2)より内方の単結晶シリコン基板7(図中Si(2))中のボロン濃度は同程度である。この同程度とは、単結晶シリコン層6のボロン濃度の平均値が単結晶シリコン基板7のボロン濃度の平均値と同じ桁の濃度であることを意味する。
【0027】
したがって、単結晶シリコン層6の抵抗率を単結晶シリコン基板7のものと同程度にすることができる。すなわち、この製造方法で製造したSOI基板の単結晶シリコン層6の抵抗率は、製造前の単結晶シリコン基板1と変わらないものである。換言すると、残留シリコン層4上に付着したボロンを除去した後、直ちに、表面保護膜たる二酸化ケイ素薄膜5を残留シリコン層4上に形成すること、および、この二酸化ケイ素薄膜5によって、単結晶シリコン層6中へのボロンの拡散が抑制されたものである。
【0028】
なお、二酸化ケイ素薄膜5はエッチングにより除去するものである。このようなSOI基板の単結晶シリコン層6にトランジスタ等の半導体素子を形成すると、トランジスタのしきい値電圧が高くなる等の半導体素子特性に悪影響を及ぼすことはない。
【0029】
さらに、SOI基板を製造する雰囲気中のボロン濃度を下げてもよい。詳しくは、クリーンルーム内において、SOI基板を製造するとき、HEPAフィルタまたはULPAフィルタのB2O3ガラス成分を変更することにより、クリーンルーム内のボロン濃度を下げるものである。この結果、SOI基板製造中に、単結晶シリコン層6中へのボロンの拡散が抑制される。
【0030】
以下、本発明に係るSIMOX法によるSOI基板の製造方法の第2実施例を説明する。この第2実施例は、残留シリコン層上に付着したドーパントを除去後、残留シリコン層の表面部を熱酸化し、保護膜を形成するものである。詳しくは、まず、上記第1実施例のものと同じ単結晶シリコン基板を準備する。この単結晶シリコン基板を665℃に加熱する。この状態で、単結晶シリコン基板の上面から、加速エネルギー190keV、ドーズ量1.8×1018/cm2の酸素イオンを注入する。この結果、単結晶シリコン基板の内部に埋込二酸化ケイ素層が形成される。この埋込二酸化ケイ素層の厚さは400nmであり、埋込二酸化ケイ素層上には、注入損傷を受けた残留シリコン層が形成される。この残留シリコン層の厚さは、200nmである。
【0031】
この酸素イオン注入後、HF洗浄により残留シリコン層上のボロンを除去する。この後、2日程度放置する。このため、上記HF洗浄により除去されたボロンが残留シリコン層上に多量に再付着している。この後、O2の雰囲気にて、1000℃の温度で、20分間の熱処理を施す。この結果、残留シリコン層の表面部は熱酸化され、100nmの二酸化シリコン層に形成される。この二酸化シリコン層中に、残留シリコン層上に再付着していたボロンが残留シリコン層より優先的に取り込まれる。この後、再び、HF洗浄により残留シリコン層の表面部の二酸化シリコン層上のボロンを除去する。この後、1時間以内に、残留シリコン層の表面部の二酸化シリコン層上に、CVDで0.5μmの二酸化ケイ素薄膜を保護膜として形成する。このとき、上記1時間以内に、二酸化ケイ素薄膜が形成されなくともよい。
【0032】
この後、例えばアルゴン(99体積%)、および、酸素(1体積%)の混合ガスの雰囲気にて、1325℃まで昇温し、この1325℃の温度にて、8時間保持し、炉冷する。この高温熱処理の結果、残留シリコン層の内部のシリコン原子が再配列し、単結晶シリコン層が形成される。この単結晶シリコン層と埋込二酸化ケイ素層との界面は急峻になる。なお、二酸化ケイ素薄膜(保護膜)および残留シリコン層の表面部の二酸化シリコン層はエッチングにより除去するものである。
【0033】
このようにして製造したSOI基板の厚さ方向の距離に対するボロン濃度の分布を、SIMSで求め、図7に示す。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度に対し、単結晶シリコン基板(図中Si(2))中のボロン濃度は同程度である。このようなSOI基板の単結晶シリコン層にトランジスタ等の半導体素子を形成しても、第1実施例と同様に、トランジスタのしきい値電圧が高くなる等の半導体素子特性に悪影響を及ぼすことはない。
【0034】
したがって、この第2実施例は、酸素イオン注入後の残留シリコン層上をHF洗浄してから、残留シリコン層を雰囲気のボロンから保護する二酸化ケイ素薄膜の形成までの時間を長くすることができる。この時間を長くした場合でも、残留シリコン層の表面部を熱酸化するとき、残留シリコン層上に再付着したボロンが残留シリコン層の表面部の二酸化ケイ素層に取り込まれる。この残留シリコン層の表面部の二酸化シリコン層は、この二酸化シリコン層上に付着したボロンが残留シリコン層の内部に拡散することを防止する。さらに、単結晶シリコン層を形成する際の高温熱処理時の雰囲気のボロンから、二酸化ケイ素薄膜(保護膜)が残留シリコン層を保護する。よって、単結晶シリコン層中のボロン濃度は元の単結晶シリコン基板のボロン濃度と同程度に保つことができる。
【0035】
以下、第3実施例を説明する。この実施例は、SOI基板製造後に熱酸化層を形成するものである。詳しくは、酸素イオン注入までは上記第2実施例と同じである。この酸素イオン注入後、例えばアルゴン(99体積%)、および、酸素(1体積%)の混合ガスの雰囲気にて、1325℃まで昇温し、この1325℃の温度にて、8時間保持し、炉冷する。この高温熱処理の結果、残留シリコン層のシリコン原子が再配列し、単結晶シリコン層が形成される。この単結晶シリコン層と埋込二酸化ケイ素層との界面は急峻になる。なお、1325℃の高温熱処理で単結晶シリコン層の表面部に熱酸化膜が形成されるが、この熱酸化膜はHF洗浄で除去する。
【0036】
このようにして製造したSOI基板の厚さ方向の距離に対するボロン濃度の分布を、SIMSで求め、図8に示す。この図に示すように、単結晶シリコン層(図中Si(1))中のボロン濃度に対し、単結晶シリコン基板(図中Si(2))中のボロン濃度は1桁以上少ないものである。
【0037】
このSOI基板を、O2の雰囲気にて、1100℃の温度にて、15分間熱処理を施す。この結果、SOI基板の単結晶シリコン層の表面部が熱酸化され、単結晶シリコン層の表面部は二酸化シリコン層に形成される。この二酸化シリコン層の厚さは200nmである。また、熱酸化されなかった単結晶シリコン層の内部の厚さは100nmである。このときのSOI基板の厚さ方向の距離に対するボロン濃度の分布を、SIMSで求め、図9に示す。この図に示すように、熱酸化されなかった単結晶シリコン層(図中Si(1))中のボロン濃度は、図8に示す熱酸化前の単結晶シリコン層(図8中Si(1))中のボロン濃度より1桁程度減少している。
【0038】
これは、SOI基板の単結晶シリコン層の表面部が二酸化シリコン層(図9中SiO2(1))に形成されるとき、単結晶シリコン層より優先的にボロンが二酸化シリコン層に取り込まれるとともに、熱酸化されなかった単結晶シリコン層の内部のボロンも二酸化シリコン層に取り込まれるからである。この結果、単結晶シリコン層の内部のボロン濃度を上昇させることがない。
【0039】
なお、熱酸化されなかった単結晶シリコン層の内部(図中Si(1))のボロン濃度は、図9では、単結晶シリコン基板(図中Si(2)のボロン濃度と同程度でないが、雰囲気からのボロンの混入量をHF洗浄等により、低減させることが可能である。
【0040】
なお、SOI基板の単結晶層の表面部に形成された二酸化シリコン層は、トランジスタ等の半導体素子を形成するとき、除去される。
【0041】
そして、第1実施例、第2実施例および第3実施例をn型シリコン単結晶基板のドーパント、重金属等の除去に適用してもよい。
【0042】
【発明の効果】
本発明によれば、単結晶シリコン層の抵抗率を単結晶シリコン基板のものと同程度にすることができる。単結晶シリコン層に形成される半導体素子の特性に悪影響を及ぼさない。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るSIMOX法の一工程を示す断面図である。
【図2】本発明の第1実施例に係るSIMOX法の一工程を示す断面図である。
【図3】本発明の第1実施例に係るSIMOX法の一工程を示す断面図である。
【図4】本発明の第1実施例に係るSIMOX法の一工程を示す断面図である。
【図5】本発明の第1実施例に係るSIMOX法の一工程を示す断面図である。
【図6】本発明の第1実施例に係るSOI基板のボロン濃度分布を示す図である。
【図7】本発明の第2実施例に係るSOI基板のボロン濃度分布を示す図である。
【図8】本発明の第2実施例に係る熱酸化前のSOI基板のボロン濃度分布を示す図である。
【図9】本発明の第2実施例に係る熱酸化後のSOI基板のボロン濃度分布を示す図である。
【図10】課題を解決する知見を説明するためのSOI基板のボロン濃度分布を示す図である。
【図11】課題を解決する知見を説明するためのSOI基板のボロン濃度分布を示す図である。
【図12】課題を解決する知見を説明するためのSOI基板のボロン濃度分布を示す図である。
【図13】課題を解決する知見を説明するためのSOI基板のボロン濃度分布を示す図である。
【図14】課題を解決する知見を説明するためのSOI基板のボロン濃度分布を示す図である。
【符号の説明】
1 単結晶シリコン基板
2 酸素イオン
3 埋込二酸化ケイ素層
4 残留シリコン層
5 二酸化ケイ素薄膜(保護膜)
6 単結晶シリコン層
Claims (3)
- 酸素イオンを注入して、単結晶シリコン基板の内部に埋込二酸化ケイ素層を、この単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、
この後、上記残留シリコン層上に付着したドーパントを除去する工程と、
この後、1時間以内に、上記残留シリコン層上に保護膜を形成する工程と、
この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させる工程とを有することを特徴とするSIMOX法によるSOI基板の製造方法。 - 酸素イオンを注入して、単結晶シリコン基板の内部に埋込二酸化ケイ素層を、この単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、
この後、上記残留シリコン層上に付着したドーパントを除去する工程と、
この後、上記残留シリコン層の表面部を熱酸化することにより、熱酸化層を形成する工程と、
この後、この熱酸化層上に付着したドーパントを除去する工程と、
この後、上記熱酸化層上に保護膜を形成する工程と、
この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させる工程とを有することを特徴とするSIMOX法によるSOI基板の製造方法。 - 所定濃度のボロンを含む単結晶シリコン基板を準備する工程と、
酸素イオンを注入して、この単結晶シリコン基板の内部に埋込二酸化ケイ素層を、該単結晶シリコン基板の表面部に注入損傷を受けた残留シリコン層を、それぞれ形成する工程と、
この後、熱処理を施して、上記残留シリコン層のシリコン原子を再配列させ、上記単結晶シリコン基板のボロン濃度より高い濃度のボロンを含む単結晶シリコン層を形成する工程と、
この単結晶シリコン層の表面部を熱酸化して、この表面部へ該単結晶シリコン層の内部のボロンを移動させる工程とを有することを特徴とするSIMOX法によるSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25929293A JP3550621B2 (ja) | 1993-03-26 | 1993-09-22 | Simox法によるsoi基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-92063 | 1993-03-26 | ||
JP9206393 | 1993-03-26 | ||
JP25929293A JP3550621B2 (ja) | 1993-03-26 | 1993-09-22 | Simox法によるsoi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06333829A JPH06333829A (ja) | 1994-12-02 |
JP3550621B2 true JP3550621B2 (ja) | 2004-08-04 |
Family
ID=26433548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25929293A Expired - Lifetime JP3550621B2 (ja) | 1993-03-26 | 1993-09-22 | Simox法によるsoi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3550621B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5008799B2 (ja) * | 2001-02-13 | 2012-08-22 | 新日本製鐵株式会社 | Simox基板の作製方法 |
-
1993
- 1993-09-22 JP JP25929293A patent/JP3550621B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06333829A (ja) | 1994-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100806439B1 (ko) | 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법 | |
US5244819A (en) | Method to getter contamination in semiconductor devices | |
JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
KR101500956B1 (ko) | Soi웨이퍼의 제조 방법 | |
JP2007335867A (ja) | ヘテロ構造内で空孔拡散を制限する方法 | |
CN1708843B (zh) | 在共注入后在中等温度下分离薄膜的方法 | |
EP0817248A2 (en) | Method of manufacturing SOI substrate | |
US4716451A (en) | Semiconductor device with internal gettering region | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
JP3063705B2 (ja) | 半導体装置の製造方法 | |
KR20010074887A (ko) | Soi 기판 및 그의 제조 방법 | |
JP3550621B2 (ja) | Simox法によるsoi基板の製造方法 | |
JP2607399B2 (ja) | 半導体基板の製造方法 | |
JP3660469B2 (ja) | Soi基板の製造方法 | |
JPH0964319A (ja) | Soi基板およびその製造方法 | |
JP3484961B2 (ja) | Soi基板の製造方法 | |
JPH06283421A (ja) | Soi基板およびその製造方法 | |
JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
JPH06283420A (ja) | Soi基板の製造方法 | |
JPH1022289A (ja) | 半導体装置およびその製造方法 | |
WO2022054429A1 (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JPS6376377A (ja) | 半導体集積回路装置の製造方法 | |
JP3756617B2 (ja) | 半導体装置の製造方法 | |
JP2743451B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |