JP3541908B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP3541908B2 JP3541908B2 JP10198996A JP10198996A JP3541908B2 JP 3541908 B2 JP3541908 B2 JP 3541908B2 JP 10198996 A JP10198996 A JP 10198996A JP 10198996 A JP10198996 A JP 10198996A JP 3541908 B2 JP3541908 B2 JP 3541908B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power
- gas
- plasma
- substrate holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマ処理方法に係る。
【０００２】
【従来の技術】
従来、半導体基板、ＴＦＴ等が形成された液晶基板等の基板の上にプラズマを用いて成膜を行う方法としては次の方法が知られている。
【０００３】
プラズマを用いて行う方法としてプラズマＣＶＤ法を例にとり図２に基づき説明する。
【０００４】
まず、成膜室３に原料ガスを導入した後、高周波電力をＲＦ電源４から印加することにより、上部電極６と、基板７が載置された下部電極５との間で放電させてプラズマを生成させることによる成膜を行う。
【０００５】
成膜が終了するとともに高周波電力を切断し、次いで、次工程へ基板７を搬送するために基板７を基板ホルダー５から取り外していた（図１（ｂ）ｔ１）。
【０００６】
しかし、このように、成膜終了後直ちに高周波電力を切断するとともに、基板ホルダー５から基板７を取り外すと基板７には極めて大きな電位の静電気が帯電することが分かった。そして、この電位は成膜終了後はさほど大きなものではなくとも（１０Ｖ程度であっても）、基板７を基板ホルダー５から取り外すとともに電位が急激に大きくなり（１０００Ｖ程度になり）、基板７上に形成されている素子（例えば、ＴＦＴ素子）に破壊をもたらすことのあることを本発明者は見い出した。
【０００７】
【発明が解決しようとする課題】
本発明は、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板上の素子に破壊をもたらすことのないプラズマ処理方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のプラズマ処理方法は、高周波電力を印加してプラズマを発生させることにより成膜室に配置された基板ホルダー上に載置された基板上に絶縁膜を形成した後、高周波電力を切断してから該成膜室内を不活性ガスで置換し、次いで、プラズマを発生させるに必要な電力以上の電力であって成膜時に印加した電力よりも低い電力の高周波電力を印加した後、電力を切断してから基板を基板ホルダーから取り外すことを特徴とするため、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板電位を極めて小さくすることができ、素子に破壊をもたらすことがない。
【０００９】
また、本発明は、前記不活性ガスはアルゴンガスと窒素ガスとの混合ガスであることを特徴とするため、アルゴンガスと窒素ガスとの割合を変えることにより任意に基板の帯電を正の帯電か負の帯電かに選択することができる。
【００１０】
さらに、本発明は、不活性ガス中におけるアルゴンガスの割合が４５〜５５体積％であることを特徴とするため、基板の帯電電位を絶対値で１００Ｖ以下に制御することができる。
【００１１】
【発明の実施の形態及び実施例】
以下に本発明の実施の形態を実施例とともに説明する。
【００１２】
なお、当然のことではあるが、本発明範囲は下記の実施例によって限定されるものではない。
【００１３】
本例では、図２に示すプラズマＣＶＤ装置２を用いて表面にＴＦＴのゲート電極が形成された液晶用の１００ｍｍ□の寸法のガラス基板（コーニング＃７０５９）７上に絶縁膜（Ｓｉ３Ｎ４膜）の成膜を次の手順で行った。
【００１４】
プラズマＣＶＤ装置２の成膜室３内の基板ホルダー５に基板７を載置した。なお、基板ホルダー５は下部電極でもある。電極間距離は４０ｍｍとした。
【００１５】
成膜室３を真空排気系８を介して真空排気した後、ガス導入口１から、Ｓｉ３ Ｎ４膜形成のための原料ガスを導入した。
【００１６】
次に、ＲＦ電源４から高周波電力を印加し、上部電極６と下部電極５との間で放電させることによりプラズマを発生させシリコン窒化膜を３００ｎｍの厚さで基板８上に成膜した。
【００１７】
成膜条件は次の通りである。
原料ガス
組成：ＳｉＨ４：ＮＨ３：Ｎ２＝３：４：７０
圧力：１５０Ｐａ
ＲＦ電力：５００Ｗ
上記条件による成膜の終了後、ＲＦ電源の印加を停止した（図１（ａ）ｔ１）。
【００１８】
ＲＦ電電力の印加の停止後、基板７を基板ホルダー５上に載置したまま排気系８を介して成膜室３を排気し、該排気後、ガス導入口１から不活性ガスを導入して下記の通り後処理を行った。
【００１９】
不活性ガス導入後、ＲＦ電力を徐々に上げていき、放電が開始される電力に達した時点（図１（ａ）ｔ２）で上げるのをやめ、その電力においてしばらくの時間放電を行った後放電を停止し基板を基板ホルダーから取り外した（図１（ａ）ｔ３）。
上記放電条件は下記の通りである。
ガス：Ｎ２：Ａｒ＝５０：５０
不純物（水分、酸素、水素）濃度１０ｐｐｂ以下
放電電力（ＲＦ電力）：３００Ｗ
放電時間：数秒
上述した、成膜工程、後処理工程、取り外し工程中において基板電位の測定を行った。
【００２０】
なお、基板電位の測定は、基板を電荷の移動が生じない絶縁性のハンドラーで取り出し、表面電位計モデル２４４（モトローラ社製）で測定した。
【００２１】
その結果を表１に示す。
【００２２】
（従来例）
本例では、実施例１における成膜工程のみを行い。成膜終了後基板７を基板ホルダー５から取り外し、それにより工程を終了させた。すなわち、実施例１における後処理は行わなかった。
【００２３】
実施例１と同様に工程中における基板の表面電位を測定した。
【００２４】
その結果を表１に示す。
【００２５】
【表１】
表１に示すように、基板を基板ホルダーから取り外したことによる帯電電位は極めて大きなものであることがわかるとともに、本実施例に示したように後処理を行うことによりかかる帯電電位を低減せしめることが可能であった。
【００２６】
なお、取り出し後において成膜した絶縁膜を観察したところ、実施例の場合においては静電破壊による破壊は認められなかった。それに対して従来例の場合においては静電破壊が原因と思われる破壊が、絶縁膜にいくつか認められた。
なお、上記した実施例では、後処理工程においてＲＦ電力を徐々に上げていったが、別途実験等により放電開始電圧を予め求めておきその値に最初から設定して放電を行ってもよい。なお、放電開始電圧は、不活性ガスのガス圧、電極間距離に関数となるためこれらを適宜変量させて放電開始電圧を求めておけばよい。
【００２７】
また、許容できる帯電電位に応じて後処理工程におけるＲＦ電力は放電開始電力よりも大きな値を適宜選択してもよい。
【００２８】
なお、放電時間は、長くする必要がなく、放電が開始されると同時に放電を停止しても本発明の効果は達成される。
【００２９】
（実施例２）
本例では、不活性ガス中のアルゴンの割合を変えた。他の点は実施例１と同様とした。その結果を表２に示す。
【００３０】
【表２】
表２に示すように不活性ガス中のアルゴンを４５〜５５％とすることにより帯電電位を１００Ｖ以下にすることができ、しきい値のばらつきの少ないＴＦＴ素子の作成が可能となるとともに静電破壊を確実に防止することができる。
【００３１】
【発明の効果】
以上説明したように、請求項１に係る発明によればプラズマ処理装置によれば、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板上の素子に破壊をもたらすことがない。
【００３２】
また、本発明によれば、アルゴンガスと窒素ガスとの割合を変えることにより任意に基板の帯電を正の帯電か負の帯電かに選択することができる。
【００３３】
さらに、本発明によれば不活性ガス中におけるアルゴンガスの割合が４５〜５５体積％であることを特徴とするため、基板の帯電電位を絶対値で１００Ｖ以下に制御することができる。
【図面の簡単な説明】
【図１】（ａ）本発明方法における高周波電力の印加チャートを示すグラフである。（ｂ）は従来技術における高周波電力の印加チャートを示すグラフである。
【図２】プラズマ成膜装置の一般的構造を示す概念図である。
【発明の属する技術分野】
本発明は、プラズマ処理方法に係る。
【０００２】
【従来の技術】
従来、半導体基板、ＴＦＴ等が形成された液晶基板等の基板の上にプラズマを用いて成膜を行う方法としては次の方法が知られている。
【０００３】
プラズマを用いて行う方法としてプラズマＣＶＤ法を例にとり図２に基づき説明する。
【０００４】
まず、成膜室３に原料ガスを導入した後、高周波電力をＲＦ電源４から印加することにより、上部電極６と、基板７が載置された下部電極５との間で放電させてプラズマを生成させることによる成膜を行う。
【０００５】
成膜が終了するとともに高周波電力を切断し、次いで、次工程へ基板７を搬送するために基板７を基板ホルダー５から取り外していた（図１（ｂ）ｔ１）。
【０００６】
しかし、このように、成膜終了後直ちに高周波電力を切断するとともに、基板ホルダー５から基板７を取り外すと基板７には極めて大きな電位の静電気が帯電することが分かった。そして、この電位は成膜終了後はさほど大きなものではなくとも（１０Ｖ程度であっても）、基板７を基板ホルダー５から取り外すとともに電位が急激に大きくなり（１０００Ｖ程度になり）、基板７上に形成されている素子（例えば、ＴＦＴ素子）に破壊をもたらすことのあることを本発明者は見い出した。
【０００７】
【発明が解決しようとする課題】
本発明は、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板上の素子に破壊をもたらすことのないプラズマ処理方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のプラズマ処理方法は、高周波電力を印加してプラズマを発生させることにより成膜室に配置された基板ホルダー上に載置された基板上に絶縁膜を形成した後、高周波電力を切断してから該成膜室内を不活性ガスで置換し、次いで、プラズマを発生させるに必要な電力以上の電力であって成膜時に印加した電力よりも低い電力の高周波電力を印加した後、電力を切断してから基板を基板ホルダーから取り外すことを特徴とするため、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板電位を極めて小さくすることができ、素子に破壊をもたらすことがない。
【０００９】
また、本発明は、前記不活性ガスはアルゴンガスと窒素ガスとの混合ガスであることを特徴とするため、アルゴンガスと窒素ガスとの割合を変えることにより任意に基板の帯電を正の帯電か負の帯電かに選択することができる。
【００１０】
さらに、本発明は、不活性ガス中におけるアルゴンガスの割合が４５〜５５体積％であることを特徴とするため、基板の帯電電位を絶対値で１００Ｖ以下に制御することができる。
【００１１】
【発明の実施の形態及び実施例】
以下に本発明の実施の形態を実施例とともに説明する。
【００１２】
なお、当然のことではあるが、本発明範囲は下記の実施例によって限定されるものではない。
【００１３】
本例では、図２に示すプラズマＣＶＤ装置２を用いて表面にＴＦＴのゲート電極が形成された液晶用の１００ｍｍ□の寸法のガラス基板（コーニング＃７０５９）７上に絶縁膜（Ｓｉ３Ｎ４膜）の成膜を次の手順で行った。
【００１４】
プラズマＣＶＤ装置２の成膜室３内の基板ホルダー５に基板７を載置した。なお、基板ホルダー５は下部電極でもある。電極間距離は４０ｍｍとした。
【００１５】
成膜室３を真空排気系８を介して真空排気した後、ガス導入口１から、Ｓｉ３ Ｎ４膜形成のための原料ガスを導入した。
【００１６】
次に、ＲＦ電源４から高周波電力を印加し、上部電極６と下部電極５との間で放電させることによりプラズマを発生させシリコン窒化膜を３００ｎｍの厚さで基板８上に成膜した。
【００１７】
成膜条件は次の通りである。
原料ガス
組成：ＳｉＨ４：ＮＨ３：Ｎ２＝３：４：７０
圧力：１５０Ｐａ
ＲＦ電力：５００Ｗ
上記条件による成膜の終了後、ＲＦ電源の印加を停止した（図１（ａ）ｔ１）。
【００１８】
ＲＦ電電力の印加の停止後、基板７を基板ホルダー５上に載置したまま排気系８を介して成膜室３を排気し、該排気後、ガス導入口１から不活性ガスを導入して下記の通り後処理を行った。
【００１９】
不活性ガス導入後、ＲＦ電力を徐々に上げていき、放電が開始される電力に達した時点（図１（ａ）ｔ２）で上げるのをやめ、その電力においてしばらくの時間放電を行った後放電を停止し基板を基板ホルダーから取り外した（図１（ａ）ｔ３）。
上記放電条件は下記の通りである。
ガス：Ｎ２：Ａｒ＝５０：５０
不純物（水分、酸素、水素）濃度１０ｐｐｂ以下
放電電力（ＲＦ電力）：３００Ｗ
放電時間：数秒
上述した、成膜工程、後処理工程、取り外し工程中において基板電位の測定を行った。
【００２０】
なお、基板電位の測定は、基板を電荷の移動が生じない絶縁性のハンドラーで取り出し、表面電位計モデル２４４（モトローラ社製）で測定した。
【００２１】
その結果を表１に示す。
【００２２】
（従来例）
本例では、実施例１における成膜工程のみを行い。成膜終了後基板７を基板ホルダー５から取り外し、それにより工程を終了させた。すなわち、実施例１における後処理は行わなかった。
【００２３】
実施例１と同様に工程中における基板の表面電位を測定した。
【００２４】
その結果を表１に示す。
【００２５】
【表１】
【００２６】
なお、取り出し後において成膜した絶縁膜を観察したところ、実施例の場合においては静電破壊による破壊は認められなかった。それに対して従来例の場合においては静電破壊が原因と思われる破壊が、絶縁膜にいくつか認められた。
なお、上記した実施例では、後処理工程においてＲＦ電力を徐々に上げていったが、別途実験等により放電開始電圧を予め求めておきその値に最初から設定して放電を行ってもよい。なお、放電開始電圧は、不活性ガスのガス圧、電極間距離に関数となるためこれらを適宜変量させて放電開始電圧を求めておけばよい。
【００２７】
また、許容できる帯電電位に応じて後処理工程におけるＲＦ電力は放電開始電力よりも大きな値を適宜選択してもよい。
【００２８】
なお、放電時間は、長くする必要がなく、放電が開始されると同時に放電を停止しても本発明の効果は達成される。
【００２９】
（実施例２）
本例では、不活性ガス中のアルゴンの割合を変えた。他の点は実施例１と同様とした。その結果を表２に示す。
【００３０】
【表２】
【００３１】
【発明の効果】
以上説明したように、請求項１に係る発明によればプラズマ処理装置によれば、プラズマ処理終了後、基板ホルダーから基板を取り外しても基板上の素子に破壊をもたらすことがない。
【００３２】
また、本発明によれば、アルゴンガスと窒素ガスとの割合を変えることにより任意に基板の帯電を正の帯電か負の帯電かに選択することができる。
【００３３】
さらに、本発明によれば不活性ガス中におけるアルゴンガスの割合が４５〜５５体積％であることを特徴とするため、基板の帯電電位を絶対値で１００Ｖ以下に制御することができる。
【図面の簡単な説明】
【図１】（ａ）本発明方法における高周波電力の印加チャートを示すグラフである。（ｂ）は従来技術における高周波電力の印加チャートを示すグラフである。
【図２】プラズマ成膜装置の一般的構造を示す概念図である。
Claims (1)
- 高周波電力を印加してプラズマを発生させることにより成膜室に配置された基板ホルダー上に載置された基板上に絶縁膜を形成した後、高周波電力を切断してから該成膜室内をアルゴンガスの割合が４５〜５５体積％であるアルゴンガスと窒素ガスとの混合ガスで置換し、次いで、プラズマを発生させるに必要な電力以上の電力であって成膜時に印加した電力よりも低い電力の高周波電力を印加した後、電力を切断してから基板を基板ホルダーから取り外すことを特徴とするプラズマ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198996A JP3541908B2 (ja) | 1996-03-31 | 1996-03-31 | プラズマ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198996A JP3541908B2 (ja) | 1996-03-31 | 1996-03-31 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270422A JPH09270422A (ja) | 1997-10-14 |
| JP3541908B2 true JP3541908B2 (ja) | 2004-07-14 |
Family
ID=14315256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198996A Expired - Fee Related JP3541908B2 (ja) | 1996-03-31 | 1996-03-31 | プラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541908B2 (ja) |
-
1996
- 1996-03-31 JP JP10198996A patent/JP3541908B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09270422A (ja) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970058390A (ko) | 플라즈마 처리장치의 챔버 에칭방법 및 그를 실시하기 위한 플라즈마 처리 장치 | |
| TW200823977A (en) | Plasma doping method and plasma doping apparatus | |
| JP3753194B2 (ja) | プラズマ処理方法及びその装置 | |
| JP3657942B2 (ja) | 半導体製造装置の洗浄方法、及び半導体装置の製造方法 | |
| JPH08193271A (ja) | その場クリーニング処理後の予備的処理完了点検出装置および完了点検出法 | |
| US6628500B1 (en) | Method and apparatus for dechucking a substrate from an electrostatic chuck | |
| JPH02281734A (ja) | プラズマ表面処理法 | |
| TW307027B (en) | Process for reducing circuit damage during pecvd in single wafer pecvd system | |
| JP4378806B2 (ja) | Ｃｖｄ装置およびその基板洗浄方法 | |
| JP3541908B2 (ja) | プラズマ処理方法 | |
| JP2726414B2 (ja) | ケイ素系薄膜の製造方法 | |
| JP2001093877A (ja) | 半導体装置の製造方法 | |
| JP3227812B2 (ja) | ドライエッチング方法 | |
| JPH10172793A (ja) | プラズマ発生装置 | |
| JPH03107480A (ja) | プラズマ処理装置 | |
| JPS63299327A (ja) | プラズマド−ピング方法 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JP2003124186A (ja) | プラズマ処理方法 | |
| JPH03242929A (ja) | 半導体装置の製造方法 | |
| JPH06163484A (ja) | 半導体製造装置 | |
| JPS62287079A (ja) | プラズマｃｖｄ装置 | |
| JPH06283445A (ja) | 金属の選択ｃｖｄ前処理装置 | |
| JPH0869994A (ja) | 半導体装置の製造方法 | |
| JPH11162695A (ja) | プラズマ処理装置 | |
| JPS60202938A (ja) | プラズマエツチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |