JPS60202938A - プラズマエツチング装置 - Google Patents
プラズマエツチング装置Info
- Publication number
- JPS60202938A JPS60202938A JP5849284A JP5849284A JPS60202938A JP S60202938 A JPS60202938 A JP S60202938A JP 5849284 A JP5849284 A JP 5849284A JP 5849284 A JP5849284 A JP 5849284A JP S60202938 A JPS60202938 A JP S60202938A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plasma
- sample
- electrons
- reaction vessel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001020 plasma etching Methods 0.000 title claims description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 239000011295 pitch Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、平行平板型のプラズマエツチング装置に関
するものである。
するものである。
（従来技術）
現在、高集積半導体デバイスの微細パターンを形成する
ためには、プラズマを用いたドライエツチング技術が必
須技術となっている。そのドライエツチング装置には、
主に、平行平板型プラズマエツチング装置が用いられる
。平行平板型プラズマエツチング装置は、平行平板電極
の一方の電極上に試料を載荷し、その試料を、両電極間
で形成されたプラズマにさらす装置である。
ためには、プラズマを用いたドライエツチング技術が必
須技術となっている。そのドライエツチング装置には、
主に、平行平板型プラズマエツチング装置が用いられる
。平行平板型プラズマエツチング装置は、平行平板電極
の一方の電極上に試料を載荷し、その試料を、両電極間
で形成されたプラズマにさらす装置である。
第１図は、従来の平行平板型プラズマエツチング装置の
一例を具体的に示す図である。この図において、１は反
応容器で、エツチングガス（ＣＦ。
一例を具体的に示す図である。この図において、１は反
応容器で、エツチングガス（ＣＦ。
＋５％０．）２が導入される一方、ガス排気圧制御装置
３で圧力を一定（０，１〜０，８Ｔｏｒｒ程度）に保ち
ながら排気される。このような反応容器１の上部を構成
する石英ガラス４上には上部電極５が設けられる。この
上部電極５は、１３．５６ ＭＨｚ 、 １００〜ｉｏ
ｏｏｗの高周波電源６に接続される。一方、反応容器１
内に下部電極７が電気的に接地して設けられ、この下部
電極７上に試料８が載置される。
３で圧力を一定（０，１〜０，８Ｔｏｒｒ程度）に保ち
ながら排気される。このような反応容器１の上部を構成
する石英ガラス４上には上部電極５が設けられる。この
上部電極５は、１３．５６ ＭＨｚ 、 １００〜ｉｏ
ｏｏｗの高周波電源６に接続される。一方、反応容器１
内に下部電極７が電気的に接地して設けられ、この下部
電極７上に試料８が載置される。
このような装置においては、反応容器１内に、石英ガラ
ス４と下部電極７間で高周波放電によりプラズマが形成
される。そして、このプラズマに試料８がさらされドラ
イエツチングが行われる。
ス４と下部電極７間で高周波放電によりプラズマが形成
される。そして、このプラズマに試料８がさらされドラ
イエツチングが行われる。
しかしながら、上述のような従来の装置では、薄い絶縁
膜上に重ねられた多結晶シリコン電極をエツチングする
場合に、下の薄い絶縁膜を破壊し、半導体デバイスの電
気特性や歩留りに大きな影響を与える欠点があった。す
なわち、プラズマ中には、反応ガスの分解によシ生成さ
れた分子、原子、ラジカル、イオン、電子が存在する。
膜上に重ねられた多結晶シリコン電極をエツチングする
場合に、下の薄い絶縁膜を破壊し、半導体デバイスの電
気特性や歩留りに大きな影響を与える欠点があった。す
なわち、プラズマ中には、反応ガスの分解によシ生成さ
れた分子、原子、ラジカル、イオン、電子が存在する。
プラズマ中の電子は、他の生成物よシも移動度が大きく
、試料（多結晶シリコン電極）近傍に集まシ易い。その
結果、１０００〜５０００人厚程度の多結晶シリコン電
極下の、１００〜４００Å厚程度の薄い絶縁膜（Ｓｉｎ
２膜）が静電的に破壊されることになる。
、試料（多結晶シリコン電極）近傍に集まシ易い。その
結果、１０００〜５０００人厚程度の多結晶シリコン電
極下の、１００〜４００Å厚程度の薄い絶縁膜（Ｓｉｎ
２膜）が静電的に破壊されることになる。
（発ＩＪ１．ｌの目的）
この発明は上記の点に鑑みなされたもので、その目的は
、薄い絶縁膜上に重ねられた多結晶シリコン電極をドラ
イエツチングした際に起る絶縁膜破壊現象全防止するこ
とにある。
、薄い絶縁膜上に重ねられた多結晶シリコン電極をドラ
イエツチングした際に起る絶縁膜破壊現象全防止するこ
とにある。
（発明の概要）
この発明の要点は、反応容器内に、上部電極と下部電極
の中間においてメツシュ電極を設けることにある。
の中間においてメツシュ電極を設けることにある。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
２図はこの発明の一実施例を示す図である。この図に示
すように、この発明の一実施例では５反応容器１内に、
メツシュ電極９が、上部電極５と下部電極７の中間にお
いて、しかも下部電極７と同様に電気的に接地して設け
られる。その他は第１図の従来と同様であり、同一部分
は第１図と同一符号を付してその説明を省略する。なお
、メツシュ電極９は、アルミ板に８１ＬＩＲφ程度の穴
をピッチｌＯａｇ程度で無数に開けて構成される。アル
ミ板の厚さは２〜３２１ＬＩＩである。また、このよう
なメツシュ電極９は、４個所に設けた計４本のアルミ棒
ｌＯによって反応容器ｌ内に支持される。
２図はこの発明の一実施例を示す図である。この図に示
すように、この発明の一実施例では５反応容器１内に、
メツシュ電極９が、上部電極５と下部電極７の中間にお
いて、しかも下部電極７と同様に電気的に接地して設け
られる。その他は第１図の従来と同様であり、同一部分
は第１図と同一符号を付してその説明を省略する。なお
、メツシュ電極９は、アルミ板に８１ＬＩＲφ程度の穴
をピッチｌＯａｇ程度で無数に開けて構成される。アル
ミ板の厚さは２〜３２１ＬＩＩである。また、このよう
なメツシュ電極９は、４個所に設けた計４本のアルミ棒
ｌＯによって反応容器ｌ内に支持される。
このような装置は、第１図の従来と同様に、石英ガラス
４と下部電極７間でプラズマが発生する。
４と下部電極７間でプラズマが発生する。
この時、反応容器１内に上述のようにしてメツシュ電極
９があると、プラズマ中の電子は、メツシュ電極９に引
寄せられ、メツシュ電極９に高い確率で捕獲されるよう
になる。したがって、この装置によれば、試料８の近傍
に電子が集まることが防止され、その結果として、薄い
絶縁膜上に重ねられた多結晶シリコン電極をエツチング
する場合に、その電極下の前記薄い絶縁膜が破壊される
確率が従来装置よりも少なくなる。
９があると、プラズマ中の電子は、メツシュ電極９に引
寄せられ、メツシュ電極９に高い確率で捕獲されるよう
になる。したがって、この装置によれば、試料８の近傍
に電子が集まることが防止され、その結果として、薄い
絶縁膜上に重ねられた多結晶シリコン電極をエツチング
する場合に、その電極下の前記薄い絶縁膜が破壊される
確率が従来装置よりも少なくなる。
第３図は、従来の装置と、上記この発明の一実施例の装
置とにより多結晶シリコン電極（ゲート電極）をエツチ
ングした素子（ＭＯ８素子）についてブレークダウン電
圧を測定した結果を示す図である。従来の装置によシエ
ッチングしたＭＯ８素子については、エツチング時の多
結晶シリコンゲート電極下の薄い絶縁Ｍ（ゲート絶縁膜
）の破壊により、第３図に点線で示すように、そのほと
んどが１〜２Ｖのブレークダウン電圧に低下している。
置とにより多結晶シリコン電極（ゲート電極）をエツチ
ングした素子（ＭＯ８素子）についてブレークダウン電
圧を測定した結果を示す図である。従来の装置によシエ
ッチングしたＭＯ８素子については、エツチング時の多
結晶シリコンゲート電極下の薄い絶縁Ｍ（ゲート絶縁膜
）の破壊により、第３図に点線で示すように、そのほと
んどが１〜２Ｖのブレークダウン電圧に低下している。
これに対して、この発明の一実施例の装置により多結晶
シリコンゲート電極をエツチングし／乞素子については
、エツチング時に薄いゲート絶縁膜が破壊されることが
少ないから、第３図に実線で示すように、そのほとんど
が約１０Ｖのブレークダウン電圧を保っている。なお、
この試験において、ゲート絶縁膜は、１００人厚０酸化
膜である。
シリコンゲート電極をエツチングし／乞素子については
、エツチング時に薄いゲート絶縁膜が破壊されることが
少ないから、第３図に実線で示すように、そのほとんど
が約１０Ｖのブレークダウン電圧を保っている。なお、
この試験において、ゲート絶縁膜は、１００人厚０酸化
膜である。
（発明の効果）
以上詳述したように、この発明の装置によれば、反応容
器内に、上部電極と下部電極の中間においてメツシュ電
極を設けるようにしたので、薄い絶縁膜上に重ねられた
多結晶シリコン電極をエツチングした際に起る絶縁膜破
壊現象を防止できる。
器内に、上部電極と下部電極の中間においてメツシュ電
極を設けるようにしたので、薄い絶縁膜上に重ねられた
多結晶シリコン電極をエツチングした際に起る絶縁膜破
壊現象を防止できる。
したがって、ＭＯ８素子においてブレークダウン電圧の
低下を防ぐことができ、ＭＯ８素子の高製造歩留りを得
ることができる。
低下を防ぐことができ、ＭＯ８素子の高製造歩留りを得
ることができる。
第１図は従来の平行平板型プラズマエツチング装置の一
例を具体的に示す図、第２図はこの発明のプラズマエツ
チング装置の一実施例を示す図、第３図は第１図の従来
の装置と第２図のこの発明の一実施例の装置とにより多
結晶シリコンゲート電極をエツチングしたＭＯ８素子に
ついてブレークダウン電圧を測定した結果を示す特性図
である。 １・・・反応容器、５・・・上部電極、７・・・下部電
極、９・・・メツシュ電極。 第２図 第３図 ア゛トーククーウン電圧 手続補正書 昭和５９年１０月１９日 特許庁長官志賀 学殿 １、事件の表示 昭和５９年特許 願第５８４９２ 号 ２、発明の名称 プラズマエツチング装置 ３、補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社（ほか１名）４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細書の発明の詳細な説明および図面の１ム］単な説明
の各欄 ７、補正の内容 別紙の通り ７、補正の内容 １）明細書２頁１３行「石英ガラス４と下部電極７間で
」を「上部電極５と下部電極７間の」と訂正する。 ２）同４頁１１行および１２行「石英ガラス４と下部電
極７間で」を「上部電極５と下部電極７間の高周波放電
により反応容器１内に」と訂正する。 ３）同５頁５行「ブレーク・・・・・・示す図」を「ダ
ート印加電圧に対する絶縁破壊頻度を測定した結果を示
す図」と訂正する。 ４）同６頁１４行および１５行「ブレーク・・・・・・
特性図」を「ダート印加電圧に対する絶縁破壊頻度を測
定した結果を示す図」と訂正する。
例を具体的に示す図、第２図はこの発明のプラズマエツ
チング装置の一実施例を示す図、第３図は第１図の従来
の装置と第２図のこの発明の一実施例の装置とにより多
結晶シリコンゲート電極をエツチングしたＭＯ８素子に
ついてブレークダウン電圧を測定した結果を示す特性図
である。 １・・・反応容器、５・・・上部電極、７・・・下部電
極、９・・・メツシュ電極。 第２図 第３図 ア゛トーククーウン電圧 手続補正書 昭和５９年１０月１９日 特許庁長官志賀 学殿 １、事件の表示 昭和５９年特許 願第５８４９２ 号 ２、発明の名称 プラズマエツチング装置 ３、補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社（ほか１名）４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細書の発明の詳細な説明および図面の１ム］単な説明
の各欄 ７、補正の内容 別紙の通り ７、補正の内容 １）明細書２頁１３行「石英ガラス４と下部電極７間で
」を「上部電極５と下部電極７間の」と訂正する。 ２）同４頁１１行および１２行「石英ガラス４と下部電
極７間で」を「上部電極５と下部電極７間の高周波放電
により反応容器１内に」と訂正する。 ３）同５頁５行「ブレーク・・・・・・示す図」を「ダ
ート印加電圧に対する絶縁破壊頻度を測定した結果を示
す図」と訂正する。 ４）同６頁１４行および１５行「ブレーク・・・・・・
特性図」を「ダート印加電圧に対する絶縁破壊頻度を測
定した結果を示す図」と訂正する。
Claims (1)
- 反応容器内に、上部電極と下部電極の中間においてメツ
シュ電極を設けたことを特徴とする平行平板型のプラズ
マエツチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849284A JPS60202938A (ja) | 1984-03-28 | 1984-03-28 | プラズマエツチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5849284A JPS60202938A (ja) | 1984-03-28 | 1984-03-28 | プラズマエツチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202938A true JPS60202938A (ja) | 1985-10-14 |
Family
ID=13085918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5849284A Pending JPS60202938A (ja) | 1984-03-28 | 1984-03-28 | プラズマエツチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156543U (ja) * | 1988-04-20 | 1989-10-27 |
-
1984
- 1984-03-28 JP JP5849284A patent/JPS60202938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01156543U (ja) * | 1988-04-20 | 1989-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077336A (ko) | 플라즈마 처리 장치 및 처리 방법 | |
| JPS6318323B2 (ja) | ||
| JPS5687670A (en) | Dry etching apparatus | |
| US4802968A (en) | RF plasma processing apparatus | |
| JPS60202938A (ja) | プラズマエツチング装置 | |
| JPH07153743A (ja) | プラズマ処理装置 | |
| JP3032362B2 (ja) | 同軸型プラズマ処理装置 | |
| JPS5647572A (en) | Etching method of indium oxide film | |
| JPS57210631A (en) | Reactive type ion etching method | |
| JPS5856339A (ja) | プラズマエツチング装置 | |
| JPS55101853A (en) | Method of fabricating comparison electrode with fet | |
| JPH07312362A (ja) | ドライエッチング装置 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPS5980932A (ja) | プラズマ処理装置 | |
| JP3020878B2 (ja) | 同軸型プラズマ処理装置 | |
| JPS62108527A (ja) | ドライエツチング装置 | |
| JPS58123879A (ja) | プラズマエツチング装置 | |
| JP3541908B2 (ja) | プラズマ処理方法 | |
| JPS61190132U (ja) | ||
| JP2003073834A (ja) | プラズマプロセス装置 | |
| JP2614331B2 (ja) | 半導体装置の製造方法 | |
| JPH02224238A (ja) | プラズマ処理装置 | |
| JPH0559996B2 (ja) | ||
| JPS593928A (ja) | 薄膜の処理装置 | |
| JP2797351B2 (ja) | 半導体集積回路の製造方法 |