JP3540613B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3540613B2 JP3540613B2 JP20993398A JP20993398A JP3540613B2 JP 3540613 B2 JP3540613 B2 JP 3540613B2 JP 20993398 A JP20993398 A JP 20993398A JP 20993398 A JP20993398 A JP 20993398A JP 3540613 B2 JP3540613 B2 JP 3540613B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- metal compound
- metal
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はゲート電極に金属材料を用いた電界効果トランジスタを有する半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化及び高速化に対する要求が高まりつつある。これらの要求を実現するために、素子間及び素子寸法の縮小化、微細化が進められる一方、内部配線材料の低抵抗化などが検討されている。
【０００３】
とりわけＲＣ遅延が顕著に現れるワード線では、低抵抗化が大きな課題となっている。そこで、最近ではワード線の低抵抗化を図るため、多結晶シリコン膜と金属シリサイド膜との２層構造からなるポリサイドゲートが広く採用されている。高融点金属シリサイド膜は、多結晶シリコン膜に比べ抵抗が約１桁低いので、低抵抗配線の材料として有望である。高融点金属シリサイドとしては、これまでタングステンシリサイド（ＷＳｉx ）が最も広く使われきている。
【０００４】
しかしながら、０．１５μｍ以下の微細な配線に対応するためには、さらに配線の低抵抗化を図って遅延時間を短縮することが求められている。タングステンシリサイドを用いてシート抵抗１Ω／□以下の低い抵抗値を有するゲート電極を実現するためには、シリサイド層の膜厚を厚くしなければならず、ゲート電極パターンの加工や電極上の層間絶縁膜の形成が難しくなる。そのため、電極のアスペクト比を大きくすることなく、低いシート抵抗を達成することが要求されている。
【０００５】
このような状況下で、多結晶シリコン膜を介さずにゲート絶縁膜に直接金属膜を積層する構造、いわゆるメタルゲート電極構造が有望視されている。しかしながら、メタルゲート電極構造では以下に示すように、従来の多結晶シリコン膜を介する構造（ポリサイド構造、サリサイド構造、ポリメタル構造を含む）とは異なった新たな問題が発生する。
【０００６】
すなわち、従来の多結晶シリコン膜を介したゲート電極構造の場合、トランジスタのしきい値はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定されるのに対し、メタルゲート電極構造の場合には、トランジスタのしきい値はチャネル領域の不純物濃度とゲート電極の仕事関数で決定される。したがって、メタルゲート電極構造では、ゲート電極の仕事関数がばらつくと、トランジスタのしきい値にばらつきが生じることとなる。
【０００７】
【発明が解決しようとする課題】
このように、電荷効果トランジスタのゲート電極の低抵抗化に対してはメタルゲート電極構造が有望であるが、メタルゲート電極構造では、トランジスタのしきい値のばらつきを抑制するために、ゲート電極の仕事関数にばらつきが生じないようにする必要がある。
【０００８】
本発明は上記従来の課題に対してなされたものであり、ゲート電極の仕事関数のばらつきを抑制することにより、トランジスタのしきい値のばらつきを低減することが可能な半導体装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタのゲート電極の少なくとも底部側の一定以上の厚さの領域が面方位のそろった金属化合物によって構成されていることを特徴とする。
【００１０】
前記面方位のそろった金属化合物としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）若しくはモリブデン（Ｍｏ）のいずれかの金属又はこれらの金属どうしの合金の窒化物、炭素窒化物若しくは珪素窒化物、或いは、ルテニウム（Ｒｕ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、インジウム（Ｉｎ）若しくは錫（Ｓｎ）のいずれかの金属又はこれらの金属どうしの合金の酸化物をあげることができる。なお、本明細書では便宜上、金属の他に金属化合物からなる膜についても金属膜と呼ぶ場合がある。
【００１１】
また、ゲート電極が積層構造の場合には、上層側の金属膜には、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）若しくはこれらの金属どうしの合金を用いることが好ましい。
【００１２】
すでに述べたように、ゲート電極に金属膜を用いた電界効果トランジスタでは、しきい値のばらつきを抑制するために、ゲート電極の仕事関数のばらつきを抑制する必要がある。ところが、仕事関数は、ゲート電極材料つまり金属の種類によって変化するだけではなく、その面方位によっても変化する。したがって、金属の種類を規定するだけでは、一意的にゲート電極の仕事関数を規定することにはならない。本発明では、面方位のそろった金属化合物膜（すなわち、単一の配向性を有する金属化合物膜）をゲート電極に用いることにより、ゲート電極の仕事関数のばらつきが抑制され、結果としてトランジスタのしきい値のばらつきを抑制することが可能となる。
【００１３】
このように、本発明では金属化合物膜の面方位がそろっていることが重要であるが、面方位がそろっているといっても必ずしも単結晶である必要はなく、一つの面方位に対して他の面方位が十分無視できる程度であればよく、したがって多結晶や微結晶であってもよい。
【００１４】
なお、ゲート電極金属の仕事関数が直接トランジスタのしきい値に影響する範囲（膜厚）は概ね１ｎｍ以下の範囲であることから、本発明では、ゲート電極の少なくとも底部側（チャネル領域側）の一定以上の厚さ（１ｎｍ以上の厚さ）の領域が面方位のそろった金属化合物によって構成されていればよい。ただし、通常は、ゲート電極が単層の金属化合物膜からなる単層構造の場合には、単層の金属化合物膜全体が単一の配向性を有しているようにし、ゲート電極が積層構造の場合には、少なくとも積層構造の最下層の金属化合物膜全体が単一の配向性を有しているようにすること好ましい。
【００１５】
また、本発明では、ウエハ上に形成された電界効果トランジスタそれぞれが個々に面方位のそろった金属化合物膜を有していればよいが、ウエハ全体でも各トランジスタ間でしきい値がばらつかないようにするため、ウエハ上に形成された各電界効果トランジスタ間でも金属化合物膜の面方位がそろっていることが好ましい。
【００１６】
なお、前記電界効果トランジスタには、ＭＩＳ（Metal Insulator Semiconductor ）型電界効果トランジスタの他、ＭＥＳ（MEtal Semiconductor ）型電界効果トランジスタ、さらにはＨＥＭＴ（High Electron Mobility Transistor ）など、電界効果によって（すなわち、ゲート電極に印加する電圧に応じて）チャネルに流れる電流が制御されるトランジスタが含まれる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
本発明をＭＩＳ型電界効果トランジスタのゲート電極に適用した第１の実施形態について、図１に示した工程断面図を参照して説明する。
【００１８】
まず、図１（ａ）に示すように、単結晶シリコン基板１００上にゲート絶縁膜１０１として薄いシリコン酸化膜を形成する。続いて、ゲート絶縁膜１０１上に窒化チタン膜１０２及びタングステン膜１０３を堆積し、さらにタングステン膜１０３上にＣＶＤ法によりシリコン窒化膜１０４を堆積する。
【００１９】
次に、図１（ｂ）に示すように、所望のパターンにシリコン窒化膜１０４、タングステン膜１０３及び窒化チタン膜１０２を異方性エッチングし、ゲート電極構造を形成する。さらに、例えばＡｓ+ イオンをイオン注入し、９５０℃、３０秒の加熱処理を施すことによって、拡散層１０５を形成する。
【００２０】
次に、図１（ｃ）に示すように、シリコン窒化膜１０６を堆積した後、シリコン窒化膜１０６のエッチバックを行い、ゲート電極パターンの側壁部分をシリコン窒化膜１０６で囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し、８５０℃、３０秒の加熱処理を施すことによって、拡散層１０７を形成する。
【００２１】
以上の工程により、タングステン膜１０３と窒化チタン膜１０２の積層構造からなるゲート電極を備えたＭＩＳ型電界効果トランジスタが形成される。なお、上記の例ではゲート絶縁膜としてシリコン酸化膜を用いたが、シリコン窒化膜、シリコン窒化酸化膜、或いはＴａ2 Ｏ5 膜、ＢＳＴＯ膜等の高誘電率膜を用いてもよい。
【００２２】
すでに述べたように、このようなメタルゲート電極構造のＭＩＳ型トランジスタの場合、ゲート絶縁膜直上の金属の仕事関数がトランジスタのしきい値を決定する重要なパラメータとなる。例えば、窒化チタン膜の仕事関数は、（１００）配向で４．３ｅＶ、（１１１）配向で４．６ｅＶであり、面方位によって異なったものとなる。
【００２３】
実際に窒化チタン膜を用いたトランジスタを形成したところ、そのしきい値が数１００ｍＶ以上の範囲でばらついていることがわかった。そこで、窒化チタン膜の配向性をＸ線回折法により測定した結果、（２００）面及び（１１１）面に配向した窒化チタン膜の微結晶がウエハ面内で混在し、かつそれぞれが異なる面内分布を持っていることが判った。具体的には、ウエハ中心部で（１１１）配向性が（２００）配向性より強く、ウエハ外周部ではその逆であることが判明した。つまり、窒化チタン膜の配向性を反映してトランジスタのしきい値がばらついていたということである。
【００２４】
なお、Ｘ線回折法は、結晶構造を回折格子にたとえて、任意の結晶面で散乱されたＸ線の干渉現象（ブラックの回折条件）を利用した評価方法である。そのため、散乱Ｘ線が同位相であれば強調されるが、１／２波長ずれた位相どうしでは相殺されてしまう。ルチル構造のＴｉＮでは、（１００）面からの散乱Ｘ線は相殺され、その倍数の（２００）面からの散乱が観測される。基本的にはルチル構造では（２００）面に配向していれば（１００）面に配向しており、したがって（２００）面は（１００）面と等価な面としてとらえることができる。
【００２５】
面方位による仕事関数ばらつきを減少させるため、図１の窒化チタン膜１０２として（２００）面に配向した膜をゲート電極に用いた結果、しきい値ばらつきを数１０ｍＶの範囲に収めることができた。
【００２６】
ここで、スパッタ法を用いてウエハ全面で窒化チタン膜の配向性をそろえる（面方位をそろえる）方法について説明する。
一般的にスパッタ法では、ターゲットの外周部近傍の一定領域がリング状にスパッタされる。したがって、通常のスパッタ法（例えば、ウエハとターゲットの距離が６０ｃｍ程度で、圧力が０．４Ｐａ程度）を用いた場合には、ウエハの外周部近傍ではスパッタされた被スパッタ粒子の飛翔方向が比較的そろっており、単一配向性がある程度確保された膜が得られるが、ウエハの中央部近傍では様々な方向から被スパッタ粒子が到達するため、複数の配向面が混在した膜が形成されることになる。図４は、ＸＲＤスペクトラムによる評価結果を示したものであるが、通常のスパッタ法によってＴｉＮ膜を形成した場合には、同図（ａ）に示すように、ウエハの中央部と周辺部とで配向性が異なっていることがわかる。
【００２７】
本実施形態では、ロングスロースパッタ法或いはコリメーションスパッタ法（例えば、ウエハとターゲットの距離が３００ｃｍ程度で、圧力が０．１Ｐａ程度）を用い、雰囲気中の窒素の濃度を制御することにより、ウエハ全面で配向性がそろった窒化チタン膜を形成することができる。すなわち、ウエハとターゲットとの距離を長くするとともに圧力を低くし、被スパッタ粒子の直進性を高める（飛翔方向をそろえる）ことにより、ウエハ外周部近傍はもちろん、ウエハ中央部近傍でも配向性がそろった窒化チタン膜を得ることができる。図４のＸＲＤスペクトラムによる評価結果でも、ロングスロースパッタによってＴｉＮ膜を形成した場合には、同図（ｂ）に示すように、ウエハの中央部及び周辺部ともに（２００）配向していることがわかる。
【００２８】
（実施形態２）
本発明をＭＩＳ型電界効果トランジスタのゲート電極に適用した第２の実施形態について、図２及び図３に示した工程断面図を参照して説明する。
【００２９】
まず、図２（ａ）に示すように、単結晶シリコン基板２００上にシリコン酸化膜２０１を形成し、その上に多結晶シリコン膜２０２を堆積する。さらに、多結晶シリコン膜２０２上にＣＶＤ法によりシリコン窒化膜２０３を堆積する。
【００３０】
次に、図２（ｂ）に示すように、所望のパターンにシリコン窒化膜２０３及び多結晶シリコン膜２０２を異方性エッチングし、ダミーゲート電極構造を形成する。さらに、例えばＡｓ+ イオンをイオン注入し、９５０℃、３０秒の加熱処理を施すことによって、拡散層２０４を形成する。
【００３１】
次に、図２（ｃ）に示すように、シリコン酸化膜２０５及びシリコン窒化膜２０６を堆積した後、シリコン窒化膜２０６のエッチバックを行い、ダミーゲート電極の側壁部分をシリコン窒化膜２０６によって囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し、８５０℃、３０秒の加熱処理を施すことによって、拡散層２０７を形成する。
【００３２】
その後、図３（ｄ）に示すように、層間膜２０８を全面に堆積し、例えば化学的機械的研磨（ＣＭＰ）法によって、層間膜２０８をシリコン窒化膜２０３の表面が露出するまで平坦化する。
【００３３】
次に、図３（ｅ）に示すように、シリコン窒化膜２０３及び多結晶シリコン膜２０２を剥離することによって、ダミーゲート電極を取り除く。ただし、ダミーゲート電極側壁部分のシリコン窒化膜２０６は、シリコン酸化膜２０５が介在するために除去されずに残る。その後、シリコン酸化膜２０１及び２０５も剥離する。
【００３４】
次に、図３（ｆ）に示すように、ゲート絶縁膜として、例えばＴａ2 Ｏ5 膜２０９を堆積した後、ゲート電極として例えば（１１１）配向性を有する窒化タングステン膜２１０を堆積する。このときの窒化タングステン膜２１０も、第１の実施形態で述べたのと同様にロングスロースパッタ法やコリメーションスパッタ法を用いることにより、配向性に優れた膜を得ることができる。その後、例えばＣＭＰ法によって、窒化タングステン膜２１０及びＴａ2 Ｏ5 膜２０９を層間膜２０８の表面が露出するまで平坦化する。
【００３５】
以上の工程により、（１１１）配向性を有するゲート電極に窒化タングステン膜を用いたＭＩＳ型電解効果トランジスタを形成することができる。
以上本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００３６】
【発明の効果】
本発明によれば、電界効果トランジスタのゲート電極に面方位のそろった金属化合物膜を用いることにより、ゲート電極の仕事関数のばらつきを抑制することができ、トランジスタのしきい値のばらつきを低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程を示した工程断面図。
【図２】本発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程の一部を示した工程断面図。
【図３】本発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程の一部を示した工程断面図。
【図４】通常のスパッタ法及びロングスロースパッタ法によってＴｉＮ膜を形成したときのＸＲＤスペクトラムによる評価結果を示した図。
【符号の説明】
１００…シリコン基板
１０１…ゲート絶縁膜（シリコン酸化膜）
１０２…窒化チタン膜
１０３…タングステン膜
１０４、１０６…シリコン窒化膜
１０５、１０７…拡散層
２００…シリコン基板
２０１、２０５…シリコン酸化膜
２０２…多結晶シリコン膜
２０３、２０６…シリコン窒化膜
２０４、２０７…拡散層
２０８…層間膜
２０９… ゲート絶縁膜（Ｔａ2 Ｏ5 膜）
２１０…窒化タングステン膜
【発明の属する技術分野】
本発明はゲート電極に金属材料を用いた電界効果トランジスタを有する半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化及び高速化に対する要求が高まりつつある。これらの要求を実現するために、素子間及び素子寸法の縮小化、微細化が進められる一方、内部配線材料の低抵抗化などが検討されている。
【０００３】
とりわけＲＣ遅延が顕著に現れるワード線では、低抵抗化が大きな課題となっている。そこで、最近ではワード線の低抵抗化を図るため、多結晶シリコン膜と金属シリサイド膜との２層構造からなるポリサイドゲートが広く採用されている。高融点金属シリサイド膜は、多結晶シリコン膜に比べ抵抗が約１桁低いので、低抵抗配線の材料として有望である。高融点金属シリサイドとしては、これまでタングステンシリサイド（ＷＳｉx ）が最も広く使われきている。
【０００４】
しかしながら、０．１５μｍ以下の微細な配線に対応するためには、さらに配線の低抵抗化を図って遅延時間を短縮することが求められている。タングステンシリサイドを用いてシート抵抗１Ω／□以下の低い抵抗値を有するゲート電極を実現するためには、シリサイド層の膜厚を厚くしなければならず、ゲート電極パターンの加工や電極上の層間絶縁膜の形成が難しくなる。そのため、電極のアスペクト比を大きくすることなく、低いシート抵抗を達成することが要求されている。
【０００５】
このような状況下で、多結晶シリコン膜を介さずにゲート絶縁膜に直接金属膜を積層する構造、いわゆるメタルゲート電極構造が有望視されている。しかしながら、メタルゲート電極構造では以下に示すように、従来の多結晶シリコン膜を介する構造（ポリサイド構造、サリサイド構造、ポリメタル構造を含む）とは異なった新たな問題が発生する。
【０００６】
すなわち、従来の多結晶シリコン膜を介したゲート電極構造の場合、トランジスタのしきい値はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定されるのに対し、メタルゲート電極構造の場合には、トランジスタのしきい値はチャネル領域の不純物濃度とゲート電極の仕事関数で決定される。したがって、メタルゲート電極構造では、ゲート電極の仕事関数がばらつくと、トランジスタのしきい値にばらつきが生じることとなる。
【０００７】
【発明が解決しようとする課題】
このように、電荷効果トランジスタのゲート電極の低抵抗化に対してはメタルゲート電極構造が有望であるが、メタルゲート電極構造では、トランジスタのしきい値のばらつきを抑制するために、ゲート電極の仕事関数にばらつきが生じないようにする必要がある。
【０００８】
本発明は上記従来の課題に対してなされたものであり、ゲート電極の仕事関数のばらつきを抑制することにより、トランジスタのしきい値のばらつきを低減することが可能な半導体装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタのゲート電極の少なくとも底部側の一定以上の厚さの領域が面方位のそろった金属化合物によって構成されていることを特徴とする。
【００１０】
前記面方位のそろった金属化合物としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）若しくはモリブデン（Ｍｏ）のいずれかの金属又はこれらの金属どうしの合金の窒化物、炭素窒化物若しくは珪素窒化物、或いは、ルテニウム（Ｒｕ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、インジウム（Ｉｎ）若しくは錫（Ｓｎ）のいずれかの金属又はこれらの金属どうしの合金の酸化物をあげることができる。なお、本明細書では便宜上、金属の他に金属化合物からなる膜についても金属膜と呼ぶ場合がある。
【００１１】
また、ゲート電極が積層構造の場合には、上層側の金属膜には、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）若しくはこれらの金属どうしの合金を用いることが好ましい。
【００１２】
すでに述べたように、ゲート電極に金属膜を用いた電界効果トランジスタでは、しきい値のばらつきを抑制するために、ゲート電極の仕事関数のばらつきを抑制する必要がある。ところが、仕事関数は、ゲート電極材料つまり金属の種類によって変化するだけではなく、その面方位によっても変化する。したがって、金属の種類を規定するだけでは、一意的にゲート電極の仕事関数を規定することにはならない。本発明では、面方位のそろった金属化合物膜（すなわち、単一の配向性を有する金属化合物膜）をゲート電極に用いることにより、ゲート電極の仕事関数のばらつきが抑制され、結果としてトランジスタのしきい値のばらつきを抑制することが可能となる。
【００１３】
このように、本発明では金属化合物膜の面方位がそろっていることが重要であるが、面方位がそろっているといっても必ずしも単結晶である必要はなく、一つの面方位に対して他の面方位が十分無視できる程度であればよく、したがって多結晶や微結晶であってもよい。
【００１４】
なお、ゲート電極金属の仕事関数が直接トランジスタのしきい値に影響する範囲（膜厚）は概ね１ｎｍ以下の範囲であることから、本発明では、ゲート電極の少なくとも底部側（チャネル領域側）の一定以上の厚さ（１ｎｍ以上の厚さ）の領域が面方位のそろった金属化合物によって構成されていればよい。ただし、通常は、ゲート電極が単層の金属化合物膜からなる単層構造の場合には、単層の金属化合物膜全体が単一の配向性を有しているようにし、ゲート電極が積層構造の場合には、少なくとも積層構造の最下層の金属化合物膜全体が単一の配向性を有しているようにすること好ましい。
【００１５】
また、本発明では、ウエハ上に形成された電界効果トランジスタそれぞれが個々に面方位のそろった金属化合物膜を有していればよいが、ウエハ全体でも各トランジスタ間でしきい値がばらつかないようにするため、ウエハ上に形成された各電界効果トランジスタ間でも金属化合物膜の面方位がそろっていることが好ましい。
【００１６】
なお、前記電界効果トランジスタには、ＭＩＳ（Metal Insulator Semiconductor ）型電界効果トランジスタの他、ＭＥＳ（MEtal Semiconductor ）型電界効果トランジスタ、さらにはＨＥＭＴ（High Electron Mobility Transistor ）など、電界効果によって（すなわち、ゲート電極に印加する電圧に応じて）チャネルに流れる電流が制御されるトランジスタが含まれる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
本発明をＭＩＳ型電界効果トランジスタのゲート電極に適用した第１の実施形態について、図１に示した工程断面図を参照して説明する。
【００１８】
まず、図１（ａ）に示すように、単結晶シリコン基板１００上にゲート絶縁膜１０１として薄いシリコン酸化膜を形成する。続いて、ゲート絶縁膜１０１上に窒化チタン膜１０２及びタングステン膜１０３を堆積し、さらにタングステン膜１０３上にＣＶＤ法によりシリコン窒化膜１０４を堆積する。
【００１９】
次に、図１（ｂ）に示すように、所望のパターンにシリコン窒化膜１０４、タングステン膜１０３及び窒化チタン膜１０２を異方性エッチングし、ゲート電極構造を形成する。さらに、例えばＡｓ+ イオンをイオン注入し、９５０℃、３０秒の加熱処理を施すことによって、拡散層１０５を形成する。
【００２０】
次に、図１（ｃ）に示すように、シリコン窒化膜１０６を堆積した後、シリコン窒化膜１０６のエッチバックを行い、ゲート電極パターンの側壁部分をシリコン窒化膜１０６で囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し、８５０℃、３０秒の加熱処理を施すことによって、拡散層１０７を形成する。
【００２１】
以上の工程により、タングステン膜１０３と窒化チタン膜１０２の積層構造からなるゲート電極を備えたＭＩＳ型電界効果トランジスタが形成される。なお、上記の例ではゲート絶縁膜としてシリコン酸化膜を用いたが、シリコン窒化膜、シリコン窒化酸化膜、或いはＴａ2 Ｏ5 膜、ＢＳＴＯ膜等の高誘電率膜を用いてもよい。
【００２２】
すでに述べたように、このようなメタルゲート電極構造のＭＩＳ型トランジスタの場合、ゲート絶縁膜直上の金属の仕事関数がトランジスタのしきい値を決定する重要なパラメータとなる。例えば、窒化チタン膜の仕事関数は、（１００）配向で４．３ｅＶ、（１１１）配向で４．６ｅＶであり、面方位によって異なったものとなる。
【００２３】
実際に窒化チタン膜を用いたトランジスタを形成したところ、そのしきい値が数１００ｍＶ以上の範囲でばらついていることがわかった。そこで、窒化チタン膜の配向性をＸ線回折法により測定した結果、（２００）面及び（１１１）面に配向した窒化チタン膜の微結晶がウエハ面内で混在し、かつそれぞれが異なる面内分布を持っていることが判った。具体的には、ウエハ中心部で（１１１）配向性が（２００）配向性より強く、ウエハ外周部ではその逆であることが判明した。つまり、窒化チタン膜の配向性を反映してトランジスタのしきい値がばらついていたということである。
【００２４】
なお、Ｘ線回折法は、結晶構造を回折格子にたとえて、任意の結晶面で散乱されたＸ線の干渉現象（ブラックの回折条件）を利用した評価方法である。そのため、散乱Ｘ線が同位相であれば強調されるが、１／２波長ずれた位相どうしでは相殺されてしまう。ルチル構造のＴｉＮでは、（１００）面からの散乱Ｘ線は相殺され、その倍数の（２００）面からの散乱が観測される。基本的にはルチル構造では（２００）面に配向していれば（１００）面に配向しており、したがって（２００）面は（１００）面と等価な面としてとらえることができる。
【００２５】
面方位による仕事関数ばらつきを減少させるため、図１の窒化チタン膜１０２として（２００）面に配向した膜をゲート電極に用いた結果、しきい値ばらつきを数１０ｍＶの範囲に収めることができた。
【００２６】
ここで、スパッタ法を用いてウエハ全面で窒化チタン膜の配向性をそろえる（面方位をそろえる）方法について説明する。
一般的にスパッタ法では、ターゲットの外周部近傍の一定領域がリング状にスパッタされる。したがって、通常のスパッタ法（例えば、ウエハとターゲットの距離が６０ｃｍ程度で、圧力が０．４Ｐａ程度）を用いた場合には、ウエハの外周部近傍ではスパッタされた被スパッタ粒子の飛翔方向が比較的そろっており、単一配向性がある程度確保された膜が得られるが、ウエハの中央部近傍では様々な方向から被スパッタ粒子が到達するため、複数の配向面が混在した膜が形成されることになる。図４は、ＸＲＤスペクトラムによる評価結果を示したものであるが、通常のスパッタ法によってＴｉＮ膜を形成した場合には、同図（ａ）に示すように、ウエハの中央部と周辺部とで配向性が異なっていることがわかる。
【００２７】
本実施形態では、ロングスロースパッタ法或いはコリメーションスパッタ法（例えば、ウエハとターゲットの距離が３００ｃｍ程度で、圧力が０．１Ｐａ程度）を用い、雰囲気中の窒素の濃度を制御することにより、ウエハ全面で配向性がそろった窒化チタン膜を形成することができる。すなわち、ウエハとターゲットとの距離を長くするとともに圧力を低くし、被スパッタ粒子の直進性を高める（飛翔方向をそろえる）ことにより、ウエハ外周部近傍はもちろん、ウエハ中央部近傍でも配向性がそろった窒化チタン膜を得ることができる。図４のＸＲＤスペクトラムによる評価結果でも、ロングスロースパッタによってＴｉＮ膜を形成した場合には、同図（ｂ）に示すように、ウエハの中央部及び周辺部ともに（２００）配向していることがわかる。
【００２８】
（実施形態２）
本発明をＭＩＳ型電界効果トランジスタのゲート電極に適用した第２の実施形態について、図２及び図３に示した工程断面図を参照して説明する。
【００２９】
まず、図２（ａ）に示すように、単結晶シリコン基板２００上にシリコン酸化膜２０１を形成し、その上に多結晶シリコン膜２０２を堆積する。さらに、多結晶シリコン膜２０２上にＣＶＤ法によりシリコン窒化膜２０３を堆積する。
【００３０】
次に、図２（ｂ）に示すように、所望のパターンにシリコン窒化膜２０３及び多結晶シリコン膜２０２を異方性エッチングし、ダミーゲート電極構造を形成する。さらに、例えばＡｓ+ イオンをイオン注入し、９５０℃、３０秒の加熱処理を施すことによって、拡散層２０４を形成する。
【００３１】
次に、図２（ｃ）に示すように、シリコン酸化膜２０５及びシリコン窒化膜２０６を堆積した後、シリコン窒化膜２０６のエッチバックを行い、ダミーゲート電極の側壁部分をシリコン窒化膜２０６によって囲む構造にする。さらに、例えばＰ+ イオンをイオン注入し、８５０℃、３０秒の加熱処理を施すことによって、拡散層２０７を形成する。
【００３２】
その後、図３（ｄ）に示すように、層間膜２０８を全面に堆積し、例えば化学的機械的研磨（ＣＭＰ）法によって、層間膜２０８をシリコン窒化膜２０３の表面が露出するまで平坦化する。
【００３３】
次に、図３（ｅ）に示すように、シリコン窒化膜２０３及び多結晶シリコン膜２０２を剥離することによって、ダミーゲート電極を取り除く。ただし、ダミーゲート電極側壁部分のシリコン窒化膜２０６は、シリコン酸化膜２０５が介在するために除去されずに残る。その後、シリコン酸化膜２０１及び２０５も剥離する。
【００３４】
次に、図３（ｆ）に示すように、ゲート絶縁膜として、例えばＴａ2 Ｏ5 膜２０９を堆積した後、ゲート電極として例えば（１１１）配向性を有する窒化タングステン膜２１０を堆積する。このときの窒化タングステン膜２１０も、第１の実施形態で述べたのと同様にロングスロースパッタ法やコリメーションスパッタ法を用いることにより、配向性に優れた膜を得ることができる。その後、例えばＣＭＰ法によって、窒化タングステン膜２１０及びＴａ2 Ｏ5 膜２０９を層間膜２０８の表面が露出するまで平坦化する。
【００３５】
以上の工程により、（１１１）配向性を有するゲート電極に窒化タングステン膜を用いたＭＩＳ型電解効果トランジスタを形成することができる。
以上本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００３６】
【発明の効果】
本発明によれば、電界効果トランジスタのゲート電極に面方位のそろった金属化合物膜を用いることにより、ゲート電極の仕事関数のばらつきを抑制することができ、トランジスタのしきい値のばらつきを低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程を示した工程断面図。
【図２】本発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程の一部を示した工程断面図。
【図３】本発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの製造工程の一部を示した工程断面図。
【図４】通常のスパッタ法及びロングスロースパッタ法によってＴｉＮ膜を形成したときのＸＲＤスペクトラムによる評価結果を示した図。
【符号の説明】
１００…シリコン基板
１０１…ゲート絶縁膜（シリコン酸化膜）
１０２…窒化チタン膜
１０３…タングステン膜
１０４、１０６…シリコン窒化膜
１０５、１０７…拡散層
２００…シリコン基板
２０１、２０５…シリコン酸化膜
２０２…多結晶シリコン膜
２０３、２０６…シリコン窒化膜
２０４、２０７…拡散層
２０８…層間膜
２０９… ゲート絶縁膜（Ｔａ2 Ｏ5 膜）
２１０…窒化タングステン膜
Claims (3)
- 電界効果トランジスタを有する半導体装置において、前記電界効果トランジスタのゲート電極の少なくとも底部側の一定以上の厚さの領域が面方位のそろった金属化合物によって構成されていることを特徴とする半導体装置。
- 前記面方位のそろった金属化合物は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）若しくはモリブデン（Ｍｏ）のいずれかの金属又はこれらの金属どうしの合金の窒化物、炭素窒化物若しくは珪素窒化物、或いは、ルテニウム（Ｒｕ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、インジウム（Ｉｎ）若しくは錫（Ｓｎ）のいずれかの金属又はこれらの金属どうしの合金の酸化物であることを特徴とする請求項１に記載の半導体装置。
- 前記ゲート電極は、前記金属化合物で形成された金属化合物膜と該金属化合物膜上の金属膜との積層構造であるであることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20993398A JP3540613B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20993398A JP3540613B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040824A JP2000040824A (ja) | 2000-02-08 |
| JP3540613B2 true JP3540613B2 (ja) | 2004-07-07 |
Family
ID=16581068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20993398A Expired - Fee Related JP3540613B2 (ja) | 1998-07-24 | 1998-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540613B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011013374A1 (ja) | 2009-07-29 | 2011-02-03 | キヤノンアネルバ株式会社 | 半導体装置およびその製造方法 |
| US8415753B2 (en) | 2009-04-28 | 2013-04-09 | Canon Anelva Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023152A (ja) * | 2001-07-10 | 2003-01-24 | Sony Corp | Ｍｉｓ型トランジスタ及びその製造方法 |
| JP4971559B2 (ja) * | 2001-07-27 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6762469B2 (en) * | 2002-04-19 | 2004-07-13 | International Business Machines Corporation | High performance CMOS device structure with mid-gap metal gate |
| JP2008016538A (ja) * | 2006-07-04 | 2008-01-24 | Renesas Technology Corp | Ｍｏｓ構造を有する半導体装置及びその製造方法 |
| JP6783992B2 (ja) * | 2017-09-29 | 2020-11-11 | 豊田合成株式会社 | 半導体装置 |
-
1998
- 1998-07-24 JP JP20993398A patent/JP3540613B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415753B2 (en) | 2009-04-28 | 2013-04-09 | Canon Anelva Corporation | Semiconductor device and method of manufacturing the same |
| WO2011013374A1 (ja) | 2009-07-29 | 2011-02-03 | キヤノンアネルバ株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040824A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376888B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6008124A (en) | Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| JPH08236479A (ja) | 多層構造におけるＴａＳｉＮ酸素拡散バリア | |
| JPH0587173B2 (ja) | ||
| JPH0673375B2 (ja) | 半導体装置の製造方法 | |
| JP2002524859A (ja) | 三元窒化物−炭化物バリア層 | |
| JP3540613B2 (ja) | 半導体装置 | |
| WO1982003948A1 (en) | Low resistivity composite metallization for semiconductor devices and method therefor | |
| WO2002056340A2 (en) | Semiconductor device with fuse, resistor, diffusion barrier or capacitor of a refractory metal-silicon-nitrogen compound | |
| US8901711B1 (en) | Horizontal metal-insulator-metal capacitor | |
| JP3104843B2 (ja) | アンチヒューズ型半導体集積回路装置 | |
| JPH0616556B2 (ja) | 半導体装置 | |
| JPH06163457A (ja) | 半導体装置およびその製造方法 | |
| KR19980065687A (ko) | 커패시터의 제조방법 | |
| US5413968A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003526198A (ja) | 電界効果トランジスタのチャネル領域へのシリサイドの侵入を防ぐための基板のアモルファス化 | |
| US11626410B2 (en) | Silicon-containing layer for bit line resistance reduction | |
| WO2024041049A1 (en) | Back side phase change memory | |
| JP2657657B2 (ja) | 半導体装置とその製造方法 | |
| US20240128331A1 (en) | Bottom enhanced liner-less via contact for reduced mol resistance | |
| JPH10107218A (ja) | 電極配線 | |
| JP3149584B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |