JP3539122B2 - アバランシェフォトダイオードのバイアス電圧制御回路 - Google Patents
アバランシェフォトダイオードのバイアス電圧制御回路 Download PDFInfo
- Publication number
- JP3539122B2 JP3539122B2 JP08676697A JP8676697A JP3539122B2 JP 3539122 B2 JP3539122 B2 JP 3539122B2 JP 08676697 A JP08676697 A JP 08676697A JP 8676697 A JP8676697 A JP 8676697A JP 3539122 B2 JP3539122 B2 JP 3539122B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- avalanche photodiode
- resistor
- terminal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Communication System (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は受光素子としてアバランシェフォトダイオードを用いた光受信装置におけるアバランシェフォトダイオードのバイアス電圧制御回路に関するものである。
【０００２】
【従来の技術】
図５は例えば特開平2-126710の従来例に示された従来の光受信装置である。
図５において、１はアバランシェフォトダイオード（以下 APDと記す）、２はプリアンプ、３はAGCアンプ、４はピーク検出回路、５はAPD制御回路、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路である。
【０００３】
次に図５に示す従来の光受信装置の動作について説明する。
図５において、 APD１は光ファイバから光信号が入力され、受信した光電力に比例した電流信号をプリアンプ２へ出力する。プリアンプ２は電流信号を電圧信号に変換してAGCアンプ３へ出力する。AGCアンプ３はピーク検出回路４から出力される利得制御電圧に対応した利得で電圧信号を増幅して予め設定された一定振幅のデータ信号を出力する。ピーク検出回路４はAGCアンプ３の出力信号の振幅値を検出してAGCアンプ３の出力信号が一定振幅となるような利得制御電圧をAGCアンプ３とAPD制御回路５に出力する。APD制御回路５は APD１への供給電圧を出力して APD１の増倍率を制御する。
【０００４】
以下説明では、 APD１に入力される光信号電力が小さくなり、AGCアンプ３が最大利得となったのちに、 APD１の増倍率が増加されるように制御される光受信装置について説明する。この場合 APD１に入力される光信号電力が減少してゆき、AGCアンプ３の利得が最大となる光信号電力以下になると、 APD１のバイアス電圧が増加する。これにより APD１の増倍率が増加し、AGCアンプ３の出力信号振幅を一定に制御することができる。
【０００５】
次に図５に示すAPD制御回路５の動作について説明する。
APD制御回路５は一端が高電圧発生回路５５に接続された抵抗５４と、抵抗５４の他端に接続された電圧制御電流源５１で構成される。電圧制御電流源５１はNPNトランジスタ５２と抵抗５３で構成され、電圧制御電流源５１の電流値はNPNトランジスタ５２のベースに与えられる電圧によって制御される。また抵抗５４と電圧制御電流源５１との接続点から APD１のバイアス電圧を供給する。したがって APD１のバイアス電圧はNPNトランジスタ５２のベースに与えられる制御電圧によって制御されることとなる。
【０００６】
一方 APD１の増倍率 Mは、バイアス電圧 VRと、ブレークダウン電圧 VBによって定まり、次式の関係が成り立つことが知られている。
M = 1／（1 - （VR／VB）Ｎ） （１）
ここで Nは APD１によって定まる係数を示している。
ただし APD１は、バイアス電圧がブレークダウン電圧以上になると接合間にブレークダウンを生じて素子が破壊にいたるため、バイアス電圧の最大値が制限される。またバイアス電圧がある限度以下になると端子間容量が急増して高周波特性が劣化するため、バイアス電圧の最小値も制限される。このため、用途に応じて選択された APD１の特性に応じて定まる最大値および最小値の範囲内にバイアス電圧が出力されるようにAPD制御回路５を設計する必要がある。
【０００７】
この場合バイアス電圧の最大値は、NPNトランジスタ５２がカットオフしたときに与えられ、高電圧発生回路５５の電圧から APD１を流れる電流による抵抗５４の電圧降下分を差し引いた値となる。高電圧発生回路５５の電圧を VH、 APD１に流れる電流を IAPD1、抵抗５４の抵抗値を R1とすると、 APD１のバイアス電圧 の最大値VAPD-MAXは次式で与えられる。
VAPD-MAX = VH - IAPD1 x R1 （２）
したがって高電圧発生回路５５の電圧 VHが与えられ、 APD１に流れる電流 IAPD1が与えられると、バイアス電圧 の最大値VAPD-MAXは抵抗５４の抵抗値 R1で決定される。
【０００８】
また式（２）で与えられるバイアス電圧 が最大値となる光信号電力から光信号電力が増加してゆくと、バイアス電圧を下げて増倍率を減少させることによりAGCアンプ３の出力信号振幅を一定に制御する。この場合 APD１のバイアス電圧の最小値は、トランジスタ５２が飽和したときに与えられ、高電圧発生回路５５の電圧から APD１を流れる電流 IAPD2と、NPNトランジスタ５２に流れる電流との和による抵抗５４の電圧降下分を差し引いた値となる。NPNトランジスタ５２に流れる電流を ITRとすると、 APD１のバイアス電圧の最小値VAPD-MINは次式で与えられる。
VAPD-MIN = VH - （IAPD2 + ITR）x R1 （３）
【０００９】
一般に APD１への電流駆動能力を考え、IAPD2 ≪ ITRとなるように回路を設計するので、NPNトランジスタ５２の飽和電圧を VSAT、抵抗５３の抵抗値を R2とすると、式（２）は次式のように変形できる。
VAPD-MIN = （VH - VSAT）x R2／（R1 + R2）+ VSAT （４）
従って、高電圧発生回路５５の電圧 VHが与えられ、NPNトランジスタ５２の飽和電圧 VSATが与えられると、 バイアス電圧の最小値 VAPD-MINは抵抗５４の抵抗値 R1および抵抗５３の抵抗値 R2とで決定される。しかし式（２）で示したように抵抗５４の抵抗値 R1はバイアス電圧 の最大値VAPD-MAXを決定するために固定されているので、その値に合わせて抵抗５３の抵抗値 R2を決定しなければならない。
【００１０】
ここで光信号電力に対する連続的な利得制御を行うために、式（４）によるバイアス電圧の最小値 VAPD-MINは、AGCアンプ３が最大利得となる光信号電力以上において与えられるように設計する必要がある。AGCアンプ３が最大利得となる光信号電力におけるNPNトランジスタ５２のベース電圧を VBASE、NPNトランジスタ５２のベース-エミッタ間電圧を VBEとすると、AGCアンプ３が最大利得となる光信号電力でのバイアス電圧 VAPDは式（４）によるバイアス電圧の最小値 VAPD-MIN以上である必要があり、次式で与えられる。
VAPD =（VBASE - VBE）x R1／R2
≧ VAPD-MIN （５）
【００１１】
【発明が解決しようとする課題】
図５に示す従来のAPD制御回路５では、 APD１に流れる電流 IAPD1、 IAPD2、NPNトランジスタ５２の飽和電圧 VSATおよびNPNトランジスタ５２のベース電圧 VBASEに対して、式（２）、式（４）、式（５）を満足するように APD１のバイアス電圧の最大値および最小値を決定しなければならず、計算条件が煩雑であるという問題点がある。また最悪の場合には条件を満たす抵抗５４の抵抗値 R1および抵抗５３の抵抗値 R2が存在しない問題点がある。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、 APD１のバイアス電圧の最大値および最小値を簡易な設計方法で決定できるAPD制御回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、前記抵抗器の高位電源側端子にコレクタが接続され、前記抵抗の低位電源側端子にエミッタが接続され、所定の電圧を出力するクリップ端子にベースが接続されたNPNトランジスタとを有し、
前記クリップ端子からの電圧により前記NPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めるものである。
【００１４】
第２の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路にコレクタが接続され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のNPNトランジスタと、
前記高電圧発生回路にコレクタが接続され、所定の電圧を加えるクリップ端子にベースが接続された第２のNPNトランジスタと、
前記第１および第２のNPNトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のNPNトランジスタのエミッタに接続され、他端が接地された定電流源とを有し、 前記クリップ端子からの電圧により前記第２のNPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めるものである。
【００１５】
第３の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、コレクタが接地され、前記抵抗の前記電圧制御電流源側端子にエミッタが接続され、所定の電圧を加えるクリップ端子にベースが接続されたPNPトランジスタとを有
し、
前記クリップ端子からの電圧により前記PNPトランジスタが前記アバランシェフォトダ
イオードのカソードに加わる電圧の上限を決めるものである。
【００１６】
第４の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路に一端が接続された定電流源と、
コレクタが接地され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のPNPトランジスタと、
コレクタが接地され、所定の電圧を加えるクリップ端子にベースが接続された第２のPNPトランジスタと、
前記第１および第２のPNPトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のPNPトランジスタのエミッタに接続され、他端が前記高電圧発生回路に接続された定電流源とを有し、前記クリップ端子からの電圧により前記第２のPNPトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の上限を決めるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は本実施の形態によるAPD制御回路を光受信装置に用いた場合の構成例を示す図である。
図において、５は本実施の形態によるAPD制御回路、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はＡＰＤのカソードに加わる電圧、即ちバイアス電圧の出力端子である。５７はクリップ電圧入力端子、５８はNPNトランジスタである。
他は従来例の図５に示したものと同じで説明を省く。
図１に示すAPD制御回路５は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、抵抗５４の両端にNPNトランジスタ５８を接続した構成になっている。ここでNPNトランジスタ５８のコレクタは高電圧発生回路５５に接続され、エミッタは抵抗５４と電圧制御電流源５１の接続点およびバイアス電圧出力端子５６に接続され、ベースにはAPDのバイアス電圧の最小値に対応する電圧、即ちクリップ電圧が与えられている。
【００１８】
次に動作について説明する。
図１に示す光受信装置の動作は従来例と同じである。また、APD制御回路５の電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、バイアス電圧の最大値VAPD-MAXは式（２）で与えられる。
クリップ電圧入力端子５７にはバイアス電圧の最小値に対応する電圧が与えられているので、この場合NPNトランジスタ５８は非導通状態になっている。
【００１９】
バイアス電圧出力端子５６の電圧が式（２）で与えられるバイアス電圧の最大値となる光信号電力から光信号電力が増加すると、電圧制御電流源５１の電流の増加によりバイアス電圧出力端子５６の電圧が降下する。このときバイアス電圧出力端子５６の電圧がクリップ電圧入力端子５７に与えられた電圧よりも低くなるとNPNトランジスタ５８は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MINは、クリップ電圧入力端子５７の電圧をVLCLIP、NPNトランジスタ５８のベース-エミッタ間電圧をVBEとすると次式となる。
VAPD-MIN = VLCLIP - VBE （６）
光信号電力が更に増加して電圧制御電流源５１の電流が増加しても、電圧制御電流源５１の電流はトランジスタ５８を介して流れるので、バイアス電圧出力端子５６の電圧は式（６）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最小値は、適用するNPNトランジスタ５８のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２０】
実施の形態２．
図２は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図２のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図２において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、５９は定電流源、６０、６１はNPNトランジスタである。
図２に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、定電流源５９、NPNトランジスタ６０、６１から成るクリップ回路を接続した構成になっている。ここでNPNトランジスタ６０、６１のコレクタは共に高電圧発生回路５５に接続され、エミッタは共に定電流源５９およびバイアス電圧出力端子５６に接続されている。NPNトランジスタ６０のベースは電圧制御電流源５１と抵抗５４との接続点に接続され、NPNトランジスタ６１のベースはAPDのバイアス電圧の最小値に対応する電圧、即ちクリップ電圧が与えられている。
【００２１】
次に図２に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、NPNトランジスタ６０のベース電圧の最大値はNPNトランジスタ５２がカットオフしたときに与えられる。このときNPNトランジスタ６０のベース電圧はNPNトランジスタ６１のベースに与えられているAPDのバイアス電圧の最小値に対応する電圧よりも高位であるので、NPNトランジスタ６０が導通状態となる。したがってバイアス電圧出力端子５６の最大値VAPD-MAXは、高電圧発生回路５５の電圧を VH、NPNトランジスタ６０のベース-エミッタ電圧をVBE1とすると抵抗５４の抵抗値を R1とすると、次式で与えられる。
VAPD-MAX = VH - VBE1 （７）
【００２２】
バイアス電圧出力端子５６の電圧が式（７）で与えられるバイアス電圧の最大値となる光信号電力から光信号電力が増加すると、電圧制御電流源５１の電流の増加によりNPNトランジスタ６０のベース電圧が降下する。このときNPNトランジスタ６０のベース電圧がクリップ電圧入力端子５７に与えられた電圧よりも低くなるとNPNトランジスタ６１は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MINは、クリップ電圧入力端子５７の電圧をVLCLIP、NPNトランジスタ６１のベース-エミッタ間電圧をVBE2とすると次式となる。
VAPD-MIN = VLCLIP - VBE2 （８）
光信号電力が更に増加して電圧制御電流源５１の電流が増加しても、定電流源５９の電流はNPNトランジスタ６１を介して流れるので、バイアス電圧出力端子５６の電圧は式（８）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最小値は、適用するNPNトランジスタ６１のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２３】
実施の形態３．
図３は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図３のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図３において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、６２はPNPトランジスタである。
図３に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、バイアス電圧出力端子５６にPNPトランジスタ６２を接続した構成になっている。ここでPNPトランジスタ６２のエミッタがバイアス電圧出力端子５６に接続され、コレクタが接地され、ベースにはAPDのバイアス電圧の最大値に対応する電圧、即ちクリップ電圧が与えられている。
【００２４】
次に図３に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、バイアス電圧の最小値は式（４）で与えられる。クリップ電圧入力端子５７にはバイアス電圧の最大値に対応する電圧が与えられているので、この場合PNPトランジスタ６２は非導通状態になっている。
【００２５】
バイアス電圧出力端子５６の電圧が式（４）で与えられるバイアス電圧の最小値となる光信号電力から光信号電力が減少すると、電圧制御電流源５１の電流の減少によりバイアス電圧出力端子５６の電圧が上昇する。このときバイアス電圧出力端子５６の電圧がクリップ電圧入力端子５７に与えられた電圧よりも大きくなるとPNPトランジスタ６２は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MAXは、クリップ電圧入力端子５７の電圧をVLCLIP、PNPトランジスタ６２のベース-エミッタ間電圧をVBEとすると次式となる。
VAPD-MIN = VLCLIP + VBE （９）
光信号電力が更に減少して電圧制御電流源５１の電流が減少しても、高電圧発生回路５５から抵抗５４を介してPNPトランジスタ６２に電流が流れるので、バイアス電圧出力端子５６の電圧は式（９）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最大値は、適用するPNPトランジスタ６２のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２６】
実施の形態４．
図４は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図４のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図４において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、６３は定電流源、６４、６５はPNPトランジスタである。
図２に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、定電流源６３、PNPトランジスタ６４、６５から成るクリップ回路を接続した構成になっている。ここで定電流源６３の一端は高電圧発生回路５５に接続され、他端はPNPトランジスタ６４、６５のエミッタおよびバイアス電圧出力端子５６に接続されている。PNPトランジスタ６４、６５のコレクタは共に接地され、PNPトランジスタ６４のベースは電圧制御電流源５１と抵抗５４との接続点に接続され、PNPトランジスタ６５のベースはAPDのバイアス電圧の最大値に対応する電圧、即ちクリップ電圧が与えられている。
【００２７】
次に図４に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、PNPトランジスタ６４のベース電圧の最小値はNPNトランジスタ５２が飽和したときに与えられる。このときPNPトランジスタ６４のベース電圧はPNPトランジスタ６５のベースに与えられているAPDのバイアス電圧の最大値に対応する電圧よりも低位であるので、PNPトランジスタ６４が導通状態となる。したがってバイアス電圧出力端子５６の最小値VAPD-MINは、PNPトランジスタ６４のベース-エミッタ間電圧をVBE1、NPNトランジスタ５２の飽和電圧を VSAT、抵抗５４の抵抗値を R1、抵抗５３の抵抗値を R2とすると、次式となる。
VAPD-MIN = （VH - VSAT）x R2／（R1 + R2）+ VSAT + VBE1 （１０）
【００２８】
バイアス電圧出力端子５６の電圧が式（１０）で与えられるバイアス電圧の最小値となる光信号電力から光信号電力が減少すると、電圧制御電流源５１の電流の減少によりPNPトランジスタ６４のベース電圧が上昇する。このときPNPトランジスタ６４のベース電圧がクリップ電圧入力端子５７に与えられた電圧よりも大きくなるとPNPトランジスタ６５は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MAXは、クリップ電圧入力端子５７の電圧をVLCLIP、PNPトランジスタ６５のベース-エミッタ間電圧をVBE2とすると次式となる。
VAPD-MAX = VLCLIP + VBE2 （１１）
光信号電力が更に減少して電圧制御電流源５１の電流が減少しても、定電流源６３の電流はPNPトランジスタ６５を介して流れるので、バイアス電圧出力端子５６の電圧は式（１１）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最大値は、適用するPNPトランジスタ６５のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２９】
【発明の効果】
以上のように第１および第２の発明に係わるAPDのバイアス電圧制御回路によれば、クリップ電圧入力端子に印加する電圧によりAPDのバイアス電圧の最小値を決定できるため、従来のバイアス電圧制御回路に比べて回路設計が容易となる。
【００３０】
第３および第４の発明に係わるAPDのバイアス電圧制御回路によれば、クリップ電圧入力端子に印加する電圧によりAPDのバイアス電圧の最大値を決定できるため、従来のバイアス電圧制御回路に比べて回路設計が容易となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるAPDのバイアス電圧制御回路の構成図である。
【図２】この発明の実施の形態２によるAPDのバイアス電圧制御回路の構成図である。
【図３】この発明の実施の形態３によるAPDのバイアス電圧制御回路の構成図である。
【図４】この発明の実施の形態４によるAPDのバイアス電圧制御回路の構成図である。
【図５】従来の光受信装置の構成図である。
【符号の説明】
５１ 電圧制御電流源
５４ 抵抗
５５ 高電圧発生回路
５８ NPNトランジスタ
５９ 定電流源
６０ 第１のNPNトランジスタ
６１ 第２のNPNトランジスタ
６２ PNPトランジスタ
６３ 定電流源
６４ 第１のPNPトランジスタ
６５ 第２のPNPトランジスタ
【発明の属する技術分野】
この発明は受光素子としてアバランシェフォトダイオードを用いた光受信装置におけるアバランシェフォトダイオードのバイアス電圧制御回路に関するものである。
【０００２】
【従来の技術】
図５は例えば特開平2-126710の従来例に示された従来の光受信装置である。
図５において、１はアバランシェフォトダイオード（以下 APDと記す）、２はプリアンプ、３はAGCアンプ、４はピーク検出回路、５はAPD制御回路、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路である。
【０００３】
次に図５に示す従来の光受信装置の動作について説明する。
図５において、 APD１は光ファイバから光信号が入力され、受信した光電力に比例した電流信号をプリアンプ２へ出力する。プリアンプ２は電流信号を電圧信号に変換してAGCアンプ３へ出力する。AGCアンプ３はピーク検出回路４から出力される利得制御電圧に対応した利得で電圧信号を増幅して予め設定された一定振幅のデータ信号を出力する。ピーク検出回路４はAGCアンプ３の出力信号の振幅値を検出してAGCアンプ３の出力信号が一定振幅となるような利得制御電圧をAGCアンプ３とAPD制御回路５に出力する。APD制御回路５は APD１への供給電圧を出力して APD１の増倍率を制御する。
【０００４】
以下説明では、 APD１に入力される光信号電力が小さくなり、AGCアンプ３が最大利得となったのちに、 APD１の増倍率が増加されるように制御される光受信装置について説明する。この場合 APD１に入力される光信号電力が減少してゆき、AGCアンプ３の利得が最大となる光信号電力以下になると、 APD１のバイアス電圧が増加する。これにより APD１の増倍率が増加し、AGCアンプ３の出力信号振幅を一定に制御することができる。
【０００５】
次に図５に示すAPD制御回路５の動作について説明する。
APD制御回路５は一端が高電圧発生回路５５に接続された抵抗５４と、抵抗５４の他端に接続された電圧制御電流源５１で構成される。電圧制御電流源５１はNPNトランジスタ５２と抵抗５３で構成され、電圧制御電流源５１の電流値はNPNトランジスタ５２のベースに与えられる電圧によって制御される。また抵抗５４と電圧制御電流源５１との接続点から APD１のバイアス電圧を供給する。したがって APD１のバイアス電圧はNPNトランジスタ５２のベースに与えられる制御電圧によって制御されることとなる。
【０００６】
一方 APD１の増倍率 Mは、バイアス電圧 VRと、ブレークダウン電圧 VBによって定まり、次式の関係が成り立つことが知られている。
M = 1／（1 - （VR／VB）Ｎ） （１）
ここで Nは APD１によって定まる係数を示している。
ただし APD１は、バイアス電圧がブレークダウン電圧以上になると接合間にブレークダウンを生じて素子が破壊にいたるため、バイアス電圧の最大値が制限される。またバイアス電圧がある限度以下になると端子間容量が急増して高周波特性が劣化するため、バイアス電圧の最小値も制限される。このため、用途に応じて選択された APD１の特性に応じて定まる最大値および最小値の範囲内にバイアス電圧が出力されるようにAPD制御回路５を設計する必要がある。
【０００７】
この場合バイアス電圧の最大値は、NPNトランジスタ５２がカットオフしたときに与えられ、高電圧発生回路５５の電圧から APD１を流れる電流による抵抗５４の電圧降下分を差し引いた値となる。高電圧発生回路５５の電圧を VH、 APD１に流れる電流を IAPD1、抵抗５４の抵抗値を R1とすると、 APD１のバイアス電圧 の最大値VAPD-MAXは次式で与えられる。
VAPD-MAX = VH - IAPD1 x R1 （２）
したがって高電圧発生回路５５の電圧 VHが与えられ、 APD１に流れる電流 IAPD1が与えられると、バイアス電圧 の最大値VAPD-MAXは抵抗５４の抵抗値 R1で決定される。
【０００８】
また式（２）で与えられるバイアス電圧 が最大値となる光信号電力から光信号電力が増加してゆくと、バイアス電圧を下げて増倍率を減少させることによりAGCアンプ３の出力信号振幅を一定に制御する。この場合 APD１のバイアス電圧の最小値は、トランジスタ５２が飽和したときに与えられ、高電圧発生回路５５の電圧から APD１を流れる電流 IAPD2と、NPNトランジスタ５２に流れる電流との和による抵抗５４の電圧降下分を差し引いた値となる。NPNトランジスタ５２に流れる電流を ITRとすると、 APD１のバイアス電圧の最小値VAPD-MINは次式で与えられる。
VAPD-MIN = VH - （IAPD2 + ITR）x R1 （３）
【０００９】
一般に APD１への電流駆動能力を考え、IAPD2 ≪ ITRとなるように回路を設計するので、NPNトランジスタ５２の飽和電圧を VSAT、抵抗５３の抵抗値を R2とすると、式（２）は次式のように変形できる。
VAPD-MIN = （VH - VSAT）x R2／（R1 + R2）+ VSAT （４）
従って、高電圧発生回路５５の電圧 VHが与えられ、NPNトランジスタ５２の飽和電圧 VSATが与えられると、 バイアス電圧の最小値 VAPD-MINは抵抗５４の抵抗値 R1および抵抗５３の抵抗値 R2とで決定される。しかし式（２）で示したように抵抗５４の抵抗値 R1はバイアス電圧 の最大値VAPD-MAXを決定するために固定されているので、その値に合わせて抵抗５３の抵抗値 R2を決定しなければならない。
【００１０】
ここで光信号電力に対する連続的な利得制御を行うために、式（４）によるバイアス電圧の最小値 VAPD-MINは、AGCアンプ３が最大利得となる光信号電力以上において与えられるように設計する必要がある。AGCアンプ３が最大利得となる光信号電力におけるNPNトランジスタ５２のベース電圧を VBASE、NPNトランジスタ５２のベース-エミッタ間電圧を VBEとすると、AGCアンプ３が最大利得となる光信号電力でのバイアス電圧 VAPDは式（４）によるバイアス電圧の最小値 VAPD-MIN以上である必要があり、次式で与えられる。
VAPD =（VBASE - VBE）x R1／R2
≧ VAPD-MIN （５）
【００１１】
【発明が解決しようとする課題】
図５に示す従来のAPD制御回路５では、 APD１に流れる電流 IAPD1、 IAPD2、NPNトランジスタ５２の飽和電圧 VSATおよびNPNトランジスタ５２のベース電圧 VBASEに対して、式（２）、式（４）、式（５）を満足するように APD１のバイアス電圧の最大値および最小値を決定しなければならず、計算条件が煩雑であるという問題点がある。また最悪の場合には条件を満たす抵抗５４の抵抗値 R1および抵抗５３の抵抗値 R2が存在しない問題点がある。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、 APD１のバイアス電圧の最大値および最小値を簡易な設計方法で決定できるAPD制御回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、前記抵抗器の高位電源側端子にコレクタが接続され、前記抵抗の低位電源側端子にエミッタが接続され、所定の電圧を出力するクリップ端子にベースが接続されたNPNトランジスタとを有し、
前記クリップ端子からの電圧により前記NPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めるものである。
【００１４】
第２の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路にコレクタが接続され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のNPNトランジスタと、
前記高電圧発生回路にコレクタが接続され、所定の電圧を加えるクリップ端子にベースが接続された第２のNPNトランジスタと、
前記第１および第２のNPNトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のNPNトランジスタのエミッタに接続され、他端が接地された定電流源とを有し、 前記クリップ端子からの電圧により前記第２のNPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めるものである。
【００１５】
第３の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、コレクタが接地され、前記抵抗の前記電圧制御電流源側端子にエミッタが接続され、所定の電圧を加えるクリップ端子にベースが接続されたPNPトランジスタとを有
し、
前記クリップ端子からの電圧により前記PNPトランジスタが前記アバランシェフォトダ
イオードのカソードに加わる電圧の上限を決めるものである。
【００１６】
第４の発明に係わるアバランシェフォトダイオードのバイアス制御回路は、電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路に一端が接続された定電流源と、
コレクタが接地され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のPNPトランジスタと、
コレクタが接地され、所定の電圧を加えるクリップ端子にベースが接続された第２のPNPトランジスタと、
前記第１および第２のPNPトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のPNPトランジスタのエミッタに接続され、他端が前記高電圧発生回路に接続された定電流源とを有し、前記クリップ端子からの電圧により前記第２のPNPトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の上限を決めるものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１は本実施の形態によるAPD制御回路を光受信装置に用いた場合の構成例を示す図である。
図において、５は本実施の形態によるAPD制御回路、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はＡＰＤのカソードに加わる電圧、即ちバイアス電圧の出力端子である。５７はクリップ電圧入力端子、５８はNPNトランジスタである。
他は従来例の図５に示したものと同じで説明を省く。
図１に示すAPD制御回路５は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、抵抗５４の両端にNPNトランジスタ５８を接続した構成になっている。ここでNPNトランジスタ５８のコレクタは高電圧発生回路５５に接続され、エミッタは抵抗５４と電圧制御電流源５１の接続点およびバイアス電圧出力端子５６に接続され、ベースにはAPDのバイアス電圧の最小値に対応する電圧、即ちクリップ電圧が与えられている。
【００１８】
次に動作について説明する。
図１に示す光受信装置の動作は従来例と同じである。また、APD制御回路５の電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、バイアス電圧の最大値VAPD-MAXは式（２）で与えられる。
クリップ電圧入力端子５７にはバイアス電圧の最小値に対応する電圧が与えられているので、この場合NPNトランジスタ５８は非導通状態になっている。
【００１９】
バイアス電圧出力端子５６の電圧が式（２）で与えられるバイアス電圧の最大値となる光信号電力から光信号電力が増加すると、電圧制御電流源５１の電流の増加によりバイアス電圧出力端子５６の電圧が降下する。このときバイアス電圧出力端子５６の電圧がクリップ電圧入力端子５７に与えられた電圧よりも低くなるとNPNトランジスタ５８は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MINは、クリップ電圧入力端子５７の電圧をVLCLIP、NPNトランジスタ５８のベース-エミッタ間電圧をVBEとすると次式となる。
VAPD-MIN = VLCLIP - VBE （６）
光信号電力が更に増加して電圧制御電流源５１の電流が増加しても、電圧制御電流源５１の電流はトランジスタ５８を介して流れるので、バイアス電圧出力端子５６の電圧は式（６）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最小値は、適用するNPNトランジスタ５８のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２０】
実施の形態２．
図２は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図２のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図２において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、５９は定電流源、６０、６１はNPNトランジスタである。
図２に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、定電流源５９、NPNトランジスタ６０、６１から成るクリップ回路を接続した構成になっている。ここでNPNトランジスタ６０、６１のコレクタは共に高電圧発生回路５５に接続され、エミッタは共に定電流源５９およびバイアス電圧出力端子５６に接続されている。NPNトランジスタ６０のベースは電圧制御電流源５１と抵抗５４との接続点に接続され、NPNトランジスタ６１のベースはAPDのバイアス電圧の最小値に対応する電圧、即ちクリップ電圧が与えられている。
【００２１】
次に図２に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、NPNトランジスタ６０のベース電圧の最大値はNPNトランジスタ５２がカットオフしたときに与えられる。このときNPNトランジスタ６０のベース電圧はNPNトランジスタ６１のベースに与えられているAPDのバイアス電圧の最小値に対応する電圧よりも高位であるので、NPNトランジスタ６０が導通状態となる。したがってバイアス電圧出力端子５６の最大値VAPD-MAXは、高電圧発生回路５５の電圧を VH、NPNトランジスタ６０のベース-エミッタ電圧をVBE1とすると抵抗５４の抵抗値を R1とすると、次式で与えられる。
VAPD-MAX = VH - VBE1 （７）
【００２２】
バイアス電圧出力端子５６の電圧が式（７）で与えられるバイアス電圧の最大値となる光信号電力から光信号電力が増加すると、電圧制御電流源５１の電流の増加によりNPNトランジスタ６０のベース電圧が降下する。このときNPNトランジスタ６０のベース電圧がクリップ電圧入力端子５７に与えられた電圧よりも低くなるとNPNトランジスタ６１は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MINは、クリップ電圧入力端子５７の電圧をVLCLIP、NPNトランジスタ６１のベース-エミッタ間電圧をVBE2とすると次式となる。
VAPD-MIN = VLCLIP - VBE2 （８）
光信号電力が更に増加して電圧制御電流源５１の電流が増加しても、定電流源５９の電流はNPNトランジスタ６１を介して流れるので、バイアス電圧出力端子５６の電圧は式（８）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最小値は、適用するNPNトランジスタ６１のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２３】
実施の形態３．
図３は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図３のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図３において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、６２はPNPトランジスタである。
図３に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、バイアス電圧出力端子５６にPNPトランジスタ６２を接続した構成になっている。ここでPNPトランジスタ６２のエミッタがバイアス電圧出力端子５６に接続され、コレクタが接地され、ベースにはAPDのバイアス電圧の最大値に対応する電圧、即ちクリップ電圧が与えられている。
【００２４】
次に図３に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、バイアス電圧の最小値は式（４）で与えられる。クリップ電圧入力端子５７にはバイアス電圧の最大値に対応する電圧が与えられているので、この場合PNPトランジスタ６２は非導通状態になっている。
【００２５】
バイアス電圧出力端子５６の電圧が式（４）で与えられるバイアス電圧の最小値となる光信号電力から光信号電力が減少すると、電圧制御電流源５１の電流の減少によりバイアス電圧出力端子５６の電圧が上昇する。このときバイアス電圧出力端子５６の電圧がクリップ電圧入力端子５７に与えられた電圧よりも大きくなるとPNPトランジスタ６２は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MAXは、クリップ電圧入力端子５７の電圧をVLCLIP、PNPトランジスタ６２のベース-エミッタ間電圧をVBEとすると次式となる。
VAPD-MIN = VLCLIP + VBE （９）
光信号電力が更に減少して電圧制御電流源５１の電流が減少しても、高電圧発生回路５５から抵抗５４を介してPNPトランジスタ６２に電流が流れるので、バイアス電圧出力端子５６の電圧は式（９）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最大値は、適用するPNPトランジスタ６２のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２６】
実施の形態４．
図４は本実施の形態によるAPD制御回路の構成図である。なお、図１の実施の形態１によるAPD制御回路を図４のAPD制御回路に置き換えれば本実施の形態による光受信装置を構成できる。
図４において、５０は電圧制御電流源の制御端子、５１は電圧制御電流源、５２はNPNトランジスタ、５３、５４は抵抗、５５は高電圧発生回路、５６はバイアス電圧出力端子、５７はクリップ電圧入力端子、６３は定電流源、６４、６５はPNPトランジスタである。
図２に示すAPD制御回路は、電圧制御電流源５１と抵抗５４から成る従来のAPD制御回路に、定電流源６３、PNPトランジスタ６４、６５から成るクリップ回路を接続した構成になっている。ここで定電流源６３の一端は高電圧発生回路５５に接続され、他端はPNPトランジスタ６４、６５のエミッタおよびバイアス電圧出力端子５６に接続されている。PNPトランジスタ６４、６５のコレクタは共に接地され、PNPトランジスタ６４のベースは電圧制御電流源５１と抵抗５４との接続点に接続され、PNPトランジスタ６５のベースはAPDのバイアス電圧の最大値に対応する電圧、即ちクリップ電圧が与えられている。
【００２７】
次に図４に示すAPD制御回路の動作について説明する。
電圧制御電流源５１と抵抗５４から成る回路の動作は従来のAPD制御回路と同一であり、PNPトランジスタ６４のベース電圧の最小値はNPNトランジスタ５２が飽和したときに与えられる。このときPNPトランジスタ６４のベース電圧はPNPトランジスタ６５のベースに与えられているAPDのバイアス電圧の最大値に対応する電圧よりも低位であるので、PNPトランジスタ６４が導通状態となる。したがってバイアス電圧出力端子５６の最小値VAPD-MINは、PNPトランジスタ６４のベース-エミッタ間電圧をVBE1、NPNトランジスタ５２の飽和電圧を VSAT、抵抗５４の抵抗値を R1、抵抗５３の抵抗値を R2とすると、次式となる。
VAPD-MIN = （VH - VSAT）x R2／（R1 + R2）+ VSAT + VBE1 （１０）
【００２８】
バイアス電圧出力端子５６の電圧が式（１０）で与えられるバイアス電圧の最小値となる光信号電力から光信号電力が減少すると、電圧制御電流源５１の電流の減少によりPNPトランジスタ６４のベース電圧が上昇する。このときPNPトランジスタ６４のベース電圧がクリップ電圧入力端子５７に与えられた電圧よりも大きくなるとPNPトランジスタ６５は導通状態になる。この状態でのバイアス電圧出力端子５６の電圧VAPD-MAXは、クリップ電圧入力端子５７の電圧をVLCLIP、PNPトランジスタ６５のベース-エミッタ間電圧をVBE2とすると次式となる。
VAPD-MAX = VLCLIP + VBE2 （１１）
光信号電力が更に減少して電圧制御電流源５１の電流が減少しても、定電流源６３の電流はPNPトランジスタ６５を介して流れるので、バイアス電圧出力端子５６の電圧は式（１１）で与えられる電圧にクリップされる。したがって本回路構成によれば、APDのバイアス電圧の最大値は、適用するPNPトランジスタ６５のベース-エミッタ間電圧が決まれば、クリップ電圧入力端子５７に与えられる電圧によってのみ決定することができる。
また上記例では、電圧制御電流源５１がNPNトランジスタ５２と抵抗５３で構成されるとして動作を説明したが、差動形式等の他の構成の電圧制御電流源でも同様の動作となる。
【００２９】
【発明の効果】
以上のように第１および第２の発明に係わるAPDのバイアス電圧制御回路によれば、クリップ電圧入力端子に印加する電圧によりAPDのバイアス電圧の最小値を決定できるため、従来のバイアス電圧制御回路に比べて回路設計が容易となる。
【００３０】
第３および第４の発明に係わるAPDのバイアス電圧制御回路によれば、クリップ電圧入力端子に印加する電圧によりAPDのバイアス電圧の最大値を決定できるため、従来のバイアス電圧制御回路に比べて回路設計が容易となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるAPDのバイアス電圧制御回路の構成図である。
【図２】この発明の実施の形態２によるAPDのバイアス電圧制御回路の構成図である。
【図３】この発明の実施の形態３によるAPDのバイアス電圧制御回路の構成図である。
【図４】この発明の実施の形態４によるAPDのバイアス電圧制御回路の構成図である。
【図５】従来の光受信装置の構成図である。
【符号の説明】
５１ 電圧制御電流源
５４ 抵抗
５５ 高電圧発生回路
５８ NPNトランジスタ
５９ 定電流源
６０ 第１のNPNトランジスタ
６１ 第２のNPNトランジスタ
６２ PNPトランジスタ
６３ 定電流源
６４ 第１のPNPトランジスタ
６５ 第２のPNPトランジスタ
Claims (4)
- 電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、前記抵抗器の高位電源側端子にコレクタが接続され、前記抵抗の低位電源側端子にエミッタが接続され、所定の電圧を出力するクリップ端子にベースが接続されたNPNトランジスタとを有し、
前記クリップ端子からの電圧により前記NPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めることを特徴とするアバランシェフォトダイオードのバイアス制御回路。 - 電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路にコレクタが接続され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のNPNトランジスタと、
前記高電圧発生回路にコレクタが接続され、所定の電圧を加えるクリップ端子にベースが接続された第２のNPNトランジスタと、
前記第１および第２のNPNトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のNPNトランジスタのエミッタに接続され、他端が接地された定電流源とを有し、 前記クリップ端子からの電圧により前記第２のNPNトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の下限を決めることを特徴とするアバランシェフォトダイオードのバイアス制御回路。 - 電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力に抵抗器を介してカソードが接続されたアバランシェフォトダイオードと、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、コレクタが接地され、前記抵抗の前記電圧制御電流源側端子にエミッタが接続され、所定の電圧を加えるクリップ端子にベースが接続されたPNPトランジスタとを有し、
前記クリップ端子からの電圧により前記PNPトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の上限を決めることを特徴とするアバランシェフォトダイオードのバイアス制御回路。 - 電圧制御端子からの電圧によりアバランシェフォトダイオードのカソードに与えるバイアス電圧を制御するアバランシェフォトダイオードのバイアス制御回路において、
高電圧発生回路の出力を抵抗器を介して接続され、前記電圧制御端子からの電圧により前記抵抗器を流れる電流を制御する電圧制御電流源と、
前記高電圧発生回路に一端が接続された定電流源と、
コレクタが接地され、前記抵抗の前記電圧制御電流源側の端子にベースが接続された第１のPNPトランジスタと、
コレクタが接地され、所定の電圧を加えるクリップ端子にベースが接続された第２のPNPトランジスタと、
前記第１および第２のPNPトランジスタのエミッタにカソードが接続されたアバランシェフォトダイオードと、一端が前記第１および第２のPNPトランジスタのエミッタに接続され、他端が前記高電圧発生回路に接続された定電流源とを有し、前記クリップ端子からの電圧により前記第２のPNPトランジスタが前記アバランシェフォトダイオードのカソードに加わる電圧の上限を決めることを特徴とするアバランシェフォトダイオードのバイアス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08676697A JP3539122B2 (ja) | 1997-04-04 | 1997-04-04 | アバランシェフォトダイオードのバイアス電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08676697A JP3539122B2 (ja) | 1997-04-04 | 1997-04-04 | アバランシェフォトダイオードのバイアス電圧制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284954A JPH10284954A (ja) | 1998-10-23 |
| JP3539122B2 true JP3539122B2 (ja) | 2004-07-07 |
Family
ID=13895881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08676697A Expired - Fee Related JP3539122B2 (ja) | 1997-04-04 | 1997-04-04 | アバランシェフォトダイオードのバイアス電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539122B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5864025B2 (ja) * | 2013-02-19 | 2016-02-17 | 三菱電機株式会社 | バースト光受信器、バースト光受信器のａｐｄのバイアス電圧制御方法 |
| CN108445946B (zh) * | 2018-04-04 | 2024-07-19 | 安徽问天量子科技股份有限公司 | 量子密钥分配系统中apd的温度自适应控制电路及方法 |
| CN113489295B (zh) * | 2021-06-17 | 2022-06-03 | 北醒（北京）光子科技有限公司 | 一种apd保护方法及电路 |
-
1997
- 1997-04-04 JP JP08676697A patent/JP3539122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284954A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0982880B1 (en) | Optical transmitter having temperature compensating function | |
| US20040057478A1 (en) | Control circuit for constantly setting optical output of semiconductor laser | |
| JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| KR100188367B1 (ko) | 넓은 동적 범위를 갖는 버퍼 회로 | |
| JP2749714B2 (ja) | 内燃機関用点火装置 | |
| JP3539122B2 (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
| JPH0446009B2 (ja) | ||
| EP0565116A2 (en) | Bias circuit for photodiode | |
| EP0507388A2 (en) | Differential amplifier with signal-dependent quiescent current control | |
| US6285258B1 (en) | Offset voltage trimming circuit | |
| JPH0553406B2 (ja) | ||
| JPH0798249A (ja) | 光受信装置 | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPH1048268A (ja) | ピーク検波回路 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JP2004072250A (ja) | 高周波増幅器 | |
| JP2993431B2 (ja) | ヒステリシスコンパレータ | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JP3675130B2 (ja) | 増幅回路 | |
| JP2005094635A (ja) | 電力増幅器のバイアス回路 | |
| JP3076129B2 (ja) | 差動増幅装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| EP0645687A2 (en) | Reference voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |