JP3529883B2 - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JP3529883B2 JP3529883B2 JP05725295A JP5725295A JP3529883B2 JP 3529883 B2 JP3529883 B2 JP 3529883B2 JP 05725295 A JP05725295 A JP 05725295A JP 5725295 A JP5725295 A JP 5725295A JP 3529883 B2 JP3529883 B2 JP 3529883B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- converter
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号変換装置に関し、特
に、液晶ディスプレイーを駆動するサンプル・ホールド
回路の様に同一構成同一機能の回路を多数個並列に配置
した信号変換器の変換偏差を低減する信号変換装置に関
する。
に、液晶ディスプレイーを駆動するサンプル・ホールド
回路の様に同一構成同一機能の回路を多数個並列に配置
した信号変換器の変換偏差を低減する信号変換装置に関
する。
【０００２】
【従来の技術】同一構成同一機能の回路を多数個並列に
配置した信号変換器はその変換偏差を低減するために、
従来より様々な工夫がなされてきた。例えば液晶ディス
プレーを駆動する目的で使用されるサンプル・ホールド
回路においては、各サンプル・ホールド回路で発生する
誤差を低減するために様々な工夫がなされてきた。
配置した信号変換器はその変換偏差を低減するために、
従来より様々な工夫がなされてきた。例えば液晶ディス
プレーを駆動する目的で使用されるサンプル・ホールド
回路においては、各サンプル・ホールド回路で発生する
誤差を低減するために様々な工夫がなされてきた。
【０００３】例えば、特公平６−５４９６１（サンプル
・ホールド回路）やＰｒｏｃ．ｏｆ１９９３ ＶＬＳＩ
Ｃｉｒｃｕｉｔｓ Ｓｙｍｐ．，ｐｐ．１１９−１１
８，Ｋｙｏｔｏ，Ｊａｐａｎ，Ｍａｙ １９９３（Ａ
７００−ＭＨｚｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒ
ａｎａｌｏｇ ｗａｖｅｆｏｒｍｓａｍｐｌｉｎｇ
ｃｉｒｃｕｉｔ）等において示される様に、個々の信号
変換器の精度を向上させることにより、このような信号
変換器を多数個配置した信号変換装置における変換偏差
を低減する工夫が提案されている。
・ホールド回路）やＰｒｏｃ．ｏｆ１９９３ ＶＬＳＩ
Ｃｉｒｃｕｉｔｓ Ｓｙｍｐ．，ｐｐ．１１９−１１
８，Ｋｙｏｔｏ，Ｊａｐａｎ，Ｍａｙ １９９３（Ａ
７００−ＭＨｚｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒ
ａｎａｌｏｇ ｗａｖｅｆｏｒｍｓａｍｐｌｉｎｇ
ｃｉｒｃｕｉｔ）等において示される様に、個々の信号
変換器の精度を向上させることにより、このような信号
変換器を多数個配置した信号変換装置における変換偏差
を低減する工夫が提案されている。
【０００４】また別の工夫として、ダイナミックエレメ
ントマッチングと呼ばれる方法やその改良が知られてい
る。これらの方法においては複数の単一機能回路を組み
合わせて１つの機能を実現しようとするとき、例えばｎ
個の電流源を組み合わせてｎ階調を表現するＤ／Ａ変換
器を作るとき、階調１を表現するにはｎ個の電流源の中
から１つを選択すればよいが、どれを選択しても良いた
め１つの電流源が選択される確率が等確率になる様にし
て個々の電流源で発生する誤差を平均としてゼロになる
ようにしたものである。この様な例としては、特願平４
−１４０２２３のＤ／Ａ変換装置、特開平２−１８９５
７９の液晶ディスプレー駆動装置等があげられる。
ントマッチングと呼ばれる方法やその改良が知られてい
る。これらの方法においては複数の単一機能回路を組み
合わせて１つの機能を実現しようとするとき、例えばｎ
個の電流源を組み合わせてｎ階調を表現するＤ／Ａ変換
器を作るとき、階調１を表現するにはｎ個の電流源の中
から１つを選択すればよいが、どれを選択しても良いた
め１つの電流源が選択される確率が等確率になる様にし
て個々の電流源で発生する誤差を平均としてゼロになる
ようにしたものである。この様な例としては、特願平４
−１４０２２３のＤ／Ａ変換装置、特開平２−１８９５
７９の液晶ディスプレー駆動装置等があげられる。
【０００５】このうち前者の従来技術は信号変換装置の
変換偏差を低減するうえでそのまま利用することができ
るが、後者の従来技術においては、液晶ディスプレーを
駆動するためにサンプル・ホールド回路を用いた場合、
サンプル・ホールド回路の総数が通常数千に及ぶため周
辺の制御回路が膨大なものとなって実際には実現するこ
とができない。
変換偏差を低減するうえでそのまま利用することができ
るが、後者の従来技術においては、液晶ディスプレーを
駆動するためにサンプル・ホールド回路を用いた場合、
サンプル・ホールド回路の総数が通常数千に及ぶため周
辺の制御回路が膨大なものとなって実際には実現するこ
とができない。
【０００６】本発明はこのような課題に着目してなされ
たものであり、その目的とするところは、同一構成同一
機能の回路を多数個並列に配置して構成される信号変換
器の変換偏差を低減できる信号変換装置を提供すること
にある。
たものであり、その目的とするところは、同一構成同一
機能の回路を多数個並列に配置して構成される信号変換
器の変換偏差を低減できる信号変換装置を提供すること
にある。
【０００７】
【課題を解決するための手段及び作用】上記の目的を達
成するために、第１の発明は、入力信号に応じて出力信
号を生成するＮ個の信号変換器を具備し、かつＪ個の装
置入力端とＱ個の装置出力端とを有する信号変換装置で
あって、前記Ｎ個の信号変換器は、各々がＰi 個の信号
変換器からなるＭ個（Ｍ≦Ｎ）の信号変換器集団に分離
され、かつ各信号変換器集団ｉ（ｉ＝１，Ｍ）はそれぞ
れＪ個の装置入力端のいずれかに結線されているＰｉ個
の入力端子と、Ｑ個の装置出力端のいずれかに結線され
ているＰｉ個の出力端子を有し、前記信号変換装置はさ
らに、前記Ｐｉ個の信号変換器のそれぞれの入力信号を
前記Ｐｉ個の入力端子から選択する第１のスイッチ手段
と、前記Ｐｉ個の信号変換器のそれぞれの出力信号を前
記Ｐｉ個の出力端子から選択する第２のスイッチ手段
と、Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる
一定周期の繰り返しをもつ制御信号、あるいはランダム
な制御信号を用いて、前記Ｎ個の信号変換器の各々の変
換誤差が平均化されるように前記第１のスイッチ手段と
前記第２のスイッチ手段の動作を制御する制御手段とを
具備する。また、第２の発明は、第１の発明において、
前記信号変換器の数Ｐｉ（ｉ＝１，Ｍ）が前記装置入力
端の数Ｊと等しい。また、第３の発明は、第１の発明に
おいて、前記信号変換器は、入力信号を一時的に保持す
る機能を具備する。また、第４の発明は、第１の発明に
おいて、前記信号変換器は差動入力出力機能素子であ
り、前記所定の制御信号に応じて前記Ｐｉ個の各入力端
子のそれぞれと出力端子のそれぞれとを入れ替える。ま
た、第５の発明は、第１の発明において、前記信号変換
器は増幅機能素子であり、この増幅機能素子の入力信号
端は第３のスイッチ手段を介して複数の第４のスイッチ
手段と、第５のスイッチ手段とに接続され、前記複数の
第４のスイッチ手段の他端はそれぞれ複数の容量の正端
子に接続され、前記第５のスイッチ手段の他端は接地さ
れ、前記複数の容量の負端子は演算増幅器の負入力端に
接続され、この演算増幅器の出力端子は複数の第６のス
イッチ手段を介してそれぞれ前記複数の容量の正端子に
接続されるとともに、第７のスイッチ手段を介して前記
演算増幅器の負入力端子に接続され、前記増幅機能素子
の出力端は前記演算増幅器の出力端子である。また、第
６の発明は、第１の発明において、前記Ｍは前記Ｎの最
小公倍数であり、前記入力信号数がＮ／Ｍである。ま
た、第７の発明は、第５の発明において、前記信号変換
器の個数Ｐｉ（ｉ＝１，Ｍ）が前記装置入力端の数ｊと
等しいかあるいは少ない。また、第８の発明は、入力信
号を所定の制御回路からの第１の制御信号に応じて変換
・分配してＫ本の信号を生成する第１の分配器と、前記
Ｋ本の信号をそれぞれ入力とするＫ個の信号変換器と、
このＫ個の信号変換器のＫ個の出力を入力とし、前記制
御回路からの第２の制御信号に従ってＫ個の出力を出力
する第２の分配器とを具備する信号変換器集団を複数個
備え、前記第１の制御信号及び前記第２の制御信号とし
て、Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる
一定周期の繰り返しをもつ制御信号、あるいはランダム
な制御信号を用い、これによって前記複数個の信号変換
器集団の各々の変換誤差が平均化される。また、第９の
発明は、第８の発明において、前記信号変換器はサンプ
ル・ホールド回路である。また、第１０の発明は、第９
の発明において、前記信号変換装置の出力負荷は時間積
分機能を有している。また、第１１の発明は、各々の画
素に対応して入力された入力信号を画素信号電圧として
各々対応する画素に印加することにより液晶を表示駆動
する信号変換装置を有する液晶表示装置であって、前記
信号変換装置は、入力信号に応じて出力信号を生成する
Ｎ個の信号変換器を具備するとともに、Ｊ個の装置入力
端とＱ個の装置出力端とを有し、前記Ｎ個の信号変換器
は、各々がＰi 個の信号変換器からなるＭ個（Ｍ≦Ｎ）
の信号変換器集団に分離され、かつ各信号変換器集団ｉ
（ｉ＝１，Ｍ）はそれぞれＪ個の装置入力端のいずれか
に結線されているＰｉ個の入力端子と、Ｑ個の装置出力
端のいずれかに結線されているＰｉ個の出力端子を有
し、前記信号変換装置はさらに、前記Ｐｉ個の信号変換
器のそれぞれの入力信号を前記Ｐｉ個の入力端子から選
択する第１のスイッチ手段と、前記Ｐｉ個の信号変換器
のそれぞれの 出力信号を前記Ｐｉ個の出力端子から選択
する第２のスイッチ手段と、Ｐｉ回の繰り返しをもつ制
御信号、Ｐｉとは異なる一定周期の繰り返しをもつ制御
信号、あるいはランダムな制御信号を用いて、前記Ｎ個
の信号変換器の各々の変換誤差が平均化されるように前
記第１のスイッチ手段と前記第２のスイッチ手段の動作
を制御する制御手段とを具備する。
成するために、第１の発明は、入力信号に応じて出力信
号を生成するＮ個の信号変換器を具備し、かつＪ個の装
置入力端とＱ個の装置出力端とを有する信号変換装置で
あって、前記Ｎ個の信号変換器は、各々がＰi 個の信号
変換器からなるＭ個（Ｍ≦Ｎ）の信号変換器集団に分離
され、かつ各信号変換器集団ｉ（ｉ＝１，Ｍ）はそれぞ
れＪ個の装置入力端のいずれかに結線されているＰｉ個
の入力端子と、Ｑ個の装置出力端のいずれかに結線され
ているＰｉ個の出力端子を有し、前記信号変換装置はさ
らに、前記Ｐｉ個の信号変換器のそれぞれの入力信号を
前記Ｐｉ個の入力端子から選択する第１のスイッチ手段
と、前記Ｐｉ個の信号変換器のそれぞれの出力信号を前
記Ｐｉ個の出力端子から選択する第２のスイッチ手段
と、Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる
一定周期の繰り返しをもつ制御信号、あるいはランダム
な制御信号を用いて、前記Ｎ個の信号変換器の各々の変
換誤差が平均化されるように前記第１のスイッチ手段と
前記第２のスイッチ手段の動作を制御する制御手段とを
具備する。また、第２の発明は、第１の発明において、
前記信号変換器の数Ｐｉ（ｉ＝１，Ｍ）が前記装置入力
端の数Ｊと等しい。また、第３の発明は、第１の発明に
おいて、前記信号変換器は、入力信号を一時的に保持す
る機能を具備する。また、第４の発明は、第１の発明に
おいて、前記信号変換器は差動入力出力機能素子であ
り、前記所定の制御信号に応じて前記Ｐｉ個の各入力端
子のそれぞれと出力端子のそれぞれとを入れ替える。ま
た、第５の発明は、第１の発明において、前記信号変換
器は増幅機能素子であり、この増幅機能素子の入力信号
端は第３のスイッチ手段を介して複数の第４のスイッチ
手段と、第５のスイッチ手段とに接続され、前記複数の
第４のスイッチ手段の他端はそれぞれ複数の容量の正端
子に接続され、前記第５のスイッチ手段の他端は接地さ
れ、前記複数の容量の負端子は演算増幅器の負入力端に
接続され、この演算増幅器の出力端子は複数の第６のス
イッチ手段を介してそれぞれ前記複数の容量の正端子に
接続されるとともに、第７のスイッチ手段を介して前記
演算増幅器の負入力端子に接続され、前記増幅機能素子
の出力端は前記演算増幅器の出力端子である。また、第
６の発明は、第１の発明において、前記Ｍは前記Ｎの最
小公倍数であり、前記入力信号数がＮ／Ｍである。ま
た、第７の発明は、第５の発明において、前記信号変換
器の個数Ｐｉ（ｉ＝１，Ｍ）が前記装置入力端の数ｊと
等しいかあるいは少ない。また、第８の発明は、入力信
号を所定の制御回路からの第１の制御信号に応じて変換
・分配してＫ本の信号を生成する第１の分配器と、前記
Ｋ本の信号をそれぞれ入力とするＫ個の信号変換器と、
このＫ個の信号変換器のＫ個の出力を入力とし、前記制
御回路からの第２の制御信号に従ってＫ個の出力を出力
する第２の分配器とを具備する信号変換器集団を複数個
備え、前記第１の制御信号及び前記第２の制御信号とし
て、Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる
一定周期の繰り返しをもつ制御信号、あるいはランダム
な制御信号を用い、これによって前記複数個の信号変換
器集団の各々の変換誤差が平均化される。また、第９の
発明は、第８の発明において、前記信号変換器はサンプ
ル・ホールド回路である。また、第１０の発明は、第９
の発明において、前記信号変換装置の出力負荷は時間積
分機能を有している。また、第１１の発明は、各々の画
素に対応して入力された入力信号を画素信号電圧として
各々対応する画素に印加することにより液晶を表示駆動
する信号変換装置を有する液晶表示装置であって、前記
信号変換装置は、入力信号に応じて出力信号を生成する
Ｎ個の信号変換器を具備するとともに、Ｊ個の装置入力
端とＱ個の装置出力端とを有し、前記Ｎ個の信号変換器
は、各々がＰi 個の信号変換器からなるＭ個（Ｍ≦Ｎ）
の信号変換器集団に分離され、かつ各信号変換器集団ｉ
（ｉ＝１，Ｍ）はそれぞれＪ個の装置入力端のいずれか
に結線されているＰｉ個の入力端子と、Ｑ個の装置出力
端のいずれかに結線されているＰｉ個の出力端子を有
し、前記信号変換装置はさらに、前記Ｐｉ個の信号変換
器のそれぞれの入力信号を前記Ｐｉ個の入力端子から選
択する第１のスイッチ手段と、前記Ｐｉ個の信号変換器
のそれぞれの 出力信号を前記Ｐｉ個の出力端子から選択
する第２のスイッチ手段と、Ｐｉ回の繰り返しをもつ制
御信号、Ｐｉとは異なる一定周期の繰り返しをもつ制御
信号、あるいはランダムな制御信号を用いて、前記Ｎ個
の信号変換器の各々の変換誤差が平均化されるように前
記第１のスイッチ手段と前記第２のスイッチ手段の動作
を制御する制御手段とを具備する。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】上記した第１の発明によれば、装置入力端
の数Ｊと信号変換器の数Ｐｉとが等しくなくともよいた
め、平均化する誤差成分を発生する信号変換器の数をＪ
とは無関係に設定することができ、誤差成分を打ち消し
て精度を高めることができるようになる。また、Ｐｉ個
の前記信号変換器の出力誤差の分散をＰｉの平方根で除
した値に低減することができる。また、制御信号によっ
て生じる液晶ディスプレー表示像のチラツキを低減する
ことができる。
の数Ｊと信号変換器の数Ｐｉとが等しくなくともよいた
め、平均化する誤差成分を発生する信号変換器の数をＪ
とは無関係に設定することができ、誤差成分を打ち消し
て精度を高めることができるようになる。また、Ｐｉ個
の前記信号変換器の出力誤差の分散をＰｉの平方根で除
した値に低減することができる。また、制御信号によっ
て生じる液晶ディスプレー表示像のチラツキを低減する
ことができる。
【００１５】また、第２の発明によれば、Ｐｉ個の前記
信号変換器の出力偏差の分散をＰｉの少なくともＰｉの
平方根で除した値に低減することができる。
信号変換器の出力偏差の分散をＰｉの少なくともＰｉの
平方根で除した値に低減することができる。
【００１６】また、第３の発明によれば、Ｐｉ個の前記
サンプル・ホールド回路の出力偏差の分散を少なくとも
Ｐｉ個の平方根で除した値以下に低減することができ
る。また、第４の発明によれば、前記信号変換器差動入
力の一方の入力と差動出力の関係と、前記差動入力の他
方の入力と差動出力の関係に対称性を持たせることがで
きる。
サンプル・ホールド回路の出力偏差の分散を少なくとも
Ｐｉ個の平方根で除した値以下に低減することができ
る。また、第４の発明によれば、前記信号変換器差動入
力の一方の入力と差動出力の関係と、前記差動入力の他
方の入力と差動出力の関係に対称性を持たせることがで
きる。
【００１７】また、第５の発明によれば、２つの入力端
をもつ入力段は対称に構成されるので、その他をスイッ
チで切り替えることで、製造上のばらつきなどで生ずる
誤差を平均化することができる。
をもつ入力段は対称に構成されるので、その他をスイッ
チで切り替えることで、製造上のばらつきなどで生ずる
誤差を平均化することができる。
【００１８】また、第６の発明によれば、前記Ｍ個の信
号変換器集団すべてにおいてＰｉ個の前記サンプル・ホ
ールド回路の出力偏差の分散を少なくともＰｉ個の平方
根で除した値以下に低減することができる。
号変換器集団すべてにおいてＰｉ個の前記サンプル・ホ
ールド回路の出力偏差の分散を少なくともＰｉ個の平方
根で除した値以下に低減することができる。
【００１９】また、第７の発明によれば、前記装置入力
信号を逐次処理する目的に利用することができる。ま
た、第８の発明によれば、入力信号を前記Ｋ個の信号変
換器において変換した出力偏差の分散をＫの平方根で除
した値に低減することができる。
信号を逐次処理する目的に利用することができる。ま
た、第８の発明によれば、入力信号を前記Ｋ個の信号変
換器において変換した出力偏差の分散をＫの平方根で除
した値に低減することができる。
【００２０】また、第９の発明によれば、入力信号を前
記Ｋ個のサンプル・ホールド回路において標本化した出
力の偏差の分散をＫの平方根で除した値に低減すること
ができる。また、第１０の発明によれば、本発明を液晶
ディスプレー装置の表示信号源に用いて画質の向上に資
することができる。また、第１１の発明によれば、装置
入力端の数Ｊと信号変換器の数Ｐｉとが等しくなくとも
よいため、平均化する誤差成分を発生する信号変換器の
数をＪとは無関係に設定することができ、誤差成分を打
ち消して精度を高めることができるようになる。また、
Ｐｉ個の前記信号変換器の出力誤差の分散をＰｉの平方
根で除した値に低減することができる。また、制御信号
によって生じる液晶ディスプレー表示像のチラツキを低
減することができる。
記Ｋ個のサンプル・ホールド回路において標本化した出
力の偏差の分散をＫの平方根で除した値に低減すること
ができる。また、第１０の発明によれば、本発明を液晶
ディスプレー装置の表示信号源に用いて画質の向上に資
することができる。また、第１１の発明によれば、装置
入力端の数Ｊと信号変換器の数Ｐｉとが等しくなくとも
よいため、平均化する誤差成分を発生する信号変換器の
数をＪとは無関係に設定することができ、誤差成分を打
ち消して精度を高めることができるようになる。また、
Ｐｉ個の前記信号変換器の出力誤差の分散をＰｉの平方
根で除した値に低減することができる。また、制御信号
によって生じる液晶ディスプレー表示像のチラツキを低
減することができる。
【００２１】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。図１は本発明の一実施例における信号変換装
置の構成を示す図である。この信号変換装置はＪ個の装
置入力端１００とＱ個の装置出力端１０４とを有し、か
つ、装置入力端１００からの入力信号に応じて装置出力
端１０４において出力信号を生成するＮ個の信号変換器
１０２を具備している。
説明する。図１は本発明の一実施例における信号変換装
置の構成を示す図である。この信号変換装置はＪ個の装
置入力端１００とＱ個の装置出力端１０４とを有し、か
つ、装置入力端１００からの入力信号に応じて装置出力
端１０４において出力信号を生成するＮ個の信号変換器
１０２を具備している。
【００２２】Ｎ個の信号変換器１０２は各々がＰｉ個の
信号変換器からなるＭ個( Ｍ≦Ｎ）の信号変換器集団に
分離されている。そして、各信号変換器集団ｉ（ｉ＝
１，Ｍ）はそれぞれＪ個の装置入力端のいずれかに結線
されているＰｉ個の入力端子と、Ｑ個の装置出力端のい
ずれかに結線されているＰｉ個の出力端子を有する。ま
た、本信号変換装置はさらに制御回路の制御信号に応じ
て前記Ｐｉ個の信号変換器１０２のそれぞれの入力信号
を前記Ｐｉ個の入力端子から選択する第１のスイッチ手
段（スイッチ手段１０１）と、それぞれの出力信号を前
記Ｐｉ個の出力端子から選択する第２のスイッチ手段
（スイッチ手段１０３）とを具備している。
信号変換器からなるＭ個( Ｍ≦Ｎ）の信号変換器集団に
分離されている。そして、各信号変換器集団ｉ（ｉ＝
１，Ｍ）はそれぞれＪ個の装置入力端のいずれかに結線
されているＰｉ個の入力端子と、Ｑ個の装置出力端のい
ずれかに結線されているＰｉ個の出力端子を有する。ま
た、本信号変換装置はさらに制御回路の制御信号に応じ
て前記Ｐｉ個の信号変換器１０２のそれぞれの入力信号
を前記Ｐｉ個の入力端子から選択する第１のスイッチ手
段（スイッチ手段１０１）と、それぞれの出力信号を前
記Ｐｉ個の出力端子から選択する第２のスイッチ手段
（スイッチ手段１０３）とを具備している。
【００２３】ここで、第１及び第２のスイッチ手段１０
１、１０３の切り替え方としては、（１）Ｐｉ回の繰り
返し、（２）Ｐｉとは異なる一定周期で切り替える、
（３）周期性をもたせずランダムに切り替える、等が考
えられる。
１、１０３の切り替え方としては、（１）Ｐｉ回の繰り
返し、（２）Ｐｉとは異なる一定周期で切り替える、
（３）周期性をもたせずランダムに切り替える、等が考
えられる。
【００２４】このような構成によれば、装置入力端の数
Ｊと信号変換器の数Ｐｉとが等しくなくともよいため、
平均化する誤差成分を発生する信号変換器の数をＪとは
無関係に設定することができ、誤差成分を打ち消して精
度を高めることができるようになる。
Ｊと信号変換器の数Ｐｉとが等しくなくともよいため、
平均化する誤差成分を発生する信号変換器の数をＪとは
無関係に設定することができ、誤差成分を打ち消して精
度を高めることができるようになる。
【００２５】図２は図１の構成において、装置入力端の
数Ｊと信号変換器の数Ｐｉとが等しい場合の構成を示す
図であり、入力信号５を制御回路２の第１の制御信号７
に応じて変換・分配し、Ｋ本の信号を生成する第１の分
配器１と、前記Ｋ本の信号をそれぞれ入力とするＫ個の
信号変換器対３−１，３−２と、前記Ｋ個の信号変換器
対３−１，３−２のＫ個の出力を入力とし、前記制御回
路２の第２の制御信号８に従ってＫ個の出力対９−１，
９−２を出す第２の分配器４をもつ複数個の信号変換器
集団１０−ｉ（ｉ＝１，Ｍ）を具備している。
数Ｊと信号変換器の数Ｐｉとが等しい場合の構成を示す
図であり、入力信号５を制御回路２の第１の制御信号７
に応じて変換・分配し、Ｋ本の信号を生成する第１の分
配器１と、前記Ｋ本の信号をそれぞれ入力とするＫ個の
信号変換器対３−１，３−２と、前記Ｋ個の信号変換器
対３−１，３−２のＫ個の出力を入力とし、前記制御回
路２の第２の制御信号８に従ってＫ個の出力対９−１，
９−２を出す第２の分配器４をもつ複数個の信号変換器
集団１０−ｉ（ｉ＝１，Ｍ）を具備している。
【００２６】図３、図４は上記した実施例の動作説明図
である。まず、図３を用いて図２の回路動作を説明す
る。図３では入力信号５としてＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ
なる時系列信号を仮定し、さらに図２に示す信号変換器
集団においてＭを１とし１０−１ひとつであるとしてい
る。制御回路２は内部にフリップ・フロップ等による論
理回路からなり、入力信号５に同期しあるいは自律的に
図３の７、８で示される様な制御信号を第１の分配器
１、第２の分配器４に供給しているものとする。また、
第１の分配器１は制御信号７が論理１の時、入力信号５
を始めに信号線６−１に送り、次に信号線６−２に送る
ように切り替えるための回路が内蔵されているものとす
る。また、制御信号７が論理０の時、入力信号５を始め
に信号線６−２に送り、次に信号線６−１に送るように
切り替えるための回路が内蔵されているとする。
である。まず、図３を用いて図２の回路動作を説明す
る。図３では入力信号５としてＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ
なる時系列信号を仮定し、さらに図２に示す信号変換器
集団においてＭを１とし１０−１ひとつであるとしてい
る。制御回路２は内部にフリップ・フロップ等による論
理回路からなり、入力信号５に同期しあるいは自律的に
図３の７、８で示される様な制御信号を第１の分配器
１、第２の分配器４に供給しているものとする。また、
第１の分配器１は制御信号７が論理１の時、入力信号５
を始めに信号線６−１に送り、次に信号線６−２に送る
ように切り替えるための回路が内蔵されているものとす
る。また、制御信号７が論理０の時、入力信号５を始め
に信号線６−２に送り、次に信号線６−１に送るように
切り替えるための回路が内蔵されているとする。
【００２７】第２の分配器４は制御信号８が論理１の
時、信号変換器３−１の出力を出力信号線９−１に送
り、信号変換器３−２の出力を出力信号線９−２に送る
ように切り替えるための回路が内蔵されているとし、ま
た制御信号８が論理０の時、信号変換器３−２の出力を
出力信号線９−１に送り、信号変換器３−１の出力を出
力信号線９−２に送るように切り替えるための回路が内
蔵されているとする。出力信号線９−１を観測している
と、入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆなる時系列信号が１つおきに現われＡ、Ｃ、Ｅなる時
系列信号を得る。また、出力信号線９−２を観測してい
ると、入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆなる時系列信号がやはり１つおきに現われ、Ｂ、
Ｄ、Ｆなる時系列信号を得る。
時、信号変換器３−１の出力を出力信号線９−１に送
り、信号変換器３−２の出力を出力信号線９−２に送る
ように切り替えるための回路が内蔵されているとし、ま
た制御信号８が論理０の時、信号変換器３−２の出力を
出力信号線９−１に送り、信号変換器３−１の出力を出
力信号線９−２に送るように切り替えるための回路が内
蔵されているとする。出力信号線９−１を観測している
と、入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆなる時系列信号が１つおきに現われＡ、Ｃ、Ｅなる時
系列信号を得る。また、出力信号線９−２を観測してい
ると、入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆなる時系列信号がやはり１つおきに現われ、Ｂ、
Ｄ、Ｆなる時系列信号を得る。
【００２８】入力信号５を１つおきに信号変換器３−
１，３−２に送る工夫は信号変換器における変換速度を
低減する並列処理技術としてすでに知られている。出力
信号線９−１，９−２において観測される並列処理され
た信号においては次の様な性質が加わっている。すなわ
ち、出力信号線９−１において観測されるＡ、Ｃ、Ｅな
る時系列信号は順にＡは信号変換器３−１を通過して処
理され、Ｂは信号変換器３−２を通過して処理され、Ｃ
はまた信号変換器３−１を通過して処理されるというこ
とが繰り返されていることになる。
１，３−２に送る工夫は信号変換器における変換速度を
低減する並列処理技術としてすでに知られている。出力
信号線９−１，９−２において観測される並列処理され
た信号においては次の様な性質が加わっている。すなわ
ち、出力信号線９−１において観測されるＡ、Ｃ、Ｅな
る時系列信号は順にＡは信号変換器３−１を通過して処
理され、Ｂは信号変換器３−２を通過して処理され、Ｃ
はまた信号変換器３−１を通過して処理されるというこ
とが繰り返されていることになる。
【００２９】また、出力信号線９−２において観測され
るＢ、Ｄ、Ｆなる時系列信号において、Ｂは信号変換器
３−２を通過して処理され、Ｄは信号変換器３−１を通
過して処理され、Ｆはまた信号変換器３−２を通過して
処理されるということが繰り返されていることになる。
このことは、ひとつの出力信号端でみると、出力信号と
して得られる時系列信号は信号変換器集団１０内におけ
るすべての信号変換器を利用していることになる。
るＢ、Ｄ、Ｆなる時系列信号において、Ｂは信号変換器
３−２を通過して処理され、Ｄは信号変換器３−１を通
過して処理され、Ｆはまた信号変換器３−２を通過して
処理されるということが繰り返されていることになる。
このことは、ひとつの出力信号端でみると、出力信号と
して得られる時系列信号は信号変換器集団１０内におけ
るすべての信号変換器を利用していることになる。
【００３０】これはまた、信号変換器集団１０−ｉ（ｉ
＝１，Ｍ）におけるＭが１以上でありかつそれぞれの信
号変換器集団１０−ｉ（ｉ＝１，Ｍ）においてＫ個の信
号変換器がある場合について本実施例の特徴をより詳細
に説明する。
＝１，Ｍ）におけるＭが１以上でありかつそれぞれの信
号変換器集団１０−ｉ（ｉ＝１，Ｍ）においてＫ個の信
号変換器がある場合について本実施例の特徴をより詳細
に説明する。
【００３１】図４を用いて図２の回路動作を説明する。
図４においては、入力信号５としてＡ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆ、Ｇ、Ｈなる時系列信号が仮定され、さらに図３
における信号変換器集団はＭを２とし１０−１，１０−
２の２つであるとしている。制御回路２は内部にフリッ
プ・フロップ等の論理回路からなり、入力信号５に同期
しあるいは自律的に図４の７で示される制御信号７を第
１の分配器１に、図４の８で示される制御信号８を第２
の分配器４に供給しているとする。第１の分配器１は制
御信号７が論理１の時、入力信号５を始めに信号線６−
１に送り、次に信号線６−２に送るという手続きを繰り
返すように切り替えるための回路が内蔵されていると
し、また制御信号７が論理０の時、入力信号５を始めに
信号線６−２に送り、次に信号線６−１に送るという手
続きを繰り返すように切り替えるための回路が内蔵され
ているとする。
図４においては、入力信号５としてＡ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆ、Ｇ、Ｈなる時系列信号が仮定され、さらに図３
における信号変換器集団はＭを２とし１０−１，１０−
２の２つであるとしている。制御回路２は内部にフリッ
プ・フロップ等の論理回路からなり、入力信号５に同期
しあるいは自律的に図４の７で示される制御信号７を第
１の分配器１に、図４の８で示される制御信号８を第２
の分配器４に供給しているとする。第１の分配器１は制
御信号７が論理１の時、入力信号５を始めに信号線６−
１に送り、次に信号線６−２に送るという手続きを繰り
返すように切り替えるための回路が内蔵されていると
し、また制御信号７が論理０の時、入力信号５を始めに
信号線６−２に送り、次に信号線６−１に送るという手
続きを繰り返すように切り替えるための回路が内蔵され
ているとする。
【００３２】第２の分配器４は制御信号８が論理１の
時、信号変換器集団１０−１及び１０−２のそれぞれに
おいて信号変換器３−１の出力を出力信号線９−１に送
り、かつ信号変換器３−２の出力を出力信号線９−２に
送るように切り替えるための回路が内蔵されていると
し、また制御信号８が論理０の時、信号変換器集団１０
−１及び１０−２のそれぞれにおいて信号変換器３−２
の出力を出力信号線９−１に送り、かつ信号変換器３−
１の出力を出力信号線９−２に送るように切り替えるた
めの回路が内蔵されているとする。信号変換器集団１０
−１の出力信号線９−１を観測していると、入力信号５
として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる
時系列信号が４つおきに現われＡ、Ｅなる時系列信号を
得る。また、信号変換器集団１０−１の出力信号線９−
２を観測していると、入力信号５として仮定されたＡ、
Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる時系列信号がやはり４
つおきに現われＢ、Ｆなる時系列信号を得る。信号変換
器集団１０−２の出力信号線９−１を観測していると、
入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈなる時系列信号が４つおきに現われＣ、Ｇなる時
系列信号を得る。また、信号変換器集団１０−２の出力
信号線９−２を観測していると、入力信号５として仮定
されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる時系列信号
がやはり４つおきに現われＤ、Ｈなる時系列信号を得
る。信号変換器集団１０−１の出力信号線９−１，９−
２において観測される並列処理された信号において出力
信号線９−１において観測されるＡ、Ｅなる時系列信号
は順にＡは信号変換器３−１を通過して処理され、Ｅは
信号変換器３−２を通過して処理されるということが繰
り返されていることになる。
時、信号変換器集団１０−１及び１０−２のそれぞれに
おいて信号変換器３−１の出力を出力信号線９−１に送
り、かつ信号変換器３−２の出力を出力信号線９−２に
送るように切り替えるための回路が内蔵されていると
し、また制御信号８が論理０の時、信号変換器集団１０
−１及び１０−２のそれぞれにおいて信号変換器３−２
の出力を出力信号線９−１に送り、かつ信号変換器３−
１の出力を出力信号線９−２に送るように切り替えるた
めの回路が内蔵されているとする。信号変換器集団１０
−１の出力信号線９−１を観測していると、入力信号５
として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる
時系列信号が４つおきに現われＡ、Ｅなる時系列信号を
得る。また、信号変換器集団１０−１の出力信号線９−
２を観測していると、入力信号５として仮定されたＡ、
Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる時系列信号がやはり４
つおきに現われＢ、Ｆなる時系列信号を得る。信号変換
器集団１０−２の出力信号線９−１を観測していると、
入力信号５として仮定されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
Ｇ、Ｈなる時系列信号が４つおきに現われＣ、Ｇなる時
系列信号を得る。また、信号変換器集団１０−２の出力
信号線９−２を観測していると、入力信号５として仮定
されたＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈなる時系列信号
がやはり４つおきに現われＤ、Ｈなる時系列信号を得
る。信号変換器集団１０−１の出力信号線９−１，９−
２において観測される並列処理された信号において出力
信号線９−１において観測されるＡ、Ｅなる時系列信号
は順にＡは信号変換器３−１を通過して処理され、Ｅは
信号変換器３−２を通過して処理されるということが繰
り返されていることになる。
【００３３】また、信号変換器集団１０−１の出力信号
線９−２において観測されるＢ、Ｆなる時系列信号にお
いて、Ｂは信号変換器３−２を通過して処理され、Ｆは
信号変換器３−１を通過して処理されるということが繰
り返されていることになる。信号変換器集団１０−２の
出力信号線９−１，９−２において観測される並列処理
された信号において出力信号線９−１において観測され
るＣ、Ｇなる時系列信号は順にＣは信号変換器３−１を
通過して処理され、Ｇは信号変換器３−２を通過して処
理されるということが繰り返されていることになる。
線９−２において観測されるＢ、Ｆなる時系列信号にお
いて、Ｂは信号変換器３−２を通過して処理され、Ｆは
信号変換器３−１を通過して処理されるということが繰
り返されていることになる。信号変換器集団１０−２の
出力信号線９−１，９−２において観測される並列処理
された信号において出力信号線９−１において観測され
るＣ、Ｇなる時系列信号は順にＣは信号変換器３−１を
通過して処理され、Ｇは信号変換器３−２を通過して処
理されるということが繰り返されていることになる。
【００３４】また、信号変換器集団１０−２の出力信号
線９−２において観測されるＤ、Ｈなる時系列信号は順
にＤは信号変換器３−２を通過して処理され、Ｈは信号
変換器３−１を通過して処理されるということが繰り返
されていることになる。これは、ひとつの出力信号端で
みると、出力信号として得られる時系列信号は信号変換
器集団１０内におけるすべての信号変換器を利用してい
ることになる。
線９−２において観測されるＤ、Ｈなる時系列信号は順
にＤは信号変換器３−２を通過して処理され、Ｈは信号
変換器３−１を通過して処理されるということが繰り返
されていることになる。これは、ひとつの出力信号端で
みると、出力信号として得られる時系列信号は信号変換
器集団１０内におけるすべての信号変換器を利用してい
ることになる。
【００３５】入力信号５が信号処理され、出力９−ｉ
（ｉ＝１，Ｋ）を得るまでの過程で出力９−ｉ（ｉ＝
１，Ｋ）には期待される信号Ｖi （ｉ＝１，…，Ｋ）以
外に、望ましくない精度上の問題等による変換誤差信号
ｅi が含まれている。変換誤差信号ｅi を含む出力信号
Ｖi （ｉ＝１，…，Ｋ）はＫ個の確率変数であり、これ
らの確率変数が互いに独立で、すべて平均がＥ、分散が
σであるガウス分布を示すとする。このような仮定は本
信号変換装置を集積回路により実現することを考えてお
り妥当なものである。今、新たな確率変数として Ｖ* ＝Ｖ1 ＋Ｖ2 ＋…＋ＶK （１） なるＶ* を導入し、これを平均出力とすると、平均出力
Ｖ* の出力偏差の分散は、σ／（Ｋ）1/2 に低減され
る。上述の図３及び図４の実施例は、前記信号変換器等
をＫ段の並列化・平均化によりこの平均出力Ｖ* を求め
る構成となっており、また、これらの例では、Ｋ＝２で
あるので、平均出力Ｖ* の分散はσ／（Ｋ）1/2 となる
ことを示しており、このような操作を行わない場合に比
較して分散が１／（Ｋ）1/2 に低減されることになる。
（ｉ＝１，Ｋ）を得るまでの過程で出力９−ｉ（ｉ＝
１，Ｋ）には期待される信号Ｖi （ｉ＝１，…，Ｋ）以
外に、望ましくない精度上の問題等による変換誤差信号
ｅi が含まれている。変換誤差信号ｅi を含む出力信号
Ｖi （ｉ＝１，…，Ｋ）はＫ個の確率変数であり、これ
らの確率変数が互いに独立で、すべて平均がＥ、分散が
σであるガウス分布を示すとする。このような仮定は本
信号変換装置を集積回路により実現することを考えてお
り妥当なものである。今、新たな確率変数として Ｖ* ＝Ｖ1 ＋Ｖ2 ＋…＋ＶK （１） なるＶ* を導入し、これを平均出力とすると、平均出力
Ｖ* の出力偏差の分散は、σ／（Ｋ）1/2 に低減され
る。上述の図３及び図４の実施例は、前記信号変換器等
をＫ段の並列化・平均化によりこの平均出力Ｖ* を求め
る構成となっており、また、これらの例では、Ｋ＝２で
あるので、平均出力Ｖ* の分散はσ／（Ｋ）1/2 となる
ことを示しており、このような操作を行わない場合に比
較して分散が１／（Ｋ）1/2 に低減されることになる。
【００３６】本実施例による信号変換装置はその出力を
液晶パネル各画素に駆動電圧を供給する用途に用いたと
きに著しい効果を発揮する。すなわち、液晶パネル各画
素は応答速度が遅くかつ内部にエネルギーを蓄積する素
子であり、前記平均出力Ｖ＊を得る式に該当する処理が
負荷側で行われるためである。したがって、このような
積分機能を具備する負荷を駆動するのに最適な信号変換
装置である。液晶パネルにおいては、ポリシリＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）技術と
呼ばれているガラス基板上に信号変換装置を集積化する
場合がある。一般に、結晶シリコンと比較してポリシリ
コンによるトランジスタはその電気的性能が均一でない
ため、このトランジスタにより作られた信号変換装置に
よる入力に対する所望出力と、真の出力との偏差が大き
くなっていた。本発明による偏差低減手法は、従って、
ポリシリＴＦＴ技術による信号変換装置に適用して多大
な効果を得ることができる。
液晶パネル各画素に駆動電圧を供給する用途に用いたと
きに著しい効果を発揮する。すなわち、液晶パネル各画
素は応答速度が遅くかつ内部にエネルギーを蓄積する素
子であり、前記平均出力Ｖ＊を得る式に該当する処理が
負荷側で行われるためである。したがって、このような
積分機能を具備する負荷を駆動するのに最適な信号変換
装置である。液晶パネルにおいては、ポリシリＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）技術と
呼ばれているガラス基板上に信号変換装置を集積化する
場合がある。一般に、結晶シリコンと比較してポリシリ
コンによるトランジスタはその電気的性能が均一でない
ため、このトランジスタにより作られた信号変換装置に
よる入力に対する所望出力と、真の出力との偏差が大き
くなっていた。本発明による偏差低減手法は、従って、
ポリシリＴＦＴ技術による信号変換装置に適用して多大
な効果を得ることができる。
【００３７】以下に第１の分配器１の実施例を図５、図
６、図７により詳細に説明する。図５は制御信号７を二
逓倍する逓倍器１４により制御信号７′を生成し、排他
的論理和回路１２によりスイッチ１１−１を制御する制
御信号を得、さらにインバータ１３を介してスイッチ１
１−２を制御する制御信号を得ている。すなわち、排他
的論理和回路１２の出力が論理１のとき、スイッチ１１
−１が閉となりこのときスイッチ１１−２は開である。
また排他的論理和回路１２の出力が論理０のとき、スイ
ッチ１１−２が閉となりこのときスイッチ１１−１は開
である。この結果、本発明の図３で示す第１の分配器１
の２つの出力６−１，６−２を生成することができる。
６、図７により詳細に説明する。図５は制御信号７を二
逓倍する逓倍器１４により制御信号７′を生成し、排他
的論理和回路１２によりスイッチ１１−１を制御する制
御信号を得、さらにインバータ１３を介してスイッチ１
１−２を制御する制御信号を得ている。すなわち、排他
的論理和回路１２の出力が論理１のとき、スイッチ１１
−１が閉となりこのときスイッチ１１−２は開である。
また排他的論理和回路１２の出力が論理０のとき、スイ
ッチ１１−２が閉となりこのときスイッチ１１−１は開
である。この結果、本発明の図３で示す第１の分配器１
の２つの出力６−１，６−２を生成することができる。
【００３８】図６はこれまでの実施例とは異なり、入力
信号５がすでに５−１，５−２で示すように並列化され
ている場合の第１の分配器１の構成例を示す。図６は図
５と同様に制御信号７を二逓倍する逓倍器１４により制
御信号７′を生成し、排他的論理和回路１２によりスイ
ッチ１１−１を制御する制御信号を得、さらにインバー
タ１３を介してスイッチ１１−２を制御する制御信号を
得ている。すなわち、排他的論理和回路１２の出力が論
理１のとき、スイッチ１１−１が閉となりこのときスイ
ッチ１１−２は開である。また排他的論理和回路１２の
出力が論理０のとき、スイッチ１１−２が閉となりこの
ときスイッチ１１−１は開である。この結果、図３で示
す第１の分配器１の２つの出力６−１，６−２を生成す
ることができる。
信号５がすでに５−１，５−２で示すように並列化され
ている場合の第１の分配器１の構成例を示す。図６は図
５と同様に制御信号７を二逓倍する逓倍器１４により制
御信号７′を生成し、排他的論理和回路１２によりスイ
ッチ１１−１を制御する制御信号を得、さらにインバー
タ１３を介してスイッチ１１−２を制御する制御信号を
得ている。すなわち、排他的論理和回路１２の出力が論
理１のとき、スイッチ１１−１が閉となりこのときスイ
ッチ１１−２は開である。また排他的論理和回路１２の
出力が論理０のとき、スイッチ１１−２が閉となりこの
ときスイッチ１１−１は開である。この結果、図３で示
す第１の分配器１の２つの出力６−１，６−２を生成す
ることができる。
【００３９】次に図７を参照してさらに別の第１の分配
器１の実施例について説明する。図７における第１の分
配器１では、入力信号５はＬビット長のデジタルデータ
列とし、第１の分配器１の出力６−１，６−２，…，６
−Ｋはそれぞれアナログデータとしている。図７の１３
は入力信号５として与えられるＬビット長のデジタルデ
ータ列をどの出力から出すかを決めるスイッチ回路であ
り、その詳細を図８で示す。前記制御回路２からは制御
信号７として図８に示す様に７，７′，７″の三つの制
御信号を受理するものとし、これを制御信号７、制御信
号７′、制御信号７″と称することとする。制御信号７
は入力信号５はＬビット長のデジタルデータ列の速度と
等しいものとし、制御信号７′は制御信号７をＫ分周し
た信号であり、制御信号７″は制御信号７′をさらにＫ
分周した信号であり、そのパルス幅は制御信号７′の１
周期分とする。
器１の実施例について説明する。図７における第１の分
配器１では、入力信号５はＬビット長のデジタルデータ
列とし、第１の分配器１の出力６−１，６−２，…，６
−Ｋはそれぞれアナログデータとしている。図７の１３
は入力信号５として与えられるＬビット長のデジタルデ
ータ列をどの出力から出すかを決めるスイッチ回路であ
り、その詳細を図８で示す。前記制御回路２からは制御
信号７として図８に示す様に７，７′，７″の三つの制
御信号を受理するものとし、これを制御信号７、制御信
号７′、制御信号７″と称することとする。制御信号７
は入力信号５はＬビット長のデジタルデータ列の速度と
等しいものとし、制御信号７′は制御信号７をＫ分周し
た信号であり、制御信号７″は制御信号７′をさらにＫ
分周した信号であり、そのパルス幅は制御信号７′の１
周期分とする。
【００４０】図８の１８−１，１８−２，…，１８−Ｋ
はそれぞれ１ビットシフトレジスタであり、Ｋ段の１ビ
ットシフトレジスタを構成している。制御信号７′をシ
フトクロックとし、制御信号７″を入力データとし、入
力データを制御信号７′のシフトクロックに従って順に
１ビットシフトレジスタ１８−１，１８−２，…，１８
−Ｋの出力としている。１７−１，１７−２，…，１７
−ＫはそれぞれＬビットシフトレジスタであり、Ｋ段の
Ｌビットシフトレジスタを構成している。制御信号７を
シフトクロックとし、入力信号５を入力データとする
が、データが入力するのは、前記１ビットシフトレジス
タ出力が論理１となっているＬビットシフトレジスタと
なるように、前記各１ビットシフトレジスタ出力は前記
各Ｌビットシフトレジスタのデータセット端子に接続さ
れている。
はそれぞれ１ビットシフトレジスタであり、Ｋ段の１ビ
ットシフトレジスタを構成している。制御信号７′をシ
フトクロックとし、制御信号７″を入力データとし、入
力データを制御信号７′のシフトクロックに従って順に
１ビットシフトレジスタ１８−１，１８−２，…，１８
−Ｋの出力としている。１７−１，１７−２，…，１７
−ＫはそれぞれＬビットシフトレジスタであり、Ｋ段の
Ｌビットシフトレジスタを構成している。制御信号７を
シフトクロックとし、入力信号５を入力データとする
が、データが入力するのは、前記１ビットシフトレジス
タ出力が論理１となっているＬビットシフトレジスタと
なるように、前記各１ビットシフトレジスタ出力は前記
各Ｌビットシフトレジスタのデータセット端子に接続さ
れている。
【００４１】従って、入力信号５は前記Ｌビットシフト
レジスタのいずれかに入力されるが、Ｋ個の入力データ
を１つのＬビットシフトレジスタが受理すると、入力信
号５を受理するＬビットシフトレジスタは前記１ビット
シフトレジスタの出力に従って別のＬビットシフトレジ
スタに変わる。Ｋ個のＬビットシフトレジスタは巡回型
のシフトレジスタとなっており、入力データを制御信号
７のシフトクロックに従って順に右隣のシフトレジスタ
に転送している。各Ｌビットシフトレジスタの出力は図
７のＬビットレジスタ１４−１，１４−２，…，１４−
Ｋに図８の制御信号７′に従ってスイッチ回路１３の各
シフトレジスタ値がＬビットデジタルデータとして記憶
される。
レジスタのいずれかに入力されるが、Ｋ個の入力データ
を１つのＬビットシフトレジスタが受理すると、入力信
号５を受理するＬビットシフトレジスタは前記１ビット
シフトレジスタの出力に従って別のＬビットシフトレジ
スタに変わる。Ｋ個のＬビットシフトレジスタは巡回型
のシフトレジスタとなっており、入力データを制御信号
７のシフトクロックに従って順に右隣のシフトレジスタ
に転送している。各Ｌビットシフトレジスタの出力は図
７のＬビットレジスタ１４−１，１４−２，…，１４−
Ｋに図８の制御信号７′に従ってスイッチ回路１３の各
シフトレジスタ値がＬビットデジタルデータとして記憶
される。
【００４２】図７の１５−１，１５−２，…，１５−Ｋ
はＤ／Ａ変換器であり、前記シフトレジスタのデジタル
値がアナログ値に変換される。図７の１６−１，１６−
２，…，１６−Ｋはバッファである。バッファ出力のそ
れぞれは第１の分配器１の出力６−１，６−２，…，６
−Ｋとなる。このような構成をとる第１の分配器１の実
施例では、第１の分配器１の出力がアナログ信号である
ため後段の信号変換器３−１，３−２，…，３−Ｋに小
形のアナログ信号変換器を用いる事ができるといった利
点がある。ここで、図７のスイッチ回路１３はその働き
を入力信号５においてすでに処理させておくこともまた
可能である。この場合、第１の分配器１の構成をより簡
便なものとすることができる。
はＤ／Ａ変換器であり、前記シフトレジスタのデジタル
値がアナログ値に変換される。図７の１６−１，１６−
２，…，１６−Ｋはバッファである。バッファ出力のそ
れぞれは第１の分配器１の出力６−１，６−２，…，６
−Ｋとなる。このような構成をとる第１の分配器１の実
施例では、第１の分配器１の出力がアナログ信号である
ため後段の信号変換器３−１，３−２，…，３−Ｋに小
形のアナログ信号変換器を用いる事ができるといった利
点がある。ここで、図７のスイッチ回路１３はその働き
を入力信号５においてすでに処理させておくこともまた
可能である。この場合、第１の分配器１の構成をより簡
便なものとすることができる。
【００４３】次に図２の実施例において、Ｋ本の信号を
それぞれ入力とするＫ個の信号変換器３−１，３−２
と、前記Ｋ個の信号変換器３−１，３−２のＫ個の出力
を入力とし、前記制御回路２の第２の制御信号８に従っ
てＫ個の出力９−１，９−２を出力する第２の分配器４
を有する複数個の信号変換器集団１０−ｉ（ｉ＝１，
Ｍ）のより具体的実施例を説明する。
それぞれ入力とするＫ個の信号変換器３−１，３−２
と、前記Ｋ個の信号変換器３−１，３−２のＫ個の出力
を入力とし、前記制御回路２の第２の制御信号８に従っ
てＫ個の出力９−１，９−２を出力する第２の分配器４
を有する複数個の信号変換器集団１０−ｉ（ｉ＝１，
Ｍ）のより具体的実施例を説明する。
【００４４】信号変換器３−１，３−２，…，３−Ｋの
実施例を図９に示す。図９の３は前記した図２の信号変
換器３−１，３−２，…，３−Ｋの１つを示している。
１９はスイッチ、２０はキャパシタ、２５はバッファで
ある。この回路はサンプルホールド回路として知られて
いるものである。液晶パネル等を駆動するドライバーＩ
Ｃにおいては、この信号変換器が一水平走査期間内の各
画素情報を処理するため数千個のオーダーで必要とな
る。通常このサンプルホールド回路におけるスイッチ１
９はＭＯＳトランジスタにより実現されており、トラン
ジスタの導通時に蓄積されているチャネル電荷が、トラ
ンジスタの遮断時にトランジスタのチャネル領域に放出
され、キャパシタ２０に蓄積することによるサンプル電
位誤差が生じる。この電位誤差は一般に集積回路で構成
した場合は多数の信号変換器出力の電位誤差は統計的性
質として正規分布等で近似されることが知られている。
信号変換器はもちろんサンプル・ホールド回路に限定さ
れることはない。信号変換の過程で望ましくない変換誤
差を示しかつその誤差が統計的性質として正規分布等で
近似されるものであればよい。
実施例を図９に示す。図９の３は前記した図２の信号変
換器３−１，３−２，…，３−Ｋの１つを示している。
１９はスイッチ、２０はキャパシタ、２５はバッファで
ある。この回路はサンプルホールド回路として知られて
いるものである。液晶パネル等を駆動するドライバーＩ
Ｃにおいては、この信号変換器が一水平走査期間内の各
画素情報を処理するため数千個のオーダーで必要とな
る。通常このサンプルホールド回路におけるスイッチ１
９はＭＯＳトランジスタにより実現されており、トラン
ジスタの導通時に蓄積されているチャネル電荷が、トラ
ンジスタの遮断時にトランジスタのチャネル領域に放出
され、キャパシタ２０に蓄積することによるサンプル電
位誤差が生じる。この電位誤差は一般に集積回路で構成
した場合は多数の信号変換器出力の電位誤差は統計的性
質として正規分布等で近似されることが知られている。
信号変換器はもちろんサンプル・ホールド回路に限定さ
れることはない。信号変換の過程で望ましくない変換誤
差を示しかつその誤差が統計的性質として正規分布等で
近似されるものであればよい。
【００４５】次に図２の第２の分配器４の構成例につい
て図１０を用いて説明する。第２の分配器４は図２の信
号変換器３−１，３−２，…，３−Ｋからの出力を入力
としている。図１０では制御信号８を二逓倍する逓倍器
２４により制御信号８′を生成し、排他的論理和回路２
２によりスイッチ２１−１を制御する制御信号を得、さ
らにインバータ２３を介してスイッチ２１−２を制御す
る制御信号を得ている。すなわち、排他的論理和回路２
２の出力が論理１のとき、スイッチ２１−１が閉となり
このときスイッチ２１−２は開である。また、排他的論
理和回路２２の出力が論理０のときスイッチ２１−２が
閉となりこのときスイッチ２１−１は開である。従って
この実施例によれば、第１の分配器１を分配操作とする
と第２の分配器４では逆分配操作を行なわせることがで
き、図２で示す本実施例の具体的手続きが明らかとなっ
た。
て図１０を用いて説明する。第２の分配器４は図２の信
号変換器３−１，３−２，…，３−Ｋからの出力を入力
としている。図１０では制御信号８を二逓倍する逓倍器
２４により制御信号８′を生成し、排他的論理和回路２
２によりスイッチ２１−１を制御する制御信号を得、さ
らにインバータ２３を介してスイッチ２１−２を制御す
る制御信号を得ている。すなわち、排他的論理和回路２
２の出力が論理１のとき、スイッチ２１−１が閉となり
このときスイッチ２１−２は開である。また、排他的論
理和回路２２の出力が論理０のときスイッチ２１−２が
閉となりこのときスイッチ２１−１は開である。従って
この実施例によれば、第１の分配器１を分配操作とする
と第２の分配器４では逆分配操作を行なわせることがで
き、図２で示す本実施例の具体的手続きが明らかとなっ
た。
【００４６】図１１、図１２は信号変換器が機能素子で
ある他の実施例の構成を示す図であり、図１１は概念
図、図１２はその具体的実施例となっている。図１２に
おいて、スイッチ２００及びスイッチ２０１は制御信号
がＰのときにＰの状態にある交差部が開状態となり、Ｐ
バーのときはＰバーの状態にある交差部が開状態となる
スイッチである。
ある他の実施例の構成を示す図であり、図１１は概念
図、図１２はその具体的実施例となっている。図１２に
おいて、スイッチ２００及びスイッチ２０１は制御信号
がＰのときにＰの状態にある交差部が開状態となり、Ｐ
バーのときはＰバーの状態にある交差部が開状態となる
スイッチである。
【００４７】入力信号はトランジスタＭ１と容量Ｃ１か
らなるサンプルホールド回路２０３で処理され、機能素
子の一方の入力端にスイッチ２０１を介して入力され
る。ここで、機能素子とは具体的には本実施例の場合、
入力段２０４と利得段２０５と出力段２０５とからなる
演算増幅器であり、２つの入力端を持つ入力段２０４は
対称に構成されているので、その他の部分をスイッチで
切り替えることによって製造時のばらつき等で生じる誤
差を平均化することができる。
らなるサンプルホールド回路２０３で処理され、機能素
子の一方の入力端にスイッチ２０１を介して入力され
る。ここで、機能素子とは具体的には本実施例の場合、
入力段２０４と利得段２０５と出力段２０５とからなる
演算増幅器であり、２つの入力端を持つ入力段２０４は
対称に構成されているので、その他の部分をスイッチで
切り替えることによって製造時のばらつき等で生じる誤
差を平均化することができる。
【００４８】図１３は信号変換器が増幅機能素子である
さらに他の実施例の構成を示す図である。図１３（ａ）
において、増幅機能素子の入力信号端は第３のスイッチ
手段としてのスイッチ手段１０５を介して複数の第４の
スイッチ手段（スイッチ手段１０７）と、第５のスイッ
チ手段（スイッチ手段１０６）とに接続され、前記複数
の第４のスイッチ手段の他端はそれぞれ複数個の容量１
０９の正端子に接続され、前記第５のスイッチ手段の他
端は接地され、前記複数個の容量１０９の負端子は演算
増幅器１１２の負入力端子に接続され、この演算増幅器
１１２の出力端子は複数の第６のスイッチ手段（スイッ
チ手段１０８）を介してそれぞれ複数個の容量１０９の
正端子に接続されるとともに、第７のスイッチ手段（ス
イッチ手段１１０）を介して前記演算増幅器１１２の負
入力端子に接続され、前記増幅機能素子の出力端は前記
演算増幅器１１２の出力端子である。
さらに他の実施例の構成を示す図である。図１３（ａ）
において、増幅機能素子の入力信号端は第３のスイッチ
手段としてのスイッチ手段１０５を介して複数の第４の
スイッチ手段（スイッチ手段１０７）と、第５のスイッ
チ手段（スイッチ手段１０６）とに接続され、前記複数
の第４のスイッチ手段の他端はそれぞれ複数個の容量１
０９の正端子に接続され、前記第５のスイッチ手段の他
端は接地され、前記複数個の容量１０９の負端子は演算
増幅器１１２の負入力端子に接続され、この演算増幅器
１１２の出力端子は複数の第６のスイッチ手段（スイッ
チ手段１０８）を介してそれぞれ複数個の容量１０９の
正端子に接続されるとともに、第７のスイッチ手段（ス
イッチ手段１１０）を介して前記演算増幅器１１２の負
入力端子に接続され、前記増幅機能素子の出力端は前記
演算増幅器１１２の出力端子である。
【００４９】以下に図１３（ｂ）の機能図を参照して上
記した構成の動作を説明する。３つのスイッチ手段１０
５、１０６、１１０は、制御信号がＰのときに閉状態に
なるものと、Ｐバーのときに閉状態になるものから成っ
ている。まず、Ｐのときは入力信号が容量Ｃ1 に達し、
Ｃ1 の一端が入力電位Ｖinとなる。また、Ｃ1 の他端は
０ＶであるのでＣ1 に蓄積される電荷Ｑ1 は Ｑ1 ＝Ｃ1 Ｖin となる。このとき、Ｃ2 の電荷は０である。
記した構成の動作を説明する。３つのスイッチ手段１０
５、１０６、１１０は、制御信号がＰのときに閉状態に
なるものと、Ｐバーのときに閉状態になるものから成っ
ている。まず、Ｐのときは入力信号が容量Ｃ1 に達し、
Ｃ1 の一端が入力電位Ｖinとなる。また、Ｃ1 の他端は
０ＶであるのでＣ1 に蓄積される電荷Ｑ1 は Ｑ1 ＝Ｃ1 Ｖin となる。このとき、Ｃ2 の電荷は０である。
【００５０】次にＰバーのときはＣ1 の一端がＶinから
０Ｖになり、Ｃ1 の電荷がＣ2 に転送されて出力信号Ｖ
out は、 Ｖout ＝（Ｃ1 ／Ｃ2 ）・Ｖin となり、Ｃ1 とＣ2 との比で入力電位Ｖinが増幅され
る。
０Ｖになり、Ｃ1 の電荷がＣ2 に転送されて出力信号Ｖ
out は、 Ｖout ＝（Ｃ1 ／Ｃ2 ）・Ｖin となり、Ｃ1 とＣ2 との比で入力電位Ｖinが増幅され
る。
【００５１】次に、上記した実施例の作用、効果を説明
する。ここでは３つの容量１０９の容量値をそれぞれＣ
a 、Ｃb 、Ｃc とする。スイッチ手段１０７により前記
Ｃ1としてＣa とＣb とが選択され、スイッチ手段１０
８により前記Ｃ2 としてＣcが選択されたとすると、 Ｖout ＝｛（Ｃa ＋Ｃb ）／Ｃc ｝・Ｖin となる。本実施例の場合、可能な選択は３つであり、ス
イッチ１０７、１０８の切り替えによって
する。ここでは３つの容量１０９の容量値をそれぞれＣ
a 、Ｃb 、Ｃc とする。スイッチ手段１０７により前記
Ｃ1としてＣa とＣb とが選択され、スイッチ手段１０
８により前記Ｃ2 としてＣcが選択されたとすると、 Ｖout ＝｛（Ｃa ＋Ｃb ）／Ｃc ｝・Ｖin となる。本実施例の場合、可能な選択は３つであり、ス
イッチ１０７、１０８の切り替えによって
【００５２】
【数１】
を得る。こうして、平均化によって誤差を低減した精度
の良い利得段を作成することができる。
の良い利得段を作成することができる。
【００５３】図１５は本発明の信号変換装置を適用した
液晶ディスプレイ装置の構成を示す図である。同図にお
いて、１２０は本発明の信号変換装置、１３０は行選択
装置、１４０は液晶パネル装置を示す。Ｒ、Ｇ、Ｂのビ
デオ信号はサンプル・ホールド回路１２１を含む信号変
換装置１２０を介して液晶パネル装置１４０に入力され
る。行選択装置１３０は、液晶パネル装置１４０内にマ
トリクス上に配置された画素１４１に対してビデオ信号
を供給すべき走査ラインを特定し、画素１４１を構成す
る薄膜トランジスタ１４２に対するスイッチング信号を
与える。こうして特定の画素１４１を構成する薄膜トラ
ンジスタ１４２を所定期間駆動することにより、ビデオ
信号に相当する電荷が液晶１４３に蓄積される。
液晶ディスプレイ装置の構成を示す図である。同図にお
いて、１２０は本発明の信号変換装置、１３０は行選択
装置、１４０は液晶パネル装置を示す。Ｒ、Ｇ、Ｂのビ
デオ信号はサンプル・ホールド回路１２１を含む信号変
換装置１２０を介して液晶パネル装置１４０に入力され
る。行選択装置１３０は、液晶パネル装置１４０内にマ
トリクス上に配置された画素１４１に対してビデオ信号
を供給すべき走査ラインを特定し、画素１４１を構成す
る薄膜トランジスタ１４２に対するスイッチング信号を
与える。こうして特定の画素１４１を構成する薄膜トラ
ンジスタ１４２を所定期間駆動することにより、ビデオ
信号に相当する電荷が液晶１４３に蓄積される。
【００５４】なお、本発明は図１、図２で示す実施例に
限定されることはない。図９におけるバッファ２５はイ
ンピーダンス変換に用いられるがそれ自身、利得の偏
差、入力段でのマッチング不良等に起因した誤差電位の
発生源となっている。本実施例では、図１１のように２
つの入力端子＋と−と、２つの出力端子＋と−を図１４
で示されるように、制御回路２より制御信号２７を得
て、図１０の２つの構成をスイッチ等により入れ替える
ことにより、バッファ２５で発生する誤差を平均的に消
去することができる。この際、バッファ２５の切り替え
は制御信号２７に従うが、制御信号２７は制御信号７ま
たは８に従って生成されるものとする。
限定されることはない。図９におけるバッファ２５はイ
ンピーダンス変換に用いられるがそれ自身、利得の偏
差、入力段でのマッチング不良等に起因した誤差電位の
発生源となっている。本実施例では、図１１のように２
つの入力端子＋と−と、２つの出力端子＋と−を図１４
で示されるように、制御回路２より制御信号２７を得
て、図１０の２つの構成をスイッチ等により入れ替える
ことにより、バッファ２５で発生する誤差を平均的に消
去することができる。この際、バッファ２５の切り替え
は制御信号２７に従うが、制御信号２７は制御信号７ま
たは８に従って生成されるものとする。
【００５５】また、第１の分配器１の働きは、入力信号
５の段階ですでに、外部のソフトウエアあるいはハード
ウエアにより処理されているような構成をとることもま
た可能である。こうすることにより、信号変換器の製造
コストをより削減することができる。制御信号として、
一定周期の繰り返し信号の生成にはデルタシグマ変換の
技術を用い、デルタシグマ変換器を構成するフィルタの
構成を工夫することで前記一定周期の制御信号を得るこ
ともできる。このようにすることにより、制御信号によ
る切り替えの出力負荷に与える影響を低減することがで
きる。
５の段階ですでに、外部のソフトウエアあるいはハード
ウエアにより処理されているような構成をとることもま
た可能である。こうすることにより、信号変換器の製造
コストをより削減することができる。制御信号として、
一定周期の繰り返し信号の生成にはデルタシグマ変換の
技術を用い、デルタシグマ変換器を構成するフィルタの
構成を工夫することで前記一定周期の制御信号を得るこ
ともできる。このようにすることにより、制御信号によ
る切り替えの出力負荷に与える影響を低減することがで
きる。
【００５６】
【発明の効果】以上説明したように本発明によれば、様
々な原因で生じる信号変換誤差を簡単な付加回路により
平均的に抑圧することが可能となり、結果としてハード
ウエアコストを削減しかつ変換精度の向上を図ることが
できる。
々な原因で生じる信号変換誤差を簡単な付加回路により
平均的に抑圧することが可能となり、結果としてハード
ウエアコストを削減しかつ変換精度の向上を図ることが
できる。
【図１】本発明の一実施例に係る構成を示す図である。
【図２】図１の構成において、信号変換器の数Ｐｉ（ｉ
＝１，Ｍ）が装置入力端の数Ｊと等しいときの実施例を
示す図である。
＝１，Ｍ）が装置入力端の数Ｊと等しいときの実施例を
示す図である。
【図３】本発明の一実施例の動作を説明するための図で
ある。
ある。
【図４】本発明の一実施例の動作を説明するための図で
ある。
ある。
【図５】本発明の一実施例における第１の分配器の構成
を示す図である。
を示す図である。
【図６】本発明の一実施例における第１の分配器の別の
構成を示す図である。
構成を示す図である。
【図７】本発明の一実施例における第１の分配器のさら
に他の構成を示す図である。
に他の構成を示す図である。
【図８】（ａ）は本発明の一実施例における第１の分配
器の一部の構成を示し、（ｂ）は制御信号を波形を示す
図である。
器の一部の構成を示し、（ｂ）は制御信号を波形を示す
図である。
【図９】本発明の一実施例における信号変換器の構成を
示す図である。
示す図である。
【図１０】本発明の一実施例における第２の分配器の構
成を示す図である。
成を示す図である。
【図１１】本発明の一実施例における信号変換器の一部
の構成を示す図である。
の構成を示す図である。
【図１２】本発明の一実施例における信号変換器の他の
構成を示す図である。
構成を示す図である。
【図１３】本発明の一実施例における信号変換器のさら
に他の構成を示す図である。
に他の構成を示す図である。
【図１４】本発明の他の実施例の構成を示す図である。
【図１５】本発明の他の実施例を示す図である。
Claims (11)
- 【請求項１】 入力信号に応じて出力信号を生成するＮ
個の信号変換器を具備し、かつＪ個の装置入力端とＱ個
の装置出力端とを有する信号変換装置であって、 前記Ｎ個の信号変換器は、各々がＰi 個の信号変換器か
らなるＭ個（Ｍ≦Ｎ）の信号変換器集団に分離され、か
つ各信号変換器集団ｉ（ｉ＝１，Ｍ）はそれぞれＪ個の
装置入力端のいずれかに結線されているＰｉ個の入力端
子と、Ｑ個の装置出力端のいずれかに結線されているＰ
ｉ個の出力端子を有し、 前記信号変換装置はさらに、 前記Ｐｉ個の信号変換器のそれぞれの入力信号を前記Ｐ
ｉ個の入力端子から選択する第１のスイッチ手段と、 前記Ｐｉ個の信号変換器のそれぞれの出力信号を前記Ｐ
ｉ個の出力端子から選択する第２のスイッチ手段と、 Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる一定
周期の繰り返しをもつ制御信号、あるいはランダムな制
御信号を用いて、前記Ｎ個の信号変換器の各々の変換誤
差が平均化されるように前記第１のスイッチ手段と前記
第２のスイッチ手段の動作を制御する制御手段と、 を具備することを特徴とする信号変換装置。 - 【請求項２】 前記信号変換器の数Ｐｉ（ｉ＝１，Ｍ）
が前記装置入力端の数Ｊと等しいことを特徴とする請求
項１記載の信号変換装置。 - 【請求項３】 前記信号変換器は、入力信号を一時的に
保持する機能を具備することを特徴とする請求項１記載
の信号変換装置。 - 【請求項４】 前記信号変換器は差動入力出力機能素子
であり、前記所定の制御信号に応じて前記Ｐｉ個の各入
力端子のそれぞれと出力端子のそれぞれとを入れ替える
ことを特徴とする請求項１記載の信号変換装置。 - 【請求項５】 前記信号変換器は増幅機能素子であり、
この増幅機能素子の入力信号端は第３のスイッチ手段を
介して複数の第４のスイッチ手段と、第５のスイッチ手
段とに接続され、前記複数の第４のスイッチ手段の他端
はそれぞれ複数の容量の正端子に接続され、前記第５の
スイッチ手段の他端は接地され、前記 複数の容量の負端
子は演算増幅器の負入力端に接続され、この演算増幅器
の出力端子は複数の第６のスイッチ手段を介してそれぞ
れ前記複数の容量の正端子に接続されるとともに、第７
のスイッチ手段を介して前記演算増幅器の負入力端子に
接続され、前記増幅機能素子の出力端は前記演算増幅器
の出力端子であることを特徴とする請求項１記載の信号
変換装置。 - 【請求項６】 前記Ｍは前記Ｎの最小公倍数であり、前
記入力信号数がＮ／Ｍであることを特徴とする請求項１
記載の信号変換装置。 - 【請求項７】 前記信号変換器の個数Ｐｉ（ｉ＝１，
Ｍ）が前記装置入力端の数ｊと等しいかあるいは少ない
ことを特徴とする請求項５記載の信号変換装置。 - 【請求項８】 入力信号を所定の制御回路からの第１の
制御信号に応じて変換・分配してＫ本の信号を生成する
第１の分配器と、 前記Ｋ本の信号をそれぞれ入力とするＫ個の信号変換器
と、 このＫ個の信号変換器のＫ個の出力を入力とし、前記制
御回路からの第２の制御信号に従ってＫ個の出力を出力
する第２の分配器と、 を具備する信号変換器集団を複数個備え、 前記第１の制御信号及び前記第２の制御信号として、Ｐ
ｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる一定周
期の繰り返しをもつ制御信号、あるいはランダムな制御
信号を用い、これによって前記複数個の信号変換器集団
の各々の変換誤差が平均化されるようにした ことを特徴
とする信号変換装置。 - 【請求項９】 前記信号変換器はサンプル・ホールド回
路であることを特徴とする請求項８記載の信号変換装
置。 - 【請求項１０】 前記信号変換装置の出力負荷は時間積
分機能を有していることを特徴とする請求項８記載の信
号変換装置。 - 【請求項１１】 各々の画素に対応して入力された入力
信号を画素信号電圧として各々対応する画素に印加する
ことにより液晶を表示駆動する信号変換装置を有する液
晶表示装置であって、 前記信号変換装置は、入力信号に応じて出力信号を生成
するＮ個の信号変換器を具備するとともに、Ｊ個の装置
入力端とＱ個の装置出力端とを有し、 前記Ｎ個の信号変換器は、各々がＰi 個の信号変換器か
らなるＭ個（Ｍ≦Ｎ）の信号変換器集団に分離され、か
つ各信号変換器集団ｉ（ｉ＝１，Ｍ）はそれぞれＪ個の
装置入力端のいずれかに結線されているＰｉ個の入力端
子と、Ｑ個の装置出力端のいずれかに結線されているＰ
ｉ個の出力端子を有し、 前記信号変換装置はさらに、 前記Ｐｉ個の信号変換器のそれぞれの入力信号を前記Ｐ
ｉ個の入力端子から選択する第１のスイッチ手段と、 前記Ｐｉ個の信号変換器のそれぞれの出力信号を前記Ｐ
ｉ個の出力端子から選択する第２のスイッチ手段と、 Ｐｉ回の繰り返しをもつ制御信号、Ｐｉとは異なる一定
周期の繰り返しをもつ制御信号、あるいはランダムな制
御信号を用いて、前記Ｎ個の信号変換器の各々の変換誤
差が平均化されるように前記第１のスイッチ手段と前記
第２のスイッチ手段の動作を制御する制御手段と、 を具備する ことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05725295A JP3529883B2 (ja) | 1995-03-16 | 1995-03-16 | 信号変換装置 |
| US08/616,457 US5933033A (en) | 1995-03-16 | 1996-03-15 | Signal processing apparatus capable of reducing conversion error of a number of parallel-arranged signal converters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05725295A JP3529883B2 (ja) | 1995-03-16 | 1995-03-16 | 信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08256059A JPH08256059A (ja) | 1996-10-01 |
| JP3529883B2 true JP3529883B2 (ja) | 2004-05-24 |
Family
ID=13050347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05725295A Expired - Fee Related JP3529883B2 (ja) | 1995-03-16 | 1995-03-16 | 信号変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5933033A (ja) |
| JP (1) | JP3529883B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6480551B1 (en) * | 1997-11-18 | 2002-11-12 | Sony Corporation | Signal processing device and method for switching signal processors thereof |
| JP2001195042A (ja) * | 2000-01-05 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法 |
| US7128874B2 (en) * | 2001-01-26 | 2006-10-31 | Beckman Coulter, Inc. | Method and system for picking and placing vessels |
| US7872617B2 (en) | 2005-10-12 | 2011-01-18 | Canon Kabushiki Kaisha | Display apparatus and method for driving the same |
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
| JP4617284B2 (ja) * | 2005-10-12 | 2011-01-19 | キヤノン株式会社 | 表示装置 |
| JP2007271969A (ja) * | 2006-03-31 | 2007-10-18 | Canon Inc | カラー表示装置及びアクティブマトリクス装置 |
| EP2156562B1 (en) | 2007-06-04 | 2012-07-11 | Nxp B.V. | Error processing in time interleaved signal processing devices |
| EP2019487B1 (en) * | 2007-07-27 | 2013-05-01 | Fujitsu Semiconductor Limited | Switching circuitry |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59257A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | デイジタル変調信号読取装置 |
| JPS61745A (ja) * | 1984-06-13 | 1986-01-06 | Toshiba Corp | 核磁気共鳴装置 |
| EP0440283A3 (en) * | 1990-01-31 | 1992-11-19 | Philips Patentverwaltung Gmbh | Multiple channel sine synthesizer |
| JP2897795B2 (ja) * | 1991-10-31 | 1999-05-31 | 日本電気株式会社 | サンプルホールド型位相比較回路 |
| US5521533A (en) * | 1994-09-16 | 1996-05-28 | Rockwell International | Apparatus and method for spurious signal reduction in direct-digital synthesizers |
| US5463334A (en) * | 1995-02-02 | 1995-10-31 | The United States Of America As Represented By The Secretary Of The Navy | Arbitrary waveform generator |
-
1995
- 1995-03-16 JP JP05725295A patent/JP3529883B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-15 US US08/616,457 patent/US5933033A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5933033A (en) | 1999-08-03 |
| JPH08256059A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1212598C (zh) | 液晶显示器的源驱动放大器 | |
| JP3529883B2 (ja) | 信号変換装置 | |
| US6535192B1 (en) | Data driving circuit for liquid crystal display | |
| JPH01150197A (ja) | マトリクス型液晶表示装置の列電極駆動回路 | |
| US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| EP0790707B1 (en) | Image signal control circuit for multi-gradation liquid crystal display with digital to analogue converter and control method therefor | |
| JP2003228339A (ja) | 液晶表示装置およびその駆動方法 | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| JPH0776866B2 (ja) | 液晶表示装置における駆動回路 | |
| US7427880B2 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
| KR100408301B1 (ko) | 화상 표시 소자 구동 장치 및 설계 방법 | |
| US7049994B2 (en) | Semiconductor integrated circuit | |
| US20080303700A1 (en) | Amplifier circuit, digital-to-analog conversion circuit, and display device | |
| JP3226092B2 (ja) | 液晶画像表示装置 | |
| TW200540762A (en) | Cyclic data signal averaging system and method for use in video display systems | |
| JPH1164825A (ja) | 表示装置 | |
| JPH09152850A (ja) | 画像表示装置 | |
| JPH09269754A (ja) | 液晶表示装置の信号処理回路 | |
| Shima et al. | TFT-LCD panel driver IC using dynamic function shuffling technique | |
| JPH03160813A (ja) | 遅延装置 | |
| JPH077248B2 (ja) | 表示装置の駆動方法 | |
| US20080122810A1 (en) | Flat Display Unit | |
| JPH04242788A (ja) | 液晶駆動回路 | |
| JPH1013746A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |