JP3528747B2 - 電子部品の半田付け方法 - Google Patents
電子部品の半田付け方法Info
- Publication number
- JP3528747B2 JP3528747B2 JP2000064932A JP2000064932A JP3528747B2 JP 3528747 B2 JP3528747 B2 JP 3528747B2 JP 2000064932 A JP2000064932 A JP 2000064932A JP 2000064932 A JP2000064932 A JP 2000064932A JP 3528747 B2 JP3528747 B2 JP 3528747B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- approximate straight
- electronic component
- predetermined range
- straight lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リードを有する電
子部品の半田付け方法に関するものである。
子部品の半田付け方法に関するものである。
【０００２】
【従来の技術】ＱＦＰ，ＳＯＰなどの電子部品の各辺か
ら複数のリードが延出し、電子部品を基板に半田付けし
て実装するに先立ち、これらのリードの形状の検査が行
われる。
ら複数のリードが延出し、電子部品を基板に半田付けし
て実装するに先立ち、これらのリードの形状の検査が行
われる。
【０００３】ＱＦＰやＳＯＰなどの電子部品は通常、予
め上面に半田（もしくはソルダーペースト）が供給され
た基板の電極にリードを着地させ、基板を加熱すること
により、このリードと電極を半田付けする。この場合一
列に並んだリードのうち１本でも上下方向へ過大に変形
していると、オープン不良が発生する。このため電子部
品を基板に搭載するに先立ち、このリードの上下方向の
変形（以下浮きと呼ぶ）の検査を行なってオープン不良
をまねくような電子部品を排除し、良品のみを基板に搭
載して半田付けする。
め上面に半田（もしくはソルダーペースト）が供給され
た基板の電極にリードを着地させ、基板を加熱すること
により、このリードと電極を半田付けする。この場合一
列に並んだリードのうち１本でも上下方向へ過大に変形
していると、オープン不良が発生する。このため電子部
品を基板に搭載するに先立ち、このリードの上下方向の
変形（以下浮きと呼ぶ）の検査を行なってオープン不良
をまねくような電子部品を排除し、良品のみを基板に搭
載して半田付けする。
【０００４】ここで従来のリード検査方法では、電子部
品のリードを代表する３本のリードの高さを求め、この
３点が存在する仮想平面を求め、この仮想平面に対する
各リードの浮きを算出し、この浮きと所定の許容値とを
比較し、許容値を越える浮きが存在したならば不良、存
在しなければ良としていた。
品のリードを代表する３本のリードの高さを求め、この
３点が存在する仮想平面を求め、この仮想平面に対する
各リードの浮きを算出し、この浮きと所定の許容値とを
比較し、許容値を越える浮きが存在したならば不良、存
在しなければ良としていた。
【０００５】
【発明が解決しようとする課題】しかしながら従来のリ
ード検査方法において、仮想平面を規定する３つのリー
ドのうち、１本でも他のリードから大きくずれたリード
が含まれることがあり、このような場合、各リードの浮
きの基準となる仮想平面自体が理想的な仮想平面からか
なりずれてしまい、検査結果の信頼性が低下してしまう
という問題点があった。
ード検査方法において、仮想平面を規定する３つのリー
ドのうち、１本でも他のリードから大きくずれたリード
が含まれることがあり、このような場合、各リードの浮
きの基準となる仮想平面自体が理想的な仮想平面からか
なりずれてしまい、検査結果の信頼性が低下してしまう
という問題点があった。
【０００６】また近年では、厚さが薄い電子部品が登場
しているが、このような電子部品は、それ自体が変形し
ている場合があり、たとえ１つのリード列の中に過大な
浮きを生じているリードがなくても、このリード列その
ものの位置に異常があるためにオープン不良を生じてし
まう。従来のリード検査方法ではこのようなリード列全
体の位置の不具合を検出できなかった。
しているが、このような電子部品は、それ自体が変形し
ている場合があり、たとえ１つのリード列の中に過大な
浮きを生じているリードがなくても、このリード列その
ものの位置に異常があるためにオープン不良を生じてし
まう。従来のリード検査方法ではこのようなリード列全
体の位置の不具合を検出できなかった。
【０００７】そこで本発明は、信頼性の高い電子部品の
半田付け方法を提供することを目的とする。
半田付け方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電子部品の半田
付け方法は、本体部より外方へ延出した複数のリードが
一列に並んだリード列を複数備えた電子部品を基板の電
極に半田付けする方法であって、リードの並び方向及び
高さ方向に関する位置を計測してこのリードの位置デー
タを取り込むステップと、前記位置データに基づいて、
前記リード列におけるリードの並びを近似する近似直線
を各リード列毎に求めるステップと、前記近似直線間の
相対的な位置関係が所定の範囲であるかどうか判定する
ステップと、前記ステップで所定の範囲であると判定さ
れた電子部品のリードを、予め半田が供給された基板の
電極に着地させるステップと、前記基板を加熱して半田
を溶融させて前記リードを前記電極に半田付けするステ
ップを含むものである。
付け方法は、本体部より外方へ延出した複数のリードが
一列に並んだリード列を複数備えた電子部品を基板の電
極に半田付けする方法であって、リードの並び方向及び
高さ方向に関する位置を計測してこのリードの位置デー
タを取り込むステップと、前記位置データに基づいて、
前記リード列におけるリードの並びを近似する近似直線
を各リード列毎に求めるステップと、前記近似直線間の
相対的な位置関係が所定の範囲であるかどうか判定する
ステップと、前記ステップで所定の範囲であると判定さ
れた電子部品のリードを、予め半田が供給された基板の
電極に着地させるステップと、前記基板を加熱して半田
を溶融させて前記リードを前記電極に半田付けするステ
ップを含むものである。
【０００９】上記構成により、各リード列毎のリードの
並びを近似直線で表わし、近似直線の相対的な位置関係
が所定の範囲であるか判断される。これにより、電子部
品の変形に起因するリード列の異常な変位を検出するこ
とができる。そして正常な電子部品のみ半田が予め供給
された基板の電極にそのリードを着地させ、半田を溶融
することによって、基板に確実に半田付けされる。
並びを近似直線で表わし、近似直線の相対的な位置関係
が所定の範囲であるか判断される。これにより、電子部
品の変形に起因するリード列の異常な変位を検出するこ
とができる。そして正常な電子部品のみ半田が予め供給
された基板の電極にそのリードを着地させ、半田を溶融
することによって、基板に確実に半田付けされる。
【００１０】
【発明の実施の形態】次に図面を参照しながら、本発明
の実施の形態を説明する。図１は本発明の一実施の形態
におけるリード検査方法を実施するための検査装置のブ
ロック図である。図１中、１は図３、図４のフローチャ
ートに沿った制御プログラムを記憶しているＲＯＭ（リ
ードオンリーメモリ）、２は検査装置を制御するＣＰＵ
（中央処理装置）、３は図６、図７、図８、図１０、図
１１の各データ構成図に示したデータの記憶領域が設け
られているＲＡＭ（ランダムアクセスメモリ）、４は検
査結果を作業者に表示するためのＣＲＴ（カソードレイ
チューブ）、５はＣＰＵ２に接続されるインターフェイ
ス、６は各種アクチュエータを備えメカニカルな移載ヘ
ッド移動機構７により移動する移載ヘッド８のＸＹ方向
の位置を検出するＸＹ位置検出部、８ａは電子部品９を
吸着する移載ヘッド８のノズル、１０は電子部品９から
延出するリードである。なお本実施の形態では、電子部
品９としてＱＦＰを取扱うものであるから、複数のリー
ド１０は電子部品９の４辺全部から外方へ一列に延出し
ている。
の実施の形態を説明する。図１は本発明の一実施の形態
におけるリード検査方法を実施するための検査装置のブ
ロック図である。図１中、１は図３、図４のフローチャ
ートに沿った制御プログラムを記憶しているＲＯＭ（リ
ードオンリーメモリ）、２は検査装置を制御するＣＰＵ
（中央処理装置）、３は図６、図７、図８、図１０、図
１１の各データ構成図に示したデータの記憶領域が設け
られているＲＡＭ（ランダムアクセスメモリ）、４は検
査結果を作業者に表示するためのＣＲＴ（カソードレイ
チューブ）、５はＣＰＵ２に接続されるインターフェイ
ス、６は各種アクチュエータを備えメカニカルな移載ヘ
ッド移動機構７により移動する移載ヘッド８のＸＹ方向
の位置を検出するＸＹ位置検出部、８ａは電子部品９を
吸着する移載ヘッド８のノズル、１０は電子部品９から
延出するリードである。なお本実施の形態では、電子部
品９としてＱＦＰを取扱うものであるから、複数のリー
ド１０は電子部品９の４辺全部から外方へ一列に延出し
ている。
【００１１】１１はリード１０にレーザ光１２を照射
し、その反射光を受光してリード１０の高さＺを検出す
るレーザセンサ、１３はレーザセンサ１１の出力をディ
ジタル変換してインターフェイス５に出力するＡ／Ｄ変
換器である。
し、その反射光を受光してリード１０の高さＺを検出す
るレーザセンサ、１３はレーザセンサ１１の出力をディ
ジタル変換してインターフェイス５に出力するＡ／Ｄ変
換器である。
【００１２】本実施の形態の検査装置は上記のような構
成よりなりその動作を説明すると、レーザセンサ１１は
定位置においてレーザ光１２を照射し、移載ヘッド移動
機構７は移載ヘッド８（即ちリード１０）をレーザセン
サ１１に対する一定高さのＸＹ平面内において、ＸＹ方
向に移動させる。ＣＰＵ２は、位置検出部６及びレーザ
センサ１１より送られてくる信号をインターフェィス５
を介して読み取ってＲＡＭ３にこのデータすなわち複数
のリード１０のＸＹＺ座標を格納する。
成よりなりその動作を説明すると、レーザセンサ１１は
定位置においてレーザ光１２を照射し、移載ヘッド移動
機構７は移載ヘッド８（即ちリード１０）をレーザセン
サ１１に対する一定高さのＸＹ平面内において、ＸＹ方
向に移動させる。ＣＰＵ２は、位置検出部６及びレーザ
センサ１１より送られてくる信号をインターフェィス５
を介して読み取ってＲＡＭ３にこのデータすなわち複数
のリード１０のＸＹＺ座標を格納する。
【００１３】図２は本発明の一実施の形態における電子
部品とレーザセンサの拡大斜視図である。レーザ光１２
は下方から垂直に照射されてリード１０の平坦部（リー
ド１０が基板に半田付けされる部分）に当る。そして移
載ヘッド８が水平方向へ移動することにより、鎖線で示
す直線Ｔ１，Ｔ２，Ｔ３，Ｔ４に沿ってレーザ光１２を
走査してリード１０の位置を計測する。
部品とレーザセンサの拡大斜視図である。レーザ光１２
は下方から垂直に照射されてリード１０の平坦部（リー
ド１０が基板に半田付けされる部分）に当る。そして移
載ヘッド８が水平方向へ移動することにより、鎖線で示
す直線Ｔ１，Ｔ２，Ｔ３，Ｔ４に沿ってレーザ光１２を
走査してリード１０の位置を計測する。
【００１４】本実施の形態では、リード１０の位置を表
わす座標系を次のように定義する。第３辺（直線Ｔ３）
と第４辺（直線Ｔ４）が直交する交点を原点０とし第３
辺（直線Ｔ３）をＸ軸、第４辺（直線Ｔ４）をＹ軸とす
る。またＸ軸とＹ軸に直交し、原点０を通る軸をＺ軸と
する。第１辺（直線Ｔ１）はＸＹ平面内にあり、Ｘ軸と
平行である。第２辺（直線Ｔ２）はＸＹ平面内にあり、
Ｙ軸と平行である。さらに直線Ｔ１とＴ３は長さがＷ１
であり、直線Ｔ２とＴ４は長さがＷ２であるものとす
る。この長さＷ１，Ｗ２は、電子部品９の寸法データよ
り予めわかっている。
わす座標系を次のように定義する。第３辺（直線Ｔ３）
と第４辺（直線Ｔ４）が直交する交点を原点０とし第３
辺（直線Ｔ３）をＸ軸、第４辺（直線Ｔ４）をＹ軸とす
る。またＸ軸とＹ軸に直交し、原点０を通る軸をＺ軸と
する。第１辺（直線Ｔ１）はＸＹ平面内にあり、Ｘ軸と
平行である。第２辺（直線Ｔ２）はＸＹ平面内にあり、
Ｙ軸と平行である。さらに直線Ｔ１とＴ３は長さがＷ１
であり、直線Ｔ２とＴ４は長さがＷ２であるものとす
る。この長さＷ１，Ｗ２は、電子部品９の寸法データよ
り予めわかっている。
【００１５】次に図３を参照しながら、本実施の形態の
検査装置における処理を説明する。図３は本発明の一実
施の形態における検査装置の動作フローチャートであ
る。電子部品９は、予め図外の供給部で供給され、移載
ヘッド８のノズル８ａで吸引、保持されてレーザセンサ
１１の上方へ移送されてきている。まずステップ１にて
第１辺〜第４辺の各辺に存在するリード１０の平坦部の
下面のＸＹＺ座標を取得し、ＲＡＭ３に格納する。図６
にＲＡＭ３に格納されたリードの位置データすなわちＸ
ＹＺ座標のデータの構成を示す。次にＣＰＵ２は、この
リードの位置データより電子部品の形状判定を行なう電
子部品検査処理（ステップ２）を行なう。尚このステッ
プ２の処理については後で詳しく説明する。次に、ステ
ップ２の処理で電子部品９の形状について不良判定がな
されたかどうかを調べ（ステップ３）、不良判定であれ
ばこの電子部品９を廃棄し（ステップ５）、そうでなけ
ればこの電子部品９を所定の位置に搭載する（ステップ
４）。
検査装置における処理を説明する。図３は本発明の一実
施の形態における検査装置の動作フローチャートであ
る。電子部品９は、予め図外の供給部で供給され、移載
ヘッド８のノズル８ａで吸引、保持されてレーザセンサ
１１の上方へ移送されてきている。まずステップ１にて
第１辺〜第４辺の各辺に存在するリード１０の平坦部の
下面のＸＹＺ座標を取得し、ＲＡＭ３に格納する。図６
にＲＡＭ３に格納されたリードの位置データすなわちＸ
ＹＺ座標のデータの構成を示す。次にＣＰＵ２は、この
リードの位置データより電子部品の形状判定を行なう電
子部品検査処理（ステップ２）を行なう。尚このステッ
プ２の処理については後で詳しく説明する。次に、ステ
ップ２の処理で電子部品９の形状について不良判定がな
されたかどうかを調べ（ステップ３）、不良判定であれ
ばこの電子部品９を廃棄し（ステップ５）、そうでなけ
ればこの電子部品９を所定の位置に搭載する（ステップ
４）。
【００１６】次に図４〜図１３を参照しながら電子部品
検査処理（ステップ２）について説明する。
検査処理（ステップ２）について説明する。
【００１７】図４は本発明の一実施の形態におけるリー
ド検査方法を示すフローチャート、図５は本発明の一実
施の形態における近似直線の説明図である。図５におい
て、Ｘi-3〜Ｘi+2は各リード１０のＸ座標、Ｚi-3〜Ｚ
i+2は同Ｚ座標である。なお図５に示すリード１０は、
第１辺又は第３辺のものであり、第１辺ではＹ座標は全
てＷ２，第２辺では全て０である。
ド検査方法を示すフローチャート、図５は本発明の一実
施の形態における近似直線の説明図である。図５におい
て、Ｘi-3〜Ｘi+2は各リード１０のＸ座標、Ｚi-3〜Ｚ
i+2は同Ｚ座標である。なお図５に示すリード１０は、
第１辺又は第３辺のものであり、第１辺ではＹ座標は全
てＷ２，第２辺では全て０である。
【００１８】次に図４に沿って、本発明の一実施の形態
におけるリード検査方法の各過程を説明する。まず、ス
テップ１０において第１辺〜第４辺の辺数を示す辺数カ
ウンタｊに１を代入する。
におけるリード検査方法の各過程を説明する。まず、ス
テップ１０において第１辺〜第４辺の辺数を示す辺数カ
ウンタｊに１を代入する。
【００１９】なお辺数カウンタｊ＝１ならば第１辺に位
置するリード列が処理の対象となっていることを意味す
る。以下第１辺のリード列を対象に処理を行う場合につ
いてステップ１１〜ステップ１６及びステップ１９、ス
テップ２０の説明を行う。
置するリード列が処理の対象となっていることを意味す
る。以下第１辺のリード列を対象に処理を行う場合につ
いてステップ１１〜ステップ１６及びステップ１９、ス
テップ２０の説明を行う。
【００２０】ステップ１１では、第１辺の複数のリード
１０の配列を近似する近似直線Ｌ1の式を、予め計測し
て得られたリード１０のＸＹＺ座標を基に、最小二乗法
を使用して算出する。具体的には次式による。
１０の配列を近似する近似直線Ｌ1の式を、予め計測し
て得られたリード１０のＸＹＺ座標を基に、最小二乗法
を使用して算出する。具体的には次式による。
【００２１】
【数１】
【００２２】上式により求めた傾きａ1、切片ｂ1を図７
に示す形式でＲＡＭ３の所定の記憶領域に格納する。次
にＣＰＵ２は、ステップ１２において零による除算など
に起因する計算エラーを生じたかどうかを調べる。エラ
ーがなければステップ１３へ、エラーがあればステップ
１９へ移る。
に示す形式でＲＡＭ３の所定の記憶領域に格納する。次
にＣＰＵ２は、ステップ１２において零による除算など
に起因する計算エラーを生じたかどうかを調べる。エラ
ーがなければステップ１３へ、エラーがあればステップ
１９へ移る。
【００２３】ステップ１３では、ステップ１１により求
めた近似直線Ｌ1に対する各リード１０の第１のリード
浮きΔＺi及びその最小値ΔＺｍｉｎを求める。図５に
おいて、Ｌ1は近似直線であり、リード１０の下面は近
似直線Ｌ1の上下に分布して存在する。そして、図５に
おけるΔＺi-3〜ΔＺi+2が第１のリード浮き（上向き
正、下向き負）であり、ＣＰＵ２は計算してＲＡＭ３の
所定の記憶領域に格納する。またこのとき第１のリード
浮きΔＺiの最小値ΔＺｍｉｎ（必ず負の値をとる）を
求める。ここで図５において、第１のリード浮きΔＺ
i+1が最小値ΔＺｍｉｎであったものとすると、近似直
線ＬをΔＺｍｉｎだけ下方にシフトした直線ＬＳを考
え、この直線ＬＳから各リード１０の下面まで第２のリ
ード浮きＳｉを求めてＲＡＭ３の所定の記憶領域に格納
する（ステップ１４）。第２のリード浮きＳｉはＳｉ＝
ΔＺi−ΔＺｍｉｎから簡単に求めることができる。
めた近似直線Ｌ1に対する各リード１０の第１のリード
浮きΔＺi及びその最小値ΔＺｍｉｎを求める。図５に
おいて、Ｌ1は近似直線であり、リード１０の下面は近
似直線Ｌ1の上下に分布して存在する。そして、図５に
おけるΔＺi-3〜ΔＺi+2が第１のリード浮き（上向き
正、下向き負）であり、ＣＰＵ２は計算してＲＡＭ３の
所定の記憶領域に格納する。またこのとき第１のリード
浮きΔＺiの最小値ΔＺｍｉｎ（必ず負の値をとる）を
求める。ここで図５において、第１のリード浮きΔＺ
i+1が最小値ΔＺｍｉｎであったものとすると、近似直
線ＬをΔＺｍｉｎだけ下方にシフトした直線ＬＳを考
え、この直線ＬＳから各リード１０の下面まで第２のリ
ード浮きＳｉを求めてＲＡＭ３の所定の記憶領域に格納
する（ステップ１４）。第２のリード浮きＳｉはＳｉ＝
ΔＺi−ΔＺｍｉｎから簡単に求めることができる。
【００２４】次にステップ１５にて、ＣＰＵ２は近似直
線Ｌ1の端点Ｒ１，Ｒ２（図９参照）のＺ座標Ｑ１，Ｑ
２を算出する。ここで、近似直線Ｌ1の定義域は、０≦
Ｘ≦Ｗ１であるからＱ１＝ｂ1，Ｑ２＝ａ1・Ｗ１＋ｂ1
である。同様に、近似直線Ｌ2の場合はＱ３＝ａ2・Ｗ２
＋ｂ2，Ｑ４＝ｂ2、近似直線Ｌ3の場合は、Ｑ５＝ａ3・
Ｗ１＋ｂ3，Ｑ６＝ｂ3、近似直線Ｌ4の場合はＱ７＝
ｂ4，Ｑ８＝ａ4・Ｗ２＋ｂ4である。この算出が済んだ
ら、ＣＰＵ２は端点のＸＹＺ座標とＲＡＭ３へ格納する
（図１０参照）。
線Ｌ1の端点Ｒ１，Ｒ２（図９参照）のＺ座標Ｑ１，Ｑ
２を算出する。ここで、近似直線Ｌ1の定義域は、０≦
Ｘ≦Ｗ１であるからＱ１＝ｂ1，Ｑ２＝ａ1・Ｗ１＋ｂ1
である。同様に、近似直線Ｌ2の場合はＱ３＝ａ2・Ｗ２
＋ｂ2，Ｑ４＝ｂ2、近似直線Ｌ3の場合は、Ｑ５＝ａ3・
Ｗ１＋ｂ3，Ｑ６＝ｂ3、近似直線Ｌ4の場合はＱ７＝
ｂ4，Ｑ８＝ａ4・Ｗ２＋ｂ4である。この算出が済んだ
ら、ＣＰＵ２は端点のＸＹＺ座標とＲＡＭ３へ格納する
（図１０参照）。
【００２５】次にステップ１６にて、ＣＰＵ２は第２の
リード浮きＳｉと予め設定されたしきい値ＳＴとを比較
し、第２のリード浮きＳｉがしきい値ＳＴ以下であれば
適として図８のリード浮き判定フラグに”０”を格納す
る。第２のリード浮きＳがしきい値ＳＴを越えていれば
不適と判断して、リード浮き判定フラグに”１”を格納
する。
リード浮きＳｉと予め設定されたしきい値ＳＴとを比較
し、第２のリード浮きＳｉがしきい値ＳＴ以下であれば
適として図８のリード浮き判定フラグに”０”を格納す
る。第２のリード浮きＳがしきい値ＳＴを越えていれば
不適と判断して、リード浮き判定フラグに”１”を格納
する。
【００２６】ステップ１６で行なう処理の目的は、１つ
の辺に１列に並んでいる複数リード１０のうち、極端に
上下方向に変形したものがないかを調べることにある。
極端に上下方向に変形したリード１０が１つのリード列
中で１本でも存在すると、リード１０を基板の電極に搭
載して半田付けした場合に電極半田付けされずにオープ
ン不良となるリード１０が発生する。従ってしきい値Ｓ
Ｔを越えた場合は、不良ということでこのリード１０の
リード番号と対応するリード浮き判定フラグを不良を示
す”１”にする。
の辺に１列に並んでいる複数リード１０のうち、極端に
上下方向に変形したものがないかを調べることにある。
極端に上下方向に変形したリード１０が１つのリード列
中で１本でも存在すると、リード１０を基板の電極に搭
載して半田付けした場合に電極半田付けされずにオープ
ン不良となるリード１０が発生する。従ってしきい値Ｓ
Ｔを越えた場合は、不良ということでこのリード１０の
リード番号と対応するリード浮き判定フラグを不良を示
す”１”にする。
【００２７】ステップ１２で計算エラーが生じると、先
きに説明したステップ１３〜ステップ１６の処理が不可
能となる。しかしながら、ステップ１６の処理の目的で
説明したようにリード列の中で極端に変形したリードの
存在は少なくとも調べる必要がある。そこでステップ１
３〜ステップ１６の方法よりも簡単な処理を行なって、
極端に変形したリードの有無をステップ１９，２０で求
める。
きに説明したステップ１３〜ステップ１６の処理が不可
能となる。しかしながら、ステップ１６の処理の目的で
説明したようにリード列の中で極端に変形したリードの
存在は少なくとも調べる必要がある。そこでステップ１
３〜ステップ１６の方法よりも簡単な処理を行なって、
極端に変形したリードの有無をステップ１９，２０で求
める。
【００２８】ステップ１２にて、計算エラーがあると、
ＣＰＵ２はステップ１９にて同一の辺において隣りあう
リード１０の下面の高さの差Ｋｉを算出し、ＲＡＭ２に
格納する（図１参照）。リード高さのＫｉは、実測され
たＺ座標を引き算することにより簡単に求めることがで
きる。そしてＣＰＵ２は、ステップ２０において、リー
ド高さの差Ｋｉと予め設定されたしきい値ＳＴとを比較
し、リード高さの差差Ｋｉがしきい値ＳＴ以下であれば
適としてリード浮き判定フラグに”０”を格納する。ま
た１つでもしきい値ＳＴを越えていれば、不適としてリ
ード浮き判定フラグに”１”を格納する。この場合リー
ド高さの差Ｋｉを、第２のリード浮きＳｉの代わりに代
用することでリード浮きの判定を行なう。
ＣＰＵ２はステップ１９にて同一の辺において隣りあう
リード１０の下面の高さの差Ｋｉを算出し、ＲＡＭ２に
格納する（図１参照）。リード高さのＫｉは、実測され
たＺ座標を引き算することにより簡単に求めることがで
きる。そしてＣＰＵ２は、ステップ２０において、リー
ド高さの差Ｋｉと予め設定されたしきい値ＳＴとを比較
し、リード高さの差差Ｋｉがしきい値ＳＴ以下であれば
適としてリード浮き判定フラグに”０”を格納する。ま
た１つでもしきい値ＳＴを越えていれば、不適としてリ
ード浮き判定フラグに”１”を格納する。この場合リー
ド高さの差Ｋｉを、第２のリード浮きＳｉの代わりに代
用することでリード浮きの判定を行なう。
【００２９】以上説明したように、ステップ１１〜ステ
ップ１６，ステップ１９，ステップ２０の処理が１つの
リード列について終わったら、残りのリード列について
の処理が完了したかどうかを辺数カウンタｊの値で確認
し（ステップ１７）、未処理のリード列があれば辺数カ
ウンタｊの値を１つ加算して次のリード列の処理を行う
（ステップ１８）。
ップ１６，ステップ１９，ステップ２０の処理が１つの
リード列について終わったら、残りのリード列について
の処理が完了したかどうかを辺数カウンタｊの値で確認
し（ステップ１７）、未処理のリード列があれば辺数カ
ウンタｊの値を１つ加算して次のリード列の処理を行う
（ステップ１８）。
【００３０】次にＣＰＵ２は、リード浮きの判定フラグ
（ステップ１６，２０にて格納）をチェックし（ステッ
プ２１）、１本でも不適を示すフラグが存在していれ
ば、異常ありとしてステップ２７へ、なければステップ
２３へ移る（ステップ２２）。
（ステップ１６，２０にて格納）をチェックし（ステッ
プ２１）、１本でも不適を示すフラグが存在していれ
ば、異常ありとしてステップ２７へ、なければステップ
２３へ移る（ステップ２２）。
【００３１】さてステップ２３〜２６では、近似直線Ｌ
1〜Ｌ4の相対的な位置関係に基いて電子部品９の形状に
ついて良否検査が行われる。図９は本発明の一実施の形
態における近似直線の位置関係を示す斜視図である。ま
ずステップ２３において、近似直線Ｌ1とＬ2，Ｌ2と
Ｌ3，Ｌ3とＬ4，Ｌ4とＬ1のように、ＣＰＵ２は隣接す
る端点の高低差Ｇ（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を算出す
る。図１０に示した端点Ｒ１〜Ｒ８のＺ座標Ｑ１〜Ｑ８
はステップ１５にて既に求めてあるので、ステップ２３
では、ＣＰＵ２はＧ１＝｜Ｑ３−Ｑ２｜，Ｇ２＝｜Ｑ５
−Ｑ４｜，Ｇ３＝｜Ｑ７−Ｑ６｜，Ｇ４＝｜Ｑ１−Ｑ８
｜の引き算により各高低差Ｇ１〜Ｇ４を求める。そして
ステップ２４にて、ＣＰＵ２は各高低差Ｇ１〜Ｇ４と予
め設定されたしきい値ＧＴとを比較し、１つでもしきい
値ＧＴを越えたものがあればステップ２７へ、なければ
ステップ２５へ移る。
1〜Ｌ4の相対的な位置関係に基いて電子部品９の形状に
ついて良否検査が行われる。図９は本発明の一実施の形
態における近似直線の位置関係を示す斜視図である。ま
ずステップ２３において、近似直線Ｌ1とＬ2，Ｌ2と
Ｌ3，Ｌ3とＬ4，Ｌ4とＬ1のように、ＣＰＵ２は隣接す
る端点の高低差Ｇ（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を算出す
る。図１０に示した端点Ｒ１〜Ｒ８のＺ座標Ｑ１〜Ｑ８
はステップ１５にて既に求めてあるので、ステップ２３
では、ＣＰＵ２はＧ１＝｜Ｑ３−Ｑ２｜，Ｇ２＝｜Ｑ５
−Ｑ４｜，Ｇ３＝｜Ｑ７−Ｑ６｜，Ｇ４＝｜Ｑ１−Ｑ８
｜の引き算により各高低差Ｇ１〜Ｇ４を求める。そして
ステップ２４にて、ＣＰＵ２は各高低差Ｇ１〜Ｇ４と予
め設定されたしきい値ＧＴとを比較し、１つでもしきい
値ＧＴを越えたものがあればステップ２７へ、なければ
ステップ２５へ移る。
【００３２】次にステップ２５では、ＣＰＵ２は近似直
線Ｌ1，Ｌ3をＸＺ平面に、近似直線Ｌ2，Ｌ4をＹＺ平面
に、それぞれ仮想的に投影し、近似直線Ｌ1，Ｌ3、回線
直線Ｌ2，Ｌ4の対向する近似直線同士の位置関係に基い
て検査を行う。図１２、図１３は本発明の一実施の形態
の電子部品の検査方法における対向する近似直線を示す
グラフである。図１２ではＸＺ平面に近似直線Ｌ1を投
影した直線Ｌ1’と近似直線Ｌ3、図１３ではＹＺ平面に
回帰直線Ｌ2を投影した直線Ｌ2’と近似直線Ｌ4が表わ
されている。そして図１２において端点Ｒ２’が端点Ｒ
５と一致するように直線Ｌ1’を平行にシフトした破線
の開きＨ１を近似直線Ｌ1’と近似直線Ｌ3の高低差と定
義し、ＣＰＵ２はこの高低差Ｈ１をＨ１＝Ｗ１・ｔａｎ
θ１＝｜ａ 1−ａ3｜・Ｗ１により求める。なおθ１は近
似直線Ｌ1’と近似直線Ｌ3のなす角である。そしてＣＰ
Ｕ２は、この高低差Ｈ１を予め設定されたしきい値ＨＴ
と比較し、高低差Ｈ１がしきい値を越えていれば、不適
としてステップ２７へ移る（ステップ２６）。またＣＰ
Ｕ２は、近似直線Ｌ2’と近似直線Ｌ4についても、高低
差Ｈ２＝Ｗ２・ｔａｎθ２＝｜ａ2−ａ4｜・Ｗ２を求め
同様の判定を行う。
線Ｌ1，Ｌ3をＸＺ平面に、近似直線Ｌ2，Ｌ4をＹＺ平面
に、それぞれ仮想的に投影し、近似直線Ｌ1，Ｌ3、回線
直線Ｌ2，Ｌ4の対向する近似直線同士の位置関係に基い
て検査を行う。図１２、図１３は本発明の一実施の形態
の電子部品の検査方法における対向する近似直線を示す
グラフである。図１２ではＸＺ平面に近似直線Ｌ1を投
影した直線Ｌ1’と近似直線Ｌ3、図１３ではＹＺ平面に
回帰直線Ｌ2を投影した直線Ｌ2’と近似直線Ｌ4が表わ
されている。そして図１２において端点Ｒ２’が端点Ｒ
５と一致するように直線Ｌ1’を平行にシフトした破線
の開きＨ１を近似直線Ｌ1’と近似直線Ｌ3の高低差と定
義し、ＣＰＵ２はこの高低差Ｈ１をＨ１＝Ｗ１・ｔａｎ
θ１＝｜ａ 1−ａ3｜・Ｗ１により求める。なおθ１は近
似直線Ｌ1’と近似直線Ｌ3のなす角である。そしてＣＰ
Ｕ２は、この高低差Ｈ１を予め設定されたしきい値ＨＴ
と比較し、高低差Ｈ１がしきい値を越えていれば、不適
としてステップ２７へ移る（ステップ２６）。またＣＰ
Ｕ２は、近似直線Ｌ2’と近似直線Ｌ4についても、高低
差Ｈ２＝Ｗ２・ｔａｎθ２＝｜ａ2−ａ4｜・Ｗ２を求め
同様の判定を行う。
【００３３】ステップ２３〜ステップ２６までの処理の
目的は、１つの辺のリード列が他の辺のリード列に対し
て異常な位置関係にないかどうかを調べることにある。
たとえば電子部品９が何らかの原因でねじれ等の変形を
生じていると隣接するリード列間で過大な高低差（浮
き）が生じ半田付けのときにオープン不良を生じてしま
う。そこでこのリード列を近似直線として数式化し、こ
の近似直線の相対的な位置関係が予め定めておいた範囲
内（しきい値内）であるかを判定して電子部品９の形状
を検査する。
目的は、１つの辺のリード列が他の辺のリード列に対し
て異常な位置関係にないかどうかを調べることにある。
たとえば電子部品９が何らかの原因でねじれ等の変形を
生じていると隣接するリード列間で過大な高低差（浮
き）が生じ半田付けのときにオープン不良を生じてしま
う。そこでこのリード列を近似直線として数式化し、こ
の近似直線の相対的な位置関係が予め定めておいた範囲
内（しきい値内）であるかを判定して電子部品９の形状
を検査する。
【００３４】なおステップ１１で計算エラーを生じて近
似直線の式が求められなかった場合は、算出できた他の
近似直線のみを対象にステップ２３〜ステップ２６の処
理を行なう。
似直線の式が求められなかった場合は、算出できた他の
近似直線のみを対象にステップ２３〜ステップ２６の処
理を行なう。
【００３５】ステップ２１からステップ２６までの一連
の処理において不適が１つでもあれば、ＣＰＵ２は不良
判定を行い（ステップ２７）、不良箇所及びその諸元を
ＣＲＴ４に出力する（ステップ２８）。また、不適が１
つもなければ、良と判定し（ステップ２９）、判定結果
をＣＲＴ４に出力する（ステップ２８）。
の処理において不適が１つでもあれば、ＣＰＵ２は不良
判定を行い（ステップ２７）、不良箇所及びその諸元を
ＣＲＴ４に出力する（ステップ２８）。また、不適が１
つもなければ、良と判定し（ステップ２９）、判定結果
をＣＲＴ４に出力する（ステップ２８）。
【００３６】本発明の一実施の形態の電子部品の検査方
法は以上の通りであるが本発明は種々の応用が可能であ
る。たとえば上述した電子部品の検査を電子部品９の半
田付けを行なう工程の途中で行なってもよい。具体的に
説明すると、図１に示す検査装置を電子部品を基板に搭
載する電子部品の搭載装置として考える。移載ヘッド８
の移動範囲内に、電極に予め半田が供給された基板を位
置決めしておき（図示せず）移載ヘッド８で電子部品９
を搭載する途中で電子部品の検査を前述した方法で行な
う。そして良判定となった電子部品９は、このリード１
０を基板の電極に着地させ、不良判定となった電子部品
は廃棄する。電子部品９が搭載された基板は加熱炉へ送
られ、半田の融点以上の温度に加熱されることにより電
子部品９のリード１０は基板の電極に半田付けされる。
このように電子部品を搭載する直前にリードの浮きやリ
ード列の位置に異常がないかを検査し、良判定とされた
電子部品９だけを基板に搭載するのでオープン不良の発
生を未然に防止できる。
法は以上の通りであるが本発明は種々の応用が可能であ
る。たとえば上述した電子部品の検査を電子部品９の半
田付けを行なう工程の途中で行なってもよい。具体的に
説明すると、図１に示す検査装置を電子部品を基板に搭
載する電子部品の搭載装置として考える。移載ヘッド８
の移動範囲内に、電極に予め半田が供給された基板を位
置決めしておき（図示せず）移載ヘッド８で電子部品９
を搭載する途中で電子部品の検査を前述した方法で行な
う。そして良判定となった電子部品９は、このリード１
０を基板の電極に着地させ、不良判定となった電子部品
は廃棄する。電子部品９が搭載された基板は加熱炉へ送
られ、半田の融点以上の温度に加熱されることにより電
子部品９のリード１０は基板の電極に半田付けされる。
このように電子部品を搭載する直前にリードの浮きやリ
ード列の位置に異常がないかを検査し、良判定とされた
電子部品９だけを基板に搭載するのでオープン不良の発
生を未然に防止できる。
【００３７】
【発明の効果】本発明によれば、リードが延出する各辺
についてリードの高さを近似した近似直線を求め、求め
た各近似直線間の位置関係に基いてリード形状の良否検
査を行い、リードを基板の電極に確実に半田付けでき
る。
についてリードの高さを近似した近似直線を求め、求め
た各近似直線間の位置関係に基いてリード形状の良否検
査を行い、リードを基板の電極に確実に半田付けでき
る。
【図１】本発明の一実施の形態におけるリード検査方法
を実施するための検査装置のブロック図
を実施するための検査装置のブロック図
【図２】本発明の一実施の形態における電子部品とレー
ザセンサの拡大斜視図
ザセンサの拡大斜視図
【図３】本発明の一実施の形態における検査装置の動作
フローチャート
フローチャート
【図４】本発明の一実施の形態におけるリード検査方法
を示すフローチャート
を示すフローチャート
【図５】本発明の一実施の形態における近似直線の説明
図
図
【図６】本発明の一実施の形態におけるリードのデータ
の構成図
の構成図
【図７】本発明の一実施の形態における近似直線データ
の構成図
の構成図
【図８】本発明の一実施の形態におけるリード浮きデー
タの構成図
タの構成図
【図９】本発明の一実施の形態における近似直線の位置
関係を示す斜視図
関係を示す斜視図
【図１０】本発明の一実施の形態における近似直線の端
点のデータの構成図
点のデータの構成図
【図１１】本発明の一実施の形態におけるリード高さの
差のデータの構成図
差のデータの構成図
【図１２】本発明の一実施の形態における対向する近似
直線を示すグラフ
直線を示すグラフ
【図１３】本発明の一実施の形態における対向する近似
直線を示すグラフ
直線を示すグラフ
１０ リード
Ｌ1 近似直線
Ｌ2 近似直線
Ｌ3 近似直線
Ｌ4 近似直線
Ｒ１ 端点
Ｒ２ 端点
Ｒ３ 端点
Ｒ４ 端点
Ｒ５ 端点
Ｒ６ 端点
Ｒ７ 端点
Ｒ８ 端点
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−3953（ＪＰ，Ａ)
特開 平４−99951（ＪＰ，Ａ)
特開 平３−155700（ＪＰ，Ａ)
特開 昭64−21372（ＪＰ，Ａ)
特開 平１−272126（ＪＰ，Ａ)
特開 平２−248054（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/34
H01L 21/64 - 21/66
Claims (6)
- 【請求項１】本体部より外方へ延出した複数のリードが
一列に並んだリード列を複数備えた電子部品を基板の電
極に半田付けする方法であって、 リードの並び方向及び高さ方向に関する位置を計測して
このリードの位置データを取り込むステップと、 前記位置データに基づいて、前記リード列におけるリー
ドの並びを近似する近似直線を各リード列毎に求めるス
テップと、 前記近似直線間の相対的な位置関係が所定の範囲である
かどうか判定するステップと、 前記ステップで所定の範囲であると判定された電子部品
のリードを、予め半田が供給された基板の電極に着地さ
せるステップと、 前記基板を加熱して半田を溶融させて前記リードを前記
電極に半田付けするステップを含むことを特徴とする電
子部品の半田付け方法。 - 【請求項２】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、隣接する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判定を含むことを特徴とする請求項１記
載の電子部品の半田付け方法。 - 【請求項３】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、対向する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断することを含むことを特徴とする請
求項１記載の電子部品の半田付け方法。 - 【請求項４】本体部より外方へ延出した複数のリードが
一列に並んだリード列を複数備えた電子部品を基板の電
極に半田付けする方法であって、 リードの並び方向及び高さ方向に関する位置を計測して
このリードの位置データを取り込むステップと、 前記位置データに基づいて前記リード列におけるリード
の並びを近似する近似直線を各リード毎に求めるステッ
プと、 前記位置データに基づいて、前記リード列内で過大に上
下方向に変形したリードを検出するステップと、 前記近似直線間の相対的な位置関係が所定の範囲である
かどうか判定するステップと、 過大に上下方向に変形したリードが検出されず、且つ前
記近似直線間の相対的な位置関係が所定の範囲内である
と判定した場合は、この電子部品のリードを予め半田が
供給された基板の電極に着地させるステップと、 前記基板を加熱して半田を溶融させて前記リードを前記
電極に半田付けするステップを含むことを特徴とする電
子部品の半田付け方法。 - 【請求項５】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、隣接する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断を含むことを特徴とする請求項４記
載の電子部品の半田付け方法。 - 【請求項６】近似直線間の相対的な位置関係が所定の範
囲であるか判断するステップが、対向する近似直線の端
点間の上下方向の高低差を求め、この高低差が所定の範
囲であるか判断することを含むことを特徴とする請求項
４記載の電子部品の半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000064932A JP3528747B2 (ja) | 1994-07-15 | 2000-03-09 | 電子部品の半田付け方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16402894 | 1994-07-15 | ||
| JP6-164028 | 1994-07-15 | ||
| JP2000064932A JP3528747B2 (ja) | 1994-07-15 | 2000-03-09 | 電子部品の半田付け方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16946195A Division JP3149737B2 (ja) | 1994-07-15 | 1995-07-05 | 電子部品の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269636A JP2000269636A (ja) | 2000-09-29 |
| JP3528747B2 true JP3528747B2 (ja) | 2004-05-24 |
Family
ID=32510502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064932A Expired - Fee Related JP3528747B2 (ja) | 1994-07-15 | 2000-03-09 | 電子部品の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528747B2 (ja) |
-
2000
- 2000-03-09 JP JP2000064932A patent/JP3528747B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269636A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10107853B2 (en) | Apparatus and method for inspecting PCB-mounted integrated circuits | |
| JP2751435B2 (ja) | 電子部品の半田付状態の検査方法 | |
| JP3026981B2 (ja) | 潜在的歪曲プリント回路板点検のための補償システム | |
| US8574932B2 (en) | PCB-mounted integrated circuits | |
| US5906309A (en) | Solder bump measuring method and apparatus | |
| JP2007033048A (ja) | はんだ接合判定方法，はんだ検査方法，はんだ検査装置およびはんだ検査用プログラムならびに記録媒体 | |
| US8860456B2 (en) | Non-destructive tilt data measurement to detect defective bumps | |
| US5628110A (en) | Inspecting method of an electronic component during a mounting operation of the same onto a substrate | |
| WO2021079541A1 (ja) | 外観検査装置及び、不良検査方法 | |
| JP3528747B2 (ja) | 電子部品の半田付け方法 | |
| JP3149737B2 (ja) | 電子部品の検査方法 | |
| JP3949257B2 (ja) | 部品認識方法および部品検査、実装方法 | |
| JP3225067B2 (ja) | リード測定方法 | |
| JPH06265320A (ja) | 外観検査方法 | |
| JPH043953A (ja) | 表面実装部品検査装置 | |
| JPH0372203A (ja) | 半田付け部の外観検査方法 | |
| JP3397098B2 (ja) | 導電性ボールの移載方法 | |
| JP3923168B2 (ja) | 部品認識方法及び部品実装方法 | |
| JP2616880B2 (ja) | 電気部品接続部の検査方法 | |
| JP2929770B2 (ja) | 半田の形状検査方法 | |
| JP7497234B2 (ja) | 検査装置、演算装置、および検査方法 | |
| JPH07122896A (ja) | 電子部品の位置・姿勢計測方法及び装置 | |
| JP3075420B2 (ja) | Ｉｃリード浮き検査装置および方法 | |
| JP2000124697A (ja) | 電極高さ検査方法 | |
| KR100204827B1 (ko) | 아이씨 패키지의 리드핀 검사장치 및 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |