JP3149737B2 - 電子部品の検査方法 - Google Patents
電子部品の検査方法Info
- Publication number
- JP3149737B2 JP3149737B2 JP16946195A JP16946195A JP3149737B2 JP 3149737 B2 JP3149737 B2 JP 3149737B2 JP 16946195 A JP16946195 A JP 16946195A JP 16946195 A JP16946195 A JP 16946195A JP 3149737 B2 JP3149737 B2 JP 3149737B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electronic component
- approximate straight
- straight lines
- predetermined range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、本体部より外方へ延出
した複数のリードが一列に並んだリード列を複数備えた
電子部品の検査方法に関するものである。
した複数のリードが一列に並んだリード列を複数備えた
電子部品の検査方法に関するものである。
【０００２】
【従来の技術】ＱＦＰ，ＳＯＰなどの電子部品のよう
に、各辺から複数のリードが延出した電子部品を基板に
実装するに先立ち、これらのリードの形状の検査が行わ
れる。
に、各辺から複数のリードが延出した電子部品を基板に
実装するに先立ち、これらのリードの形状の検査が行わ
れる。
【０００３】ＱＦＰやＳＯＰなどの電子部品は通常、予
め上面に半田（もしくはソルダーペースト）が供給され
た基板の電極にリードを着地させ、基板を加熱すること
により、このリードと電極を半田付けする。この場合一
列に並んだリードのうち１本でも上下方向へ過大に変形
していると、オープン不良が発生する。このため電子部
品を基板に搭載するに先立ち、このリードの上下方向の
変形（以下浮きと呼ぶ）の検査を行なってオープン不良
をまねくような電子部品を排除し、良品のみを基板に搭
載して半田付けする。
め上面に半田（もしくはソルダーペースト）が供給され
た基板の電極にリードを着地させ、基板を加熱すること
により、このリードと電極を半田付けする。この場合一
列に並んだリードのうち１本でも上下方向へ過大に変形
していると、オープン不良が発生する。このため電子部
品を基板に搭載するに先立ち、このリードの上下方向の
変形（以下浮きと呼ぶ）の検査を行なってオープン不良
をまねくような電子部品を排除し、良品のみを基板に搭
載して半田付けする。
【０００４】ここで従来のリード検査方法では、電子部
品のリードを代表する３本のリードの高さを求め、この
３点が存在する仮想平面を求め、この仮想平面に対する
各リードの浮きを算出し、この浮きと所定の許容値とを
比較し、許容値を越える浮きが存在したならば不良、存
在しなければ良としていた。
品のリードを代表する３本のリードの高さを求め、この
３点が存在する仮想平面を求め、この仮想平面に対する
各リードの浮きを算出し、この浮きと所定の許容値とを
比較し、許容値を越える浮きが存在したならば不良、存
在しなければ良としていた。
【０００５】
【発明が解決しようとする課題】しかしながら従来のリ
ード検査方法において、仮想平面を規定する３つのリー
ドのうち、１本でも他のリードから大きくずれたリード
が含まれることがあり、このような場合、各リードの浮
きの基準となる仮想平面自体が理想的な仮想平面からか
なりずれてしまい、検査結果の信頼性が低下してしまう
という問題点があった。
ード検査方法において、仮想平面を規定する３つのリー
ドのうち、１本でも他のリードから大きくずれたリード
が含まれることがあり、このような場合、各リードの浮
きの基準となる仮想平面自体が理想的な仮想平面からか
なりずれてしまい、検査結果の信頼性が低下してしまう
という問題点があった。
【０００６】また近年では、厚さが薄い電子部品が登場
しているが、このような電子部品は、それ自体が変形し
ている場合があり、たとえ１つのリード列の中に過大な
浮きを生じているリードがなくても、このリード列その
ものの位置に異常があるためにオープン不良を生じてし
まう。従来のリード検査方法ではこのようなリード列全
体の位置の不具合を検出できなかった。
しているが、このような電子部品は、それ自体が変形し
ている場合があり、たとえ１つのリード列の中に過大な
浮きを生じているリードがなくても、このリード列その
ものの位置に異常があるためにオープン不良を生じてし
まう。従来のリード検査方法ではこのようなリード列全
体の位置の不具合を検出できなかった。
【０００７】そこで本発明は、信頼性の高い電子部品の
検査方法を提供することを目的とする。
検査方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電子部品の検査
方法は、リードの並び方向及び高さ方向に関する位置を
計測して位置データを取り込むステップと、この位置デ
ータに基づいてリード列におけるリードの並びを近似す
る近似直線を各リード列毎に求めるステップと、この近
似直線どうしの相対的な位置関係が所定の範囲であるか
判断する工程より構成されている。
方法は、リードの並び方向及び高さ方向に関する位置を
計測して位置データを取り込むステップと、この位置デ
ータに基づいてリード列におけるリードの並びを近似す
る近似直線を各リード列毎に求めるステップと、この近
似直線どうしの相対的な位置関係が所定の範囲であるか
判断する工程より構成されている。
【０００９】
【００１０】
【作用】上記方法により、各リード列毎のリードの並び
を近似直線で表わし、近似直線の相対的な位置関係が所
定の範囲であるか判断される。これにより、電子部品の
変形に起因するリード列の異常な変位を検出することが
できる。
を近似直線で表わし、近似直線の相対的な位置関係が所
定の範囲であるか判断される。これにより、電子部品の
変形に起因するリード列の異常な変位を検出することが
できる。
【００１１】
【実施例】次に図面を参照しながら、本発明の実施例を
説明する。図１は本発明の一実施例における電子部品の
検査方法を実施するための検査装置のブロック図であ
る。図１中、１は図３、図４のフローチャートに沿った
制御プログラムを記憶しているＲＯＭ（リードオンリー
メモリ）、２は検査装置を制御するＣＰＵ（中央処理装
置）、３は図６、図７、図８、図１０、図１１の各デー
タ構成図に示したデータの記憶領域が設けられているＲ
ＡＭ（ランダムアクセスメモリ）、４は検査結果を作業
者に表示するためのＣＲＴ（カソードレイチューブ）、
５はＣＰＵ２に接続されるインターフェィス、８は、移
載ヘッドであり電子部品９を吸引して保持するためのノ
ズル８ａを備えている。７は、移載ヘッド８を水平方向
移動させる移載ヘッド移動機構であり、例えば２つの直
交した移動軸を備えた直交座標型テーブルより構成され
ている。６は、移載ヘッド８の現在位置を検出する位置
検出部であり、移載ヘッド移動機構７に内蔵されたエン
コーダ及びこのエンコーダから送られてくるパルス信号
をカウントして移載ヘッド８の現在位置を算出する信号
処理部（図示せず）より構成されている。９は、本体部
より外方へ延出した複数のリード１０を備えた電子部品
である。この電子部品は、４つの辺からリードが突出し
たＱＦＰであり、１つの辺には、複数のリード１０が一
列に並んでいる。また１１はリード１０にレーザ光１２
を照射し、その反射光を受光してリード１０の高さＺを
検出するレーザセンサ、１３はレーザセンサ１１の出力
をディジタル変換してインターフェィス５に出力するＡ
／Ｄ変換器である。本実施例の検査装置は上記のような
構成よりなりその動作を説明すると、レーザセンサ１１
は定位置においてレーザ光１２を照射し、電子部品搬送
部７は移載ヘッド８（即ちリード１０）をレーザセンサ
１１に対する一定高さのＸＹ平面内において、一列に並
んだリード１０にレーザ光１２が照射されるようにＸＹ
方向に移動させる。ＣＰＵ２は、位置検出部６及びレー
ザセンサ１１より送られてくる信号をインターフェィス
５を介して読み取ってＲＡＭ３にこのデータすなわち複
数のリード１０のＸＹＺ座標を格納する。
説明する。図１は本発明の一実施例における電子部品の
検査方法を実施するための検査装置のブロック図であ
る。図１中、１は図３、図４のフローチャートに沿った
制御プログラムを記憶しているＲＯＭ（リードオンリー
メモリ）、２は検査装置を制御するＣＰＵ（中央処理装
置）、３は図６、図７、図８、図１０、図１１の各デー
タ構成図に示したデータの記憶領域が設けられているＲ
ＡＭ（ランダムアクセスメモリ）、４は検査結果を作業
者に表示するためのＣＲＴ（カソードレイチューブ）、
５はＣＰＵ２に接続されるインターフェィス、８は、移
載ヘッドであり電子部品９を吸引して保持するためのノ
ズル８ａを備えている。７は、移載ヘッド８を水平方向
移動させる移載ヘッド移動機構であり、例えば２つの直
交した移動軸を備えた直交座標型テーブルより構成され
ている。６は、移載ヘッド８の現在位置を検出する位置
検出部であり、移載ヘッド移動機構７に内蔵されたエン
コーダ及びこのエンコーダから送られてくるパルス信号
をカウントして移載ヘッド８の現在位置を算出する信号
処理部（図示せず）より構成されている。９は、本体部
より外方へ延出した複数のリード１０を備えた電子部品
である。この電子部品は、４つの辺からリードが突出し
たＱＦＰであり、１つの辺には、複数のリード１０が一
列に並んでいる。また１１はリード１０にレーザ光１２
を照射し、その反射光を受光してリード１０の高さＺを
検出するレーザセンサ、１３はレーザセンサ１１の出力
をディジタル変換してインターフェィス５に出力するＡ
／Ｄ変換器である。本実施例の検査装置は上記のような
構成よりなりその動作を説明すると、レーザセンサ１１
は定位置においてレーザ光１２を照射し、電子部品搬送
部７は移載ヘッド８（即ちリード１０）をレーザセンサ
１１に対する一定高さのＸＹ平面内において、一列に並
んだリード１０にレーザ光１２が照射されるようにＸＹ
方向に移動させる。ＣＰＵ２は、位置検出部６及びレー
ザセンサ１１より送られてくる信号をインターフェィス
５を介して読み取ってＲＡＭ３にこのデータすなわち複
数のリード１０のＸＹＺ座標を格納する。
【００１２】図２は本発明の一実施例における電子部品
とレーザセンサの拡大斜視図である。レーザ光１２は下
方から垂直に照射されてリード１０の平坦部（リード１
０が基板に半田付けされる部分）に当る。そして移載ヘ
ッド８が水平方向へ移動することにより、鎖線で示す直
線Ｔ１，Ｔ２，Ｔ３，Ｔ４に沿ってレーザ光１２を走査
してリード１０の位置を計測する。
とレーザセンサの拡大斜視図である。レーザ光１２は下
方から垂直に照射されてリード１０の平坦部（リード１
０が基板に半田付けされる部分）に当る。そして移載ヘ
ッド８が水平方向へ移動することにより、鎖線で示す直
線Ｔ１，Ｔ２，Ｔ３，Ｔ４に沿ってレーザ光１２を走査
してリード１０の位置を計測する。
【００１３】本実施例では、リード１０の位置を表わす
座標系を次のように定義する。第３辺（直線Ｔ３）と第
４辺（直線Ｔ４）が直交する交点を原点Ｏとし第３辺
（直線Ｔ３）をＸ軸，第４辺（直線Ｔ４）をＹ軸とす
る。またＸ軸とＹ軸に直交し、原点Ｏを通る軸をＺ軸と
する。第１辺（直線Ｔ１）はＸＹ平面内にあり、Ｘ軸と
平行である。第２辺（直線Ｔ２）はＸＹ平面内にあり、
Ｙ軸と平行である。さらに直線Ｔ１とＴ３は長さがＷ１
であり、直線Ｔ２とＴ４は長さがＷ２であるものとす
る。この長さＷ１，Ｗ２は、電子部品９の寸法データよ
り予めわかっている。
座標系を次のように定義する。第３辺（直線Ｔ３）と第
４辺（直線Ｔ４）が直交する交点を原点Ｏとし第３辺
（直線Ｔ３）をＸ軸，第４辺（直線Ｔ４）をＹ軸とす
る。またＸ軸とＹ軸に直交し、原点Ｏを通る軸をＺ軸と
する。第１辺（直線Ｔ１）はＸＹ平面内にあり、Ｘ軸と
平行である。第２辺（直線Ｔ２）はＸＹ平面内にあり、
Ｙ軸と平行である。さらに直線Ｔ１とＴ３は長さがＷ１
であり、直線Ｔ２とＴ４は長さがＷ２であるものとす
る。この長さＷ１，Ｗ２は、電子部品９の寸法データよ
り予めわかっている。
【００１４】次に図３を参照しながら、本実施例の検査
装置における処理を説明する。図３は本発明の一実施例
における検査装置の動作フローチャートである。
装置における処理を説明する。図３は本発明の一実施例
における検査装置の動作フローチャートである。
【００１５】電子部品９は、予め図外の供給部で供給さ
れ、移載ヘッド８のノズル８ａで吸引，保持されてレー
ザセンサ１１の上方へ移送されてきている。まずステッ
プ１にて第１辺〜第４辺の各辺に存在するリード１０の
平坦部の下面のＸＹＺ座標を取得し、ＲＡＭ３に格納す
る。図６にＲＡＭ３に格納されたリードの位置データす
なわちＸＹＺ座標のデータの構成を示す。次にＣＰＵ２
は、このリードの位置データより電子部品の形状判定を
行なう電子部品検査処理（ステップ２）を行なう。尚こ
のステップ２の処理については後で詳しく説明する。次
に、ステップ２の処理で電子部品９の形状について不良
判定がなされたかどうかを調べ（ステップ３）、不良判
定であればこの電子部品９を廃棄し（ステップ５）、そ
うでなければこの電子部品９を所定の位置に搭載する
（ステップ４）。
れ、移載ヘッド８のノズル８ａで吸引，保持されてレー
ザセンサ１１の上方へ移送されてきている。まずステッ
プ１にて第１辺〜第４辺の各辺に存在するリード１０の
平坦部の下面のＸＹＺ座標を取得し、ＲＡＭ３に格納す
る。図６にＲＡＭ３に格納されたリードの位置データす
なわちＸＹＺ座標のデータの構成を示す。次にＣＰＵ２
は、このリードの位置データより電子部品の形状判定を
行なう電子部品検査処理（ステップ２）を行なう。尚こ
のステップ２の処理については後で詳しく説明する。次
に、ステップ２の処理で電子部品９の形状について不良
判定がなされたかどうかを調べ（ステップ３）、不良判
定であればこの電子部品９を廃棄し（ステップ５）、そ
うでなければこの電子部品９を所定の位置に搭載する
（ステップ４）。
【００１６】次に図４〜図１３を参照しながら電子部品
検査処理（ステップ２）について説明する。
検査処理（ステップ２）について説明する。
【００１７】図５は本発明の一実施例の電子部品の検査
方法における近似直線の説明図、図４は本発明の一実施
例における電子部品検査方法を示すフローチャートであ
る。図５において、Ｘi-3〜Ｘi+2は各リード１０のＸ座
標、Ｚi-3〜Ｚi+2は同Ｚ座標である。なお図５に示すリ
ード１０は、第１辺又は第３辺のものであり、第１辺で
はＹ座標は全てＷ２、第２辺では全て０である。
方法における近似直線の説明図、図４は本発明の一実施
例における電子部品検査方法を示すフローチャートであ
る。図５において、Ｘi-3〜Ｘi+2は各リード１０のＸ座
標、Ｚi-3〜Ｚi+2は同Ｚ座標である。なお図５に示すリ
ード１０は、第１辺又は第３辺のものであり、第１辺で
はＹ座標は全てＷ２、第２辺では全て０である。
【００１８】次に図４に沿って、本発明の一実施例にお
けるリード検査方法の各過程を説明する。まず、ステッ
プ１０において第１辺〜第４辺の辺数を示す辺数カウン
タｊに１を代入する。
けるリード検査方法の各過程を説明する。まず、ステッ
プ１０において第１辺〜第４辺の辺数を示す辺数カウン
タｊに１を代入する。
【００１９】なお辺数カウンタｊ＝１ならば第１辺に位
置するリード列が処理の対象となっていることを意味す
る。以下第１辺のリード列を対象に処理を行なう場合に
ついてステップ１１〜ステップ１６及びステップ１９，
ステップ２０の説明を行なう。
置するリード列が処理の対象となっていることを意味す
る。以下第１辺のリード列を対象に処理を行なう場合に
ついてステップ１１〜ステップ１６及びステップ１９，
ステップ２０の説明を行なう。
【００２０】ステップ１１では、第１辺の複数のリード
１０の配列を近似する近似直線Ｌ1の式と、予め計測し
て得られたリード１０のＸＹＺ座標を基に、最小二乗法
を使用して算出する。具体的には次式による。
１０の配列を近似する近似直線Ｌ1の式と、予め計測し
て得られたリード１０のＸＹＺ座標を基に、最小二乗法
を使用して算出する。具体的には次式による。
【００２１】
【数１】
【００２２】上式により求めた傾きａ1、切片ｂ1を図７
に示す形式でＲＡＭ３の所定の記憶領域に格納する。次
にＣＰＵ２は、ステップ１２において零による除算など
に起因する計算エラーを生じたかどうかを調べる。エラ
ーがなければステップ１３へ、エラーがあればステップ
１９へ移る。
に示す形式でＲＡＭ３の所定の記憶領域に格納する。次
にＣＰＵ２は、ステップ１２において零による除算など
に起因する計算エラーを生じたかどうかを調べる。エラ
ーがなければステップ１３へ、エラーがあればステップ
１９へ移る。
【００２３】ステップ１３では、ステップ１１により求
めた近似直線Ｌ1に対する各リード１０の第１のリード
浮きΔＺi及びその最小値ΔＺｍｉｎを求める。図５に
おいて、Ｌ1は近似直線であり、リード１０の下面は近
似直線Ｌ1の上下に分布して存在する。そして、図５に
おけるΔＺi-3〜ΔＺi+2が第１のリード浮き（上向き
正、下向き負）であり、ＣＰＵ２は計算してＲＡＭ３の
所定の記憶領域に格納する。またこのとき第１のリード
浮きΔＺiの最小値Δｍｉｎ（必ず負の値をとる）を求
める。ここで図５において、第１のリード浮きΔＺi+1
が最小値ΔＺｍｉｎであったものとすると、近似直線Ｌ
をΔＺｍｉｎだけ下方にシフトした直線ＬＳを考え、こ
の直線ＬＳから各リード１０の下面までの第２のリード
浮きＳｉを求めてＲＡＭ３の所定の記憶領域に格納する
（ステップ１４）。第２のリード浮きＳｉはＳｉ＝ΔＺ
i−ΔＺｍｉｎから簡単に求めることができる。
めた近似直線Ｌ1に対する各リード１０の第１のリード
浮きΔＺi及びその最小値ΔＺｍｉｎを求める。図５に
おいて、Ｌ1は近似直線であり、リード１０の下面は近
似直線Ｌ1の上下に分布して存在する。そして、図５に
おけるΔＺi-3〜ΔＺi+2が第１のリード浮き（上向き
正、下向き負）であり、ＣＰＵ２は計算してＲＡＭ３の
所定の記憶領域に格納する。またこのとき第１のリード
浮きΔＺiの最小値Δｍｉｎ（必ず負の値をとる）を求
める。ここで図５において、第１のリード浮きΔＺi+1
が最小値ΔＺｍｉｎであったものとすると、近似直線Ｌ
をΔＺｍｉｎだけ下方にシフトした直線ＬＳを考え、こ
の直線ＬＳから各リード１０の下面までの第２のリード
浮きＳｉを求めてＲＡＭ３の所定の記憶領域に格納する
（ステップ１４）。第２のリード浮きＳｉはＳｉ＝ΔＺ
i−ΔＺｍｉｎから簡単に求めることができる。
【００２４】次にステップ１５にて、ＣＰＵ２は近似直
線Ｌ1の端点Ｒ１，Ｒ２（図９参照）のＺ座標Ｑ１，Ｑ
２を算出する。ここで、近似直線Ｌ1の定義域は、０≦
Ｘ≦Ｗ１であるからＱ１＝ｂ1，Ｑ２＝ａ1・Ｗ１＋ｂ1
である。同様に、近似直線Ｌ2の場合はＱ３＝ａ2・Ｗ２
＋ｂ2，Ｑ４＝ｂ2、近似直線Ｌ3の場合は、Ｑ５＝ａ3・
Ｗ１＋ｂ3，Ｑ６＝ｂ3、近似直線Ｌ4の場合はＱ７＝
ｂ4，Ｑ８＝ａ4・Ｗ２＋ｂ4である。この算出が済んだ
ら、ＣＰＵ２は端点のＸＹＺ座標とＲＡＭ３へ格納する
（図１０参照）。
線Ｌ1の端点Ｒ１，Ｒ２（図９参照）のＺ座標Ｑ１，Ｑ
２を算出する。ここで、近似直線Ｌ1の定義域は、０≦
Ｘ≦Ｗ１であるからＱ１＝ｂ1，Ｑ２＝ａ1・Ｗ１＋ｂ1
である。同様に、近似直線Ｌ2の場合はＱ３＝ａ2・Ｗ２
＋ｂ2，Ｑ４＝ｂ2、近似直線Ｌ3の場合は、Ｑ５＝ａ3・
Ｗ１＋ｂ3，Ｑ６＝ｂ3、近似直線Ｌ4の場合はＱ７＝
ｂ4，Ｑ８＝ａ4・Ｗ２＋ｂ4である。この算出が済んだ
ら、ＣＰＵ２は端点のＸＹＺ座標とＲＡＭ３へ格納する
（図１０参照）。
【００２５】次にステップ１６にて、ＣＰＵ２は第２の
リード浮きＳｉと予め設定されたしきい値ＳＴとを比較
し、第２のリード浮きＳｉがしきい値ＳＴ以下であれば
適として図８のリード浮き判定フラグに”０”を格納す
る。第２のリード浮きＳがしきい値ＳＴを越えていれば
不適と判定して、リード浮き判定フラグに”１”を格納
する。
リード浮きＳｉと予め設定されたしきい値ＳＴとを比較
し、第２のリード浮きＳｉがしきい値ＳＴ以下であれば
適として図８のリード浮き判定フラグに”０”を格納す
る。第２のリード浮きＳがしきい値ＳＴを越えていれば
不適と判定して、リード浮き判定フラグに”１”を格納
する。
【００２６】ステップ１６で行なう処理の目的は、１つ
の辺に一列に並んでいる複数リード１０のうち、極端に
上下方向に変形したものがないかを調べることにある。
極端に上下方向に変形したリード１０が１つのリード列
中で１本でも存在すると、リード１０を基板の電極に搭
載して半田付けした場合に電極半田付けされずにオープ
ン不良となるリード１０が発生する。従ってしきい値Ｓ
Ｔを越えた場合は、不良ということでこのリード１０の
リード番号と対応するリード浮き判定フラグを不良を示
す”１”にする。
の辺に一列に並んでいる複数リード１０のうち、極端に
上下方向に変形したものがないかを調べることにある。
極端に上下方向に変形したリード１０が１つのリード列
中で１本でも存在すると、リード１０を基板の電極に搭
載して半田付けした場合に電極半田付けされずにオープ
ン不良となるリード１０が発生する。従ってしきい値Ｓ
Ｔを越えた場合は、不良ということでこのリード１０の
リード番号と対応するリード浮き判定フラグを不良を示
す”１”にする。
【００２７】ステップ１２で計算エラーが生じると、先
に説明したステップ１３〜ステップ１６の処理が不可能
となる。しかしながら、ステップ１６の処理の目的で説
明したようにリード列の中で極端に変形したリードの存
在は少なくとも調べる必要がある。そこでステップ１３
〜ステップ１６の方法よりも簡単な処理を行なって、極
端に変形したリードの有無をステップ１９，２０で求め
る。
に説明したステップ１３〜ステップ１６の処理が不可能
となる。しかしながら、ステップ１６の処理の目的で説
明したようにリード列の中で極端に変形したリードの存
在は少なくとも調べる必要がある。そこでステップ１３
〜ステップ１６の方法よりも簡単な処理を行なって、極
端に変形したリードの有無をステップ１９，２０で求め
る。
【００２８】ステップ１２にて、計算エラーがあると、
ＣＰＵ２はステップ１９にて同一の辺において隣りあう
リード１０の下面の高さの差Ｋｉを算出し、ＲＡＭ２に
格納する（図１参照）。リード高さのＫｉは、実測され
たＺ座標を引き算することにより簡単に求めることがで
きる。そしてＣＰＵ２は、ステップ２０において、リー
ド高さの差Ｋｉと予め設定されたしきい値ＳＴとを比較
し、リード高さの差差Ｋｉがしきい値ＳＴ以下であれば
適としてリード浮き判定フラグに”０”を格納する。ま
た１つでもしきい値ＳＴを越えていれば、不適としてリ
ード浮き判定フラグに”１”を格納する。この場合リー
ド高さの差Ｋｉを、第２のリード浮きＳｉの代わりに代
用することでリード浮きの判定を行なう。
ＣＰＵ２はステップ１９にて同一の辺において隣りあう
リード１０の下面の高さの差Ｋｉを算出し、ＲＡＭ２に
格納する（図１参照）。リード高さのＫｉは、実測され
たＺ座標を引き算することにより簡単に求めることがで
きる。そしてＣＰＵ２は、ステップ２０において、リー
ド高さの差Ｋｉと予め設定されたしきい値ＳＴとを比較
し、リード高さの差差Ｋｉがしきい値ＳＴ以下であれば
適としてリード浮き判定フラグに”０”を格納する。ま
た１つでもしきい値ＳＴを越えていれば、不適としてリ
ード浮き判定フラグに”１”を格納する。この場合リー
ド高さの差Ｋｉを、第２のリード浮きＳｉの代わりに代
用することでリード浮きの判定を行なう。
【００２９】以上説明したように、ステップ１１〜ステ
ップ１６，ステップ１９，ステップ２０の処理が１つの
リード列について終わったら、残りのリード列について
の処理が完了したかどうかを辺数カウンタｊの値で確認
し（ステップ１７）、未処理のリード列があれば辺数カ
ウンタｊの値を１つ加算して次のリード列の処理を行な
う（ステップ１８）。
ップ１６，ステップ１９，ステップ２０の処理が１つの
リード列について終わったら、残りのリード列について
の処理が完了したかどうかを辺数カウンタｊの値で確認
し（ステップ１７）、未処理のリード列があれば辺数カ
ウンタｊの値を１つ加算して次のリード列の処理を行な
う（ステップ１８）。
【００３０】次にＣＰＵ２は、リード浮きの判定フラグ
（ステップ１６，２０にて格納）をチェックし（ステッ
プ２１）、１本でも不適を示すフラグが存在していれ
ば、異常ありとしてステップ２７へ、なければステップ
２３へ移る（ステップ２２）。
（ステップ１６，２０にて格納）をチェックし（ステッ
プ２１）、１本でも不適を示すフラグが存在していれ
ば、異常ありとしてステップ２７へ、なければステップ
２３へ移る（ステップ２２）。
【００３１】さてステップ２３〜２６では、近似直線Ｌ
1〜Ｌ4の相対的な位置関係に基いて電子部品９の形状に
ついて良否検査が行われる。図９は本発明の一実施例に
おける近似直線の位置関係を示す斜視図である。まずス
テップ２３において、近似直線Ｌ1とＬ2，Ｌ2とＬ3，Ｌ
3とＬ4，Ｌ4とＬ1のように、ＣＰＵ２は隣接する端点の
高低差Ｇ（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を算出する。図１
０に示した端点Ｒ１〜Ｒ８のＺ座標Ｑ１〜Ｑ８はステッ
プ１５にて既に求めてあるので、ステップ２３では、Ｃ
ＰＵ２はＧ１＝｜Ｑ３−Ｑ２｜，Ｇ２＝｜Ｑ５−Ｑ４
｜，Ｇ３＝｜Ｑ７−Ｑ６｜，Ｇ４＝｜Ｑ１−Ｑ８｜の引
き算により各高低差Ｇ１〜Ｇ４を求める。そしてステッ
プ２４にて、ＣＰＵ２は各高低差Ｇ１〜Ｇ４と予め設定
されたしきい値ＧＴとを比較し、１つでもしきい値ＧＴ
を越えたものがあればステップ２７へ、なければステッ
プ２５へ移る。
1〜Ｌ4の相対的な位置関係に基いて電子部品９の形状に
ついて良否検査が行われる。図９は本発明の一実施例に
おける近似直線の位置関係を示す斜視図である。まずス
テップ２３において、近似直線Ｌ1とＬ2，Ｌ2とＬ3，Ｌ
3とＬ4，Ｌ4とＬ1のように、ＣＰＵ２は隣接する端点の
高低差Ｇ（Ｇ１，Ｇ２，Ｇ３，Ｇ４）を算出する。図１
０に示した端点Ｒ１〜Ｒ８のＺ座標Ｑ１〜Ｑ８はステッ
プ１５にて既に求めてあるので、ステップ２３では、Ｃ
ＰＵ２はＧ１＝｜Ｑ３−Ｑ２｜，Ｇ２＝｜Ｑ５−Ｑ４
｜，Ｇ３＝｜Ｑ７−Ｑ６｜，Ｇ４＝｜Ｑ１−Ｑ８｜の引
き算により各高低差Ｇ１〜Ｇ４を求める。そしてステッ
プ２４にて、ＣＰＵ２は各高低差Ｇ１〜Ｇ４と予め設定
されたしきい値ＧＴとを比較し、１つでもしきい値ＧＴ
を越えたものがあればステップ２７へ、なければステッ
プ２５へ移る。
【００３２】次にステップ２５では、ＣＰＵ２は近似直
線Ｌ1，Ｌ3をＸＺ平面に、近似直線Ｌ2，Ｌ4をＹＺ平面
に、それぞれ仮想的に投影し、近似直線Ｌ1，Ｌ3、回線
直線Ｌ2，Ｌ4の対向する近似直線同士の位置関係に基い
て検査を行う。図１２、図１３は本発明の一実施例の電
子部品の検査方法における対向する近似直線を示すグラ
フである。図１２ではＸＺ平面に近似直線Ｌ1を投影し
た直線Ｌ1’と近似直線Ｌ3、図１３ではＹＺ平面に近似
直線Ｌ2を投影した直線Ｌ2’と近似直線Ｌ4が表わされ
ている。そして図１２において端点Ｒ２’が端点Ｒ５と
一致するように直線Ｌ1’を平行にシフトした破線の開
きＨ１を近似直線Ｌ1’と近似直線Ｌ3の高低差と定義
し、ＣＰＵ２はこの高低差Ｈ１をＨ１＝Ｗ１・ｔａｎθ
１≒｜ａ1−ａ3｜・Ｗ１により求める。なおθ１は近似
直線Ｌ1’と近似直線Ｌ3のなす角である。そしてＣＰＵ
２は、この高低差Ｈ１を予め設定されたしきい値ＨＴと
比較し、高低差Ｈ１がしきい値を越えていれば、不適と
してステップ２７へ移る（ステップ２６）。またＣＰＵ
２は、近似直線Ｌ2’と近似直線Ｌ4についても、高低差
Ｈ２＝Ｗ２・ｔａｎθ２≒｜ａ2−ａ4｜・Ｗ２を求め同
様の判定を行う。
線Ｌ1，Ｌ3をＸＺ平面に、近似直線Ｌ2，Ｌ4をＹＺ平面
に、それぞれ仮想的に投影し、近似直線Ｌ1，Ｌ3、回線
直線Ｌ2，Ｌ4の対向する近似直線同士の位置関係に基い
て検査を行う。図１２、図１３は本発明の一実施例の電
子部品の検査方法における対向する近似直線を示すグラ
フである。図１２ではＸＺ平面に近似直線Ｌ1を投影し
た直線Ｌ1’と近似直線Ｌ3、図１３ではＹＺ平面に近似
直線Ｌ2を投影した直線Ｌ2’と近似直線Ｌ4が表わされ
ている。そして図１２において端点Ｒ２’が端点Ｒ５と
一致するように直線Ｌ1’を平行にシフトした破線の開
きＨ１を近似直線Ｌ1’と近似直線Ｌ3の高低差と定義
し、ＣＰＵ２はこの高低差Ｈ１をＨ１＝Ｗ１・ｔａｎθ
１≒｜ａ1−ａ3｜・Ｗ１により求める。なおθ１は近似
直線Ｌ1’と近似直線Ｌ3のなす角である。そしてＣＰＵ
２は、この高低差Ｈ１を予め設定されたしきい値ＨＴと
比較し、高低差Ｈ１がしきい値を越えていれば、不適と
してステップ２７へ移る（ステップ２６）。またＣＰＵ
２は、近似直線Ｌ2’と近似直線Ｌ4についても、高低差
Ｈ２＝Ｗ２・ｔａｎθ２≒｜ａ2−ａ4｜・Ｗ２を求め同
様の判定を行う。
【００３３】ステップ２３〜ステップ２６までの処理の
目的は、１つの辺のリード列が他の辺のリード列に対し
て異常な位置関係にないかどうかを調べることにある。
たとえば電子部品９が何らかの原因でねじれ等の変形を
生じていると隣接するリード列間で過大な高低差（浮
き）が生じ半田付けのときにオープン不良を生じてしま
う。そこでこのリード列を近似直線として数式化し、こ
の近似直線の相対的な位置関係が予め定めておいた範囲
内（しきい値内）であるかを判定して電子部品９の形状
を検査する。
目的は、１つの辺のリード列が他の辺のリード列に対し
て異常な位置関係にないかどうかを調べることにある。
たとえば電子部品９が何らかの原因でねじれ等の変形を
生じていると隣接するリード列間で過大な高低差（浮
き）が生じ半田付けのときにオープン不良を生じてしま
う。そこでこのリード列を近似直線として数式化し、こ
の近似直線の相対的な位置関係が予め定めておいた範囲
内（しきい値内）であるかを判定して電子部品９の形状
を検査する。
【００３４】なおステップ１１で計算エラーを生じて近
似直線の式が求められなかった場合は、算出できた他の
近似直線のみを対象にステップ２３〜ステップ２６の処
理を行なう。
似直線の式が求められなかった場合は、算出できた他の
近似直線のみを対象にステップ２３〜ステップ２６の処
理を行なう。
【００３５】ステップ２１からステップ２６までの一連
の処理において不適が１つでもあれば、ＣＰＵ２は不良
判定を行い（ステップ２７）、不良箇所及びその諸元を
ＣＲＴ４に出力する（ステップ２８）。また、不適が１
つもなければ、良と判定し（ステップ２９）、判定結果
をＣＲＴ４に出力する（ステップ２８）。
の処理において不適が１つでもあれば、ＣＰＵ２は不良
判定を行い（ステップ２７）、不良箇所及びその諸元を
ＣＲＴ４に出力する（ステップ２８）。また、不適が１
つもなければ、良と判定し（ステップ２９）、判定結果
をＣＲＴ４に出力する（ステップ２８）。
【００３６】本発明の一実施例の電子部品の検査方法は
以上の通りであるが本発明は種々の応用が可能である。
たとえば上述した電子部品の検査を電子部品９の半田付
けを行なう工程の途中で行なってもよい。具体的に説明
すると、図１に示す検査装置を電子部品を基板に搭載す
る電子部品の搭載装置として考える。移載ヘッド８の移
動範囲内に、電極に予め半田が供給された基板を位置決
めしておき（図示せず）移載ヘッド８で電子部品９を搭
載する途中で電子部品の検査を前述した方法で行なう。
そして良判定となった電子部品９は、このリード１０を
基板の電極に着地させ、不良判定となった電子部品は廃
棄する。電子部品９が搭載された基板は加熱炉へ送ら
れ、半田の融点以上の温度に加熱されることにより電子
部品９のリード１０は基板の電極に半田付けされる。こ
のように電子部品を搭載する直前にリードの浮きやリー
ド列の位置に異常がないかを検査し、良判定とされた電
子部品９だけを基板に搭載するのでオープン不良の発生
を未然に防止できる。
以上の通りであるが本発明は種々の応用が可能である。
たとえば上述した電子部品の検査を電子部品９の半田付
けを行なう工程の途中で行なってもよい。具体的に説明
すると、図１に示す検査装置を電子部品を基板に搭載す
る電子部品の搭載装置として考える。移載ヘッド８の移
動範囲内に、電極に予め半田が供給された基板を位置決
めしておき（図示せず）移載ヘッド８で電子部品９を搭
載する途中で電子部品の検査を前述した方法で行なう。
そして良判定となった電子部品９は、このリード１０を
基板の電極に着地させ、不良判定となった電子部品は廃
棄する。電子部品９が搭載された基板は加熱炉へ送ら
れ、半田の融点以上の温度に加熱されることにより電子
部品９のリード１０は基板の電極に半田付けされる。こ
のように電子部品を搭載する直前にリードの浮きやリー
ド列の位置に異常がないかを検査し、良判定とされた電
子部品９だけを基板に搭載するのでオープン不良の発生
を未然に防止できる。
【００３７】
【発明の効果】本発明の電子部品検査方法によれば電子
部品自身の変形に起因するリード列の位置の異常を検出
できるので信頼性の高い電子部品の検査が可能である。
また本発明の電子部品の検査を電子部品を基板に搭載す
る直前に行なうことにより、半田付けの際に生じるオー
プン不良の発生をより一層防止することができる。
部品自身の変形に起因するリード列の位置の異常を検出
できるので信頼性の高い電子部品の検査が可能である。
また本発明の電子部品の検査を電子部品を基板に搭載す
る直前に行なうことにより、半田付けの際に生じるオー
プン不良の発生をより一層防止することができる。
【図１】本発明の一実施例の電子部品の検査方法を実施
するための検査装置のブロック図
するための検査装置のブロック図
【図２】本発明の一実施例の電子部品の検査方法におけ
る電子部品とレーザセンサの拡大斜視図
る電子部品とレーザセンサの拡大斜視図
【図３】本発明の一実施例における検査装置の動作フロ
ーチャート
ーチャート
【図４】本発明の一実施例の電子部品の検査方法を示す
フローチャート
フローチャート
【図５】本発明の一実施例の電子部品の検査方法におけ
る近似直線の説明図
る近似直線の説明図
【図６】本発明の一実施例の電子部品の検査方法におけ
るリードの位置データの構成図
るリードの位置データの構成図
【図７】本発明の一実施例の電子部品の検査方法におけ
る近似直線データの構成図
る近似直線データの構成図
【図８】本発明の一実施例の電子部品の検査方法におけ
るリード浮きデータの構成図
るリード浮きデータの構成図
【図９】本発明の一実施例の電子部品の検査方法におけ
る近似直線の位置関係を示す斜視図
る近似直線の位置関係を示す斜視図
【図１０】本発明の一実施例の電子部品の検査方法にお
ける近似直線の端点のデータの構成図
ける近似直線の端点のデータの構成図
【図１１】本発明の一実施例の電子部品の検査方法にお
けるリード高さの差のデータ構成図
けるリード高さの差のデータ構成図
【図１２】本発明の一実施例の電子部品の検査方法にお
ける対向する近似直線の相対的な位置関係を示す図
ける対向する近似直線の相対的な位置関係を示す図
【図１３】本発明の一実施例の電子部品の検査方法にお
ける対向する近似直線の相対的な位置関係を示す図
ける対向する近似直線の相対的な位置関係を示す図
１０ リード Ｌ1 近似直線 Ｌ2 近似直線 Ｌ3 近似直線 Ｌ4 近似直線 Ｒ１ 端点 Ｒ２ 端点 Ｒ３ 端点 Ｒ４ 端点 Ｒ５ 端点 Ｒ６ 端点 Ｒ７ 端点 Ｒ８ 端点
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 11/00 - 11/30 102 G01N 21/956 H01L 21/66
Claims (6)
- 【請求項１】本体部より、外方へ延出した複数のリード
が一列に並んだリード列を複数備えた電子部品の検査方
法であって、 リードの並び方向及び高さ方向に関する位置を計測して
このリード位置データを取り込むステップと、 前記位置データに基づいて前記リード列におけるリード
の並びを近似する近似線を各リード列毎に求めるステッ
プと、 前記近似直線間の相対的な位置関係が所定の範囲である
か判断するステップを含むことを特徴とする電子部品の
検査方法。 - 【請求項２】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、隣接する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断を含むことを特徴とする請求項１記
載の電子部品の検査方法。 - 【請求項３】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、対向する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断することを含むことを特徴とする請
求項１記載の電子部品の検査方法。 - 【請求項４】本体部より外方へ延出した複数のリードが
一列に並んだリード列を複数備えた電子部品の検査方法
であって、 リードの並び方向及び高さ方向に関する位置を計測して
このリードの位置データを取り込むステップと、 前記位置データに基づいて、前記リード列におけるリー
ドの並びを近似する近似直線を各リード列毎に求めるス
テップと、 前記位置データに基づいて、前記リード列内で過大に上
下方向に変形したリードを検出するステップと、 前記近似直線間の相対的な位置関係が所定の範囲である
かどうか判定するステップを含むことを特徴とする電子
部品の検査方法。 - 【請求項５】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、隣接する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断を含むことを特徴とする請求項４記
載の電子部品の検査方法。 - 【請求項６】近似直線どうしの相対的な位置関係が所定
の範囲であるか判断するステップが、対向する近似直線
の端点間の上下方向の高低差を求め、この高低差が所定
の範囲であるか判断することを含むことを特徴とする請
求項４記載の電子部品の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16946195A JP3149737B2 (ja) | 1994-07-15 | 1995-07-05 | 電子部品の検査方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16402894 | 1994-07-15 | ||
| JP6-164028 | 1994-07-15 | ||
| JP16946195A JP3149737B2 (ja) | 1994-07-15 | 1995-07-05 | 電子部品の検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064932A Division JP3528747B2 (ja) | 1994-07-15 | 2000-03-09 | 電子部品の半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0882512A JPH0882512A (ja) | 1996-03-26 |
| JP3149737B2 true JP3149737B2 (ja) | 2001-03-26 |
Family
ID=26489290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16946195A Expired - Lifetime JP3149737B2 (ja) | 1994-07-15 | 1995-07-05 | 電子部品の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149737B2 (ja) |
-
1995
- 1995-07-05 JP JP16946195A patent/JP3149737B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0882512A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283834B1 (ko) | 반도체칩의 본딩방법 및 그 장치 | |
| US10107853B2 (en) | Apparatus and method for inspecting PCB-mounted integrated circuits | |
| US5628110A (en) | Inspecting method of an electronic component during a mounting operation of the same onto a substrate | |
| WO2021079541A1 (ja) | 外観検査装置及び、不良検査方法 | |
| JP3149737B2 (ja) | 電子部品の検査方法 | |
| KR100238269B1 (ko) | Ic 패키지의 리드핀 검사방법 및 그 장치 | |
| WO2015118997A1 (ja) | 品質管理システム | |
| JP3528747B2 (ja) | 電子部品の半田付け方法 | |
| JP3272998B2 (ja) | バンプ高さ良否判定装置 | |
| GB2297379A (en) | Inspection of semiconductor device for defective leads | |
| JP3225067B2 (ja) | リード測定方法 | |
| JPH06265320A (ja) | 外観検査方法 | |
| JPH0372203A (ja) | 半田付け部の外観検査方法 | |
| JPH11251799A (ja) | 部品認識方法および部品検査、実装方法 | |
| JP3558686B2 (ja) | リード検査方法 | |
| JP2525261B2 (ja) | 実装基板外観検査装置 | |
| JP3054513B2 (ja) | 電子部品のリード浮き検出方法 | |
| JPH0372204A (ja) | 半田付け部品の外観検査方法 | |
| KR100204827B1 (ko) | 아이씨 패키지의 리드핀 검사장치 및 검사방법 | |
| JPH1187452A (ja) | 検査装置および位置ずれ検査方法 | |
| JP2616880B2 (ja) | 電気部品接続部の検査方法 | |
| JPH03276007A (ja) | 端子の傾き検出方法 | |
| JP3549470B2 (ja) | リード検査方法 | |
| JP2002333308A (ja) | バンプ高さ検査方法および検査装置 | |
| JPH02156107A (ja) | プリント基板の半田付け部外観検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |