JP3524879B2 - チップ−キャリア複合体 - Google Patents

チップ−キャリア複合体

Info

Publication number
JP3524879B2
JP3524879B2 JP2000615963A JP2000615963A JP3524879B2 JP 3524879 B2 JP3524879 B2 JP 3524879B2 JP 2000615963 A JP2000615963 A JP 2000615963A JP 2000615963 A JP2000615963 A JP 2000615963A JP 3524879 B2 JP3524879 B2 JP 3524879B2
Authority
JP
Japan
Prior art keywords
chip
carrier material
cover pad
semiconductor chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000615963A
Other languages
English (en)
Other versions
JP2002543012A (ja
Inventor
ロバート レイナー，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2002543012A publication Critical patent/JP2002543012A/ja
Application granted granted Critical
Publication of JP3524879B2 publication Critical patent/JP3524879B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【０００１】本発明は、半導体チップが薄いキャリア材
料に埋め込まれたチップ−キャリア複合体に関する。例
えば、キャリア材料は紙または薄いプラスチックホイル
であり得る。
【０００２】例えば、薄い半導体チップがディッピング
中に紙に埋め込まれるチップ−キャリア複合体が公知で
ある。しかし、このような複合体にはいくつかの欠点が
ある。ある場合では、複合体はキャリア材料の製造業者
によってのみ製造され得る。この場合の製造業者とは製
紙業者である。ところが、複合体中の半導体チップは外
部の影響に対する保護が非常に乏しい。
【０００３】紙または他のキャリア材料中へ埋め込むこ
とができるためには、半導体チップは非常に薄くなけれ
ばならない。従って、破損するリスクが非常に大きい。
さらに、半導体チップを囲むキャリア材料は、外部の影
響に対して不十分な保護しか提供しない。この外部の影
響とは、機械的または化学的特性、電気的影響または温
度の影響である。
【０００４】他の欠点は、キャリア材料中に半導体チッ
プを正確に位置決めすることが難しいことである。
【０００５】本発明の目的は、製造が容易であり、キャ
リア材料の製造場所に依存せず、半導体チップが悪い外
部影響に対して可能な限り十分に保護され、キャリア材
料中の所定の位置に正確に位置決めすることができるチ
ップ−キャリア複合体を提供することである。
【０００６】上記目的は、請求項１によるチップ−キャ
リア複合体によって解決される。この複合体の好ましい
変形例が従属クレームに記載される。
【０００７】本発明によるチップ−キャリア複合体にお
いて、半導体チップは、キャリア材料の厚さ全体にわた
って広がるくぼみに配置されるようにして、薄いキャリ
ア材料中に埋め込まれる。このくぼみは、キャリア材料
の少なくとも一方の側にあるカバーパッドによって覆わ
れる。このカバーパッドの周縁領域は、キャリア材料の
上に固定される。キャリア材料のくぼみに配置された半
導体チップは、次にカバーパッド上へ固定される。
【０００８】カバーパッドは、好ましくは半導体チップ
の両側のキャリア材料上へ固定される。カバーパッドお
よび／または半導体チップは、好都合には結合剤によっ
て固定される。自動接着性のカバーパッド（これは、結
合パッチとも呼ばれ得る）の使用が特に好ましい。
【０００９】本発明に従って、キャリア材料中に半導体
チップを配置すると、一方では半導体チップは最も精度
良く位置決めされることができるという利点を有する
が、この理由は、キャリア材料中のくぼみが非常に高精
度に作製され得るからである。このくぼみは、挿入され
る半導体チップの基板領域よりもほんの少しだけ大きい
のが好都合である。その結果、チップは挿入されると複
合体中の所望の位置に配置される。
【００１０】他方で、別の利点として、半導体チップ
は、紙をディッピングする間に紙のキャリアに埋め込ま
れた半導体チップの場合よりも厚くすることができると
いうことがある。例えば、化学的外部影響または機械的
外部影響に対して保護を向上させるために、より厚いパ
シベーションを有するチップを提供することができる。
なぜなら、キャリア材料中のくぼみはまた、より厚いチ
ップのための空間を提供するからである。
【００１１】機械的影響または化学的影響に対する保護
は、カバーパッドに適切な材料を選択することによって
さらに向上させることができる。例えば、チップが据え
付けられるチップ−キャリア複合体の領域をカバーパッ
ドが硬化させ、それによって破損からチップをさらに保
護するように、材料を選択することができる。さらに、
このようなカバーパッドは、極めて不浸透性の材料から
製造され得る。このようにして、半導体チップに対する
化学物質の影響はかなり減少させることができ、このよ
うにしてチップへのイオンの拡散が防止される。
【００１２】紙またはプラスチックホイルのような材料
は一般に、このようなカバーパッドには適切である。チ
ップカードホログラムまたは他の用途の製品に使用され
るホイルは特に適している。
【００１３】一般に、任意の材料がキャリア材料として
使用することができ、これには半導体チップが既に埋め
込まれている。この材料の例として、紙またはプラスチ
ックホイルが挙げられ得る。
【００１４】特に硬く丈夫な複合体を得るために、そし
てカバーパッドを付与することにより複合体の厚さが大
きくなり過ぎないように、好ましくは少なくとも一つの
カバーパッドがキャリア材料へ押し付けられ得る。好都
合には、少なくとも一つのカバーパッドが、チップ−キ
ャリア複合体が実質的に平坦な表面を有するまでキャリ
ア材料に押し付けられる。この場合において、半導体チ
ップの厚さはキャリア材料の厚さよりも小さいのが好都
合である。
【００１５】データの読み出し−書き込み装置への非接
触伝送を可能にする半導体チップは、本発明によるチッ
プ−キャリア複合体用の半導体チップとして特に適して
いる。このような半導体チップは一般に公知である。こ
れらは通常、チップの一方の表面上のコイル（「コイル
オンチップ」）を含む。
【００１６】電気的影響、静電的影響または電磁的影響
に対する保護のために、本発明によるチップ−キャリア
複合体の少なくとも一つのカバーパッドが導電性であり
得る。例えば、カバーパッドには導電性の（特に）金属
層が提供される。この導電層は、カバーパッドの表面全
体を覆い得る。しかし、以下の「導電層」はまた、カバ
ーパッドの表面の一部を取り囲むだけであるものを指
す。
【００１７】例えば、カバーパッド上の導電層は、半導
体チップ上のコイルに誘導結合されたコイルの形態で構
成され得る。カバーパッドの表面領域は半導体チップの
表面領域より大きいので、コイルは、それがカバーパッ
ドの周縁領域を通ると、チップの表面上のコイルよりも
さらに大きくなり得る。
【００１８】カバーパッド上のコイルの援助により、こ
のように半導体チップ上のコイルは強度の上がった磁界
（ｆｉｅｌｄ）に入ることができる。
【００１９】他方で、半導体チップを実質的に完全に包
囲するテープの形態で、カバーパッド上に導電層を構成
することが可能となる。特に、導電層は、カバーパッド
が半導体チップを覆っている領域の外側を通る環状テー
プの形態を有し得る。静電放電の場合、導電性テープは
チップの周囲に電流をガイドする。これはチップが破壊
されることを防止するためである。誘導伝達（ｉｎｄｕ
ｃｔｉｖｅ ｔｒａｎｓｍｉｓｓｉｏｎ）を利用してチ
ップが作動すると、半導体チップの周囲に閉鎖ループで
導電性テープをガイドせずに、円周方向にテープを途切
れさせることは好都合である。
【００２０】機械的応力に対するさらなる保護は、半導
体チップが配置されるくぼみの周囲の領域において、キ
ャリア材料に細孔または貫通孔を提供することにより達
成することができる。これらの細孔または貫通孔は上記
領域のキャリア材料を硬化させる。これらの細孔または
貫通孔を結合剤で充填することは特に好都合であり、こ
れによりさらに剛性が増す。導電性の結合剤が結合剤と
して使用されると、対向するカバーパッド間の導電性接
続が達成される。対向するカバーパッドの導電性領域間
の導電性接続が導電性結合剤で充填された細孔または貫
通孔により生成される場合、この変形例は特に都合が良
い。例えば、導電性のテープは説明したように互いに接
触することができ、これは半導体チップの両側に配置さ
れた２つのカバーパッド上に提供される。
【００２１】ここで本発明は、模式的に示す例示の図面
によってより詳細に説明される。
【００２２】図１は、本発明によるチップ−キャリア複
合体１の第１の実施例であり、半導体チップ２が配置さ
れる領域を通る断面を示す。半導体チップ２は、キャリ
ア材料３（ここでは薄い紙である）に穴が開けられたく
ぼみ４に設置される。くぼみ４は、半導体チップ２の外
形よりもほんのわずかに大きい。このようにして、キャ
リア材料中に非常に正確に半導体チップを位置付けるこ
とができる。半導体チップは２つのカバーパッド５に補
助されることでキャリア材料中に固定される。半導体チ
ップ２の上側および下側では、カバーパッド５がキャリ
ア材料３に結合され、カバーパッドの周縁領域６はキャ
リア材料、半導体チップの中央領域に接続されている。
図示される場合においては、このカバーパッドは自動接
着性であるが、結合層はここには示されていない。好都
合には、図中の下側のカバーパッドはキャリア材料に固
定され、その後半導体チップがくぼみに挿入され、上側
のカバーパッドは半導体チップが挿入された後に固定さ
れる。
【００２３】図２は、本発明によるチップ−キャリア複
合体を示し、これは図１のチップ−キャリア複合体に実
質的に相当する。この図２および以下のすべての他の図
において同じ参照番号は、図１に示されるものと同じ部
分を示す。既に説明した詳細については、重複を避ける
ために再度説明しない。図１の複合体とは反対に、カバ
ーパッド５がキャリア材料３へと押し付けられ、その結
果チップ−キャリア複合体１はその上側および下側のそ
れぞれにおいて実質的に平坦な表面を有する。カバーパ
ッドを押し付けることによって、複合体における剛性を
向上させることができ、半導体チップをよりしっかりと
固定することができる。
【００２４】図３によるチップ−キャリア複合体の剛性
をさらに増加させるために、貫通孔９がくぼみ４の周囲
の領域においてキャリア材料３に配置される。この貫通
孔は結合剤で充填され、この結合剤はカバーパッドがと
もに押し付けられると貫通孔中へ押し込まれる。
【００２５】図４は、本発明によるチップ−キャリア複
合体の別の実施例を示し、これは図１のチップ−キャリ
ア複合体とはやはり大きく相当する。しかし、図１に加
えて、導電性テープ７がそれぞれのカバーパッド５の周
縁領域に配置されている。図４によるチップ−キャリア
複合体において、各導電性テープ７は半導体チップ２か
ら隔てて対向するカバーパッド５の側面に沿って広が
る。
【００２６】図５によるチップ−キャリア複合体におい
ては、対称的に、導電性テープ７は、半導体チップ２の
方へ面するカバーパッド５の側面上にそれぞれ設置され
る。図４および図５に示される２つの場合において、導
電性テープ７は環状の形態を有している。図６から明ら
かなように、図６は図４による複合体の上面図である。
しかし、テープ７は完全に閉じてはいないが、円周方向
に途切れ部８を有している。このようにして、導電性リ
ング７は、半導体チップと読み出し−書き込み装置との
間の誘導伝達への悪影響から防止される。導電性テープ
７は、半導体チップが静電放電によって破壊されること
から防止するように機能する。
【００２７】図５に示される実施形態はさらに、対向す
るカバーパッド５の環状導電性テープ７は互いに電気的
に接触しているという利点を有する。これは、導電性結
合剤が充填されたキャリア材料３の貫通孔９の補助を受
けて達成される。 ［図面の簡単な説明］
【図１】図１は、本発明によるチップ−キャリア複合体
の実施例の断面図である。
【図２】図２は、本発明によるチップ−キャリア複合体
の実施例の断面図である。
【図３】図３は、本発明によるチップ−キャリア複合体
の実施例の断面図である。
【図４】図４は、本発明によるチップ−キャリア複合体
の実施例の断面図である。
【図５】図５は、本発明によるチップ−キャリア複合体
の実施例の断面図である。
【図６】図６は、本発明による図４のチップ−キャリア
複合体の上面図である。
フロントページの続き (56)参考文献 特開 平６−263165（ＪＰ，Ａ) 特開 平６−100023（ＪＰ，Ａ) 実開 昭63−149861（ＪＰ，Ｕ) 実開 昭62−65957（ＪＰ，Ｕ) 実開 昭62−42555（ＪＰ，Ｕ) 実開 昭61−14673（ＪＰ，Ｕ) 実開 平４−65766（ＪＰ，Ｕ) 実開 平１−150564（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) B65D 73/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 薄いキャリア材料（３）であって、前記
    キャリア材料の厚さ全体にわたって広がるくぼみ（４）
    を有する、薄いキャリア材料（３）と、 前記くぼみの中に配置された半導体チップ（２）と、 前記キャリア材料の一方の側にある前記半導体チップ
    （２）と前記キャリア材料の一部とを覆う少なくとも一
    つのカバーパッド（５）であって、前記カバーパッド
    （５）は前記半導体チップに面する表面の周縁領域
    （６）の前記キャリア材料（３）の一部上へ固定され、
    前記半導体チップ（２）は前記カバーパッド（５）上へ
    固定されている、カバーパッド（５）と、 を備える、チップ−キャリア複合体（１）であって、 前記キャリア材料は紙またはプラスチックホイルであ
    り、前記少なくとも一つのカバーパッド（５）には、前記半
    導体チップ（２）上のコイルに誘導結合されたコイルの
    形態の導電層が提供される、 チップ−キャリア複合体。
  2. 【請求項２】 前記少なくとも一つのカバーパッド
    （５）および／または前記半導体チップ（２）は結合剤
    を用いて固定される、請求項１に記載のチップ−キャリ
    ア複合体。
  3. 【請求項３】 前記少なくとも一つのカバーパッド
    （５）は紙またはプラスチックホイルから構成される、
    請求項１または２に記載のチップ−キャリア複合体。
  4. 【請求項４】 前記少なくとも一つのカバーパッド
    （５）は、前記チップ−キャリア複合体が実質的に平坦
    な表面を有するまで前記キャリア材料（３）に押し付け
    られる、請求項１〜３のいずれか一項に記載のチップ−
    キャリア複合体。
  5. 【請求項５】 前記導電層は、前記半導体チップ（２）
    を覆う前記カバーパッド（５）の領域の外側を通り、途
    切れ部（８）まで円周方向に前記半導体チップを完全に
    包囲する環状テープ（７）の形態で構成される、請求項
    １に記載のチップ−キャリア複合体。
  6. 【請求項６】 前記少なくとも一つのカバーパッド
    （５）には、電気的影響、静電的影響または電磁的影響
    を防止するための導電層が提供される、請求項１〜４の
    いずれか一項に記載のチップ−キャリア複合体。
  7. 【請求項７】 薄いキャリア材料（３）であって、前記
    キャリア材料の厚さ全体にわたって広がるくぼみ（４）
    を有する、薄いキャリア材料（３）と、 前記くぼみの中に配置された半導体チップ（２）と、 前記キャリア材料の一方の側にある前記半導体チップ
    （２）と前記キャリア材料の一部とを覆う少なくとも一
    つのカバーパッド（５）であって、前記カバーパッド
    （５）は前記半導体チップに面する表面の周縁領域
    （６）の前記キャリア材料（３）の一部上へ固定され、
    前記半導体チップ（２）は前記カバーパッド（５）上へ
    固定されている、カバーパッド（５）と、 を備える、チップ−キャリア複合体（１）であって、 前記キャリア材料は紙またはプラスチックホイルであ
    り、 第１のカバーパッド（５）に加えて、前記半導体チップ
    （２）および前記第１のカバーパッドと反対側の前記キ
    ャリア材料の側にある前記キャリア材料の一部を覆う第
    ２のカバーパッド（５）が設けられ、前記第２のカバー
    パッドは前記半導体チップと面する表面の周縁領域
    （６）の前記キャリア材料（３）の一部上へ固定され、 結合剤が充填された細孔または貫通孔（９）が、前記く
    ぼみ（４）の周囲領域であって、かつ前記カバーパッド
    （５）の間にある前記キャリア材料（３）に設けられ、 前記結合剤は導電性であり、それにより前記カバーパッ
    ドの対向している導電領域間に導電接続を確立する、チ
    ップ−キャリア複合体。
JP2000615963A 1999-04-30 2000-04-06 チップ−キャリア複合体 Expired - Fee Related JP3524879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99108708A EP1049043A1 (de) 1999-04-30 1999-04-30 Chip-Träger-Verbund
EP99108708.1 1999-04-30
PCT/EP2000/003080 WO2000067198A1 (de) 1999-04-30 2000-04-06 Chip-träger-verbund

Publications (2)

Publication Number Publication Date
JP2002543012A JP2002543012A (ja) 2002-12-17
JP3524879B2 true JP3524879B2 (ja) 2004-05-10

Family

ID=8238095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000615963A Expired - Fee Related JP3524879B2 (ja) 1999-04-30 2000-04-06 チップ−キャリア複合体

Country Status (13)

Country Link
US (1) US20020056855A1 (ja)
EP (2) EP1049043A1 (ja)
JP (1) JP3524879B2 (ja)
KR (1) KR20020057798A (ja)
CN (1) CN1171177C (ja)
AT (1) ATE243870T1 (ja)
BR (1) BR0010195A (ja)
DE (1) DE50002658D1 (ja)
ES (1) ES2202102T3 (ja)
MX (1) MXPA01010812A (ja)
RU (1) RU2233476C2 (ja)
UA (1) UA58632C2 (ja)
WO (1) WO2000067198A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2824018B1 (fr) * 2001-04-26 2003-07-04 Arjo Wiggins Sa Couverture incorporant un dispositif d'identification radiofrequence
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
FR2868987B1 (fr) * 2004-04-14 2007-02-16 Arjo Wiggins Secutity Sas Soc Structure comportant un dispositif electronique, notamment pour la fabrication d'un document de securite ou de valeur
DE102004056829A1 (de) * 2004-11-24 2006-06-01 Bundesdruckerei Gmbh Trägermaterial sowie Verfahren zur Herstellung eines Wertdokumentes
DE102013102718A1 (de) 2013-03-18 2014-09-18 Infineon Technologies Ag Chipkartenmodulanordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3153768C2 (de) * 1981-04-14 1995-11-09 Gao Ges Automation Org Ausweiskarte
US4755661A (en) * 1986-01-10 1988-07-05 Ruebsam Herrn H Connection of electronic components in a card
JPH0696357B2 (ja) * 1986-12-11 1994-11-30 三菱電機株式会社 Ｉｃカードの製造方法
GB9014545D0 (en) * 1990-06-29 1990-08-22 Gec Avery Ltd Circuit substrate for flexible card

Also Published As

Publication number Publication date
EP1185954A1 (de) 2002-03-13
CN1354865A (zh) 2002-06-19
DE50002658D1 (de) 2003-07-31
RU2233476C2 (ru) 2004-07-27
WO2000067198A1 (de) 2000-11-09
UA58632C2 (uk) 2003-08-15
EP1185954B1 (de) 2003-06-25
ATE243870T1 (de) 2003-07-15
BR0010195A (pt) 2002-01-08
CN1171177C (zh) 2004-10-13
MXPA01010812A (es) 2002-10-23
ES2202102T3 (es) 2004-04-01
KR20020057798A (ko) 2002-07-12
JP2002543012A (ja) 2002-12-17
EP1049043A1 (de) 2000-11-02
US20020056855A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
US5962840A (en) Data carrier with electronic module and embedded coil feature
JP3781196B2 (ja) チップカード
US7277017B2 (en) RFID tag
JP4701326B2 (ja) 集積回路ボードおよび集積回路ボードの製造プロセス
EP0952542B1 (en) Ic module and ic card
JPS6313840B2 (ja)
US20090243857A1 (en) Container with an opening provided with a recording medium
JPH0678038B2 (ja) 超小形電子回路カードの製造方法
JP3524879B2 (ja) チップ−キャリア複合体
CA2705619C (en) Device for protecting the pins of an electronic component
US8222707B2 (en) Semiconductor package structure and package method thereof
JPH07500699A (ja) シリコン窒化物スペーサーを使用して酸化パッシベーション膜のエッジを保護する集積回路の湿気シーリング方法
KR20120010157A (ko) 비접촉식 전자 태그
US20110141681A1 (en) External storage device and method of manufacturing external storage device
JPH1111060A (ja) Ｉｃカード用モジュール、これを備えたｉｃカード、およびｉｃカード用モジュールの製造方法
US20090295673A1 (en) Radiofrequency device
JP3953523B2 (ja) データキャリアカード
JP2744923B2 (ja) 電子回路を具える装置
RU2001132336A (ru) Соединение микросхемы с подложкой
JPH10307902A (ja) Ｉｃカードのための保護具及び保護方法
KR100293418B1 (ko) 비접촉식 아이씨 카드 제조 방법
JPS60209885A (ja) Ｉｃカ−ド
KR200246501Y1 (ko) 비접촉식 아이씨 카드
JP2000280666A (ja) Ｉｃカードの製造方法
JPS61222794A (ja) Ｉｃカ−ド

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040213

LAPS Cancellation because of no payment of annual fees