JP3511874B2 - 半導体基板収納ケース - Google Patents
半導体基板収納ケースInfo
- Publication number
- JP3511874B2 JP3511874B2 JP00211898A JP211898A JP3511874B2 JP 3511874 B2 JP3511874 B2 JP 3511874B2 JP 00211898 A JP00211898 A JP 00211898A JP 211898 A JP211898 A JP 211898A JP 3511874 B2 JP3511874 B2 JP 3511874B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- case
- wire
- bonding
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体基板収納
ケースに関し、特に、ボンディング強度の検査技術に関
する。 【０００２】 【従来の技術】従来、ボンディング強度の検査技術とし
て、例えば図４に示すワイヤボンディングのボンダビリ
ティ検査方法がある。これは、ボンディングされたワイ
ヤに所定のエア圧に設定した圧縮エアを局所的に吹きか
け、ワイヤ剥がれの有無によって接着強度を判定するこ
とにより、全製品用チップについて良品を破損すること
なく検査できる方法である。 【０００３】 【発明が解決しようとする課題】しかしながら、このよ
うな従来のワイヤボンディングのボンダビリティ検査方
法は、ボンディングワイヤに与えるストレスは圧縮方向
の力であり、一般的にボンディング強度を表す引っ張り
方向の力と相関が取れないという問題点があった。ま
た、ワイヤにストレスを与える検査工程を別途必要とす
るため、工程数が増えるという問題もあった。この発明
は、このような従来の問題点に着目してなされたもの
で、確実にボンディング強度を検査できる半導体基板収
納ケースを提供することにより、簡易に上記問題点を解
決することを目的としている。 【０００４】 【課題を解決するための手段】上述の目的を達成するた
め、請求項１記載の発明では、半導体基板を収納するケ
ースにおいて、前記半導体基板に設けられた第１の電極
と、前記ケースに設けられた第２の電極とを有し、両電
極を電気的に接続するボンディングワイヤにストレスを
与える流体を通す孔を、前記第２の電極より基板側の前
記ケースに設けた。 【０００５】 【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図１、図２は、この発明の実施
の形態１を示す図である。１は基板を収納するケース、
２は基板に設けられた電極Ａ、３はケースに設けられた
電極Ｂ、４は電極Ａと電極を接続するボンディングワイ
ヤ、５は電極Ａのある基板、６はボンディングワイヤに
ストレスを与えることを目的とした圧縮エアを通す孔、
７は圧縮エア、８はワイヤボンディングを実施する際に
使用する装置の台、９はワイヤボンダーのボンディング
ツールである。 【０００６】次に作用を説明する。所定のエア圧に設定
した圧縮エア７を、装置の台８を介すか、または直接ケ
ース１の孔６よりワイヤボンディングされたボンディン
グワイヤ４に吹きかけ、ボンディングワイヤ４の剥がれ
の有無により接着強度を判定する。所定の圧力の設定は
ワイヤ強度保証値によって調整する。これにより、ケー
ス１に配置された孔６より、ボンディングワイヤ４に引
っ張り方向のストレスをかけることができる。また、ス
トレスは、安定した方向、強度でかけることができるた
め検査精度が向上する。また、ワイヤボンディングを実
施しながら同時に検査をすることが可能になる。 【０００７】図３は、他の実施の形態を示す。１１は基
板を収納するケース、１２は基板に設けられた電極Ａ、
１３はケースに設けられた電極Ｂ、１４は電極Ａと電極
Ｂを接続するボンディングワイヤ、１５は電極Ａのある
基板、１６はボンディングワイヤにストレスを与えるこ
とを目的としたコーティング剤を通す孔、１７はコーテ
ィング剤である。 【０００８】次に作用を説明する。所定の圧力に設定し
たコーティング剤１７を、ケース１１の孔１６よりワイ
ヤボンディングされたボンディングワイヤ１４に吹きか
け、ボンディングワイヤ１４の剥がれの有無により接着
強度を判定する。所定の圧力の設定はワイヤ強度保証値
によって調整する。これにより、ケース１１に配置され
た孔１６より、ボンディングワイヤ１４に引っ張り方向
のストレスをかけることができる。また、ストレスは、
安定した方向、強度でかけることができるため検査精度
が向上する。また、コーティングを実施しながら同時に
検査をすることが可能になるため工程の簡略化ができ
る。 【０００９】 【発明の効果】以上説明してきたように、この発明によ
れば、その構成を半導体基板に設けられた第１の電極
と、ケースに設けられた第２の電極とを有し、両電極を
電気的に接続するボンディングワイヤにストレスを与え
る流体を通す孔を、第２の電極より基板側のケースに設
けたことにより、ワイヤにストレスを与える検査工程を
別途設けること無しに、ボンディングワイヤのボンダビ
リティの非破壊、全数検査ができるという効果が得られ
る。
ケースに関し、特に、ボンディング強度の検査技術に関
する。 【０００２】 【従来の技術】従来、ボンディング強度の検査技術とし
て、例えば図４に示すワイヤボンディングのボンダビリ
ティ検査方法がある。これは、ボンディングされたワイ
ヤに所定のエア圧に設定した圧縮エアを局所的に吹きか
け、ワイヤ剥がれの有無によって接着強度を判定するこ
とにより、全製品用チップについて良品を破損すること
なく検査できる方法である。 【０００３】 【発明が解決しようとする課題】しかしながら、このよ
うな従来のワイヤボンディングのボンダビリティ検査方
法は、ボンディングワイヤに与えるストレスは圧縮方向
の力であり、一般的にボンディング強度を表す引っ張り
方向の力と相関が取れないという問題点があった。ま
た、ワイヤにストレスを与える検査工程を別途必要とす
るため、工程数が増えるという問題もあった。この発明
は、このような従来の問題点に着目してなされたもの
で、確実にボンディング強度を検査できる半導体基板収
納ケースを提供することにより、簡易に上記問題点を解
決することを目的としている。 【０００４】 【課題を解決するための手段】上述の目的を達成するた
め、請求項１記載の発明では、半導体基板を収納するケ
ースにおいて、前記半導体基板に設けられた第１の電極
と、前記ケースに設けられた第２の電極とを有し、両電
極を電気的に接続するボンディングワイヤにストレスを
与える流体を通す孔を、前記第２の電極より基板側の前
記ケースに設けた。 【０００５】 【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。図１、図２は、この発明の実施
の形態１を示す図である。１は基板を収納するケース、
２は基板に設けられた電極Ａ、３はケースに設けられた
電極Ｂ、４は電極Ａと電極を接続するボンディングワイ
ヤ、５は電極Ａのある基板、６はボンディングワイヤに
ストレスを与えることを目的とした圧縮エアを通す孔、
７は圧縮エア、８はワイヤボンディングを実施する際に
使用する装置の台、９はワイヤボンダーのボンディング
ツールである。 【０００６】次に作用を説明する。所定のエア圧に設定
した圧縮エア７を、装置の台８を介すか、または直接ケ
ース１の孔６よりワイヤボンディングされたボンディン
グワイヤ４に吹きかけ、ボンディングワイヤ４の剥がれ
の有無により接着強度を判定する。所定の圧力の設定は
ワイヤ強度保証値によって調整する。これにより、ケー
ス１に配置された孔６より、ボンディングワイヤ４に引
っ張り方向のストレスをかけることができる。また、ス
トレスは、安定した方向、強度でかけることができるた
め検査精度が向上する。また、ワイヤボンディングを実
施しながら同時に検査をすることが可能になる。 【０００７】図３は、他の実施の形態を示す。１１は基
板を収納するケース、１２は基板に設けられた電極Ａ、
１３はケースに設けられた電極Ｂ、１４は電極Ａと電極
Ｂを接続するボンディングワイヤ、１５は電極Ａのある
基板、１６はボンディングワイヤにストレスを与えるこ
とを目的としたコーティング剤を通す孔、１７はコーテ
ィング剤である。 【０００８】次に作用を説明する。所定の圧力に設定し
たコーティング剤１７を、ケース１１の孔１６よりワイ
ヤボンディングされたボンディングワイヤ１４に吹きか
け、ボンディングワイヤ１４の剥がれの有無により接着
強度を判定する。所定の圧力の設定はワイヤ強度保証値
によって調整する。これにより、ケース１１に配置され
た孔１６より、ボンディングワイヤ１４に引っ張り方向
のストレスをかけることができる。また、ストレスは、
安定した方向、強度でかけることができるため検査精度
が向上する。また、コーティングを実施しながら同時に
検査をすることが可能になるため工程の簡略化ができ
る。 【０００９】 【発明の効果】以上説明してきたように、この発明によ
れば、その構成を半導体基板に設けられた第１の電極
と、ケースに設けられた第２の電極とを有し、両電極を
電気的に接続するボンディングワイヤにストレスを与え
る流体を通す孔を、第２の電極より基板側のケースに設
けたことにより、ワイヤにストレスを与える検査工程を
別途設けること無しに、ボンディングワイヤのボンダビ
リティの非破壊、全数検査ができるという効果が得られ
る。
【図面の簡単な説明】
【図１】実施の形態１を示す図である。
【図２】実施の形態１を示す図である。
【図３】他の実施の形態を示す図である。
【図４】従来のワイヤボンディングのボンダビリティ検
査方法を示す図である。 【符号の説明】 １ ケース ２ 電極Ａ ３ 電極Ｂ ４ ボンディングワイヤ ５ 基板 ６ 孔 ７ 圧縮エア ８ 装置の台 ９ ボンディングツール １１ ケース １２ 電極Ａ １３ 電極Ｂ １４ ボンディングワイヤ １５ 基板 １６ 孔 １７ コーティング剤
査方法を示す図である。 【符号の説明】 １ ケース ２ 電極Ａ ３ 電極Ｂ ４ ボンディングワイヤ ５ 基板 ６ 孔 ７ 圧縮エア ８ 装置の台 ９ ボンディングツール １１ ケース １２ 電極Ａ １３ 電極Ｂ １４ ボンディングワイヤ １５ 基板 １６ 孔 １７ コーティング剤
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体基板を収納するケースにおいて、
前記半導体基板に設けられた第１の電極と、前記ケース
に設けられた第２の電極とを有し、両電極を電気的に接
続するボンディングワイヤにストレスを与える流体を通
す孔を、前記第２の電極より基板側の前記ケースに設け
たことを特徴とする半導体基板収納ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00211898A JP3511874B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体基板収納ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00211898A JP3511874B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体基板収納ケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204589A JPH11204589A (ja) | 1999-07-30 |
| JP3511874B2 true JP3511874B2 (ja) | 2004-03-29 |
Family
ID=11520447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00211898A Expired - Fee Related JP3511874B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体基板収納ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3511874B2 (ja) |
-
1998
- 1998-01-08 JP JP00211898A patent/JP3511874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204589A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| JP3511874B2 (ja) | 半導体基板収納ケース | |
| CN105388413B (zh) | 芯片失效分析仪器 | |
| JP3535728B2 (ja) | 半導体集積回路の検査装置 | |
| CN105425139A (zh) | 芯片失效分析的测试设备 | |
| JP2668734B2 (ja) | ワイヤボンデイング方法 | |
| JPH11118877A (ja) | Ｉｃ試験装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3036486B2 (ja) | 集積回路の故障解析方法および故障集積回路組立体 | |
| JPH05206233A (ja) | 半導体のエージング装置 | |
| JPS63250147A (ja) | ワイヤボンデイングのボンダビリテイ検査方法 | |
| JP2004031463A (ja) | 半導体集積回路の検査方法 | |
| KR200177064Y1 (ko) | 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치 | |
| JPH07106390A (ja) | 半導体基板 | |
| Novotny et al. | Investigation of wire bonding power interconnection | |
| KR20230132535A (ko) | 와이어 본딩 시스템, 검사 장치, 와이어 본딩 방법, 및 기록 매체 | |
| JPS61203649A (ja) | 半導体装置の試験方法 | |
| JPH0220034A (ja) | 半導体装置 | |
| JPH09289236A (ja) | 半導体圧力センサの特性測定装置 | |
| CN114341658A (zh) | 导线接合状态判定方法及导线接合状态判定装置 | |
| JPH04353745A (ja) | 半導体装置の接合強度検査方法 | |
| JP2001217288A (ja) | ボンディングワイヤの接着強度試験治具 | |
| JPH0645420A (ja) | 半導体素子および半導体素子の検査方法 | |
| JPH1194903A (ja) | チップサイズパッケージ半導体の不良解析方法 | |
| JP2003068807A (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
| LAPS | Cancellation because of no payment of annual fees |