JP3502409B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP3502409B2 JP3502409B2 JP04481893A JP4481893A JP3502409B2 JP 3502409 B2 JP3502409 B2 JP 3502409B2 JP 04481893 A JP04481893 A JP 04481893A JP 4481893 A JP4481893 A JP 4481893A JP 3502409 B2 JP3502409 B2 JP 3502409B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- ignition
- terminal
- burning out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばモノリシック集
積回路であって、パッキングされた状態で少なくとも１
つの特性値および／または少なくとも１つの機能が可変
である集積回路に関する。
積回路であって、パッキングされた状態で少なくとも１
つの特性値および／または少なくとも１つの機能が可変
である集積回路に関する。
【０００２】
【従来の技術】集積回路の特性データへの要求はますま
す高くなる。製造中のハイブリッド回路の調整は例えば
レーザを用いて行われる。ウェーハ上のモノリシック集
積回路の調整はウェーハ検査の際に、導体路ブリッジを
焼き切るかまたは素子を短絡するための電流サージを用
いて、例えばゼナー消去を用いて行われる。これは既に
比較的高い要求を満たす定評のある手段である。しかし
この手段は組立ての際の後続処理においては限界が生じ
る。すなわちこの場合、いずれにしろ大きな機械的ひず
みが発生し、これにより個々の素子の特性データを大き
く変化させてしまうからである。
す高くなる。製造中のハイブリッド回路の調整は例えば
レーザを用いて行われる。ウェーハ上のモノリシック集
積回路の調整はウェーハ検査の際に、導体路ブリッジを
焼き切るかまたは素子を短絡するための電流サージを用
いて、例えばゼナー消去を用いて行われる。これは既に
比較的高い要求を満たす定評のある手段である。しかし
この手段は組立ての際の後続処理においては限界が生じ
る。すなわちこの場合、いずれにしろ大きな機械的ひず
みが発生し、これにより個々の素子の特性データを大き
く変化させてしまうからである。
【０００３】従い既に、パッキングされた構成素子を調
整ないし補正することが公知である。この場合、各調整
ないし補正ステップに対して１つの付加的接続線路が必
要である。
整ないし補正することが公知である。この場合、各調整
ないし補正ステップに対して１つの付加的接続線路が必
要である。
【０００４】公知の方法は、機能バリエーションのプロ
グラミングないしディジタル技術においてＲＯＭを一度
だけプログラミングするのに使用される。
グラミングないしディジタル技術においてＲＯＭを一度
だけプログラミングするのに使用される。
【０００５】欧州特許公開０２５１２１２明細書は抵抗
ネットワークの調整方法に関するもので、提案された方
法はパッキングされた構成素子の調整にも適することを
示唆している。しかしここでは、各調整ないしプログラ
ミングステップに対して少なくとも１つの付加的接続線
路が必要である。
ネットワークの調整方法に関するもので、提案された方
法はパッキングされた構成素子の調整にも適することを
示唆している。しかしここでは、各調整ないしプログラ
ミングステップに対して少なくとも１つの付加的接続線
路が必要である。
【０００６】
【発明が解決しようとする課題】本発明の課題は、付加
的端子なしで、または最少の付加的端子によって、パッ
キングされた状態で後調整または再プログラミングを行
うことのできる集積回路を提供することである。
的端子なしで、または最少の付加的端子によって、パッ
キングされた状態で後調整または再プログラミングを行
うことのできる集積回路を提供することである。
【０００７】
【課題を解決するための手段】上記課題は本発明によ
り、少なくとも１つの特性値および／または少なくとも
１つの機能を変更するために、導体路を焼き切るための
手段または回路素子を短絡するための手段が設けられて
おり、当該手段は、集積回路の外部へ引き出される少な
くとも２つの通常端子を介して、少なくとも点火電位を
印加することにより操作されるように構成して解決され
る。
り、少なくとも１つの特性値および／または少なくとも
１つの機能を変更するために、導体路を焼き切るための
手段または回路素子を短絡するための手段が設けられて
おり、当該手段は、集積回路の外部へ引き出される少な
くとも２つの通常端子を介して、少なくとも点火電位を
印加することにより操作されるように構成して解決され
る。
【０００８】この構成により、組付け前に実施された調
整の、組付けに起因するドリフトが補償され、これによ
り歩留まりが上昇し、また既に在庫されている構成素子
の機能を後から再プログラミングすることができる。こ
の２つの手段はコストを低減する。別の利点は従属請求
項から得られる。
整の、組付けに起因するドリフトが補償され、これによ
り歩留まりが上昇し、また既に在庫されている構成素子
の機能を後から再プログラミングすることができる。こ
の２つの手段はコストを低減する。別の利点は従属請求
項から得られる。
【０００９】
【実施例】本発明の調整方法は基本的に、導体路を焼き
切るため、または回路素子を短絡するために電流サージ
を必要とする。電流サージは点火電圧の印加により形成
される。集積回路の通常の端子をそのために使用するこ
とができるようにするために、この点火電位はこの端子
の動作電位外になければならない。これは例えば極性お
よび／または振幅の変更により行われる。適切な選択手
段により調整機能ないしプログラミング機能が所期の点
火電位によってのみトリガされるようになる。選択手段
としては少なくとも１つのＰＮ接合部を有する半導体区
間、例えばダイオード、ゼナーダイオード、トランジス
タ、サイリスタ、ダイアック等が適する。また微分素子
または積分素子としてのコンデンサ−抵抗組合せ回路も
適する。点火パルスを選択するための回路は前記選択素
子の複数の組合せでもよい。この構成においては、本発
明の集積回路の動作中にも例えば自動車において線路を
とおり、また不要輻射によりノイズが重畳され得るの
で、このノイズが調整機能またはプログラミング機能を
トリガしてはならないことに注意すべきである。この要
求は、特に該当回路部が点火電位によって損傷を受けて
はならないという要求と共に、回路技術的には付加的端
子により簡単に満たされる。この手段は、パッキングさ
れた集積回路が多数の演算を実施すべき場合にも有利で
ある。
切るため、または回路素子を短絡するために電流サージ
を必要とする。電流サージは点火電圧の印加により形成
される。集積回路の通常の端子をそのために使用するこ
とができるようにするために、この点火電位はこの端子
の動作電位外になければならない。これは例えば極性お
よび／または振幅の変更により行われる。適切な選択手
段により調整機能ないしプログラミング機能が所期の点
火電位によってのみトリガされるようになる。選択手段
としては少なくとも１つのＰＮ接合部を有する半導体区
間、例えばダイオード、ゼナーダイオード、トランジス
タ、サイリスタ、ダイアック等が適する。また微分素子
または積分素子としてのコンデンサ−抵抗組合せ回路も
適する。点火パルスを選択するための回路は前記選択素
子の複数の組合せでもよい。この構成においては、本発
明の集積回路の動作中にも例えば自動車において線路を
とおり、また不要輻射によりノイズが重畳され得るの
で、このノイズが調整機能またはプログラミング機能を
トリガしてはならないことに注意すべきである。この要
求は、特に該当回路部が点火電位によって損傷を受けて
はならないという要求と共に、回路技術的には付加的端
子により簡単に満たされる。この手段は、パッキングさ
れた集積回路が多数の演算を実施すべき場合にも有利で
ある。
【００１０】すべての図面において同じ部材には同じ符
号が付してある。集積回路全体には１が付してある。こ
の集積回路は通常の回路ブロック２と、回路ブロック３
または復数の回路ブロック３１、３２、...からなる。
後者の回路ブロックは調整またはプログラミングに用い
る。
号が付してある。集積回路全体には１が付してある。こ
の集積回路は通常の回路ブロック２と、回路ブロック３
または復数の回路ブロック３１、３２、...からなる。
後者の回路ブロックは調整またはプログラミングに用い
る。
【００１１】論理演算に対する多数の結合素子のうちか
らここでは単にＡＮＤゲート４とインバータ５が使用さ
れる。集積回路１の外部へ引き出される端子には６１、
６２、...の番号が付されている。この番号は内部へ引
き出される線路に対してもあてはまる。集積回路の、例
えば論理結合後の内部の線路列には７が付してある。回
路ブロック３ないし回路ブロック３１、３２、...の通
常回路ブロック２への介入操作は線路８ないし線路８
１、８２、...を介して行われる。
らここでは単にＡＮＤゲート４とインバータ５が使用さ
れる。集積回路１の外部へ引き出される端子には６１、
６２、...の番号が付されている。この番号は内部へ引
き出される線路に対してもあてはまる。集積回路の、例
えば論理結合後の内部の線路列には７が付してある。回
路ブロック３ないし回路ブロック３１、３２、...の通
常回路ブロック２への介入操作は線路８ないし線路８
１、８２、...を介して行われる。
【００１２】図１は回路ブロック３を備えたブロック回
路図を示す。回路ブロック３は導体路を焼き切るための
電流を集積回路の動作電流に対する端子から受け取り、
点火電位を別の端子から受け取る。図２の構成では、点
火電位に対する電源が焼切のための電流も送出する。図
３では図１の構成が、図４では図２の構成が、２つの調
整ないしプログラミング機能に拡張されている。図５は
２つの調整ないしプログラミング機能を示す。そのうち
のそれぞれ１つは図１と図２によるものである。図６に
は２つの点火電位からＡＮＤ結合により１つの点火電位
が得られる。これに対して図７では、インバータを用い
て１つの端子が２つの調整ないしプログラミング機能に
用いられる。図８と図９では通常の端子に点火電位用の
付加的端子が拡張されている。さらに図１０は回路ブロ
ック２の完全な回路を詳細に示す。
路図を示す。回路ブロック３は導体路を焼き切るための
電流を集積回路の動作電流に対する端子から受け取り、
点火電位を別の端子から受け取る。図２の構成では、点
火電位に対する電源が焼切のための電流も送出する。図
３では図１の構成が、図４では図２の構成が、２つの調
整ないしプログラミング機能に拡張されている。図５は
２つの調整ないしプログラミング機能を示す。そのうち
のそれぞれ１つは図１と図２によるものである。図６に
は２つの点火電位からＡＮＤ結合により１つの点火電位
が得られる。これに対して図７では、インバータを用い
て１つの端子が２つの調整ないしプログラミング機能に
用いられる。図８と図９では通常の端子に点火電位用の
付加的端子が拡張されている。さらに図１０は回路ブロ
ック２の完全な回路を詳細に示す。
【００１３】図１において６１は集積回路１用の動作電
圧源の正極、６４は負極である。２つの端子は回路ブロ
ック３内へも焼切のための電流に対する電源として引き
出される。点火電位は例えば端子６２、６４；６２、６
１に、または任意の別の端子に印加される。回路ブロッ
ク３は線路８を介して通常の回路ブロック２に介入操作
する。これはそこで調整を行ったり、プログラミングを
変更するためである。その際、動作電圧源の電圧は通常
の動作電圧の領域内にあることができる。しかしこの電
圧は非常に高く選択することもできる。これは例えば、
この動作電圧源の電圧が点火電位に同期して短時間印加
される場合である。
圧源の正極、６４は負極である。２つの端子は回路ブロ
ック３内へも焼切のための電流に対する電源として引き
出される。点火電位は例えば端子６２、６４；６２、６
１に、または任意の別の端子に印加される。回路ブロッ
ク３は線路８を介して通常の回路ブロック２に介入操作
する。これはそこで調整を行ったり、プログラミングを
変更するためである。その際、動作電圧源の電圧は通常
の動作電圧の領域内にあることができる。しかしこの電
圧は非常に高く選択することもできる。これは例えば、
この動作電圧源の電圧が点火電位に同期して短時間印加
される場合である。
【００１４】図２によれば、点火電位に対する電源が同
時に焼き切るための電流も送出する。端子６１、６４は
図１と同様に、動作電圧の正極および負極であるが、し
かし集積回路の任意の別の端子であってもよい。
時に焼き切るための電流も送出する。端子６１、６４は
図１と同様に、動作電圧の正極および負極であるが、し
かし集積回路の任意の別の端子であってもよい。
【００１５】図３から図５には、図１と図２の構成がど
のように拡張され、２つの回路ブロック３１、３２に組
合わされているかが示されている。この過程は基本的に
別の回路ブロック３３、３４にも適用される。
のように拡張され、２つの回路ブロック３１、３２に組
合わされているかが示されている。この過程は基本的に
別の回路ブロック３３、３４にも適用される。
【００１６】図６では、回路ブロック３が線路７を介し
て点火電位によりトリガされる。点火電位は２つの同時
に印加される点火電位（端子６２、６３）の結合により
形成される。この過程は、通常の動作電位にノイズが重
畳されている場合でも、回路ブロック３の所望の点火に
対して大きな安全性を提供する。２つの端子からの動作
電位が同時には伝達されない電位領域を有していれば、
点火電位は通常の動作領域内にあってもよい。この手段
は２つ以上の端子の結合の場合にも拡張される。
て点火電位によりトリガされる。点火電位は２つの同時
に印加される点火電位（端子６２、６３）の結合により
形成される。この過程は、通常の動作電位にノイズが重
畳されている場合でも、回路ブロック３の所望の点火に
対して大きな安全性を提供する。２つの端子からの動作
電位が同時には伝達されない電位領域を有していれば、
点火電位は通常の動作領域内にあってもよい。この手段
は２つ以上の端子の結合の場合にも拡張される。
【００１７】図７の構成では、インバータ５により、１
つの端子６５だけで２つの回路ブロック３１と３２が制
御されることが示されている。これは例えば２つの点火
電位の正と負の極性により行われる。唯１つの付加的端
子６７によって、既に冒頭に述べたような問題が解決さ
れる。図８は実施例を示す。ここでは例えば、回路ブロ
ック３１に対する点火電位が端子６７、６１に、回路ブ
ロック３２に対する点火電位が端子６７、６５に印加さ
れる。図９には再び例としてインバータ５が使用され
る。これにより端子６７を介して２つの回路ブロック３
１と３２がそれぞれ１つの正または負の点火電位により
操作される。
つの端子６５だけで２つの回路ブロック３１と３２が制
御されることが示されている。これは例えば２つの点火
電位の正と負の極性により行われる。唯１つの付加的端
子６７によって、既に冒頭に述べたような問題が解決さ
れる。図８は実施例を示す。ここでは例えば、回路ブロ
ック３１に対する点火電位が端子６７、６１に、回路ブ
ロック３２に対する点火電位が端子６７、６５に印加さ
れる。図９には再び例としてインバータ５が使用され
る。これにより端子６７を介して２つの回路ブロック３
１と３２がそれぞれ１つの正または負の点火電位により
操作される。
【００１８】図１０の実施例には、ウェーハ検査の際の
調整により狭く許容設定された制御可能な電流制御器の
入力回路が示されている。電流制御器の伝送特性の勾配
は後で本発明の方法により補正される。この場合僅かに
低下される。６２は集積回路の測定端子、６１はゼロと
７．５Ｖの間で変化する制御電圧に対する端子である。
１０は焼切区間、１１ｘは抵抗、すなわち１１２、１１
３は分圧器である。この分圧器により伝送特性の勾配が
定められる。電流制御器のタップは線路９により実際の
制御器回路と接続されている。１１１は補正抵抗であ
り、この抵抗に焼切区間が並列接続されている。抵抗１
１４、１１５を備えた分圧器は点火電位の設定に用い
る。１１６はプレーナサイリスタ１５の点弧回路にある
ＮＰＮトランジスタ１４のベース抵抗である。サイリス
タ１５は焼切区間に直列に、端子６１と６２の間に接続
されている。抵抗１１７はサイリスタ１５のカソード側
ゲートをそのカソードと接続し、点弧をトリガするため
にトランジスタ１４からアノード側ゲートに流れなけれ
ばならない点弧電流を定める。分圧器１１４、１１５の
他に、点弧電位は主にゼナーダイオード１３２によって
定められる。ゼナーダイオードはダイオード１３１と直
列に接続されている。これは点弧のための分岐路を通常
の制御電圧の領域で端子６１、６２にて分離するためで
ある。１２により障壁層コンデンサが示されている。
調整により狭く許容設定された制御可能な電流制御器の
入力回路が示されている。電流制御器の伝送特性の勾配
は後で本発明の方法により補正される。この場合僅かに
低下される。６２は集積回路の測定端子、６１はゼロと
７．５Ｖの間で変化する制御電圧に対する端子である。
１０は焼切区間、１１ｘは抵抗、すなわち１１２、１１
３は分圧器である。この分圧器により伝送特性の勾配が
定められる。電流制御器のタップは線路９により実際の
制御器回路と接続されている。１１１は補正抵抗であ
り、この抵抗に焼切区間が並列接続されている。抵抗１
１４、１１５を備えた分圧器は点火電位の設定に用い
る。１１６はプレーナサイリスタ１５の点弧回路にある
ＮＰＮトランジスタ１４のベース抵抗である。サイリス
タ１５は焼切区間に直列に、端子６１と６２の間に接続
されている。抵抗１１７はサイリスタ１５のカソード側
ゲートをそのカソードと接続し、点弧をトリガするため
にトランジスタ１４からアノード側ゲートに流れなけれ
ばならない点弧電流を定める。分圧器１１４、１１５の
他に、点弧電位は主にゼナーダイオード１３２によって
定められる。ゼナーダイオードはダイオード１３１と直
列に接続されている。これは点弧のための分岐路を通常
の制御電圧の領域で端子６１、６２にて分離するためで
ある。１２により障壁層コンデンサが示されている。
【００１９】回路ブロック３は図２の原理に従い動作す
る。すなわち、点火電位に対する電源は焼切区間１０を
焼き切るための電流も送出する。この場合、端子６２は
正であり、端子６１は負である。点火電位に対する電源
としてサージコンデンサ１７を使用する。このコンデン
サのサージ電流は低抵抗の抵抗１１８により制限され
る。このコンデンサは電圧源１６から高抵抗の抵抗１１
９を介して約４０Ｖに充電される。伝送特性の勾配を低
減するために、サージコンデンサがスイッチ２０により
端子６１、６２に接続される。電流はサイリスタの点弧
回路を流れる。また端子６２から抵抗１１６を通りトラ
ンジスタ１４のベース１、さらにエミッタへ流れる。ま
たそれに並列にサイリスタ１５のアノード、アノード側
ゲートを通りトランジスタ１４のコレクタへ流れ、さら
にゼナーダイオード１３２、ダイオード１３１および抵
抗１１４を通って端子６１に流れる。この回路の選択手
段はダイオード１３１とゼナーダイオード１３２であ
る。この選択手段は、抵抗１１４、１１５とコンデンサ
１２から形成される積分素子により補充される。積分素
子は、端子６１、６２が比較的長いケーブルに接続され
ているため必要である。このケーブルには高周波の障害
電磁界において２０Ｖまでの振幅が誘導されるからであ
る。この振幅はサイリスタを導通制御するのに十分であ
り、そのため電流制御器の機能を傷害することとなる。
積分素子により、焼切区間は達成される僅かな電流にお
いても危険に曝されないようになる。
る。すなわち、点火電位に対する電源は焼切区間１０を
焼き切るための電流も送出する。この場合、端子６２は
正であり、端子６１は負である。点火電位に対する電源
としてサージコンデンサ１７を使用する。このコンデン
サのサージ電流は低抵抗の抵抗１１８により制限され
る。このコンデンサは電圧源１６から高抵抗の抵抗１１
９を介して約４０Ｖに充電される。伝送特性の勾配を低
減するために、サージコンデンサがスイッチ２０により
端子６１、６２に接続される。電流はサイリスタの点弧
回路を流れる。また端子６２から抵抗１１６を通りトラ
ンジスタ１４のベース１、さらにエミッタへ流れる。ま
たそれに並列にサイリスタ１５のアノード、アノード側
ゲートを通りトランジスタ１４のコレクタへ流れ、さら
にゼナーダイオード１３２、ダイオード１３１および抵
抗１１４を通って端子６１に流れる。この回路の選択手
段はダイオード１３１とゼナーダイオード１３２であ
る。この選択手段は、抵抗１１４、１１５とコンデンサ
１２から形成される積分素子により補充される。積分素
子は、端子６１、６２が比較的長いケーブルに接続され
ているため必要である。このケーブルには高周波の障害
電磁界において２０Ｖまでの振幅が誘導されるからであ
る。この振幅はサイリスタを導通制御するのに十分であ
り、そのため電流制御器の機能を傷害することとなる。
積分素子により、焼切区間は達成される僅かな電流にお
いても危険に曝されないようになる。
【００２０】
【発明の効果】本発明により、付加的端子なしで、また
は最少の付加的端子によって、パッキングされた状態で
後調整または再プログラミングを行うことのできる集積
回路が得られる。
は最少の付加的端子によって、パッキングされた状態で
後調整または再プログラミングを行うことのできる集積
回路が得られる。
【図１】本発明の実施例のブロック回路図である。
【図２】本発明の実施例のブロック回路図である。
【図３】本発明の実施例のブロック回路図である。
【図４】本発明の実施例のブロック回路図である。
【図５】本発明の実施例のブロック回路図である。
【図６】本発明の実施例のブロック回路図である。
【図７】本発明の実施例のブロック回路図である。
【図８】本発明の実施例のブロック回路図である。
【図９】本発明の実施例のブロック回路図である。
【図１０】回路ブロック３の回路図である。
１ 集積回路
３ｘ 回路ブロック
６ｘ 端子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ゲルハルト フィードラー
ドイツ連邦共和国 ネッカルタイルフィ
ンゲン タールシュトラーセ 30
(72)発明者 ウルリヒ フライシャー
ドイツ連邦共和国 プリーツハウゼン
ビュッテンズュルツァーヴェーク 16
(56)参考文献 特開 平４−293254（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 27/04
Claims (13)
- 【請求項１】 パッキングされた状態で少なくとも１つ
の特性値および／または少なくとも１つの機能が可変で
ある集積回路において、 少なくとも１つの特性値および／または少なくとも１つ
の機能を変更するために、導体路を焼き切るための手段
または回路素子を短絡するための手段が設けられてお
り、 当該手段は、集積回路（１）の外部へ引き出される少な
くとも２つの（６１、６４）通常端子（６１、６２、６
３、６４、６５、６６）を介して、少なくとも点火電位
を印加することにより操作されることを特徴とする集積
回路。 - 【請求項２】 外部へ引き出される通常端子を有し、パ
ッキングされた状態で少なくとも２つの特性値および／
または少なくとも２つの機能が、導体路を焼き切るため
の手段または回路素子を短絡するための手段により可変
である集積回路において、 外部へ引き出される通常端子の他に、少なくとも１つの
付加的端子が設けられており、該付加的端子は論理結合
素子と関連して、導体路を焼き切るためまたは回路素子
を短絡するためのものであることを特徴とする集積回
路。 - 【請求項３】 少なくとも１つの点火電位は、集積回路
の動作状態中に当該端子に印加される通常の電位領域外
にある請求項１記載の集積回路。 - 【請求項４】 導体路を焼き切るための手段ないし回路
素子を短絡するための手段に前置接続された少なくとも
１つの選択手段により、集積回路の動作状態中に当該端
子に印加される通常電位から点火電位が分離される請求
項３記載の集積回路。 - 【請求項５】 調整過程ないし機能変更過程をトリガす
るために少なくとも２つの点火電位が設けられており、
該点火電位は集積回路内の手段により論理結合される請
求項１または３または４記載の集積回路。 - 【請求項６】 調整過程ないし機能変更過程をトリガす
るために少なくとも２つの点火電位が設けられており、
該点火電位は集積回路内の手段により論理結合され、 点火電位の少なくとも１つは集積回路の動作状態中に当
該端子に印加される通常電位領域内にある請求項５記載
の集積回路。 - 【請求項７】 パッキングされた状態で少なくとも２つ
の特性値および／または少なくとも２つの機能が、導体
路を焼き切るための手段または回路素子を短絡するため
の手段により可変であり、 集積回路内に、少なくとの２つの点火電位を論理結合す
るための手段が設けられている請求項５記載の集積回
路。 - 【請求項８】 パッキングされた状態で少なくとも２つ
の特性値および／または少なくとも２つの機能が、導体
路を焼き切るための手段または回路素子を短絡するため
の手段により可変であり、 選択手段と関連して、２つの調整過程ないし機能変更過
程をトリガするための端子を介した２つの異なる点火電
位が設けられている請求項１から７までのいずれか１記
載の集積回路。 - 【請求項９】 導体路を焼き切るための手段または回路
素子を短絡するための手段としてトランジスタおよび／
またはサイリスタが使用されている請求項１から８まで
のいずれか１記載の集積回路。 - 【請求項１０】 導体路を焼き切るため、または回路素
子を短絡するための電流源として集積回路の動作電流源
が使用される請求項１から９までのいずれか１記載の集
積回路。 - 【請求項１１】 導体路を焼き切るため、または回路素
子を短絡するための電流源として、集積回路の動作電流
源に対する端子と接続された電流源が使用され、 その電圧は動作電圧領域外にある請求項１から１０まで
のいずれか１記載の集積回路。 - 【請求項１２】 導体路を焼き切るため、または回路素
子を短絡するための電流源として、点火電位電源の少な
くとも１つを使用する請求項１から１１までのいずれか
１記載の集積回路。 - 【請求項１３】 選択手段として、少なくとも１つのＰ
Ｎ接合部を有する半導体区間、例えばダイオード、ゼナ
ーダイオード、トランジスタまたはサイリスタおよび／
または微分素子または積分素子としてのコンデンサ−抵
抗組合せ回路およびそれらの組合せ回路が使用される請
求項１から１２までのいずれか１記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4207226A DE4207226B4 (de) | 1992-03-07 | 1992-03-07 | Integrierte Schaltung |
| DE4207226.3 | 1992-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065709A JPH065709A (ja) | 1994-01-14 |
| JP3502409B2 true JP3502409B2 (ja) | 2004-03-02 |
Family
ID=6453455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04481893A Expired - Lifetime JP3502409B2 (ja) | 1992-03-07 | 1993-03-05 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5394032A (ja) |
| JP (1) | JP3502409B2 (ja) |
| DE (1) | DE4207226B4 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4423567C2 (de) * | 1994-07-05 | 1998-09-03 | Siemens Ag | Modulkarte |
| JP4027438B2 (ja) * | 1995-05-25 | 2007-12-26 | 三菱電機株式会社 | 半導体装置 |
| US5640106A (en) * | 1995-05-26 | 1997-06-17 | Xilinx, Inc. | Method and structure for loading data into several IC devices |
| EP0780017A1 (en) * | 1995-07-10 | 1997-06-25 | Xilinx, Inc. | System comprising field programmable gate array and intelligent memory |
| JPH1092857A (ja) | 1996-09-10 | 1998-04-10 | Mitsubishi Electric Corp | 半導体パッケージ |
| DE19647181A1 (de) * | 1996-11-14 | 1998-05-20 | Siemens Ag | Zur Abarbeitung von Softwareprogrammen ausgelegte integrierte Schaltung |
| US7242199B2 (en) * | 2005-04-21 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Active interconnects and control points in integrated circuits |
| US8405448B2 (en) * | 2011-06-10 | 2013-03-26 | David R. Hall | Capacitive discharge fuse programming apparatus and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685934A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Control signal generating circuit |
| US4713680A (en) * | 1986-06-30 | 1987-12-15 | Motorola, Inc. | Series resistive network |
| JPH0230176A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体集積回路 |
| US4937465A (en) * | 1988-12-08 | 1990-06-26 | Micron Technology, Inc. | Semiconductor fuse blowing and verifying method and apparatus |
| JP3039786B2 (ja) * | 1990-04-18 | 2000-05-08 | 石川島播磨重工業株式会社 | 能動制振装置 |
| US5151611A (en) * | 1990-12-10 | 1992-09-29 | Westinghouse Electric Corp. | Programmable device for integrated circuits |
| US5223754A (en) * | 1990-12-14 | 1993-06-29 | Massachusetts Institute Of Technology | Resistive fuse circuits for image segmentation and smoothing |
| US5099149A (en) * | 1990-12-19 | 1992-03-24 | At&T Bell Laboratories | Programmable integrated circuit |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
| US5148391A (en) * | 1992-02-14 | 1992-09-15 | Micron Technology, Inc. | Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage |
-
1992
- 1992-03-07 DE DE4207226A patent/DE4207226B4/de not_active Expired - Lifetime
-
1993
- 1993-02-10 US US08/015,747 patent/US5394032A/en not_active Expired - Lifetime
- 1993-03-05 JP JP04481893A patent/JP3502409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4207226A1 (de) | 1993-09-09 |
| DE4207226B4 (de) | 2005-12-15 |
| US5394032A (en) | 1995-02-28 |
| JPH065709A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977814A (en) | Driving circuit for IGBT | |
| KR100218220B1 (ko) | 절연 게이트 트랜지스터 구동회로 | |
| US6380796B2 (en) | Semiconductor power converting apparatus | |
| EP0369448B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH043687B2 (ja) | ||
| JP3502409B2 (ja) | 集積回路 | |
| US4229670A (en) | Integrated circuit having first and second internal circuits controlled by a common input terminal | |
| KR0132781B1 (ko) | 최소한 하나의 푸쉬-풀 단을 갖는 집적회로 | |
| GB2050101A (en) | Vmos/bipolar power switch | |
| JP6935382B2 (ja) | リニアまたはｄ級トポロジーを用いた、高速、高電圧の増幅器出力ステージ | |
| JPH07106934A (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JP2803444B2 (ja) | パワーデバイスの駆動保護回路 | |
| US4178558A (en) | DC Level clamping circuit | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| EP0382906A2 (en) | Protected darlington transistor arrangement | |
| JPH05226994A (ja) | Ｉｇｂｔのゲート駆動回路 | |
| US5105145A (en) | Voltage control circuit | |
| US3813561A (en) | Voltage control switch driver | |
| JP3381919B2 (ja) | 中間電圧の生成装置 | |
| EP0398170A2 (en) | Timed current boost for DMOST driver with rapid turn-on and low quiescent current | |
| US4567388A (en) | Clamp circuit | |
| DE2304423C3 (de) | Steuerschaltungsanordnung für einen Thyristor | |
| US3988642A (en) | Electronic cut out for a circuit to be protected | |
| JPH05114844A (ja) | アナログ出力回路 | |
| US20050184793A1 (en) | Circuit for dynamic control of a power transistor in applications for high voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |