JP3501972B2 - 電源システム - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、一般の電子機器回
路や電気機器回路、特にマイクロプロセッサを含む回路
に関連して好適に実施される直流安定化電源装置を備え
た電源システムに関する。 【０００２】 【従来の技術】前記電子機器や電気機器では、高機能化
の要求に応えるために、マイクロプロセッサが搭載され
ている。そのマイクロプロセッサおよび周辺回路素子を
形成するＩＣ，ＬＳ１等の低動作電圧化が進み、多くの
機器において、５Ｖ動作のＩＣ，ＬＳＩと、３．３Ｖ動
作や、２．５Ｖ動作、１．８Ｖ動作のＩＣ，ＬＳＩとが
混在するようになってきている。 【０００３】一般に、５Ｖ以下の低動作電圧のＩＣ，Ｌ
ＳＩに対する電源供給は、レギュレータＩＣによって行
われる。図１０で示すように、５Ｖ系のＩＣ，ＬＳＩ１
には、電源端子２に接続される前記レギュレータＩＣか
ら直接電源供給が行われ、たとえば前記３．３Ｖである
さらに低動作電圧のＩＣ，ＬＳＩ３には、前記電源端子
２からの電力が、降圧型の安定化電源装置４を介して電
源供給が行われる。 【０００４】こうした場合において、電源の立上がり時
に、レギュレータＩＣの出力電圧の立上がりに伴って、
安定化電源装置４の出力電圧も立上がり、レギュレータ
ＩＣの出力電圧が５Ｖに立上がる前に、安定化電源装置
４の出力電圧が３．３Ｖに立上がってしまうと、５Ｖ系
のＩＣ，ＬＳＩ１の動作部１ａが動作する前に、低動作
電圧系のＩＣ，ＬＳＩ３が動作を開始することになり、
回路全体の誤動作となる。 【０００５】このため、たとえば本件出願人が先に特願
平１１−７０３７号で提案したように、前記安定化電源
装置４の前段にリセット電圧検出部５を設け、すなわち
リセット機能を有するレギュレータＩＣによって、たと
えば電源端子２への入力電圧が４．２Ｖまでは、５Ｖ系
のＩＣ，ＬＳＩ１のリセット部１ｂへリセット信号を出
力して該ＩＣ，ＬＳＩ１をリセットし、電源端子２への
入力電圧が上昇し、該ＩＣ，ＬＳＩ１が正常動作する前
記４．２Ｖ以上になってから、リセットを解除するよう
に構成されている。 【０００６】図１１に、前記リセット電圧検出部５の動
作を示す。該リセット電圧検出部５は、安定化電源装置
４の入力電圧Ｖｉｎを監視し、電源投入時には一定期
間、ローアクティブのリセット信号Ｖｒを出力し、マイ
クロプロセッサなどの前記５Ｖ系のＩＣ，ＬＳＩ１を初
期状態にする。また、前記入力電圧Ｖｉｎの瞬断時や低
下時にもリセット信号Ｖｒを出力し・マイクロプロセッ
サの誤動作を防止する。 【０００７】図１２は、リセット機能を有する典型的な
従来技術の直流安定化電源装置１１の電気的構成を示す
ブロック図である。入力端子１２への入力電圧ｖｉｎが
予め定める一定レベルに達すると起動回路１３が動作
し、基準電圧回路１４が基準電圧ｖｒｅｆを発生する。
一方、出力端子１５に現れる出力電圧ｖｏが、抵抗ｒ
１，ｒ２で分圧され、帰還電圧ｖａｄが作成される。前
記基準電圧ｖｒｅｆおよび帰還電圧ｖａｄは制御回路１
６に取込まれ、両者の差分が誤差増幅器１７によって増
幅される。 【０００８】出力制御用のＮＰＮ型の出力トランジスタ
ｑ１は、入出力端子１２，１３間に直列に介在されてお
り、前記誤差増幅器１７の出力は、該出力トランジスタ
ｑ１にダーリントン接続される駆動用トランジスタｑ２
を介して与えられ、こうして前記電圧ｖｒｅｆ，ｖａｄ
の差分に対応して該出力トランジスタｑ１のベース電流
が制御され、前記出力電圧ｖｏが安定化される。この出
力電圧ｖｏは、出力端子１２に接続されるコンデンサｃ
１で応答性が改善され、負荷である前記ＩＣ，ＬＳＩ１
に印加される。 【０００９】次に、前記制御回路１６の保護動作につい
て説明する。出力トランジスタｑ１には、負荷電流検出
用の抵抗ｒ３が直列に接続されており、負荷短絡や過負
荷によって出力トランジスタｑ１のコレクタ電流が増大
すると、そのエミッタに接続された前記抵抗ｒ３による
電圧降下が大きくなって、電流制限用のトランジスタｑ
３のベース・エミッタ間の電圧が上昇する。これによ
り、該トランジスタｑ３がＯＮして、誤差増幅器１７の
出力電流をバイパスして、出力トランジスタｑ１のベー
ス電流が制限される。この結果、該出力トランジスタｑ
１のコレクタ電流が抑制され、過電流から保護される。 【００１０】続いて、リセット回路１８の動作について
説明する。前記入力電圧ｖｉｎは、抵抗ｒ４，ｒ５で分
圧され、生成されたリセット検出電圧ｖｄが比較器１９
の反転入力端子にフィードバックされる。比較器１９
は、前記リセット検出電圧ｖｄと前記基準電圧ｖｒｅｆ
とを比較し、リセット検出電圧ｖｄが基準電圧ｖｒｅｆ
よりも低い場合、ハイレベルを出力してリセット信号発
生トランジスタｑ４をＯＮさせ、リセット端子２０にロ
ーレベルのリセット信号ｖｒが発生する。前記リセット
端子２０は、前記入力端子１２と接地端子２１との間に
直列に介在される抵抗ｒ６とコンデンサｃ２との接続点
に接続されており、前記リセット検出電圧ｖｄが基準電
圧ｖｒｅｆよりも高く、比較器１９がローレベルを出力
しているときには、リセット信号発生トランジスタｑ４
はＯＦＦし、リセット端子２０はハイレベルとなってい
る。 【００１１】上述のように構成される直流安定化電源装
置１１は、出力トランジスタｑ１としてＮＰＮトランジ
スタを用いているので、コレクタ・エミッタ間の電圧降
下が大きくなり、損失が大きく、効率が低いという問題
がある。また、前記マイクロプロセッサおよびその周辺
回路のＩＣ，ＬＳ１のための直流安定化電源装置では、
５Ｖの入力電圧ｖｉｎから、３．３Ｖの出力電圧ｖｏを
生成することが非常に多く行われるけれども、出力制御
用に前記ＮＰＮトランジスタを使用すると、前記コレク
タ・エミッタ間の電圧降下が約２Ｖにも及ぶので、この
ような用途には前記直流安定化電源装置１１を適用する
ことができない。 【００１２】そこで、図１３で示すように、前記出力制
御用にＰＮＰ型のトランジスタｑ１１を使用した直流安
定化電源装置２２も使用されている。図１３は、リセッ
ト機能を有する他の従来技術である前記直流安定化電源
装置２２の電気的構成を示すブロック図である。この直
流安定化電源装置２２において、前述の直流安定化電源
装置１１に類似し対応する部分には、同一の参照符号を
付してその説明を省略する。 【００１３】この直流安定化電源装置２２では、駆動用
トランジスタｑ２のエミッタは前記負荷電流検出用の抵
抗ｒ３を介して接地され、電流制限用のトランジスタｑ
３は誤差増幅器１７の出力と接地ラインとの間に介在さ
れており、駆動用トランジスタｑ２のエミッタ電流が大
きくなって抵抗ｒ３による電圧降下が大きくなると、該
トランジスタｑ３がＯＮして誤差増幅器１７の出力電流
をバイパスする。 【００１４】このＰＮＰ型のトランジスタを用いること
によって、該ＰＮＰ型のトランジスタのコレクタ・エミ
ッタ間の電圧降下が０．５Ｖ程度であるので、前記５Ｖ
の入力電圧ｖｉｎから、３．３Ｖの出力電圧ｖｏを生成
する降圧形の直流安定化電源装置を実現することができ
る。 【００１５】 【発明が解決しようとする課題】ところが、ＰＮＰ型の
トランジスタは、一般にＮＰＮ型のトランジスタと同じ
チップサイズで、ＮＰＮ型のトランシスタと同程度の直
流電流増幅率を得ることができない。したがって、同じ
定格のＮＰＮ型のトランジスタと同様の直流電流増幅率
を得ようとすれば、チップサイズが大きくならざるをえ
ず、直流安定化電源装置のコストアップになる。 【００１６】本発明の目的は、リセット信号発生機能を
有し、出力制御用トランジスタとしてＮＰＮ型のトラン
ジスタを使用しながらも、低損失、かつ低電圧降下で動
作する直流安定化電源装置を備えた電源システムを提供
することである。 【００１７】 【課題を解決するための手段】本発明に係る電源システ
ムは、相互に異なる第１及び第２の出力電圧をそれぞれ
出力する高圧系回路および低圧系回路と、前記低圧系回
路からの出力が入力される入力電源端子と、第３の出力
電圧を出力する出力電源端子と、前記入力電源端子と出
力電源端子との間に直列に介在するＮＰＮ型の出力トラ
ンジスタとを含み、前記出力トランジスタのベース電流
を制御することによって所望とする第３の出力電圧を得
るようにした直流安定化電源装置とを備え、前記直流安
定化電源装置は、さらに、前記入力電源端子と別体に設
けられ、前記高圧系回路からの出力が入力されることに
より、前記出力トランジスタのベースに対し、該出力ト
ランジスタのエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を印加するように制御電圧を印加
する制御電源端子と、前記制御電源端子および入力電源
端子の電圧を監視し、少なくとも何れか一方に電圧低下
が検出されたときには、リセット信号を導出するリセッ
ト回路とを含むことを特徴とする。 【００１８】上記の構成によれば、制御電源を入力電源
とは別体とし、出力トランジスタとしてＮＰＮ型のトラ
ンジスタを用いても、そのベースには、エミッタ電圧に
ベース・エミッタ間電圧を加えた電圧以上の電圧を印加
して該出力トランジスタを動作させるので、ベース電圧
の作成に入力電圧を利用しなくてもよくなり、入力電圧
と出力電圧との電位差を大きくする必要がなくなる。 【００１９】このようにして、低コストなＮＰＮ型の出
力トランジスタを用いても、直流安定化電源装置の低損
失化および低電圧降下化を実現することができる。しか
も、そのようにＮＰＮ型の出力トランジスタの適用を可
能にするために新たに設けられる制御電源端子の電圧
を、入力電源端子の電圧とともに、リセット回路が監視
し、少なくとも何れか一方に電圧低下が検出されたとき
には、リセット信号を導出するので、前記マイクロプロ
セッサや、その周辺回路素子のＩＣ，ＬＳ１等の誤動作
を、確実に防止することができる。 【００２０】 【発明の実施の形態】本発明の実施の第１の形態につい
て、図１および図２に基づいて説明すれば以下のとおり
である。 【００２１】図１は、本発明の実施の第１の形態のリセ
ット機能を有する直流安定化電源装置３０の電気的構成
を示すブロック図である。電源３１から入力端子３２へ
の入力電圧Ｖｉｎが予め定める一定レベルに達すると起
動回路３３が動作し、基準電圧回路３４が基準電圧Ｖｒ
ｅｆを発生する。基準電圧回路３４は、入力電圧Ｖｉｎ
に基づいて、一定の基準電圧Ｖｒｅｆを発生する回路で
あって、たとえばツェナダイオードなどの定電圧素子や
定電圧回路が用いられる。一方、出力端子３５に現れる
出力電圧Ｖｏが、抵抗Ｒ１，Ｒ２で分圧され、帰還電圧
Ｖａｄが作成される。前記基準電圧Ｖｒｅｆおよび帰還
電圧Ｖａｄは制御回路３６に取込まれ、前記基準電圧Ｖ
ｒｅｆは誤差増幅器３７の非反転入力端子に与えられ、
前記帰還電圧Ｖａｄは誤差増幅器３７の反転入力端子に
与えられ、両者の差分が該誤差増幅器３７によって増幅
される。 【００２２】出力制御用のＮＰＮ型の出力トランジスタ
Ｑ１は、入出力端子３２，３３間に直列に介在されてお
り、前記誤差増幅器３７の出力は、該出力トランジスタ
Ｑ１のベースに与えられ、こうして前記電圧Ｖｒｅｆ，
Ｖａｄの差分に対応して該出力トランジスタＱ１のベー
ス電流が制御され、前記出力電圧Ｖｏが安定化される。
この出力電圧Ｖｏは、出力端子３２に接続されるコンデ
ンサＣ１で応答性が改善され、負荷である前記ＩＣ，Ｌ
ＳＩ１の動作部１ａに印加される。 【００２３】次に、リセット回路３８の動作について説
明する。前記入力電圧Ｖｉｎは、抵抗Ｒ３，Ｒ４で分圧
され、生成されたリセット検出電圧Ｖｄが比較器３９の
反転入力端子にフィードバックされる。比較器３９は、
前記リセット検出電圧Ｖｄと前記基準電圧Ｖｒｅｆとを
比較し、リセット検出電圧Ｖｄが基準電圧Ｖｒｅｆより
も低い場合、ハイレベルを出力してリセット信号発生ト
ランジスタＱ２をＯＮさせ、リセット端子４０から前記
ＩＣ，ＬＳＩ１のリセット部１ｂにローレベルのリセッ
ト信号Ｖｒを与える。前記リセット端子４０は、前記入
力端子３２と接地端子４１との間に直列に介在される抵
抗Ｒ５とコンデンサＣ２との接続点に接続されており、
前記リセット検出電圧Ｖｄが基準電圧Ｖｒｅｆよりも高
く、比較器３９がローレベルを出力しているときには、
リセット信号発生トランジスタＱ２はＯＦＦし、リセッ
ト端子４０はハイレベルとなっている。 【００２４】また、本発明では、さらに前記抵抗Ｒ３，
Ｒ４の接続点には、抵抗Ｒ４をバイパスするように、ダ
ーリントン接続されたＰＮＰ型の制御トランジスタＱ
３，Ｑ４が接続されている。制御トランジスタＱ３のベ
ースには、前記入力端子３２と別体に設けられる制御端
子４２の制御電圧Ｖｃが、抵抗Ｒ６，Ｒ７で分圧されて
与えられる。前記制御端子４２には、前記電源３１と別
体に設けられる電源４３によって発生される前記制御電
圧Ｖｃ、たとえば１２Ｖが、抵抗Ｒ８を介して与えられ
る。制御電圧Ｖｃは、電流制限回路４４を介して、前記
出力トランジスタＱ１のベースにも与えられる。前記制
御電圧Ｖｃは、出力トランジスタＱ１のベース電圧をＶ
ｂとし、エミッタ電圧（＝出力電圧Ｖｏ）をＶｅとし、
ベース・エミッタ間電圧をＶｂｅとするとき、Ｖｂ≧Ｖ
ｅ＋Ｖｂｅとなるように選ばれている。このため、前記
制御端子４２は、残余の端子３２，３５，４０よりも、
絶縁層が厚く形成されるなどして、耐圧が高くなるよう
に形成されている。 【００２５】したがって、出力トランジスタとしてＮＰ
Ｎ型の出力トランジスタＱ１を用いても、電源３１と別
体に設けられる電源４３によって発生される前記制御電
圧Ｖｃが印加されて該出力トランジスタＱ１が動作され
るので、ベース電圧Ｖｂの作成に入力電圧Ｖｉｎを利用
しなくてもよくなり、入力電圧Ｖｉｎと出力電圧Ｖｏと
の電位差を、たとえば０．５Ｖ程度まで小さくすること
ができ、たとえば５Ｖの入力電圧Ｖｉｎから、３．３Ｖ
の出力電圧Ｖｏを作成することができる。こうして、低
コストなＮＰＮ型の出力トランジスタＱ１を用いても、
直流安定化電源装置３０の低損失化および低電圧降下化
を実現することができる。 【００２６】また、そのようにＮＰＮ型の出力トランジ
スタＱ１を適用しても、低損失化および低電圧降下化を
実現する前記制御電圧Ｖｃに対しても、前記入力電圧Ｖ
ｉｎと同様に、電圧低下を検知して、リセット信号Ｖｒ
を導出するので、前記マイクロプロセッサや、その周辺
回路素子のＩＣ，ＬＳＩ１等の誤動作を、確実に防止す
ることができる。また、このように構成することによっ
て、前記制御電圧Ｖｃ、たとえば１５Ｖを電源とする他
系統の電圧の監視も可能になる。 【００２７】前記誤差増幅器３７は、前記電圧Ｖｒｅ
ｆ，Ｖａｄの差分による出力トランジスタＱ１のベース
電流の変動分を供給し、前記電流制限回路４４は、前記
ベース電流の不変動分を供給する。比較的大きな割合を
占めるこの不変動分を、電流制限回路４４が制限するこ
とで、出力トランジスタＱ１が過負荷状態となることを
防止するとともに、制御回路３６での電力消費も抑える
ことができる。 【００２８】また、前記制御端子４２には、外部からの
ＯＮ／ＯＦＦ信号に応答して、該制御端子４２を接地／
開放するトランジスタＱ５が接続されている。トランジ
スタＱ５がＯＮして制御端子４２が接地されると、前記
電流制限回路４４からの出力トランジスタＱ１へのベー
ス電流は０となり、該直流安定化電源装置３０は、動作
を停止する。このようにトランジスタＱ５のＯＮ／ＯＦ
Ｆを制御することによって、該直流安定化電源装置３０
の出力のＯＮ／ＯＦＦ制御が可能となる。 【００２９】なお、たとえば特開平６−５２０１７号公
報や特開平７−１６０６６６号公報などには、各種のリ
セット回路が示されているけれども、レギュレータＩＣ
にリセット機能を設けたものではなく、ましてや入力電
圧Ｖｉｎと制御電圧Ｖｃとの両方を監視するものではな
い。また、特開平７−２５３８３０号公報には、論理制
御回路への電源電圧と、プログラミング電圧との両方を
監視し、電圧低下が検出されたときには、前記論理制御
回路をリセットすることが記載されているけれども、こ
れも同様に、レギュレータＩＣにリセット機能を設けた
ものではない。 【００３０】図２は、上述のように構成される直流安定
化電源装置３０の一適用例の電源システム５０の構成を
示すブロック図である。ラインフィルタ５１でラインノ
イズが除去された商用交流は、整流ブリッジ５２および
コンデンサＣ１１で整流・平滑化されて直流電圧にな
る。この直流電圧は、コントロールＩＣ５３によってＯ
Ｎ／ＯＦＦ制御されるトランジスタＴｒ１でスイッチン
グされてパルス化され、高周波トランス５４の１次巻線
に与えられる。前記スイッチングによって高周波トラン
ス５４の２次巻線に得られたパルス電圧は、ダイオード
Ｄ１およびコンデンサＣ１２から成る高圧系回路と、ダ
イオードＤ２およびコンデンサＣ１３から成る低圧系回
路とで、それぞれ整流・平滑化され、相互に異なる２つ
の出力電圧Ｖ_O1，Ｖ_O2となる。たとえば、Ｖ_O1＝１２Ｖ
であり、Ｖ_O2＝５Ｖである。 【００３１】高圧側の出力電圧Ｖ_O1は、フォトカプラ５
５を介して前記コントロールＩＣ５３に帰還され、前記
トランジスタＴｒ１のスイッチング周波数やスイッチン
グパルス幅が制御される。また、この出力電圧Ｖ_O1は、
前記抵抗Ｒ８を介して、レギュレータＩＣである直流安
定化電源装置３０の制御端子４２に、前記制御電圧Ｖｃ
として入力される。一方、低圧側の出力電圧Ｖ_O2は、前
記入力電圧Ｖｉｎとして、直流安定化電源装置３０の入
力端子３２に入力される。直流安定化電源装置３０の出
力端子３５からは、出力電圧Ｖ_O3、たとえば３．３Ｖが
出力される。 【００３２】このようにして、１２Ｖ，５Ｖ，３．３Ｖ
の３電源を実現することができる。たとえば一般のデス
クトップコンピュータの場合、内部の直流電源は１２Ｖ
と５Ｖの２系統を備えており、その周辺機器のフロッピ
ーディスクドライブやＣＤ−ＲＯＭドライブ等は、機器
の入力電源として、１２Ｖと５Ｖの２系統となってい
る。この実際の周辺機器用のＬＳＩ，ＩＣは３．３Ｖ動
作回路が多く、５Ｖから３．３Ｖを生成する安定化電源
装置が多く使用され、その入力電圧の監視及びリセット
信号の発生機能が備えられるが、１２Ｖ系の電圧が低下
した際には機器全体の異常動作の原因となるので、上記
の直流安定化電源装置３０のように、５Ｖ系のみなら
ず、１２Ｖ系の電源監視も重要である。 【００３３】本発明の実施の第２の形態について、図３
に基づいて説明すれば以下のとおりである。 【００３４】図３は、本発明の実施の第２の形態のリセ
ット機能を有する直流安定化電源装置６０の電気的構成
を示すブロック図である。この直流安定化電源装置６０
は、上述の直流安定化電源装置３０に類似し、対応する
部分には、同一の参照符号を付してその説明を省略す
る。この直流安定化電源装置６０では、誤差増幅器３７
には、前記電流制限回路４４を介して、制御端子４２か
ら電源供給が行われる。これによって、前記ＯＮ／ＯＦ
Ｆ信号がローレベルとなったとき、誤差増幅器３７への
電源供給が停止され、出力トランジスタＱ１のベース電
流を０にすることができる。 【００３５】本発明の実施の第３の形態について、図４
に基づいて説明すれば以下のとおりである。 【００３６】図４は、本発明の実施の第３の形態のリセ
ット機能を有する直流安定化電源装置６１の電気的構成
を示すブロック図である。この直流安定化電源装置６１
は、上述の直流安定化電源装置６０に類似し、対応する
部分には、同一の参照符号を付してその説明を省略す
る。この直流安定化電源装置６１では、制御回路３６ａ
内で、出力トランジスタＱ１に関連して、ダーリントン
接続されるＮＰＮ型の駆動トランジスタＱ６が設けられ
ており、直流増幅率が増大されている。 【００３７】なお、制御電圧Ｖｃには、この駆動トラン
ジスタＱ６のベース・エミッタ間電圧をＶｂｅ（Ｑ６）
も含まれる。すなわち、Ｖｂ（Ｑ１）≧Ｖｅ（Ｑ１）＋
Ｖｂｅ（Ｑ１）＋Ｖｂｅ（Ｑ６）となるように選ばれて
いる。 【００３８】本発明の実施の第４の形態について、図５
に基づいて説明すれば以下のとおりである。 【００３９】図５は、本発明の実施の第４の形態のリセ
ット機能を有する直流安定化電源装置６２の電気的構成
を示すブロック図である。この直流安定化電源装置６２
は、上述の直流安定化電源装置６１に類似し、制御回路
３６ｂ内では、出力トランジスタＱ１に関連して、ダー
リントン接続されるＰＮＰ型の駆動トランジスタＱ６ａ
が設けられており、誤差増幅器３７ａには、その反転入
力端子に前記基準電圧Ｖｒｅｆが与えられ、非反転入力
端子に前記帰還電圧Ｖａｄが与えられる。誤差増幅器３
７ａは、帰還電圧Ｖａｄが基準電圧Ｖｒｅｆよりも低く
なる程、駆動トランジスタＱ６ａのベース電流を引込
む。 【００４０】本発明の実施の第５の形態について、図６
に基づいて説明すれば以下のとおりである。 【００４１】図６は、本発明の実施の第５の形態のリセ
ット機能を有する直流安定化電源装置６３の電気的構成
を示すブロック図である。この直流安定化電源装置６３
では、制御回路３６ｃ内で、出力トランジスタＱ１に関
連して、駆動回路４６と過電流制限回路４７とが設けら
れている。 【００４２】駆動回路４６は、たとえば前記図４の直流
安定化電源装置６１におけるダーリントン接続される駆
動トランジスタＱ６を含んで構成されており、この駆動
トランジスタＱ６の過電流を検出する回路をまた、備え
ている。この駆動回路４６には、前記電流制限回路４４
を介して、前記制御電圧Ｖｃによって電源供給が行われ
る。これによって、駆動回路４６を設けても、入力電圧
Ｖｉｎに関わりなく、Ｖｂ（Ｑ１）≧Ｖｅ（Ｑ１）＋Ｖ
ｂｅ（Ｑ１）とすることができる。 【００４３】また、過電流制限回路４７は、たとえば出
力トランジスタＱ１のエミッタ電流を電流−電圧変換す
る検出抵抗ＲＤを備えて構成されており、その端子間電
圧が所定値以上となると過電流状態であると判定し、前
記出力トランジスタＱ１の過大なベース電流をバイパス
してコレクタ電流を所定の過電流制限値に抑制する過電
流制限動作を行う。 【００４４】本発明の実施の第６の形態について、図７
に基づいて説明すれば以下のとおりである。 【００４５】図７は、本発明の実施の第６の形態のリセ
ット機能を有する直流安定化電源装置６４の電気的構成
を示すブロック図である。この直流安定化電源装置６４
は、上述の直流安定化電源装置６３に類似している。注
目すべきは、リセット回路３８ａに、リセットスイッチ
ＳＷが設けられていることである。前記リセットスイッ
チＳＷは、前記入力電圧Ｖｉｎを分圧する抵抗Ｒ４と並
列に設けられており、該リセットスイッチＳＷがＯＮさ
れると、前記リセット検出電圧Ｖｄは０となり、リセッ
ト信号Ｖｒが出力される。 【００４６】これによって、誤動作発生などに応答した
操作者のマニュアルリセットによってもリセット信号Ｖ
ｒを出力することができ、誤動作を、さらに確実に防止
することができる。 【００４７】本発明の実施の第７の形態について、図８
に基づいて説明すれば以下のとおりである。 【００４８】図８は、本発明の実施の第７の形態のリセ
ット機能を有する直流安定化電源装置６５の電気的構成
を示すブロック図である。この直流安定化電源装置６５
は、上述の直流安定化電源装置６４に類似している。注
目すべきは、リセット回路３８ｂにおいて、前記リセッ
トスイッチＳＷに代えて、トランジスタＱ７が設けられ
ている。トランジスタＱ７のベースには、リセット端子
４８に入力される外部からのリセット信号が入力され
る。 【００４９】したがって、外部のインタフェイス回路か
らのロジック信号、つまり他の回路の異常や、他の機器
が接続されたこと示す信号を受けて、マイクロプロセッ
サへのリセット信号Ｖｒの発生が可能になり、前記誤動
作を、さらに確実に防止することができる。 【００５０】本発明の実施の第８の形態について、図９
に基づいて説明すれば以下のとおりである。 【００５１】図９は、本発明の実施の第８の形態のリセ
ット機能を有する直流安定化電源装置６６の電気的構成
を示すブロック図である。この直流安定化電源装置６５
では、前記比較器３９と並列に、比較器４９が設けられ
ている。比較器４９の反転入力端子には、前記基準電圧
Ｖｒｅｆが与えられ、非反転入力端子には、前記出力電
圧Ｖｏが抵抗Ｒ９，Ｒ１０で分圧されて与えられ、出力
は、前記リセット信号発生トランジスタＱ２のベースに
与えられる。 【００５２】したがって、前記抵抗Ｒ３，Ｒ４；Ｒ６，
Ｒ７によって監視される電源の異常だけでなく、出力ト
ランジスタＱ１や負荷の異常にも対応することができ、
前記誤動作を、さらに確実に防止することができる。 【００５３】以上で説明した直流安定化電源装置は、入
出力電源端子間に直列にＮＰＮ型の出力トランジスタが
介在され、前記出力トランジスタのベース電流を制御す
ることによって所望とする電圧出力を得るようにした直
流安定化電源装置において、前記入力電源端子と別体に
設けられ、前記出力トランジスタのベースに、該出力ト
ランジスタのエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を印加するように制御電圧を印加
する制御電源端子と、前記制御電源端子および入力電源
端子の電圧を監視し、少なくとも何れか一方に電圧低下
が検出されたときには、リセット信号を導出するリセッ
ト回路とを含んでいる。 【００５４】上記の構成によれば、制御電源を入力電源
とは別体とし、出力トランジスタとしてＮＰＮ型のトラ
ンジスタを用いても、そのベースには、エミッタ電圧に
ベース・エミッタ間電圧を加えた電圧以上の電圧を印加
して該出力トランジスタを動作させるので、ベース電圧
の作成に入力電圧を利用しなくてもよくなり、入力電圧
と出力電圧との電位差を大きくする必要がなくなる。 【００５５】このようにして、低コストなＮＰＮ型の出
力トランジスタを用いても、直流安定化電源装置の低損
失化および低電圧降下化を実現することができる。しか
も、そのようにＮＰＮ型の出力トランジスタの適用を可
能にするために新たに設けられる制御電源端子の電圧
を、入力電源端子の電圧とともに、リセット回路が監視
し、少なくとも何れか一方に電圧低下が検出されたとき
には、リセット信号を導出するので、前記マイクロプロ
セッサや、その周辺回路素子のＩＣ，ＬＳ１等の誤動作
を、確実に防止することができる。 【００５６】また、以上で説明した直流安定化電源装置
は、入出力電源端子間に直列にＮＰＮ型の出力トランジ
スタが介在され、誤差増幅器が前記出力トランジスタの
ベース電流を制御することによって所望とする電圧出力
を得るようにした直流安定化電源装置において、前記入
力電源端子と別体に設けられ、前記誤差増幅器が前記出
力トランジスタのベースに、該出力トランジスタのエミ
ッタ電圧にベース・エミッタ間電圧を加えた電圧以上の
電圧を印加するように制御電源を供給する制御電源端子
と、前記制御電源端子および入力電源端子の電圧を監視
し、少なくとも何れか一方に電圧低下が検出されたとき
には、リセット信号を導出するリセット回路とを含んで
いる。 【００５７】上記の構成によれば、制御電源を入力電源
とは別体とし、出力トランジスタとしてＮＰＮ型のトラ
ンジスタを用いても、そのベースには、誤差増幅器か
ら、エミッタ電圧にベース・エミッタ間電圧を加えた電
圧以上の電圧を印加されて該出力トランジスタが動作さ
れるので、ベース電圧の作成に入力電圧を利用しなくて
もよくなり、入力電圧と出力電圧との電位差を大きくす
る必要がなくなる。 【００５８】このようにして、低コストなＮＰＮ型の出
力トランジスタを用いても、直流安定化電源装置の低損
失化および低電圧降化を実現することができる。しか
も、そのようにＮＰＮ型の出力トランジスタの適用を可
能にするために新たに設けられる制御電源端子の電圧
を、入力電源端子の電圧とともに、リセット回路が監視
し、少なくとも何れか一方に電圧低下が検出されたとき
には、リセット信号を導出するので、前記マイクロプロ
セッサや、その周辺回路素子のＩＣ，ＬＳ１等の誤動作
を、確実に防止することができる。 【００５９】さらにまた、上記直流安定化電源装置で
は、前記リセット回路は、さらに出力電圧に電圧低下が
検出されたときにも、リセット信号を導出してもよい。 【００６０】上記の構成によれば、リセット回路は、前
記制御電源や入力電源だけでなく、出力電圧にも電圧低
下が検出されるとリセット信号を出力する。 【００６１】したがって、出力トランジスタや負荷の異
常にも対応することができ、前記誤動作を、さらに確実
に防止することができる。 【００６２】また、上記直流安定化電源装置では、前記
リセット回路は、さらに外部からのリセット信号が入力
されたときにも、リセット信号を導出してもよい。 【００６３】上記の構成によれば、リセット回路は、外
部からのマニュアルリセット信号や異常を表す信号など
にも応答してリセット信号を出力する。 【００６４】したがって、電源の異常だけでなく、他の
回路などの異常にも対応することができ、前記誤動作
を、さらに確実に防止することができる。 【００６５】 【発明の効果】本発明に係る直流安定化電源装置は、以
上のように、パワー素子として低コストなＮＰＮ型の出
力トランジスタを用いる降圧型の直流安定化電源装置に
おいて、制御電源を入力電源とは別体とし、前記出力ト
ランジスタのベースに、エミッタ電圧にベース・エミッ
タ間電圧を加えた電圧以上の電圧を印加する。 【００６６】それゆえ、ベース電圧の作成に入力電圧を
利用しないので、入力電圧と出力電圧との電位差を大き
くする必要がなくなり、低損失化および低電圧降下化を
実現することができる。しかも、そのようにＮＰＮ型の
出力トランジスタの適用を可能にするために新たに設け
られる制御電源端子の電圧を、入力電源端子の電圧とと
もに、リセット回路が監視し、少なくとも何れか一方に
電圧低下が検出されたときには、リセット信号を導出す
るので、前記マイクロプロセッサや、その周辺回路素子
のＩＣ，ＬＳ１等の誤動作を、確実に防止することがで
きる。

【図面の簡単な説明】 【図１】本発明の実施の第１の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図２】図１で示す直流安定化電源装置を用いる電源シ
ステムの一例を示すブロック図である。 【図３】本発明の実施の第２の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図４】本発明の実施の第３の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図５】本発明の実施の第４の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図６】本発明の実施の第５の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図７】本発明の実施の第６の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図８】本発明の実施の第７の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図９】本発明の実施の第８の形態のリセット機能を有
する直流安定化電源装置の電気的構成を示すブロック図
である。 【図１０】複数電圧を供給する一般的な電源システムの
ブロック図である。 【図１１】図１０で示す電源システムにおけるリセット
電圧検出部の動作を説明するための波形図である。 【図１２】リセット機能を有する典型的な従来技術の直
流安定化電源装置の電気的構成を示すブロック図であ
る。 【図１３】リセット機能を有する他の従来技術の直流安
定化電源装置の電気的構成を示すブロック図である。 【符号の説明】 １ ＩＣ，ＬＳＩ １ａ 動作部 １ａ リセット部 ３０，６０〜６６ 直流安定化電源装置 ３１ 電源 ３２ 入力端子（電源入力端子） ３３ 起動回路 ３４ 基準電圧回路 ３５ 出力端子 ３６，３６ａ，３６ｂ，３６ｃ 制御回路 ３７，３７ａ 誤差増幅器 ３８，３８ａ，３８ｂ リセット回路 ３９，４９ 比較器 ４０ リセット端子 ４１ 接地端子 ４２ 制御端子（制御電源端子） ４３ 電源 ４４ 電流制限回路 ４６ 駆動回路 ４７ 過電流制限回路 ５０ 電源システム ５１ ラインフィルタ ５２ 整流ブリッジ ５３ コントロールＩＣ ５４ 高周波トランス Ｄ１，Ｄ２ ダイオード Ｃ１，Ｃ２；Ｃ１１，Ｃ１２，Ｃ１３ コンデンサ Ｑ１ ＮＰＮ型の出力トランジスタ Ｑ２ リセット信号発生トランジスタ Ｑ３，Ｑ４ 制御トランジスタ Ｑ５，Ｑ７ トランジスタ Ｑ６，Ｑ６ａ 駆動トランジスタ ＳＷ リセットスイッチ Ｔｒ１ トランジスタ Ｒ１〜Ｒ１０ 抵抗 ＲＤ 検出抵抗

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】相互に異なる第１及び第２の出力電圧をそ
   れぞれ出力する高圧系回路および低圧系回路と、 前記低圧系回路からの出力が入力される入力電源端子
   と、第３の出力電圧を出力する出力電源端子と、前記入
   力電源端子と出力電源端子との間に直列に介在する ＮＰ
   Ｎ型の出力トランジスタとを含み、前記出力トランジス
   タのベース電流を制御することによって所望とする第３
   の出力電圧を得るようにした直流安定化電源装置とを備
   え、 前記直流安定化電源装置は、さらに、 前記入力電源端子と別体に設けられ、前記高圧系回路か
   らの出力が入力されることにより、前記出力トランジス
   タのベースに対し、該出力トランジスタのエミッタ電圧
   にベース・エミッタ間電圧を加えた電圧以上の電圧を印
   加するように制御電圧を印加する制御電源端子と、 前記制御電源端子および入力電源端子の電圧を監視し、
   少なくとも何れか一方に電圧低下が検出されたときに
   は、リセット信号を導出するリセット回路とを含むこと
   を特徴とする電源システム。