JP3145257B2 - 並列運転用直流電源装置 - Google Patents
並列運転用直流電源装置Info
- Publication number
- JP3145257B2 JP3145257B2 JP27338194A JP27338194A JP3145257B2 JP 3145257 B2 JP3145257 B2 JP 3145257B2 JP 27338194 A JP27338194 A JP 27338194A JP 27338194 A JP27338194 A JP 27338194A JP 3145257 B2 JP3145257 B2 JP 3145257B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- filtering circuit
- diode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、共通の負荷への給電
路に対して複数の直流電源装置を並列接続して使用する
ための並列運転用直流電源装置に関し、特に、各々の直
流電源装置の出力低下や出力上昇などの異常を検出する
とともに瞬断の生じない並列運転用直流電源装置に関す
る。
路に対して複数の直流電源装置を並列接続して使用する
ための並列運転用直流電源装置に関し、特に、各々の直
流電源装置の出力低下や出力上昇などの異常を検出する
とともに瞬断の生じない並列運転用直流電源装置に関す
る。
【０００２】
【従来の技術】この種の直流電源装置の回路構成を図１
０に示す。同図に示す回路構成は、ワイヤードオア方式
と呼ばれる接続方式を採用しており、共通の負荷１に接
続された給電路２を介して複数の直流電源装置６が接続
されており、この直流電源装置６は、例えば、交流電源
からの入力をＡＣ−ＤＣコンバータで脈流に変換し、こ
の脈流を入力としてスイッチング回路４とスイッチング
制御回路５とで直流にして、負荷１に直流電圧を出力す
る。給電路２には出力電圧誤差検出回路３が接続され
て、負荷１への出力電圧の低下異常や上昇異常を検出し
たり、その上昇異常の際にはその出力を停止させたりし
ている。
０に示す。同図に示す回路構成は、ワイヤードオア方式
と呼ばれる接続方式を採用しており、共通の負荷１に接
続された給電路２を介して複数の直流電源装置６が接続
されており、この直流電源装置６は、例えば、交流電源
からの入力をＡＣ−ＤＣコンバータで脈流に変換し、こ
の脈流を入力としてスイッチング回路４とスイッチング
制御回路５とで直流にして、負荷１に直流電圧を出力す
る。給電路２には出力電圧誤差検出回路３が接続され
て、負荷１への出力電圧の低下異常や上昇異常を検出し
たり、その上昇異常の際にはその出力を停止させたりし
ている。
【０００３】スイッチング回路４はチョッパ回路４ａと
濾波回路４ｂとから構成され、ＡＣ−ＤＣコンバータか
らの入力がスイッチング回路４で半波整流及び平滑さ
れ、整流・平滑された電圧の直流出力はチョッパ回路４
ａを構成するトランスＴの一次巻線とスイッチング素子
Ｔｒとの直列回路に印加される。スイッチング素子Ｔｒ
はスイッチング制御回路５により前記交流電源より充分
高い周波数でオン／オフ駆動され、トランスＴの一次巻
線に流れる電流を断続する。トランスＴの二次巻線から
得られる出力はダイオードＤ１，Ｄ２とチョークコイル
Ｌ１とコンデンサＣ１とダミー抵抗Ｒ１からなる濾波回
路４ｂで整流・平滑され、電圧Ｖ１の直流出力に変換さ
れる。
濾波回路４ｂとから構成され、ＡＣ−ＤＣコンバータか
らの入力がスイッチング回路４で半波整流及び平滑さ
れ、整流・平滑された電圧の直流出力はチョッパ回路４
ａを構成するトランスＴの一次巻線とスイッチング素子
Ｔｒとの直列回路に印加される。スイッチング素子Ｔｒ
はスイッチング制御回路５により前記交流電源より充分
高い周波数でオン／オフ駆動され、トランスＴの一次巻
線に流れる電流を断続する。トランスＴの二次巻線から
得られる出力はダイオードＤ１，Ｄ２とチョークコイル
Ｌ１とコンデンサＣ１とダミー抵抗Ｒ１からなる濾波回
路４ｂで整流・平滑され、電圧Ｖ１の直流出力に変換さ
れる。
【０００４】スイッチング制御回路５は、パルス幅制御
回路ＰＷＭと差動増幅器ＯＰと抵抗Ｒ２，Ｒ３及び可変
抵抗ＶＲから構成され、出力電圧Ｖ１を抵抗Ｒ２，Ｒ３
及び可変抵抗ＶＲで分圧して分圧された電圧と基準電圧
Ｖｒｅｆ１と比較してその誤差をパルス幅制御回路ＰＷ
Ｍに入力させることにより、濾波回路４ｂの出力電圧Ｖ
１が所定値になるようにスイッチング素子Ｔｒのパルス
駆動のデューティ比を変化させるようになっている。
回路ＰＷＭと差動増幅器ＯＰと抵抗Ｒ２，Ｒ３及び可変
抵抗ＶＲから構成され、出力電圧Ｖ１を抵抗Ｒ２，Ｒ３
及び可変抵抗ＶＲで分圧して分圧された電圧と基準電圧
Ｖｒｅｆ１と比較してその誤差をパルス幅制御回路ＰＷ
Ｍに入力させることにより、濾波回路４ｂの出力電圧Ｖ
１が所定値になるようにスイッチング素子Ｔｒのパルス
駆動のデューティ比を変化させるようになっている。
【０００５】出力電圧誤差検出回路３は、コンパレータ
ＣＯと基準電圧Ｖｒｅｆ２と出力異常遮断回路３ａとか
らなり、コンパレータＣＯは、出力電圧Ｖ１と基準電圧
Ｖｒｅｆ２とを比較して出力電圧の低下異常や上昇異常
を検出してそれらの検出信号を出力するようにしてい
る。出力異常遮断回路３ａは、出力電圧Ｖ１が異常に上
昇して所定値に達すると電源装置６の出力を停止させる
ための過電圧保護回路で、サイリスタＳＨとツェナーダ
イオードＴＤとコンデンサＣ２と抵抗Ｒ４，Ｒ５とから
構成され、出力電圧Ｖ１をツェナーダイオードＴＤで検
出し、ツェナー電圧とサイリスタのゲート・カソード間
電圧との和の電圧でサイリスタＳＨがＯＮする。Ｒ４は
電流制限用抵抗である。即ち、サイリスタＳＨがターン
オンすると、パルス幅制御回路ＰＷＭが短絡されスイッ
チング回路４の発振が停止して出力電圧Ｖ１は０とな
る。
ＣＯと基準電圧Ｖｒｅｆ２と出力異常遮断回路３ａとか
らなり、コンパレータＣＯは、出力電圧Ｖ１と基準電圧
Ｖｒｅｆ２とを比較して出力電圧の低下異常や上昇異常
を検出してそれらの検出信号を出力するようにしてい
る。出力異常遮断回路３ａは、出力電圧Ｖ１が異常に上
昇して所定値に達すると電源装置６の出力を停止させる
ための過電圧保護回路で、サイリスタＳＨとツェナーダ
イオードＴＤとコンデンサＣ２と抵抗Ｒ４，Ｒ５とから
構成され、出力電圧Ｖ１をツェナーダイオードＴＤで検
出し、ツェナー電圧とサイリスタのゲート・カソード間
電圧との和の電圧でサイリスタＳＨがＯＮする。Ｒ４は
電流制限用抵抗である。即ち、サイリスタＳＨがターン
オンすると、パルス幅制御回路ＰＷＭが短絡されスイッ
チング回路４の発振が停止して出力電圧Ｖ１は０とな
る。
【０００６】また、複数の直流電源装置の負荷に対する
接続方式として、上述したワイヤードオア方式とは別の
ダイオードオア方式と呼ばれる接続方式を採用した要部
回路構成を図１１に示す。各直流電源装置は逆流防止用
ダイオードＤ３を介して給電路２に接続されており、こ
れにより他の電源装置の出力が内部回路へ逆流すること
が防止できるようになっている。この回路構成にあって
は、上記逆流防止用ダイオードＤ３を介装したことによ
る動作以外は上述したワイヤードオア方式と同様の動作
を行う。
接続方式として、上述したワイヤードオア方式とは別の
ダイオードオア方式と呼ばれる接続方式を採用した要部
回路構成を図１１に示す。各直流電源装置は逆流防止用
ダイオードＤ３を介して給電路２に接続されており、こ
れにより他の電源装置の出力が内部回路へ逆流すること
が防止できるようになっている。この回路構成にあって
は、上記逆流防止用ダイオードＤ３を介装したことによ
る動作以外は上述したワイヤードオア方式と同様の動作
を行う。
【０００７】上述した並列運転用直流電源装置の接続方
式と出力電圧Ｖ０のフィードバック方式を図１２（ａ
１），（ｂ１），（ｃ１）に示す。同図に示す接続方式
は、共通の負荷に対して出力電圧Ｖ０を印加する２つの
直流電源装置ＰＳ１及びＰＳ２を並列に接続するもので
あり、また同図に示すフィードバック方式は出力電圧Ｖ
０の制御や異常検出を行うするためのものである。
式と出力電圧Ｖ０のフィードバック方式を図１２（ａ
１），（ｂ１），（ｃ１）に示す。同図に示す接続方式
は、共通の負荷に対して出力電圧Ｖ０を印加する２つの
直流電源装置ＰＳ１及びＰＳ２を並列に接続するもので
あり、また同図に示すフィードバック方式は出力電圧Ｖ
０の制御や異常検出を行うするためのものである。
【０００８】図１２（ａ１）に示すものは、ダイオード
オア方式と呼ばれ、各直流電源装置の出力が逆流防止用
ダイオードを介して負荷へ接続されており、特に、出力
のフィードバックは逆流防止用ダイオードのアノード側
で行われている。このようなダイオードオア方式のもの
にあっては、各直流電源装置の出力電圧の検出にあたっ
て、逆流防止用ダイオードがあるため他の直流電源装置
の出力を検出することがなく、各々の直流電源装置の出
力を検出することができる。したがって、出力電圧の低
下や上昇などの異常を起こした直流電源装置を突き止め
ることが可能であるとともに各装置の出力電圧の制御を
正確に行える。このため、同図（ａ２）の出力電圧特性
グラフに示すように、例えば、一方の直流電源装置ＰＳ
１が電圧上昇異常を起こしてＯＶＰ点に達して遮断とな
っても、他方の装置ＰＳ２はＰＳ１の影響を受けずに動
作を続けることができる。
オア方式と呼ばれ、各直流電源装置の出力が逆流防止用
ダイオードを介して負荷へ接続されており、特に、出力
のフィードバックは逆流防止用ダイオードのアノード側
で行われている。このようなダイオードオア方式のもの
にあっては、各直流電源装置の出力電圧の検出にあたっ
て、逆流防止用ダイオードがあるため他の直流電源装置
の出力を検出することがなく、各々の直流電源装置の出
力を検出することができる。したがって、出力電圧の低
下や上昇などの異常を起こした直流電源装置を突き止め
ることが可能であるとともに各装置の出力電圧の制御を
正確に行える。このため、同図（ａ２）の出力電圧特性
グラフに示すように、例えば、一方の直流電源装置ＰＳ
１が電圧上昇異常を起こしてＯＶＰ点に達して遮断とな
っても、他方の装置ＰＳ２はＰＳ１の影響を受けずに動
作を続けることができる。
【０００９】図１２（ｂ１）に示すものも、ダイオード
オア方式と呼ばれ、各直流電源装置の出力が逆流防止用
ダイオードを介して負荷へ接続されており、特に、出力
のフィードバックは逆流防止用ダイオードのカソード側
で行われている点で同図（ａ１）のものと異なる。この
ようなダイオードオア方式のものにあっては、出力電圧
の検出にあたって、逆流防止用ダイオードのカソード側
で検出するため負荷に印加される出力電圧Ｖ０を直接に
検出できる。したがって、負荷に印加される出力電圧の
制御を正確に行うことができる。
オア方式と呼ばれ、各直流電源装置の出力が逆流防止用
ダイオードを介して負荷へ接続されており、特に、出力
のフィードバックは逆流防止用ダイオードのカソード側
で行われている点で同図（ａ１）のものと異なる。この
ようなダイオードオア方式のものにあっては、出力電圧
の検出にあたって、逆流防止用ダイオードのカソード側
で検出するため負荷に印加される出力電圧Ｖ０を直接に
検出できる。したがって、負荷に印加される出力電圧の
制御を正確に行うことができる。
【００１０】図１２（ｃ１）に示すものは、ワイヤード
オア方式と呼ばれ、各直流電源装置の出力が共通の負荷
へ直接に接続されており、出力のフィードバックによっ
て負荷に印加される出力電圧Ｖ０を直接に検出する。し
たがって、負荷に印加される出力電圧の制御を正確に行
うことができる。また、逆流防止用ダイオードを用いな
いため出力精度に優れるとともに発熱や効率の問題が生
じない。
オア方式と呼ばれ、各直流電源装置の出力が共通の負荷
へ直接に接続されており、出力のフィードバックによっ
て負荷に印加される出力電圧Ｖ０を直接に検出する。し
たがって、負荷に印加される出力電圧の制御を正確に行
うことができる。また、逆流防止用ダイオードを用いな
いため出力精度に優れるとともに発熱や効率の問題が生
じない。
【００１１】
【発明が解決しようとする課題】しかしながら、図１２
（ａ１）に示す方式のものにあっては、出力電圧の検出
が各直流電源装置の出力を検出しており負荷に印加され
る出力電圧を直接に検出するのではないため、逆流防止
用ダイオードの順方向ドロップにより各電源装置の出力
電圧と負荷に印加される出力電圧との間に誤差が生じ
る。したがって、この方式のものでは、負荷への出力精
度に難がある。特に出力が低電圧である場合には、前記
順方向ドロップの出力電圧と比べた割合が大きくなり出
力精度のばらつきが大きくなる。また、負荷が大電流出
力を必要とする場合には、この逆流防止用ダイオードに
よる発熱量は大きくなり装置の効率低下が無視できな
い。
（ａ１）に示す方式のものにあっては、出力電圧の検出
が各直流電源装置の出力を検出しており負荷に印加され
る出力電圧を直接に検出するのではないため、逆流防止
用ダイオードの順方向ドロップにより各電源装置の出力
電圧と負荷に印加される出力電圧との間に誤差が生じ
る。したがって、この方式のものでは、負荷への出力精
度に難がある。特に出力が低電圧である場合には、前記
順方向ドロップの出力電圧と比べた割合が大きくなり出
力精度のばらつきが大きくなる。また、負荷が大電流出
力を必要とする場合には、この逆流防止用ダイオードに
よる発熱量は大きくなり装置の効率低下が無視できな
い。
【００１２】また、図１２（ｂ１）に示す方式のものに
あっては、負荷に印加される出力電圧Ｖ０を直接に検出
するため、例えば、図１２（ｂ２）の出力電圧特性グラ
フにに示すように、一方の直流電源装置ＰＳ１が電圧上
昇異常を起こすと、負荷に印加される出力電圧は最も大
きい電源装置ＰＳ１の出力電圧となるため、他方の装置
ＰＳ２はこの電源装置ＰＳ１の出力電圧をフィードバッ
ク検出して自己の出力電圧を低下させてしまう。そし
て、さらに電源装置ＰＳ１が電圧上昇が続くと、過電圧
保護の動作により出力が遮断される。このとき他方の装
置ＰＳ２はほとんど出力停止状態にあり、負荷への出力
は一時的に停止されて、いわゆる瞬断が発生する。その
後、装置ＰＳ２は負荷への出力停止を検出して出力復帰
へ向かう。また、上述した図１２（ａ１）に示す方式と
同様に、逆流防止用ダイオードによる発熱量と装置の効
率低下という問題がある。
あっては、負荷に印加される出力電圧Ｖ０を直接に検出
するため、例えば、図１２（ｂ２）の出力電圧特性グラ
フにに示すように、一方の直流電源装置ＰＳ１が電圧上
昇異常を起こすと、負荷に印加される出力電圧は最も大
きい電源装置ＰＳ１の出力電圧となるため、他方の装置
ＰＳ２はこの電源装置ＰＳ１の出力電圧をフィードバッ
ク検出して自己の出力電圧を低下させてしまう。そし
て、さらに電源装置ＰＳ１が電圧上昇が続くと、過電圧
保護の動作により出力が遮断される。このとき他方の装
置ＰＳ２はほとんど出力停止状態にあり、負荷への出力
は一時的に停止されて、いわゆる瞬断が発生する。その
後、装置ＰＳ２は負荷への出力停止を検出して出力復帰
へ向かう。また、上述した図１２（ａ１）に示す方式と
同様に、逆流防止用ダイオードによる発熱量と装置の効
率低下という問題がある。
【００１３】さらに、図１２（Ｃ１）に示す方式のもの
にあっては、負荷に印加される出力電圧Ｖ０を直接に検
出するため、上述の図１２（ｂ１）の場合と同様に、瞬
断が発生する。また、図１２（ｂ１），（ｃ１）に示す
方式では、１つの電源の過電圧の発生で、全ての出力が
遮断することも考えられる。
にあっては、負荷に印加される出力電圧Ｖ０を直接に検
出するため、上述の図１２（ｂ１）の場合と同様に、瞬
断が発生する。また、図１２（ｂ１），（ｃ１）に示す
方式では、１つの電源の過電圧の発生で、全ての出力が
遮断することも考えられる。
【００１４】本願発明は上記問題点を鑑みてなされたも
のであり、その目的は、各々の電源ユニットの出力の電
圧低下や電圧上昇などの異常を検出するとともに瞬停の
生じない並列運転用直流電源装置を提供することにあ
る。
のであり、その目的は、各々の電源ユニットの出力の電
圧低下や電圧上昇などの異常を検出するとともに瞬停の
生じない並列運転用直流電源装置を提供することにあ
る。
【００１５】
＝＝＝請求項１の発明＝＝＝ 請求項１に係る並列運転用直流電源装置はつぎの構成要
件（１）〜（10）を備えたものである。 （１）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （２）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （３）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための第１濾波回路、 （４）前記第１濾波回路とほぼ同じ回路構成で前記トラ
ンスの二次巻線の出力を整流平滑する第２濾波回路、 （５）前記第１濾波回路のプラス出力とマイナス出力の
間に直列接続された分圧用抵抗、 （６）前記分圧用抵抗を介して検出した前記第１濾波回
路の出力電圧と基準電圧との誤差を求める差動増幅器、 （７）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （８）前記第２濾波回路の出力電圧が上限設定値より高
くなったときに前記スイッチング素子のスイッチング動
作を停止させる出力異常遮断回路、 （９）前記第２濾波回路の出力電圧と設定値との比較結
果を出力するコンパレータ、 （10）前記第２濾波回路のプラス出力側にアノードが接
続されるとともに前記第１濾波回路のプラス出力側にカ
ソードが接続されたダイオード、 ＝＝＝請求項２の発明＝＝＝ 請求項２に係る並列運転用直流電源装置は前記構成要件
（１）〜（10）に加えてつぎの構成要件（11）（12）を
備えたものである。（11）前記第２濾波回路のマイナス
出力側にアノードが接続されるとともにカソードが抵抗
を介して前記第２濾波回路のプラス出力側に接続された
ツェナーダイオード、 （12）前記ツェナーダイオードのカソード側にカソード
が接続されるとともにアノードが前記分圧用抵抗と前記
差動増幅器との接続ラインに接続されたダイオード、 ＝＝＝請求項３の発明＝＝＝ 請求項３に係る並列運転用直流電源装置は、請求項１ま
たは請求項２に係る装置において、前記第２濾波回路は
前記第１濾波回路とは別個の専用チョークコイルを備え
ていることを特徴とするものである。 ＝＝＝請求項４の発明＝＝＝ 請求項４に係る並列運転用直流電源装置はつぎの構成要
件（41）〜（48）を備えたものである。 （41）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （42）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （43）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための濾波回路、 （44）前記濾波回路のプラス出力側にアノードが接続さ
れるとともにカソードが前記負荷側に接続されたダイオ
ード、 （45）前記ダイオードのカソード側と前記濾波回路のマ
イナス出力側との間に直列接続された分圧用抵抗、 （46）前記分圧用抵抗を介して検出した前記ダイオード
のカソード側の電圧と基準電圧との誤差を求める差動増
幅器、 （47）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （48）前記濾波回路のプラス出力側にカソードが接続さ
れるとともにアノードが前記分圧用抵抗と前記差動増幅
器との接続ラインに接続されたダイオード、 ＝＝＝請求項５の発明＝＝＝ 請求項５に係る並列運転用直流電源装置はつぎの構成要
件（51）〜（59）を備えたものである。（なお構成要件
（51）〜（57）は前記構成要件（41）〜（47）と同じで
ある。） （51）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （52）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （53）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための濾波回路、 （54）前記濾波回路のプラス出力側にアノードが接続さ
れるとともにカソードが前記負荷側に接続されたダイオ
ード、 （55）前記ダイオードのカソード側と前記濾波回路のマ
イナス出力側との間に直列接続された分圧用抵抗、 （56）前記分圧用抵抗を介して検出した前記ダイオード
のカソード側の電圧と基準電圧との誤差を求める差動増
幅器、 （57）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （58）前記濾波回路のマイナス出力側にアノードが接続
されるとともにカソードが抵抗を介して前記濾波回路の
プラス出力側に接続されたツェナーダイオード、 （59）前記ツェナーダイオードのカソード側にカソード
が接続されるとともにアノードが前記分圧用抵抗と前記
差動増幅器との接続ラインに接続されたダイオード、
件（１）〜（10）を備えたものである。 （１）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （２）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （３）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための第１濾波回路、 （４）前記第１濾波回路とほぼ同じ回路構成で前記トラ
ンスの二次巻線の出力を整流平滑する第２濾波回路、 （５）前記第１濾波回路のプラス出力とマイナス出力の
間に直列接続された分圧用抵抗、 （６）前記分圧用抵抗を介して検出した前記第１濾波回
路の出力電圧と基準電圧との誤差を求める差動増幅器、 （７）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （８）前記第２濾波回路の出力電圧が上限設定値より高
くなったときに前記スイッチング素子のスイッチング動
作を停止させる出力異常遮断回路、 （９）前記第２濾波回路の出力電圧と設定値との比較結
果を出力するコンパレータ、 （10）前記第２濾波回路のプラス出力側にアノードが接
続されるとともに前記第１濾波回路のプラス出力側にカ
ソードが接続されたダイオード、 ＝＝＝請求項２の発明＝＝＝ 請求項２に係る並列運転用直流電源装置は前記構成要件
（１）〜（10）に加えてつぎの構成要件（11）（12）を
備えたものである。（11）前記第２濾波回路のマイナス
出力側にアノードが接続されるとともにカソードが抵抗
を介して前記第２濾波回路のプラス出力側に接続された
ツェナーダイオード、 （12）前記ツェナーダイオードのカソード側にカソード
が接続されるとともにアノードが前記分圧用抵抗と前記
差動増幅器との接続ラインに接続されたダイオード、 ＝＝＝請求項３の発明＝＝＝ 請求項３に係る並列運転用直流電源装置は、請求項１ま
たは請求項２に係る装置において、前記第２濾波回路は
前記第１濾波回路とは別個の専用チョークコイルを備え
ていることを特徴とするものである。 ＝＝＝請求項４の発明＝＝＝ 請求項４に係る並列運転用直流電源装置はつぎの構成要
件（41）〜（48）を備えたものである。 （41）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （42）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （43）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための濾波回路、 （44）前記濾波回路のプラス出力側にアノードが接続さ
れるとともにカソードが前記負荷側に接続されたダイオ
ード、 （45）前記ダイオードのカソード側と前記濾波回路のマ
イナス出力側との間に直列接続された分圧用抵抗、 （46）前記分圧用抵抗を介して検出した前記ダイオード
のカソード側の電圧と基準電圧との誤差を求める差動増
幅器、 （47）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （48）前記濾波回路のプラス出力側にカソードが接続さ
れるとともにアノードが前記分圧用抵抗と前記差動増幅
器との接続ラインに接続されたダイオード、 ＝＝＝請求項５の発明＝＝＝ 請求項５に係る並列運転用直流電源装置はつぎの構成要
件（51）〜（59）を備えたものである。（なお構成要件
（51）〜（57）は前記構成要件（41）〜（47）と同じで
ある。） （51）充分に高い周波数でオン／オフ駆動されるスイッ
チング素子、 （52）前記スイッチング素子とともに一次巻線が入力電
源間に直列接続されたトランス、 （53）前記トランスの二次巻線の出力を整流平滑して負
荷に供給するための濾波回路、 （54）前記濾波回路のプラス出力側にアノードが接続さ
れるとともにカソードが前記負荷側に接続されたダイオ
ード、 （55）前記ダイオードのカソード側と前記濾波回路のマ
イナス出力側との間に直列接続された分圧用抵抗、 （56）前記分圧用抵抗を介して検出した前記ダイオード
のカソード側の電圧と基準電圧との誤差を求める差動増
幅器、 （57）前記差動増幅器の出力に応じて前記スイッチング
素子のスイッチングパルス幅を制御するパルス幅制御回
路、 （58）前記濾波回路のマイナス出力側にアノードが接続
されるとともにカソードが抵抗を介して前記濾波回路の
プラス出力側に接続されたツェナーダイオード、 （59）前記ツェナーダイオードのカソード側にカソード
が接続されるとともにアノードが前記分圧用抵抗と前記
差動増幅器との接続ラインに接続されたダイオード、
【００１６】
【作用】＝＝＝請求項１の発明＝＝＝出力異常遮断回路（８）およびコンパレータ（９）には
第２濾波回路（４）の出力電圧が入力される。負荷に供
給される第１濾波回路（３）の出力電圧が並列運転され
る他の電源装置の影響などで変動しても（正常な範囲で
の変動）、その変動の影響を第２濾波回路（４）の出力
電圧は直接的には受けない。そのため出力異常遮断回路
（８）およびコンパレータ（９）は当該電源装置自身が
出力している電圧に基づいて動作することになり、信頼
性が高い。なんらかの原因で第１濾波回路（３）の出力
電圧が第２濾波回路（４）の出力電圧より急激に低下す
ると、ダイオード（10）が導通することで、第２濾波回
路（４）の出力電圧も第１濾波回路（３）の側に引っ張
られるように低下する。これによりコンパレータ（９）
から検出信号が発生する。このような事態は、当該電源
装置のＡＣ入力の投入直後および切断直後や、ＡＣ入力
が急変したとき、負荷電流が急変したときに発生する
が、この場合にコンパレータ（９）から検出信号が発生
するので信頼性が高い。 ＝＝＝請求項２の発明＝＝＝ なんらかの原因で第２濾波回路（４）の出力電圧が異常
に高くなると、ツェナーダイオード（11）が導通してそ
の電圧上昇を所定値にクランプする。したがって、コン
パレータ（９）に異常な高電圧が入力されて飽和状態に
なることを回避でき、そのご第２濾波回路（４）の出力
電圧が低下してツェナーダイオード（11）がオフすれ
ば、コンパレータ（９）の異常検出機能はすぐに正常に
回復するので、信頼性が高い。ダイオード（12）がない
装置を想定する。当該電源装置と他の電源装置とが共通
負荷に対して並列運転されていて、他の電源装置の出力
の影響で負荷電圧が上 昇すると、当該電源装置における
差動増幅器（６）の入力電圧が上昇し、パルス幅制御回
路（７）に入力される前記誤差が大きくなり、したがっ
てパルス幅制御回路（７）は当該電源装置の出力を低下
させるようにスイッチング素子（１）のスイッチングパ
ルス幅を小さくする。つまり他の電源装置の出力電圧が
高いのに影響されて、自分の出力電圧を下げるという制
御が働いてしまう。これでは他の電源装置がダウンした
とき、すぐに自分が負荷に規定電圧を供給することがで
きない。ダイオード（12）がある本発明の装置では、他
の電源装置の出力の影響で負荷電圧が上昇すると、ダイ
オード（12）が導通して差動増幅器（６）の入力電圧の
異常上昇を制限するように作用する。したがって、他の
電源装置の出力電圧が高いことにより自分の出力電圧を
下げるという制御作用が弱まり、自分の出力電圧を下げ
すぎることがなくなる。そのため他の電源装置がダウン
しても、すぐに自分が負荷に規定電圧を供給することが
できる。 ＝＝＝請求項３の発明＝＝＝ 第２濾波回路（４）に専用チョークコイルを設けた構成
は、チョークコイルを第１濾波回路（３）と共用した場
合に比べ、第１濾波回路（３）を流れる大きな負荷電流
の影響を受けず、第２濾波回路（４）の出力電圧が正確
でありかつ安定するし、両濾波回路の回路設計の自由度
が増すという利点がある。 ＝＝＝請求項４の発明＝＝＝ 当該電源装置と他の電源装置とが共通負荷に対して並列
運転されている状態において、負荷電圧を規定値に保つ
べく、差動増幅器（46）はダイオード（44）のカソード
側（負荷側）の電圧を見ている。そのため、他の電源装
置の出力の影響で負荷電圧が上昇すると、当該電源装置
における差動増幅器（46）の入力電圧が上昇し、パルス
幅制御回路（47）に入力される前記誤差が大きくなり、
したがってパルス幅制御回路（47）は当該電源装置の出
力を低下させるようにスイッチング素子（41）のスイッ
チングパルス幅を小さくする。つまり他の電源装置の出
力電圧が高いのに影響されて、自分の出力電圧を下げる
という制御が働いてしまう。これでは他の電源装置がダ
ウンしたとき、すぐに自分が負荷に規定電圧を供給する
ことができない。以上の説明はダイオード（48）がない
場合である。 ダイオード（48）がある本発明の装置で
は、他の電源装置の出力の影響で負荷電圧が上昇する
と、ダイオード（48）が導通して差動増幅器（46）の入
力電圧を下げるように作用する。したがって、他の電源
装置の出力電圧が高いことにより自分の出力電圧を下げ
るという制御作用が弱まり、自分の出力電圧を下げすぎ
ることがなくなる。そのため他の電源装置がダウンして
も、すぐに自分が負荷に規定電圧を供給することができ
る。 ＝＝＝請求項５の発明＝＝＝ ダイオード（59）は請求項２の発明におけるダイオード
（12）と同じ作用効果をもたらす。ツェナーダイオード
（58）は、なんらかの原因により濾波回路（53）の出力
電圧が異常に高くなったときに導通し、ある電圧以上に
なるのを防ぐ。これにより負荷に異常な高電圧が印加さ
れることがなくなり、信頼性が高くなる。
第２濾波回路（４）の出力電圧が入力される。負荷に供
給される第１濾波回路（３）の出力電圧が並列運転され
る他の電源装置の影響などで変動しても（正常な範囲で
の変動）、その変動の影響を第２濾波回路（４）の出力
電圧は直接的には受けない。そのため出力異常遮断回路
（８）およびコンパレータ（９）は当該電源装置自身が
出力している電圧に基づいて動作することになり、信頼
性が高い。なんらかの原因で第１濾波回路（３）の出力
電圧が第２濾波回路（４）の出力電圧より急激に低下す
ると、ダイオード（10）が導通することで、第２濾波回
路（４）の出力電圧も第１濾波回路（３）の側に引っ張
られるように低下する。これによりコンパレータ（９）
から検出信号が発生する。このような事態は、当該電源
装置のＡＣ入力の投入直後および切断直後や、ＡＣ入力
が急変したとき、負荷電流が急変したときに発生する
が、この場合にコンパレータ（９）から検出信号が発生
するので信頼性が高い。 ＝＝＝請求項２の発明＝＝＝ なんらかの原因で第２濾波回路（４）の出力電圧が異常
に高くなると、ツェナーダイオード（11）が導通してそ
の電圧上昇を所定値にクランプする。したがって、コン
パレータ（９）に異常な高電圧が入力されて飽和状態に
なることを回避でき、そのご第２濾波回路（４）の出力
電圧が低下してツェナーダイオード（11）がオフすれ
ば、コンパレータ（９）の異常検出機能はすぐに正常に
回復するので、信頼性が高い。ダイオード（12）がない
装置を想定する。当該電源装置と他の電源装置とが共通
負荷に対して並列運転されていて、他の電源装置の出力
の影響で負荷電圧が上 昇すると、当該電源装置における
差動増幅器（６）の入力電圧が上昇し、パルス幅制御回
路（７）に入力される前記誤差が大きくなり、したがっ
てパルス幅制御回路（７）は当該電源装置の出力を低下
させるようにスイッチング素子（１）のスイッチングパ
ルス幅を小さくする。つまり他の電源装置の出力電圧が
高いのに影響されて、自分の出力電圧を下げるという制
御が働いてしまう。これでは他の電源装置がダウンした
とき、すぐに自分が負荷に規定電圧を供給することがで
きない。ダイオード（12）がある本発明の装置では、他
の電源装置の出力の影響で負荷電圧が上昇すると、ダイ
オード（12）が導通して差動増幅器（６）の入力電圧の
異常上昇を制限するように作用する。したがって、他の
電源装置の出力電圧が高いことにより自分の出力電圧を
下げるという制御作用が弱まり、自分の出力電圧を下げ
すぎることがなくなる。そのため他の電源装置がダウン
しても、すぐに自分が負荷に規定電圧を供給することが
できる。 ＝＝＝請求項３の発明＝＝＝ 第２濾波回路（４）に専用チョークコイルを設けた構成
は、チョークコイルを第１濾波回路（３）と共用した場
合に比べ、第１濾波回路（３）を流れる大きな負荷電流
の影響を受けず、第２濾波回路（４）の出力電圧が正確
でありかつ安定するし、両濾波回路の回路設計の自由度
が増すという利点がある。 ＝＝＝請求項４の発明＝＝＝ 当該電源装置と他の電源装置とが共通負荷に対して並列
運転されている状態において、負荷電圧を規定値に保つ
べく、差動増幅器（46）はダイオード（44）のカソード
側（負荷側）の電圧を見ている。そのため、他の電源装
置の出力の影響で負荷電圧が上昇すると、当該電源装置
における差動増幅器（46）の入力電圧が上昇し、パルス
幅制御回路（47）に入力される前記誤差が大きくなり、
したがってパルス幅制御回路（47）は当該電源装置の出
力を低下させるようにスイッチング素子（41）のスイッ
チングパルス幅を小さくする。つまり他の電源装置の出
力電圧が高いのに影響されて、自分の出力電圧を下げる
という制御が働いてしまう。これでは他の電源装置がダ
ウンしたとき、すぐに自分が負荷に規定電圧を供給する
ことができない。以上の説明はダイオード（48）がない
場合である。 ダイオード（48）がある本発明の装置で
は、他の電源装置の出力の影響で負荷電圧が上昇する
と、ダイオード（48）が導通して差動増幅器（46）の入
力電圧を下げるように作用する。したがって、他の電源
装置の出力電圧が高いことにより自分の出力電圧を下げ
るという制御作用が弱まり、自分の出力電圧を下げすぎ
ることがなくなる。そのため他の電源装置がダウンして
も、すぐに自分が負荷に規定電圧を供給することができ
る。 ＝＝＝請求項５の発明＝＝＝ ダイオード（59）は請求項２の発明におけるダイオード
（12）と同じ作用効果をもたらす。ツェナーダイオード
（58）は、なんらかの原因により濾波回路（53）の出力
電圧が異常に高くなったときに導通し、ある電圧以上に
なるのを防ぐ。これにより負荷に異常な高電圧が印加さ
れることがなくなり、信頼性が高くなる。
【００１７】
【実施例】先ず、本発明の第１実施例を図１〜図３を参
照にして説明する（請求項１の発明）。図１はワイヤー
ドオア方式の並列運転用直流電源回路１０を示してお
り、本実施例においては、出力電圧検出用濾波回路（第
２濾波回路）４０を備えた構成以外は、前述の従来例と
して図１０に示した回路と同じ構成である。したがっ
て、これら同一部分については同一の符号を付し、その
説明は省略する。
照にして説明する（請求項１の発明）。図１はワイヤー
ドオア方式の並列運転用直流電源回路１０を示してお
り、本実施例においては、出力電圧検出用濾波回路（第
２濾波回路）４０を備えた構成以外は、前述の従来例と
して図１０に示した回路と同じ構成である。したがっ
て、これら同一部分については同一の符号を付し、その
説明は省略する。
【００１８】図１において、出力電圧検出用濾波回路４
０は、出力用濾波回路（第１濾波回路）４ｂとほぼ同じ
構成であり、ダイオードＤ１０，Ｄ２０からなる整流回
路とチョークコイルＬ１，コンデンサＣ１０，抵抗Ｒ１
０とからなる平滑回路とクランプダイオードＤ３０とか
ら構成され、このチョークコイルＬ１は出力用濾波回路
４ｂと共用している。この出力電圧検出用濾波回路４０
は、入力側の整流回路がトランスＴの二次巻線に接続さ
れるとともに出力側のコンデンサＣ１０の高電位側が前
述の出力電圧誤差検出回路３の入力として接続されてい
る。
０は、出力用濾波回路（第１濾波回路）４ｂとほぼ同じ
構成であり、ダイオードＤ１０，Ｄ２０からなる整流回
路とチョークコイルＬ１，コンデンサＣ１０，抵抗Ｒ１
０とからなる平滑回路とクランプダイオードＤ３０とか
ら構成され、このチョークコイルＬ１は出力用濾波回路
４ｂと共用している。この出力電圧検出用濾波回路４０
は、入力側の整流回路がトランスＴの二次巻線に接続さ
れるとともに出力側のコンデンサＣ１０の高電位側が前
述の出力電圧誤差検出回路３の入力として接続されてい
る。
【００１９】以上の構成において、前述の出力用濾波回
路４ｂと同様に、トランスＴの二次巻線から得られる出
力は整流・平滑され、出力電圧Ｖ２の直流出力に変換さ
れる。この出力電圧Ｖ２は、出力用濾波回路４ｂの出力
電圧と同じ電圧がコンデンサＣ１０の両端から取り出せ
る。さらに、出力電圧検出用濾波回路４０が給電路２と
分離されているため、出力電圧誤差検出回路３が負荷１
に対して並列接続された他の直流電源装置の出力電圧を
入力してしまうことがなく、自己の電源装置の電圧を検
出できる。また、逆流防止用ダイオードを用いないワイ
ヤード接続方式のため出力精度に優れるとともに発熱や
効率の問題が生じない。
路４ｂと同様に、トランスＴの二次巻線から得られる出
力は整流・平滑され、出力電圧Ｖ２の直流出力に変換さ
れる。この出力電圧Ｖ２は、出力用濾波回路４ｂの出力
電圧と同じ電圧がコンデンサＣ１０の両端から取り出せ
る。さらに、出力電圧検出用濾波回路４０が給電路２と
分離されているため、出力電圧誤差検出回路３が負荷１
に対して並列接続された他の直流電源装置の出力電圧を
入力してしまうことがなく、自己の電源装置の電圧を検
出できる。また、逆流防止用ダイオードを用いないワイ
ヤード接続方式のため出力精度に優れるとともに発熱や
効率の問題が生じない。
【００２０】ここで、クランプダイオードＤ３０は、ク
ランパーとしてそのアノード側がコンデンサＣ１０の高
電位側に接続されるとともにそのカソード側が給電路２
の高電位側に接続されており、このことによって負荷１
の条件によりコンデンサＣ２の電圧が変動して出力電圧
誤差検出回路３による出力電圧異常の検出電圧値が変動
しないようにしている。
ランパーとしてそのアノード側がコンデンサＣ１０の高
電位側に接続されるとともにそのカソード側が給電路２
の高電位側に接続されており、このことによって負荷１
の条件によりコンデンサＣ２の電圧が変動して出力電圧
誤差検出回路３による出力電圧異常の検出電圧値が変動
しないようにしている。
【００２１】また変形例として、上記の出力電圧検出用
濾波回路４０を、複数のスイッチングトランスＴ１，Ｔ
２を用いた直流電源装置に適用した場合を図２の要部回
路図に示す。各々のスイッチング回路４に図１の場合と
同様に出力電圧検出用濾波回路４０が接続され、各々の
スイッチング回路４の出力電圧Ｖ，Ｖ’のみが検出でき
るようになっている。この他、トランスＴ１，Ｔ２を一
つのトランスで共用するとともに複数の出力電圧を出力
できるようにしたマルチ出力タイプのものにも、同様に
出力電圧検出用濾波回路を接続して、複数の出力電圧を
それぞれ別個に検出できるようにできる。
濾波回路４０を、複数のスイッチングトランスＴ１，Ｔ
２を用いた直流電源装置に適用した場合を図２の要部回
路図に示す。各々のスイッチング回路４に図１の場合と
同様に出力電圧検出用濾波回路４０が接続され、各々の
スイッチング回路４の出力電圧Ｖ，Ｖ’のみが検出でき
るようになっている。この他、トランスＴ１，Ｔ２を一
つのトランスで共用するとともに複数の出力電圧を出力
できるようにしたマルチ出力タイプのものにも、同様に
出力電圧検出用濾波回路を接続して、複数の出力電圧を
それぞれ別個に検出できるようにできる。
【００２２】さらに別の変形例として、図３に示すよう
に、出力電圧検出用濾波回路４０のチョークコイルを出
力用濾波回路４ｂのチョークコイルと兼用せずに、出力
電圧検出用濾波回路４０専用のチョークコイルを設けて
もよい（請求項３の発明）。
に、出力電圧検出用濾波回路４０のチョークコイルを出
力用濾波回路４ｂのチョークコイルと兼用せずに、出力
電圧検出用濾波回路４０専用のチョークコイルを設けて
もよい（請求項３の発明）。
【００２３】次に、本発明の第２実施例を図４，図５を
参照にして説明する。図４、図５はワイヤードオア方式
の並列運転用直流電源回路１１０を示しており、本実施
例においては、出力電圧制御用濾波回路１００と出力制
御用ダイオードＤ１００とを備えた構成以外は、前述の
従来例として図１０に示した回路と同じ構成である。し
たがって、これら同一部分については同一の符号を付
し、その説明は省略する。
参照にして説明する。図４、図５はワイヤードオア方式
の並列運転用直流電源回路１１０を示しており、本実施
例においては、出力電圧制御用濾波回路１００と出力制
御用ダイオードＤ１００とを備えた構成以外は、前述の
従来例として図１０に示した回路と同じ構成である。し
たがって、これら同一部分については同一の符号を付
し、その説明は省略する。
【００２４】図４において、出力電圧検出用濾波回路１
００は、出力用濾波回路４ｂとほぼ同じ構成であり、ダ
イオードＤ１０，Ｄ２０からなる整流回路とチョークコ
イルＬ１，コンデンサＣ１０，抵抗Ｒ１０とからなる平
滑回路とから構成される。この出力電圧検出用濾波回路
１００の出力、即ち、コンデンサＣ１０の高電位側と、
スイッチング制御回路５との入力とは、出力制御用ダイ
オードＤ１００を介して接続されている。そして、スイ
ッチング制御回路５の入力には出力制御用ダイオードＤ
１００のアノードが接続されている。
００は、出力用濾波回路４ｂとほぼ同じ構成であり、ダ
イオードＤ１０，Ｄ２０からなる整流回路とチョークコ
イルＬ１，コンデンサＣ１０，抵抗Ｒ１０とからなる平
滑回路とから構成される。この出力電圧検出用濾波回路
１００の出力、即ち、コンデンサＣ１０の高電位側と、
スイッチング制御回路５との入力とは、出力制御用ダイ
オードＤ１００を介して接続されている。そして、スイ
ッチング制御回路５の入力には出力制御用ダイオードＤ
１００のアノードが接続されている。
【００２５】以上の構成において、前述の出力用濾波回
路４ｂと同様に、トランスＴの二次巻線から得られる出
力は整流・平滑され、出力電圧Ｖ２の直流出力に変換さ
れる。この出力電圧Ｖ２は、出力用濾波回路４ｂの出力
電圧と同じ電圧がコンデンサＣ１０の両端から取り出せ
る。さらに、出力電圧検出用濾波回路１００は給電路２
の高電位側と分離されているため、負荷１に対して並列
接続された他の直流電源装置の出力電圧が出力電圧検出
用濾波回路１００の出力として現れることがない。
路４ｂと同様に、トランスＴの二次巻線から得られる出
力は整流・平滑され、出力電圧Ｖ２の直流出力に変換さ
れる。この出力電圧Ｖ２は、出力用濾波回路４ｂの出力
電圧と同じ電圧がコンデンサＣ１０の両端から取り出せ
る。さらに、出力電圧検出用濾波回路１００は給電路２
の高電位側と分離されているため、負荷１に対して並列
接続された他の直流電源装置の出力電圧が出力電圧検出
用濾波回路１００の出力として現れることがない。
【００２６】そして、抵抗Ｒ３と出力制御用ダイオード
Ｄ１００との接続点には、負荷１に印加された電圧Ｖ０
の（Ｒ３＋ＶＲ）／（Ｒ２＋Ｒ３＋ＶＲ）倍の分圧Ｖ３
が現れる。この分圧Ｖ３が上記出力電圧Ｖ２より大きい
場合には、即ち、電源装置１１０の出力電圧Ｖ１（Ｖ
２）より所定電圧大きくなると、出力制御用ダイオード
Ｄ１００が順方向に導通し、給電路２からの差動増幅器
ＯＰへの入力電流の一部が出力制御用ダイオードＤ１０
０を介してバイパスされる。このことによって、負荷１
へ印加された電圧Ｖ０より低い電圧信号が差動増幅器Ｏ
Ｐへ入力され給電路２の電圧が上昇するにつれて出力電
圧制御用濾波回路１００へのバイパス電流も大きくなる
ため、差動増幅器ＯＰへ流れ込む入力電流が過度に大き
くなることがなくスイッチング制御回路の発振が停止す
ることがない。
Ｄ１００との接続点には、負荷１に印加された電圧Ｖ０
の（Ｒ３＋ＶＲ）／（Ｒ２＋Ｒ３＋ＶＲ）倍の分圧Ｖ３
が現れる。この分圧Ｖ３が上記出力電圧Ｖ２より大きい
場合には、即ち、電源装置１１０の出力電圧Ｖ１（Ｖ
２）より所定電圧大きくなると、出力制御用ダイオード
Ｄ１００が順方向に導通し、給電路２からの差動増幅器
ＯＰへの入力電流の一部が出力制御用ダイオードＤ１０
０を介してバイパスされる。このことによって、負荷１
へ印加された電圧Ｖ０より低い電圧信号が差動増幅器Ｏ
Ｐへ入力され給電路２の電圧が上昇するにつれて出力電
圧制御用濾波回路１００へのバイパス電流も大きくなる
ため、差動増幅器ＯＰへ流れ込む入力電流が過度に大き
くなることがなくスイッチング制御回路の発振が停止す
ることがない。
【００２７】以上のことにより、一方の直流電源装置Ｐ
Ｓ１の電圧が上昇し始めると、他方の直流電源装置ＰＳ
２の出力電圧は低下し始めるもののその低下の途中で出
力制御用ダイオードＤ１００が導通するため出力停止と
はならない。そして、ＰＳ１の電圧が異常上昇して出力
異常遮断回路３ａが作動しＰＳ１が出力停止に至っても
ＰＳ２の出力電圧が０とはならないめ、瞬断状態とはな
らずに急速に適正な電圧まで回復する。また、逆流防止
用ダイオードを用いないワイヤード接続方式のため出力
精度に優れるとともに発熱や効率の問題が生じない。
Ｓ１の電圧が上昇し始めると、他方の直流電源装置ＰＳ
２の出力電圧は低下し始めるもののその低下の途中で出
力制御用ダイオードＤ１００が導通するため出力停止と
はならない。そして、ＰＳ１の電圧が異常上昇して出力
異常遮断回路３ａが作動しＰＳ１が出力停止に至っても
ＰＳ２の出力電圧が０とはならないめ、瞬断状態とはな
らずに急速に適正な電圧まで回復する。また、逆流防止
用ダイオードを用いないワイヤード接続方式のため出力
精度に優れるとともに発熱や効率の問題が生じない。
【００２８】変形例として、図５の要部回路図に示すよ
うに、出力電圧制御用濾波回路１００ａのチョークコイ
ルを出力用濾波回路４ｂのチョークコイルと兼用せず
に、出力電圧検出用濾波回路１００ａ専用のチョークコ
イルを設けてもよい。
うに、出力電圧制御用濾波回路１００ａのチョークコイ
ルを出力用濾波回路４ｂのチョークコイルと兼用せず
に、出力電圧検出用濾波回路１００ａ専用のチョークコ
イルを設けてもよい。
【００２９】さらに変形例として、図６の要部回路図に
示すように、ツエナーダイオードＴＤを出力制御用ダイ
オードと並列に接続して出力制御用ダイオードＤ１００
の導通電圧を一定にするとともにコンデンサＣ１０の高
電位側と出力電圧制御用濾波回路１００ｂの高電位側と
の間にクランパーとしてダイオードＤ１１０を挿入して
コンデンサＣ１０の電圧が給電路の電圧より極端に大き
くならないようにする（請求項２の発明）。
示すように、ツエナーダイオードＴＤを出力制御用ダイ
オードと並列に接続して出力制御用ダイオードＤ１００
の導通電圧を一定にするとともにコンデンサＣ１０の高
電位側と出力電圧制御用濾波回路１００ｂの高電位側と
の間にクランパーとしてダイオードＤ１１０を挿入して
コンデンサＣ１０の電圧が給電路の電圧より極端に大き
くならないようにする（請求項２の発明）。
【００３０】次に、本発明の第３実施例を図７を参照に
して説明する（請求項４の発明）。図７はダイオードオ
ア方式の並列運転用直流電源回路２００の要部を示して
おり、本実施例においては、出力制御用ダイオードＤ２
１０を備えた構成以外は、前述の従来例として図１１に
示した回路と同じ構成である。したがって、これら同一
部分については同一の符号を付し、その説明は省略す
る。
して説明する（請求項４の発明）。図７はダイオードオ
ア方式の並列運転用直流電源回路２００の要部を示して
おり、本実施例においては、出力制御用ダイオードＤ２
１０を備えた構成以外は、前述の従来例として図１１に
示した回路と同じ構成である。したがって、これら同一
部分については同一の符号を付し、その説明は省略す
る。
【００３１】図７において、ダイオードＤ３のアノード
側とスイッチング制御回路５の入力との間に出力制御用
ダイオードＤ２１０が接続されている。
側とスイッチング制御回路５の入力との間に出力制御用
ダイオードＤ２１０が接続されている。
【００３２】以上の構成において、抵抗Ｒ３と出力制御
用ダイオードＤ２１０との接続点には、負荷に印加され
る電圧Ｖ０の（Ｒ３＋ＶＲ）／（Ｒ２＋Ｒ３＋ＶＲ）倍
の分圧Ｖ３が現れる。この分圧Ｖ３が電源装置２００の
出力電圧Ｖ２より大きい場合には、出力制御用ダイオー
ドＤ２１０が順方向に導通し、給電路からの差動増幅器
ＯＰへの入力電流の一部が出力制御用ダイオードＤ２１
０を介してバイパスされる。このことによって、負荷へ
印加された電圧Ｖ０より低い電圧信号が差動増幅器ＯＰ
へ入力されるため、この電圧Ｖ０が上昇するにつれて、
出力電圧制御用濾波回路１００へのバイパス電流も大き
くなるため、差動増幅器ＯＰへ流れ込む入力電流が過度
に大きくなることがなく、スイッチング回路５の発振が
停止することがない。
用ダイオードＤ２１０との接続点には、負荷に印加され
る電圧Ｖ０の（Ｒ３＋ＶＲ）／（Ｒ２＋Ｒ３＋ＶＲ）倍
の分圧Ｖ３が現れる。この分圧Ｖ３が電源装置２００の
出力電圧Ｖ２より大きい場合には、出力制御用ダイオー
ドＤ２１０が順方向に導通し、給電路からの差動増幅器
ＯＰへの入力電流の一部が出力制御用ダイオードＤ２１
０を介してバイパスされる。このことによって、負荷へ
印加された電圧Ｖ０より低い電圧信号が差動増幅器ＯＰ
へ入力されるため、この電圧Ｖ０が上昇するにつれて、
出力電圧制御用濾波回路１００へのバイパス電流も大き
くなるため、差動増幅器ＯＰへ流れ込む入力電流が過度
に大きくなることがなく、スイッチング回路５の発振が
停止することがない。
【００３３】以上のことにより、一方の直流電源装置Ｐ
Ｓ１の電圧が上昇し始めると、他方の直流電源装置ＰＳ
２の出力電圧は低下し始めるもののその低下の途中で出
力制御用ダイオードＤ１００が導通するため出力停止と
はならない。そして、ＰＳ１の電圧が異常上昇して出力
異常遮断回路３ａが作動しＰＳ１が出力停止に至っても
ＰＳ２の出力電圧が０とはならないめ、瞬断状態とはな
らずに急速に適正な電圧まで回復する。
Ｓ１の電圧が上昇し始めると、他方の直流電源装置ＰＳ
２の出力電圧は低下し始めるもののその低下の途中で出
力制御用ダイオードＤ１００が導通するため出力停止と
はならない。そして、ＰＳ１の電圧が異常上昇して出力
異常遮断回路３ａが作動しＰＳ１が出力停止に至っても
ＰＳ２の出力電圧が０とはならないめ、瞬断状態とはな
らずに急速に適正な電圧まで回復する。
【００３４】変形例として、図８に示すように、ツエナ
ーダイオードＴＤ１を出力制御用ダイオードＤ２１０と
並列に接続するとともに抵抗Ｒ２０を出力制御用ダイオ
ードＤ２１０とダイオードＤ３との間に接続して出力制
御用ダイオードＤ２１０の導通電圧を一定になるように
する（請求項５の発明）。
ーダイオードＴＤ１を出力制御用ダイオードＤ２１０と
並列に接続するとともに抵抗Ｒ２０を出力制御用ダイオ
ードＤ２１０とダイオードＤ３との間に接続して出力制
御用ダイオードＤ２１０の導通電圧を一定になるように
する（請求項５の発明）。
【００３５】ここで、図９に示すように、前述した前記
第１実施例と第２実施例を組み合わせた構成も可能であ
る。図９において、出力用濾波回路４ｂの出力電圧と同
じ電圧がコンデンサＣ１０の両端から取り出せるととも
に、出力電圧誤差検出回路３が負荷に対して並列接続さ
れた他の直流電源装置の出力電圧を入力してしまうこと
がなく、自己の電源装置の異常を検出できる。また、他
の直流電源装置の電圧が上昇し始めると、他方の直流電
源装置の出力電圧は低下し始めるもののその低下の途中
で出力制御用ダイオードＤ１００が導通して出力停止と
はならない。
第１実施例と第２実施例を組み合わせた構成も可能であ
る。図９において、出力用濾波回路４ｂの出力電圧と同
じ電圧がコンデンサＣ１０の両端から取り出せるととも
に、出力電圧誤差検出回路３が負荷に対して並列接続さ
れた他の直流電源装置の出力電圧を入力してしまうこと
がなく、自己の電源装置の異常を検出できる。また、他
の直流電源装置の電圧が上昇し始めると、他方の直流電
源装置の出力電圧は低下し始めるもののその低下の途中
で出力制御用ダイオードＤ１００が導通して出力停止と
はならない。
【００３６】
【発明の効果】自己の直流電源装置の出力電圧を検出で
き、負荷に対して並列接続された他の直流電源装置の出
力電圧を検出してしまうことがないため、各直流電源装
置の異常を特定できる。
き、負荷に対して並列接続された他の直流電源装置の出
力電圧を検出してしまうことがないため、各直流電源装
置の異常を特定できる。
【００３７】また、負荷に対して並列接続された他の直
流電源装置の出力電圧が自己の直流電源装置の出力電圧
より高くなった場合に、自己の直流電源装置の出力電圧
が極端に低下してしまうことがないため、瞬断を防止で
きる。
流電源装置の出力電圧が自己の直流電源装置の出力電圧
より高くなった場合に、自己の直流電源装置の出力電圧
が極端に低下してしまうことがないため、瞬断を防止で
きる。
【図１】本発明に係る並列運転用直流電源装置の第１実
施例の回路図である。
施例の回路図である。
【図２】本発明に係る並列運転用直流電源装置の第１実
施例の変形例の要部回路図である。
施例の変形例の要部回路図である。
【図３】本発明に係る並列運転用直流電源装置の第１実
施例の別の変形例の要部回路図である。
施例の別の変形例の要部回路図である。
【図４】本発明に係る並列運転用直流電源装置の第２実
施例の回路図である。
施例の回路図である。
【図５】本発明に係る並列運転用直流電源装置の第２実
施例の変形例の要部回路図である。
施例の変形例の要部回路図である。
【図６】本発明に係る並列運転用直流電源装置の第２実
施例の別の変形例の要部回路図である。
施例の別の変形例の要部回路図である。
【図７】本発明に係る並列運転用直流電源装置の第３実
施例の要部回路図である。
施例の要部回路図である。
【図８】本発明に係る並列運転用直流電源装置の第３実
施例の変形例の要部回路図である。
施例の変形例の要部回路図である。
【図９】本発明に係る並列運転用直流電源装置のさらに
別の変形例の要部回路図である。
別の変形例の要部回路図である。
【図１０】従来の並列運転用直流電源装置の回路図であ
る。
る。
【図１１】従来の別方式の並列運転用直流電源装置の回
路図である。
路図である。
【図１２】従来の並列運転用直流電源装置の接続方式及
び出力電圧Ｖ０のフィードバック方式と出力電圧特性と
を示しており、（ａ１）はダイオードオア方式を示すブ
ロック図であり、（ｂ１）は別のダイオードオア方式を
示すブロック図であり、（ｃ１）は別のワイヤードオア
方式を示すブロック図であり、（ａ２）は（ａ１）の出
力電圧特性を示すグラフであり、（ｂ２）は（ｂ１）及
び（ｃ１）の出力電圧特性を示すグラフである。
び出力電圧Ｖ０のフィードバック方式と出力電圧特性と
を示しており、（ａ１）はダイオードオア方式を示すブ
ロック図であり、（ｂ１）は別のダイオードオア方式を
示すブロック図であり、（ｃ１）は別のワイヤードオア
方式を示すブロック図であり、（ａ２）は（ａ１）の出
力電圧特性を示すグラフであり、（ｂ２）は（ｂ１）及
び（ｃ１）の出力電圧特性を示すグラフである。
１ 負荷 ２ 給電路 ３ 出力電圧誤差検出回路 ４ スイッチング回路 ４ｂ 出力用濾波回路 ５ スイッチング制御回路 ４０ 出力電圧検出回路，出力電圧検出用濾波回路 １００ 出力電圧制御用濾波回路 Ｄ１００ 出力制御用ダイオード Ｄ２１０ 出力制御用ダイオード Ｔｒ スイッチング素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 G05F 1/00 G05F 1/10 304 H02H 7/12
Claims (5)
- 【請求項１】 充分に高い周波数でオン／オフ駆動され
るスイッチング素子と、 前記スイッチング素子とともに一次巻線が入力電源間に
直列接続されたトランスと、 前記トランスの二次巻線の出力を整流平滑して負荷に供
給するための第１濾波回路と、 前記第１濾波回路とほぼ同じ回路構成で前記トランスの
二次巻線の出力を整流平滑する第２濾波回路と、 前記第１濾波回路のプラス出力とマイナス出力の間に直
列接続された分圧用抵抗と、 前記分圧用抵抗を介して検出した前記第１濾波回路の出
力電圧と基準電圧との誤差を求める差動増幅器と、 前記差動増幅器の出力に応じて前記スイッチング素子の
スイッチングパルス幅を制御するパルス幅制御回路と、 前記第２濾波回路の出力電圧が上限設定値より高くなっ
たときに前記スイッチング素子のスイッチング動作を停
止させる出力異常遮断回路と、 前記第２濾波回路の出力電圧と設定値との比較結果を出
力するコンパレータと、 前記第２濾波回路のプラス出力側にアノードが接続され
るとともに前記第１濾波回路のプラス出力側にカソード
が接続されたダイオードと、 を備えたことを特徴とする並列運転用直流電源装置。 - 【請求項２】 前記第２濾波回路のマイナス出力側にア
ノードが接続されるとともにカソードが抵抗を介して前
記第２濾波回路のプラス出力側に接続されたツェナーダ
イオードと、 前記ツェナーダイオードのカソード側にカソードが接続
されるとともにアノードが前記分圧用抵抗と前記差動増
幅器との接続ラインに接続されたダイオードと、 を備えたことを特徴とする請求項１に記載の並列運転用
直流電源装置。 - 【請求項３】 前記第２濾波回路は前記第１濾波回路と
は別個の専用チョークコイルを備えていることを特徴と
する請求項１または請求項２に記載の並列運転用電源装
置。 - 【請求項４】 充分に高い周波数でオン／オフ駆動され
るスイッチング素子と、 前記スイッチング素子とともに一次巻線が入力電源間に
直列接続されたトランスと、 前記トランスの二次巻線の出力を整流平滑して負荷に供
給するための濾波回路と、 前記濾波回路のプラス出力側にアノードが接続されると
ともにカソードが前記負荷側に接続されたダイオード
と、 前記ダイオードのカソード側と前記濾波回路のマイナス
出力側との間に直列接続された分圧用抵抗と、 前記分圧用抵抗を介して検出した前記ダイオードのカソ
ード側の電圧と基準電圧との誤差を求める差動増幅器
と、 前記差動増幅器の出力に応じて前記スイッチング素子の
スイッチングパルス幅を制御するパルス幅制御回路と、 前記濾波回路のプラス出力側にカソードが接続されると
ともにアノードが前記分圧用抵抗と前記差動増幅器との
接続ラインに接続されたダイオードと、 を備えたことを特徴とする並列運転用直流電源装置。 - 【請求項５】 充分に高い周波数でオン／オフ駆動され
るスイッチング素子と、 前記スイッチング素子とともに一次巻線が入力電源間に
直列接続されたトランスと、 前記トランスの二次巻線の出力を整流平滑して負荷に供
給するための濾波回路と、 前記濾波回路のプラス出力側にアノードが接続されると
ともにカソードが前記負荷側に接続されたダイオード
と、 前記ダイオードのカソード側と前記濾波回路のマイナス
出力側との間に直列接続された分圧用抵抗と、 前記分圧用抵抗を介して検出した前記ダイオードのカソ
ード側の電圧と基準電圧との誤差を求める差動増幅器
と、 前記差動増幅器の出力に応じて前記スイッチング素子の
スイッチングパルス幅を制御するパルス幅制御回路と、 前記濾波回路のマイナス出力側にアノードが接続される
とともにカソードが抵抗を介して前記濾波回路のプラス
出力側に接続されたツェナーダイオードと、 前記ツェナーダイオードのカソード側にカソードが接続
されるとともにアノードが前記分圧用抵抗と前記差動増
幅器との接続ラインに接続されたダイオードと、 を備えたことを特徴とする並列運転用直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27338194A JP3145257B2 (ja) | 1994-11-08 | 1994-11-08 | 並列運転用直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27338194A JP3145257B2 (ja) | 1994-11-08 | 1994-11-08 | 並列運転用直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08140348A JPH08140348A (ja) | 1996-05-31 |
| JP3145257B2 true JP3145257B2 (ja) | 2001-03-12 |
Family
ID=17527110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27338194A Expired - Fee Related JP3145257B2 (ja) | 1994-11-08 | 1994-11-08 | 並列運転用直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145257B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278624B1 (en) * | 1999-12-01 | 2001-08-21 | Hewlett-Packard Company | High availability DC power supply with isolated inputs, diode-or-connected outputs, and power factor correction |
-
1994
- 1994-11-08 JP JP27338194A patent/JP3145257B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08140348A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8084893B2 (en) | Semiconductor device for controlling switching power supply | |
| US7301312B2 (en) | Switching power supply unit for generating an output voltage stepped up from an input voltage | |
| US7667941B2 (en) | Power supply circuit protecting method and apparatus for the same | |
| JP5056395B2 (ja) | スイッチング電源装置 | |
| US20110205770A1 (en) | Power source controlling semiconductor integrated circuit and insulated direct-current power source device | |
| US20070164717A1 (en) | Power factor improving circuit and switching power supply | |
| US20080291709A1 (en) | Switching power supply apparatus | |
| KR100703224B1 (ko) | Ｌｃｄ 백라이트 인버터용 전압 피드백 회로 | |
| JP3145257B2 (ja) | 並列運転用直流電源装置 | |
| KR101014954B1 (ko) | 멀티 출력을 갖는 전원공급장치 | |
| JPH08289468A (ja) | 並列運転用直流電源 | |
| US5668704A (en) | Self-exciting flyback converter | |
| JPH0241274B2 (ja) | ||
| JPH0785648B2 (ja) | スイッチングレギュレータ電源回路 | |
| WO2017195370A1 (ja) | 電力変換装置 | |
| JPH0130845Y2 (ja) | ||
| KR100467609B1 (ko) | Ｓｍｐｓ에서 중복으로 과전압을 방지하는 장치 및 방법 | |
| JP3371404B2 (ja) | スイッチング電源装置 | |
| JP2019007709A (ja) | 電子機器 | |
| US20230024431A1 (en) | Control circuit and switching power source | |
| JP2000115998A (ja) | 電源装置 | |
| JPH01160361A (ja) | スイッチング電源装置 | |
| JP2003274655A (ja) | リモートセンス式電源供給装置 | |
| JPH0534228Y2 (ja) | ||
| JPH08256475A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |