JP3497470B2 - タイミング装置とタイミング方法 - Google Patents

タイミング装置とタイミング方法

Info

Publication number
JP3497470B2
JP3497470B2 JP2000548955A JP2000548955A JP3497470B2 JP 3497470 B2 JP3497470 B2 JP 3497470B2 JP 2000548955 A JP2000548955 A JP 2000548955A JP 2000548955 A JP2000548955 A JP 2000548955A JP 3497470 B2 JP3497470 B2 JP 3497470B2
Authority
JP
Japan
Prior art keywords
timing
signal
value
frame
time shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000548955A
Other languages
English (en)
Other versions
JP2002515670A (ja
Inventor
ケラー ハンス−ゲオルク
セラー デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002515670A publication Critical patent/JP2002515670A/ja
Application granted granted Critical
Publication of JP3497470B2 publication Critical patent/JP3497470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】
【０００１】本発明は、タイミング装置およびタイミン
グ方法、ならびに前記タイミング装置の使用方法に関す
る。
【０００２】ＵＳ５５９４７３７から無線システムの基
地局および／または移動ユニットの送受信装置を制御す
る装置が公知である。ここではプロセッサが設けられて
おり、このプロセッサはタイマないしはカウンタによっ
て構成されており、これを用いてシステムの他の素子、
例えば送受信装置を制御する。このような制御はＴＤＭ
Ａに基づく移動無線システムでは必須である。それは例
えば移動ユニットは交互に、１つのタイムスロットでは
送信し、別の１つのタイムスロットでは受信するからで
ある。送信ないしは受信時間の時間的な順番と持続時間
は、各移動無線規格、例えばＧＳＭまたはＤＥＣＴで決
まっている。ここでは時点ないしは時間は、決められた
制限内で通信の持続時間中に変わることができる。
【０００３】ＵＳ５５９４７３７の制御プロセッサは、
例えばタイミング信号を他の回路部分に対して形成し、
これによってこれらの回路部分は所要の時点にアクティ
ブ化ないしは非アクティブ化される。これに対する典型
的な例はアンテナスイッチであり、これはアンテナを必
要に応じて受信経路ないしは送信経路に接続する。ＵＳ
５５９４７３７では例えば移動無線規格ＤＥＣＴで使用
することの可能な装置が示されているのに対して、ＷＯ
９８／１３９４９では、例えば移動無線規格ＧＳＭに使
用することの可能な、本発明に類似の構造が示されてい
る。そこに示された論理および制御ブロックＬＳＢは、
例えば、ＴＤＭＡ受信装置の回路部分を必要に応じてス
イッチオンおよびオフする。
【０００４】図５は、出願人の素子に使用される、タイ
ミング装置の重要な素子を示しており、この素子はＰＭ
Ｂ２８００の名称で入手可能である。図５では１５ビッ
ト幅のＴＤＭＡクロックカウンタにおける目下の計数状
態が多数の比較ユニットＣＯＭＰＡＲＥ１，ＣＯＭＰＡ
ＲＥ２，…に供給される。ここでこのＴＤＭＡクロック
カウンタは周波数２．１６６ＭＨｚのクロックによって
制御される。各比較ユニットは、ＴＤＭＡクロックカウ
ンタの目下の計数状態と、例えばＳＥＴ１であるセット
値および例えばＲＳＴ１であるリセット値とを比較す
る。ＴＤＭＡクロックカウンタの目下の計数状態がセッ
ト値に一致すると、この比較ユニットはこれに対応する
出力信号、例えばＳ１をセットする。この出力信号は、
ＴＤＭＡクロックカウンタがリセット値に達するまで、
すなわち目下の計数状態がリセット値に一致するまでセ
ットされたままであり、一致するとこの比較ユニットは
この出力信号をリセットする。出力信号Ｓ１，Ｓ２，…
の各々に対するセット値およびリセット値はそれぞれ、
レジスタＳＥＴ１ないしはＲＳＴ１に格納され、その内
容は制御装置μＣによって決定される。
【０００５】図５の回路によって、例えば、図６に相応
する信号経過を形成することができる。例えば信号Ｓ１
は受信スロット０の領域でアクティブであり、これに対
して出力信号Ｓ９およびＳ１０は送信スロット３の領域
でアクティブである。他の信号は、送信ないしは受信、
またはタイムスロット５におけるモニタチャネルの監視
に関連する回路部分の制御に使用される。ＴＤＭＡフレ
ームの時間的な位置および送信、受信、および監視タイ
ムスロットの割り当ては、移動無線システムの基地局に
よって決定される。有利には素子ＰＭＢ２８００が使用
される移動ユニットは、送信、受信または監視に必要な
タイミングを、基地局の設定値および無線伝送経路の目
下の状況に適合させなければならない。この場合、移動
部に対して設けられたタイミングを、この移動ユニット
が基地局から離れて移動したか、またはこれに向かって
移動したかに応じて、基地局のＴＤＭＡフレームとは変
更し、これによって相応に短くまたは長くなる無線伝送
到達時間を補償しなければならない。このことは図６で
は個々の信号において、対応する黒のブロックによって
示されており、これらのブロックは信号の交代が許容さ
れる時間窓を示している。同様にタイミングを（チップ
セットの範囲内での）各回路環境の要求に適合させなけ
ればならない。図５に示した制御ユニットμＣは、セッ
トないしはリセットレジスタを相応にプログラミムする
ことによって、所要の信号交代時点を相応に調整するこ
とができる。
【０００６】従来の構成の欠点は、図６の信号Ｓ１，Ｓ
２，…，Ｓ１０毎に、出力側に各信号を形成する比較ユ
ニットＣＯＭＰＡＲＥ１，ＣＯＭＰＡＲＥ２，…を１つ
ずつ設けなければならないことである。この回路に含ま
れる素子が、多数のタイミングのシグナリングを必要と
する環境に使用される場合、この素子はこれらを供給す
ることはできない。さらに種々の信号のタイミングは部
分的に相互に依存する。これはセットないしはリセット
入力側と比較ユニットとの間の固定的な配線を考慮する
ことによって可能であるか、または択一的には制御ユニ
ットμＣによってセットないしはリセットレジスタを相
応にプログラムする。しかしながら固定的な配線の欠陥
は信号形成に柔軟性がないことである。上記の択一的な
やり方では制御ユニットμＣの計算能力が要求される。
制御ユニットは、セットないしはリセットレジスタを新
たにプログラミングすることによる負荷ができる限りか
からないようにしなければならないものである。それは
制御ユニットはその回路環境において他の多数の役割を
処理しなければならないからである。上記の移動無線規
格、例えばＧＳＭの最新の要求（マルチスロットアプリ
ケーションについては例えばＥＴＳＩ ｐｒＥＴＳ３０
０９０８ ９６年１１月を参照されたい）では従来の程
度を格段に上回る数のタイミング信号が要求され、ここ
でこれらのタイミング信号は相互に柔軟に調整されなけ
ればならない。
【０００７】本発明の根底にある技術的課題は、タイミ
ング装置とタイミング方法を提供して、これによってフ
レキシブルに多数のタイミング信号を形成できるように
することである。
【０００８】この課題は、請求項１の特徴部分に記載さ
れた構成を有する装置と、請求項１１の特徴部分に記載
された構成を有する方法とによって解決される。この装
置の使用方法は請求項１３に記載されている。
【０００９】１つの実施例では本発明のタイミング装置
は多数の信号エッジを形成および出力することに使用さ
れ、これはあらかじめ設定した時点に信号状態を変更す
ることによって行われる。この装置は循環的にアドレッ
シングされる記憶装置を有しており、これに多数のタイ
ミングイベントが記憶されている。各タイミングイベン
トにはタイミング値と多数の信号状態が割り当てられい
る。ここでこのタイミング値は所定の時点に対応する。
このタイミング装置はさらに比較器を有しており、これ
はカウンタの目下の係数状態と、記憶装置から読み出し
た、タイミングイベントの目下のタイミング値とを比較
し、一致する場合につぎのタイミングイベントを記憶装
置から読み出す。タイミング装置はさらに出力装置を有
しており、これは所定の信号状態を出力する。記憶装置
を相応に割り当てることによって、柔軟に多数のタイミ
ング信号を形成することができる。これによってタイミ
ングイベントの数と、タイミング毎のタイミング信号の
数を、完全に柔軟に構成することができ、これは利用可
能な記憶スペースだけでしか制限されない。さらに同様
に１つのタイミング信号に対して、計数サイクル毎に複
数のセットおよびリセット過程を有することが簡単に可
能になる。その理由はこれも同様に記憶装置の簡単に割
り当てることによって可能であるからである。例えば、
記憶装置を相応に割り当てることによって別個のタイミ
ング信号に同時のタイミングを得ることができ、従来の
ようにタイミング信号間を固定的な配線で論理的に結合
することによって形成する必要はない。
【００１０】有利な実施例ではタイミング装置は時間シ
フト装置を有しており、これは比較器に前置接続され
る。この時間シフト装置は、記憶装置から読み出したタ
イミング値に時間シフト値を加算する。つぎにこの加算
の結果は比較器に供給される。このために時間シフト装
置は有利にはレジスタを有しており、これに時間シフト
値が記憶される。この時間シフト値は正の値も、負の値
もとることが可能である。０とは異なる値が時間シフト
装置のレジスタに記憶されている限りは、これによって
形成されるタイミングは、正または負の時間シフト値が
記憶されていたかに応じて、記憶装置にプログラムされ
たタイミング値に先行ないしは追走する。これは殊に、
多数のタイミングイベントのタイミング値を所定の値だ
けシフトしなければならない場合に有利である。これは
例えば、移動部が基地局から離れて移動し、したがって
移動部の送信時点をわずかに前にシフトしなればならな
い場合であり、これによって基地局に到来する移動部の
送信信号が精確に基地局の受信スロットにおいて生じる
ようにする。この場合、送信タイムスロットに所属する
すべてのタイミング値を相応に前にシフトしなければな
らない。これは時間シフト装置のレジスタを相応にプロ
グラムすることによって問題なく行うことができる。
【００１１】別の有利な実施例では、各タイミングイベ
ントはグループコードを有する。これによって各記憶装
置エントリに所定のグループを割り当てることができ
る。相応の評価ロジックによって、多数のタイミング信
号内でタイミングのグループを、必要に応じてゲート通
過させる、ないしはマスクすることができる。タイミン
グのゲート通過ないしはマスクは有利にはグループイネ
ーブルレジスタをプログラミムすることによって行われ
る。
【００１２】殊に有利な実施形態では、各タイミングイ
ベントはフレームコードを有する。これはＧＳＭ規格に
準拠する移動無線システムでは殊に有利であり、ここで
は２６個のＴＤＭＡフレームのサイクル持続時間を有す
る所定のフレーム列が設けられている。このフレームコ
ードによって、多数のタイミング信号のうちから選択さ
れた１つのタイミングをゲート通過させるか、ないしは
マスクすることができここでこれは２６個のＴＤＭＡフ
レームを有するフレームサイクル内で目下経過している
フレームに依存して行われる。プログラミングは有利に
はフレームイネーブルレジスタによって行われ、このレ
ジスタの内容は論理的に記憶装置エントリのフレームコ
ードに結合される。
【００１３】多数の信号エッジを所定の時点に形成する
有利な方法はまず、それぞれタイミング値と多数の所定
の信号状態とを有する、多数のタイミングイベントを所
定の順序で記憶するステップを有する。この後、タイミ
ングイベントを記憶装置から読み出し、タイミングイベ
ントに含まれるタイミング値と、カウンタの目下の計数
状態とを比較する。直前に読み出したタイミング値と、
カウンタの目下の計数状態とが一致すると、つぎのタイ
ミングイベントが記憶装置から読み出される。ここでは
タイミングイベントの多数の信号状態が出力される。信
号エッジは、信号状態が第１状態から第２状態に、また
はその逆に変わることによって発生する。
【００１４】殊に有利な方法では比較のステップの前
に、時間シフト値と、直前に読み出したタイミング値と
の加算ステップが実行される。
【００１５】上記の装置または上記の方法は有利には、
タイミングをフレキシブルかつ精確に制御しなければな
らないＴＤＭＡ伝送システムに使用することができる。
これは殊に、繰り返してタイミングを形成しなければな
らない移動無線システム（例えばＵＭＴＳ，Universal
Mobile Telephone）に当てはまることである。本発明は
殊に有利にはＴＤＭＡに基づく移動無線システム（例え
ばＤＥＣＴおよびＧＳＭ）に使用される。ここで本発明
を移動部に使用すると殊に有利である。
【００１６】本発明の別の利点、特徴および適用事例を
以下、図面と関連して実施例に基づいて説明する。ここ
で、図１は、本発明によるタイミング装置の実施例を示
しており、図２ａは、図１の記憶装置の内容の一部を例
で示しており、図２ｂは、図２ａに所属する、タイミン
グ信号の信号経過を示しており、図３は、本発明のグル
ープイネーブル装置の実施例を示しており、図４は、本
発明のフレームイネーブル装置の実施例を示しており、
図５は、従来技術によるタイミング装置の基本構造を示
しており、図６は、図５の構造によって形成することの
できるタイミング信号を示している。
【００１７】図１は、本発明のタイミング装置の有利な
実施例を示している。ここにはアドレスデコーダ部を有
するＲＡＭ（Random Access Memory）の形態の記憶装置
１が示されている。記憶装置１はＲＡＭとして構成され
ており、これは購入にして入手することができる。タイ
ミング装置は比較ユニット２を有しており、これはデー
タバス線路ＴＣＶ（Timing Compare Value）およびＥＳ
Ｂ（Entry Select Bit）を介して記憶装置１のデータ出
力端子の一部に接続されている。データバスＴＣＶは１
５ビットのビット幅を有しており、データバスＥＳＢは
２ビットのビット幅を有している。比較ユニット２は信
号線路ＭＴ（Match Timer）を介してアドレス発生器７
に接続されており、このアドレス発生器に新しいアドレ
スを形成させる。アドレス発生器７は、アドレス線路Ａ
ＤＲを介して記憶装置１のアドレス入力側に接続されて
いる。
【００１８】比較ユニット２はカウンタ５と、比較ロジ
ック４と、時間シフト装置３とを有している。カウンタ
５（ＴＤＭＡカウンタ）はmod １０００Dカウンタであ
り、これは２．１６６ＭＨｚの周波数によってクロック
供給される。すなわち１００００クロックパルスの後、
カウンタはリセットされて新たに１０進数値１００００
まで計数される。このカウンタの周期は、２．１６６Ｍ
Ｈｚのクロック周波数では精確に、ＧＳＭ移動無線シス
テムの８タイムスロットを有するＴＤＭＡフレームの、
４．６１５ｍｓであるフレーム持続時間に等しい。カウ
ンタ５の計数状態の２進表現は比較ロジック４に供給さ
れる。比較ロジック４はこの計数状態と、時間シフト装
置３の出力値とを比較する。カウンタ５の２進数の計数
状態と、時間シフトユニット３の出力値とが一致する場
合、比較ロジック４はアドレス発生器７に信号を出力
し、このアドレス発生器はこれに基づき、記憶装置１の
新しいアドレスをアドレッシングする。
【００１９】時間シフト装置３は、時間シフト値を記憶
するレジスタを有している。このレジスタの内容は加算
器に供給され、これは時間シフト値と、バス線路ＴＣＶ
の２進数の値とを加算する。これによって０の時間シフ
ト値がレジスタに記憶されると、バス線路ＴＣＶの２進
数の値が比較ロジック４に送出される。時間シフトレジ
スタはデータバスＴＣＶを介してプログラムされるが、
これはこのことがデータバスＥＳＢでシグナリングされ
る場合に行われる。択一的な実施例では、時間シフト装
置３のこの時間シフトレジスタを専用の制御装置によっ
てプログラムすることもできる。
【００２０】タイミング信号は、２５ビットのビット幅
を有するデータバス線ＴＲＩＧにおいて記憶装置１の出
力側で取り出すことができる。これらの信号はマスク装
置１０を介して、２５ビットのビット幅を有するデータ
バスＴＲＩＧＯＵＴにおいて出力される。比較ユニット
２は、信号ＯＬ（Output Latch）を用いてマスクユニッ
トに指示して、現在供給されているデータバス信号ＴＲ
ＩＧを出力側ＴＲＩＧＯＵＴに出力させる。
【００２１】タイミング装置の基本的な動作の仕方は、
図２ａの記憶装置割り当ての一部の例から分かる。図２
ａは５つのエントリを有する、記憶装置１の一部を示し
ており、これらのエントリは、ＴＥ０，ＴＥ１，…，Ｔ
Ｅ４によって示されており、このようにして記憶装置１
でアドレッシング可能である。記憶装置１の各エントリ
には、１５ビットの幅の、データバスＴＣＶを介して読
み出し可能なタイミング値と、データバスＴＲＩＧにお
いて取り出し可能な多数の信号状態とが所属する。
【００２２】図２ｂの時間線図は信号状態の経過を示し
ており、この信号状態は、図２ａのようにプログラムさ
れており、本発明の装置によって出力される。以下では
時間シフト値は０とする。時点０Dでは信号状態ＴＲＩ
Ｇ（０）〜ＴＲＩＧ（３）の信号レベルは０である。こ
れらの信号状態ＴＲＩＧ（０）〜ＴＲＩＧ（３）は中間
記憶装置によってこの値に保たれ、その一方で記憶装置
ではつぎのタイミングイベントＴＥ１がアドレッシング
される。これにしたがって目下の計数状態と、ＴＥ１の
タイミング値とが比較される。図２ａと２ｂに示したよ
うに目下の計数状態が値４５０Dに到達すると、タイミ
ングイベントＴＥ１に所属する信号状態は出力側に導通
されて保たれる。図示の実施例では信号状態ＴＲＩＧ
（１）とＴＲＩＧ（２）がそれぞれ０から１に変化し、
これに対して信号状態ＴＲＩＧ（０）とＴＲＩＧ（３）
は０のままである。計数状態とタイミング値ＴＥ１とが
一致すると、記憶装置のアドレッシングも１つのスペー
ス分増分されて時間イベントＴＥ２になる。これに対し
て時間イベントＴＥ１の信号状態は出力側において保た
れる。ＴＥ２のタイミング値に到達するまで信号状態Ｔ
ＲＩＧ（０）〜ＴＲＩＧ（３）は変わらないままであ
る。計数状態が値５５０Dに到達すると直ちに時間イベ
ントＴＥ２の信号状態が出力側に導通される。したがっ
てこの時点に信号状態ＴＲＩＧ（０）およびＴＲＩＧ
（３）も０から１に変化し、その値に保たれる。同時に
この装置はつぎの時間イベントＴＥ３に切り換えられ
る。記憶装置に格納された時間イベントはこのようにし
て順次に処理される。最後の時間イベントに到達する
と、記憶装置に最初に記憶された時間イベントに切り換
わり、これによりこの記憶装置は循環的に読み出され
る。
【００２３】記憶装置１のプログラミングは制御装置６
によって行われ、これはアドレス線路ＡＤＲと、データ
バス線とを介して記憶装置１に接続されている。図示の
実施例ではデータバス全体の幅は４８ビットである。こ
こでこのデータバスは例えば１５ビットの幅のデータバ
スＴＣＶと、２５ビットの幅の出力すべき信号状態ＴＲ
ＩＧとを含む。
【００２４】図示の実施例では記憶装置１のエントリ
は、２ビットの幅のエントリ識別部ＥＳＢを有する。こ
の識別部ＥＳＢは、記憶装置エントリがタイミング値Ｔ
ＣＶと信号状態ＴＲＩＧとからなる時間イベントを表し
ているか、または当該エントリに時間シフト値が記憶さ
れているかのいずれかを示す。この識別部ＥＳＢが、現
在アドレッシングされているエントリに時間シフト値が
記憶されていることを示す場合、出力ビットＴＣＶはタ
イミング値として処理されず、そこに含まれる値が時間
シフトレジスタに格納される。したがって識別部ＥＳＢ
によって、（図２ａのような）時間イベントとしての記
憶装置エントリと、時間シフトレジスタを設定するため
の記憶装置エントリとを区別することができる。したが
って記憶装置１を適切にプログラミムすることによって
計数サイクルの過程で、相異なる時間シフト値を多くの
時間イベントに対して設定することができる。
【００２５】記憶装置１の各エントリに、すなわち時間
イベントエントリにも、時間シフトエントリにも４ビッ
ト幅のグループコードＧＥＢ（Groupe Enable Bit）
と、２ビット幅のフレームコードＦＥＢ（Frame Enable
Bit）が所属しており、これらは対応する、記憶装置１
の出力側端子において取り出し可能である。このグルー
プコードＧＥＢは、グループイネーブル装置９に供給さ
れ、フレームコードはフレームイネーブル装置８に供給
される。グループイネーブル装置９は、グループコード
と、グループイネーブルレジスタとを比較し、この比較
結果からグループイネーブル信号ＧＥ（Group Enable）
を形成し、これがマスク装置１０に供給される。同様に
フレームイネーブル装置８は、フレームコードＦＥＢ
と、フレームイネーブルレジスタの内容と、フレームク
ロック信号ＦＣＴ（Frame Count）とからフレームイネ
ーブル信号ＦＥ（Frame Enable）を形成し、これがマス
ク装置１０に供給される。
【００２６】図３はグループイネーブル装置９の基本動
作を示している。グループイネーブル装置９は、グルー
プコードを復号するデコーダ１１と、グループイネーブ
ルレジスタ１２とを有する。グループイネーブルレジス
タ１２は信号ＳＧＲ（Set Group Enable Register）に
よって制御装置９によりプログラムされる。グループイ
ネーブルレジスタ１２は、図３に示したように、１６ビ
ットの幅を有する。これは供給されるグループコードの
数に相応し、これらのグループコードは記憶装置１にお
いて４ビットで符号化される。デコーダ１１は、記憶装
置エントリのグループコードを復号し、これによってグ
ループイネーブルレジスタの決まったビットをポイント
する。このビットの値はグループイネーブル信号ＧＥと
してマスク装置１０に出力される。現在選択したビット
の値に依存して、この記憶装置エントリが処理部によっ
てマスクされるかまたは通過させられる。
【００２７】図４は、フレームイネーブルロジック８の
実施例を示している。フレームイネーブルロジック８は
カウンタ１３を有しており、これはフレームクロックＦ
ＣＴによってクロック供給される。フレームクロックＦ
ＣＴは、比較ユニット２内のＴＤＭＡカウンタ５のリセ
ット信号に相応する。カウンタ１３はmod２６カウンタ
である。すなわちこのカウンタは２６個のカウンタパル
スの後、リセットされる。このカウンタは信号ＦＣＴに
よってスタート値に設定することができる。フレームイ
ネーブルロジックはフレームイネーブルレジスタ１４を
有しており、これは制御装置６によって線路ＳＦＥＲ
（Set Frame Enable Register）を介してプログラム可
能である。フレームイネーブルレジスタ１４は２６ビッ
トの幅を有する。値２６がカウンタ１３とフレームイネ
ーブルレジスタ１４とに対して選択されたのは、ＧＳＭ
規格の規定によれば決まったフレームが２６毎に生じる
からである。フレームは繰り返されなければならない。
したがって２６フレーム長のフレームサイクルが得られ
る。カウンタ１３の目下の値は、フレームイネーブルレ
ジスタ１４の所定のビットをポイントする。このビット
の内容はイネーブルロジック１５においてフレームコー
ドＦＥＢと結合されて、これに基づいてフレームイネー
ブル信号ＦＥが形成される。このようにして特定のフレ
ームをＧＳＭフレームサイクルにおいて他のフレームと
は別のタイミングでプログラムすることができる。
【００２８】マスク装置１０は、出力側中間記憶装置を
介して信号状態ＴＲＩＧを出力信号状態ＴＲＩＧＯＵＴ
として出力側に供給する。この出力側中間記憶装置は、
信号ＯＬ（Output Latch）を介して比較ユニット２によ
って作動される。しかしながらマスク装置１０の出力側
中間記憶装置は、相応のグループイネーブル信号ＧＥま
たは相応のフレームイネーブル信号ＦＥが供給される場
合、駆動されない。同様にマスク装置１０は比較ユニッ
ト２に信号ＳＫＩＰによって、マスク装置１０が直ちに
つぎの記憶装置エントリを要求することをシグナリング
する。
【００２９】本発明のタイミング装置はあらゆるタイミ
ング信号を提供することができ、ここでこの信号は周期
的にＴＤＭＡフレームに繰り返し発生し、これによって
制御装置６を、つねに時間イベントを形成しなければな
らない負担から解放する。このタイミング信号は、単一
の素子内の信号（例えば等化器に対する、または高周波
制御装置に対する周波数メッセージ（Frequenztelegram
m）をトリガするトリガ信号）でも、高周波ユニットを
制御する外部信号でもよい。ユーザプログラムによって
プログラム可能なイベントテーブルによって各タイミン
グ信号を極めて柔軟にプログラム可能である。これはさ
らに同期的に出力される。
【００３０】タイミング装置の記憶装置１は情報を含
み、ここでこの情報は、ＴＤＭＡフレーム内でどの時点
に、多数の出力信号ＴＲＩＧの１つまたは複数がその信
号状態を変更しなければならないかについての情報、な
らびにこの時点におけるすべての出力信号の新しい信号
状態についての情報である。タイミング値と所属の出力
信号ＴＲＩＧとは一緒に時間イベントを表す。記憶装置
１は循環的にアドレッシングされる。比較器４は、記憶
装置１の最後のタイミング値と、カウンタ５の計数状態
とを比較する。この値が一致すると、記憶装置１から読
み出した値ＴＲＩＧが出力信号ＴＲＩＧＯＵＴとして出
力される。この一致の後、記憶装置アドレスはアドレス
発生器７によって増分されて、つぎのタイミング値とカ
ウンタ５の計数状態とが比較される。
【００３１】記憶装置１は時間イベントエントリと時間
シフトエントリとを有する。２．１６６ＭＨｚの、ＴＤ
ＭＡカウンタ５のクロックサイクル内で制御装置６は記
憶装置１に６回まで記憶装置をプログラムするためにア
クセスすることができ、この際に時間イベントの出力が
妨害されることはない。これは同様に時間シフトレジス
タと、フレームイネーブルレジスタ１４と、グループイ
ネーブルレジスタ１２とに当てはまる。
【００３２】新しい時間シフト値が記憶装置１から読み
出されると、この値は時間シフトユニット３の時間シフ
トレジスタに書き込まれる。つぎに比較ユニット２は、
線路ＭＴを（Match Timer）を介してアドレス発生器７
に、記憶装置１のつぎのエントリをアドレッシングする
ように要求する。エントリが記憶装置１から読み出され
ると、これはそのフレームコードおよび／またはそのグ
ループコードに基づいて対応するフレームイネーブル信
号ＦＥないしはグループイネーブル信号ＧＥをトリガ
し、これによってこのエントリがスキップされ（ＳＫＩ
Ｐによってシグナリングされる）、アドレス発生器７に
記憶装置１のつぎのエントリをアドレッシングさせる。
【００３３】グループコードによって例えば、送信バー
ストを処理するために必要なすべてタイミングをグルー
プに割り当てることができる。同様にタイミングをまと
めて共通にイネーブルしたり、阻止することができる。
このタイミングによって受信および監視バーストが処理
されたり、このタイミングでバッテリの測定が実行され
る。 ［図面の簡単な説明］
【図１】本発明によるタイミング装置の実施例を示す図
である。
【図２ａ】図１の記憶装置の内容の一部を例で示す図で
ある。
【図２ｂ】図２ａに所属する、タイミング信号の信号経
過を示す図である。
【図３】本発明のグループイネーブル装置の実施例を示
す図である。
【図４】本発明のフレームイネーブル装置の実施例を示
す図である。
【図５】従来技術によるタイミング装置の基本構造を示
す図である。
【図６】図５の構造によって形成することのできるタイ
ミング信号を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 国際公開97／047097（ＷＯ，Ａ１) 国際公開96／16522（ＷＯ，Ａ１) 英国特許出願公開2245727（ＧＢ，Ａ) 欧州特許出願公開678992（ＥＰ，Ａ ２) 米国特許5670964（ＵＳ，Ａ)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 あらかじめ設定した時点に信号状態を変
    更することによって多数の信号エッジを形成かつ出力す
    るタイミング装置であって、 多数のタイミングイベント（ＴＥ０，ＴＥ１，…）が記
    憶されている、循環的にアドレッシングされる記憶装置
    （１）を有しており、前記の 各タイミングイベントに、あらかじめ設定した時
    点に対応するタイミング値（ＴＣＶ）が割り当てられて
    おり、 カウンタ（５）の目下の計数状態と、記憶装置（１）か
    ら読み出した、タイミングイベントの目下のタイミング
    値とを比較し、かつ一致した場合にはつぎのタイミング
    イベントを記憶装置（１）から読み出す比較器（４）を
    有しており、信号状態を変更する 出力装置（１０）を有している形式
    の、多数の信号エッジを形成かつ出力するタイミング装
    置において、 前記の記憶装置（１）に記憶されている各タイミング値
    （ＴＣＶ）に、多数の信号エッジに相応する多数のメモ
    リ位置が割り当てられており、 各メモリ位置の信号の前記信号状態がバイナリの形態で
    記憶されており、これにより、当該記憶された値によっ
    て前記信号状態が直接表される ことを特徴とする、 多数の信号エッジを形成かつ出力するタイミング装置。
  2. 【請求項２】 前記比較器（４）に時間シフト装置
    （３）が前置接続されており、 該時間シフト装置は、記憶装置（１）から読み出したタ
    イミング値（ＴＣＶ）と時間シフト値とを加算し、当該
    加算の結果が比較器（４）に供給される請求項１に記載
    のタイミング装置。
  3. 【請求項３】 前記時間シフト値は、専用の符号部（Ｅ
    ＳＢ）を有するタイミングイベントとして記憶装置
    （１）に格納されており、 前記時間シフト値は、記憶装置（１）からの読み出し時
    に時間シフト装置（３）のレジスタにロードされる請求
    項２に記載のタイミング装置。
  4. 【請求項４】 前記時間シフト値はレジスタに記憶され
    ており、該レジスタの内容は制御装置（６）によって制
    御される請求項２の記載のタイミング装置。
  5. 【請求項５】 前記の各タイミングイベントに、１つの
    グループコード（ＧＥＢ）が多数のグループコード（Ｇ
    ＥＢ）から割り当てられている請求項１から４までのい
    ずれか１項に記載のタイミング装置。
  6. 【請求項６】 グループイネーブルレジスタ（１２）を
    有するグループイネーブル装置（９）が設けられてお
    り、 所定のグループコードを有するタイミングイベントがグ
    ループイネーブルレジスタ（１２）のエントリに応じて
    阻止されなければならない場合に、前記グループイネー
    ブル装置はグループイネーブル信号（ＧＥ）を出力する
    請求項５に記載のタイミング装置。
  7. 【請求項７】 前記グループイネーブルレジスタ（１
    ２）は、制御装置（６）によって制御される請求項６に
    記載のタイミング装置。
  8. 【請求項８】 前記の各タイミングイベントに、１つの
    フレームコード（ＦＥＢ）が多数のフレームコード（Ｆ
    ＥＢ）から割り当てられている請求項１から７までのい
    ずれか１項に記載のタイミング装置。
  9. 【請求項９】 フレームカウンタ（１３）と、フレーム
    イネーブルレジスタ（１４）と、フレームイネーブルロ
    ジック（１５）とを有するフレームイネーブル装置が設
    けられており、 フレームカウンタの計数状態は、フレームイネーブルレ
    ジスタ（１４）の所定のエントリをポイントし、 当該エントリはイネーブルロジック（１５）で目下のフ
    レームコード（ＦＥＢ）と共に処理され、これによって
    フレームイネーブル信号（ＦＥ）が形成される請求項８
    に記載のタイミング装置。
  10. 【請求項１０】 フレームイネーブルレジスタ（１２）
    は、制御装置（６）によって制御される請求項９に記載
    のタイミング装置。
  11. 【請求項１１】 あらかじめ定めた時点に多数の信号エ
    ンジンを形成する方法において、 それぞれタイミング値（ＴＣＶ）および多数の信号状態
    （ＴＲＩＧ）を有する多数のタイミングイベント（ＴＥ
    ０，ＴＥ１，…）を所定の順序で記憶し、ここで当該記
    憶は、記憶装置（１）に記憶される各タイミング値（Ｔ
    ＣＶ）に、多数の信号エッジに相応する多数のメモリ位
    置を割り当てることによって行われ、各メモリ位置に信
    号の前記信号状態をバイナリの形態で記憶し、 タイミングイベントを記憶装置（１）から読み出し、 当該タイミングイベントに含まれるタイミング値（ＴＣ
    Ｖ）と、カウンタの目下の計数状態とを比較し、 直前に読み出したタイミング値（ＴＣＶ）と、カウンタ
    の目下の計数状態とが一致する場合につぎのタイミング
    イベントを読み出し、 タイミングイベントの多数の信号状態（ＴＲＩＧ）を出
    力することを特徴とするあらかじめ設定した時点に多数
    の信号エッジを形成する方法。
  12. 【請求項１２】 前記の比較のステップの前に、時間シ
    フト値と直前に読み出したタイミング値とを加算するス
    テップを実行する請求項１１に記載の方法。
  13. 【請求項１３】 ＴＤＭＡに基づく移動無線システムの
    移動部または基地局に請求項１から１０までのいずれか
    １項に記載の装置を使用することを特徴とする使用方
    法。
JP2000548955A 1998-05-11 1999-04-27 タイミング装置とタイミング方法 Expired - Fee Related JP3497470B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98108535 1998-05-11
EP98108535.0 1998-05-11
PCT/EP1999/002857 WO1999059247A1 (de) 1998-05-11 1999-04-27 Zeitgabevorrichtung und zeitgabeverfahren

Publications (2)

Publication Number Publication Date
JP2002515670A JP2002515670A (ja) 2002-05-28
JP3497470B2 true JP3497470B2 (ja) 2004-02-16

Family

ID=8231913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000548955A Expired - Fee Related JP3497470B2 (ja) 1998-05-11 1999-04-27 タイミング装置とタイミング方法

Country Status (8)

Country Link
US (1) US6621806B1 (ja)
EP (1) EP1078458B1 (ja)
JP (1) JP3497470B2 (ja)
KR (1) KR20010043498A (ja)
CN (1) CN1178388C (ja)
DE (1) DE59908028D1 (ja)
DK (1) DK1078458T3 (ja)
WO (1) WO1999059247A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005911A1 (de) * 2000-02-10 2001-08-16 Philips Corp Intellectual Pty Steuereinheit für ein Endgerät eines digitalen schnurlosen Telekommunikationssystems sowie Verfahren für eine solche Steuereinheit
JP4151066B2 (ja) * 2002-08-28 2008-09-17 横河電機株式会社 データ収集装置
US7161921B2 (en) * 2003-04-04 2007-01-09 Motorola, Inc. Relative adjustment value for inbound time-slotted transmissions
US7773714B2 (en) * 2003-12-29 2010-08-10 Motorola, Inc. Method and system for employing adaptive event codes
CN100373772C (zh) * 2004-02-09 2008-03-05 中国科学院计算技术研究所 片上用于交流扫描测试中的快速信号产生电路
US8121065B2 (en) 2006-01-30 2012-02-21 Marvell World Trade Ltd. TDMA controller for a wireless communication system and method of operating same
JP6039522B2 (ja) * 2013-09-06 2016-12-07 株式会社東芝 外部入出力装置および調停設定結果格納方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4101761A (en) * 1976-11-26 1978-07-18 Pacific Western Systems Timing pulse generator
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
JPS5853229A (ja) 1981-09-26 1983-03-29 Mitsubishi Electric Corp 可変デユ−テイ比パルス波形発生回路
JPS58215123A (ja) * 1982-06-07 1983-12-14 Advantest Corp 多相タイミング発生装置
US4719593A (en) * 1984-07-09 1988-01-12 Advanced Micro Devices, Inc. Apparatus for generating digital timing waveforms
JPH02159989A (ja) * 1988-12-09 1990-06-20 Sharp Corp タイミング信号発生回路
GB8906354D0 (en) * 1989-03-20 1989-05-04 Inmos Ltd Memory accessing
US5185880A (en) * 1989-06-05 1993-02-09 Matsushita Electric Industrial Co., Ltd. Stored instructions executing type timing signal generating system
GB2245727A (en) * 1990-06-18 1992-01-08 Rank Cintel Ltd Method and apparatus for generating timing signals
US5313622A (en) * 1990-08-16 1994-05-17 National Instruments Timing apparatus and method for generating instruction signals
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
DE9214886U1 (de) 1992-11-02 1994-03-03 Siemens AG, 80333 München Anordnung zur Steuerung einer Sende-/Empfangseinrichtung, insbesondere von Basisstationen und Mobilteilen eines Schnurlostelefonsystems
US5404376A (en) * 1993-09-09 1995-04-04 Ericsson-Ge Mobile Communications Inc. Navigation assistance for call handling in mobile telephone systems
US5444743A (en) * 1993-11-18 1995-08-22 Hitachi America, Ltd. Synchronous pulse generator
JP3534457B2 (ja) * 1994-04-22 2004-06-07 松下電器産業株式会社 信号発生装置
FI97094C (fi) * 1994-11-21 1996-10-10 Nokia Telecommunications Oy Tukiasemaverkon testauslaitteisto
US5673275A (en) * 1995-09-12 1997-09-30 Schlumberger Technology, Inc. Accelerated mode tester timing
US6101229A (en) * 1996-04-04 2000-08-08 Texas Instruments Incorporated Data synchronization method and circuit using a timeout counter
US5809091A (en) * 1996-06-04 1998-09-15 Ericsson, Inc. Timing signal generator for digital communication system

Also Published As

Publication number Publication date
CN1178388C (zh) 2004-12-01
WO1999059247A1 (de) 1999-11-18
CN1309834A (zh) 2001-08-22
JP2002515670A (ja) 2002-05-28
DE59908028D1 (de) 2004-01-22
DK1078458T3 (da) 2004-04-19
KR20010043498A (ko) 2001-05-25
EP1078458B1 (de) 2003-12-10
EP1078458A1 (de) 2001-02-28
US6621806B1 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
EP0124788A1 (en) Radio paging system and receiver therefor
JPS5986928A (ja) 通信システム
SG46625A1 (en) Data communication terminal providing variable length message carry-on
JP3497470B2 (ja) タイミング装置とタイミング方法
US7783311B2 (en) Wireless communications system, transmitting station, and receiving station
JPS62213330A (ja) 通信システム
JP3317990B2 (ja) デジタル信号発生装置
WO2000018149A2 (en) Paging
US7184458B2 (en) Reduced subset scan and dual frequency wakeup for bluetooth inquiry operation
KR101125540B1 (ko) 베이스밴드 프로세서를 포함하는 무선 통신 장치,베이스밴드 프로세서, 커맨드 전송 방법 및 저장 유닛
JP3143457B2 (ja) ページング受信機
KR100756091B1 (ko) 디지털 코드리스 통신 시스템의 단말기, 이러한 시스템의 단말기용 제어 유닛 및 이러한 제어 유닛을 위한 방법
EP1233583B1 (en) Method and arrangement for providing a response to an inquiry in a wireless Bluetooth system
US20020151319A1 (en) Method for controlling the transmission and reception activities of a local radiocommunications system
JP3035482B2 (ja) 移動通信システムおよび移動局装置
AU9430598A (en) Method and apparatus for controlling the reception of data packets in a mobile station
US3739102A (en) Transmitter receiver for radio telephone network
JPH0423525A (ja) 無線パケット同報通信制御方式
JPS6347102Y2 (ja)
KR100393722B1 (ko) 데이터 송신 시스템, 기지국 및 위성국
JP2962215B2 (ja) 伝送制御方法
JPH0720287B2 (ja) ワイヤレスロ−カル伝送システム
KR20010033710A (ko) 수신기 전력 소비 절감
JPH06120926A (ja) バーストパターン発生装置
JPH09121198A (ja) 無線通信機の制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031023

LAPS Cancellation because of no payment of annual fees