JP3494895B2

JP3494895B2 - 基板形成方法

Info

Publication number: JP3494895B2
Application number: JP20118098A
Authority: JP
Inventors: 幸栄鈴木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-07-01
Filing date: 1998-07-01
Publication date: 2004-02-09
Anticipated expiration: 2018-07-01
Also published as: JP2000021885A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁膜に形成され
ている溝、もしくは、溝とビアホールを導電性材料膜で
埋め込んで、化学的機械研磨(ＣＭＰ)を用いて、配線も
しくは電極として機能する導電性材料膜を形成する基板
形成方法に関する。

【０００２】

【従来の技術】近年、半導体装置では、配線の微細化や
多層化，低コスト化のために、金属膜のドライエッチン
グを用いず、化学的機械研磨(ＣＭＰ)を用いたダマシン
(Ｄａｍａｓｃｅｎｅ)法による配線形成方法が提案され
ている(米国特許第４９４４８３６号)。この方法は、図
６に示すように、溝パターン３０３の形成された絶縁膜
３０２に蒸着またはスパッタ法により溝パターンよりも
厚いＡｌ膜３０４を形成し(図６(ａ))、溝領域以外に形
成されたＡｌ膜をＣＭＰにより除去し、溝がＡｌで埋め
込まれた構造の配線層(埋め込みアルミ配線)３０６を得
る(図６(ｂ))という技術である。なお、図３において、
符号３０１は、シリコン基板である。

【０００３】また、低コスト化のために、図７に示すよ
うに、配線としての溝４０３と下層配線４０４との接続
となるビアホール４０６を形成し(図７(ａ))、それを同
時にメタル膜４０７で埋め込み(図７(ｂ))、同時に化学
的機械研磨にて、溝およびビアホール以外のメタル膜を
除去することによって(図７(ｃ))、工程数を削減し、多
層配線を形成するデュアルダマシン(ＤｕａｌＤａｍ
ａｓｃｅｎｅ)が注目されている。なお、図７におい
て、符号４０１，４０２，４０５は、それぞれ、基板，
層間絶縁膜，フォトレジストである。

【０００４】これらの方法は、配線あるいは電極の低抵
抗化の要求に対して、ドライエッチングが困難な銅に対
しても有望視されている。

【０００５】ＣＭＰは、研磨剤中に含まれる化学成分に
よる化学的エッチング作用と、機械的研磨作用とを利用
して研磨を行なう。ＣＭＰのプロセスとしては、図８に
示すように、研磨されるべき基板５０４を回転可能な研
磨ヘッド５０２にキャリアパッド５０３を介して取り付
けた後、回転するプラテン(研磨定盤)５０１に基板５０
４の表面を押し付けることにより、研磨を行なう。プラ
テン５０１の表面には、パッド(研磨布)５０６が張り付
けられており、このパッド５０６に付着したスラリー
(研磨剤)５０５によって研磨が進む。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
ダマシンやデュアルダマシン法によって配線あるいは電
極を形成する方法では、図９に示すように、Ａｌ配線
(あるいは電極)６０３の中央部がくぼむディッシングと
呼ばれる現象が生じてしまう。なお、図９において、符
号６０１，６０２は、それぞれ、基板，層間絶縁膜であ
る。

【０００７】このディッシングは、図１０に示すよう
に、Ａｌ配線の線幅(配線幅)が小さな部分では問題ない
が、線幅が大きくなるに従い大きくなり、幅３００μｍ
では、３００ｎｍ以上のディッシング(くぼみ)が生じ
る。従って、ワイヤボンディングを行なうパッド部のよ
うに、数１００μｍのＡｌ電極では、ディッシングによ
って中央部のＡｌが除去されワイヤボンディングに不良
が発生する場合がある。また、Ａｌ配線でも幅の広い電
源ライン等では、このディッシングが生じ、中央部の配
線深さが小さくなり、配線抵抗が増加して、素子特性の
劣化をもたらすという問題がある。また、このディッシ
ングによってくぼみが発生し、絶対段差が増加するた
め、この上層に形成する配線のリソグラフィーにおける
焦点深度を圧迫し、配線の断線につながるという問題も
生じる。

【０００８】このディッシングは、研磨布５０６が有限
の硬さを持っているため、溝幅が広くなるに従って、溝
底部においても研磨布５０６がメタルと接触する圧力が
大きくなり、極端な場合、幅数ｍｍにわたる溝の底部
は、溝以外の凸部とほぼ同じ圧力となり、等しい研磨速
度となってしまう。従って、極端に幅の広い溝部と溝以
外の部分とで、研磨量の差がなくなり、溝部にメタルが
なくなってしまう。また、研磨が進むにつれて、表面は
平坦になっていき、段差上(溝以外のメタルが除去され
る部分)と段差下(溝部分、配線としてメタルが残る部
分)との差が小さくなることによって、段差下(溝部分)
も研磨布が接触し、メタルが除去されてしまう。現実的
なパターンサイズでは、上記２つの作用が相まって、溝
部分の幅と段差が研磨布のたわみより大きくなると、溝
部分のメタルが除去され、ディッシングの原因となる。
さらに、研磨の終点付近では(配線として使用する溝以
外において、メタルがほぼ完全に除去された状態となる
とき)、溝部にはＡｌに代表されるメタルが露出し、ま
た、溝以外の部分では、ｐ−ＳｉＯ₂に代表される絶縁
膜が露出し、これらのＣＭＰの研磨レートが異なる場
合、研磨レートの大きな材料が余分に研磨されてしま
う。一般に、Ａｌとｐ−ＳｉＯ₂の場合では、ｐ−Ｓｉ
Ｏ₂に比べて、Ａｌの研磨速度が５倍以上であるため、
終点(配線として使用する溝以外において、メタルがほ
ぼ完全に除去された状態となるとき)を過ぎれば過ぎる
ほど溝部のＡｌが研磨され、ディッシングが大きくな
る。

【０００９】このディッシング対策としては、研磨布５
０６の硬度を大きくする方法が報告されている。硬度を
大きくすると、研磨布５０６の変形が抑制され、ディッ
シングは小さくなるが、基板内面の研磨速度の均一性が
悪化する。また、研磨によって除去されるメタルも、Ａ
ｌのような柔らかい金属では、研磨布を硬くすることに
よって、スクラッチなど研磨布による傷がメタル表面に
発生し、特性不良をもたらす。

【００１０】特開平９−１４８３２９号には、図１１に
示すように、溝内部に配線あるいは電極として用いる導
電性材料(Ａｌ)７０３とは異なる材料で構成された領域
(研磨ストップ部７０４)を配することでディッシング防
止を行なうことが提案されている。なお、図１１におい
て、符号７０１，７０２は、それぞれ、基板，ｐ−Ｓｉ
Ｏ₂である。

【００１１】この研磨ストップ部７０４の配置に関して
は、導電性材料(Ａｌ)７０３上の任意の点から研磨スト
ップ部７０４あるいは導電性材料(Ａｌ)７０３側壁まで
の最短の距離がある一定距離(例えば５０μｍ)以下であ
ることが要求されている。しかしながら、ディッシング
を防止するためには、このような研磨ストップ部７０４
を配置する距離だけでなく、配線あるいは電極として残
る領域の面積とディッシング防止のために配した研磨ス
トップ部７０４の面積との面積比と、研磨ストップ部７
０４の領域面積とが重要である。配線あるいは電極とし
て残る領域７０３の面積に対してディッシング防止のた
めに配した研磨ストップ部７０４の面積比が十分小さい
場合や、研磨ストップ部７０４の領域面積が十分大きく
ない場合には、微細溝配線が密に並んだ部分に生じやす
いＴｎｉｎｉｎｇと同様に、研磨速度の遅い材料(例え
ばｐ−ＳｉＯ₂)が研磨ストップ部としての機能を充分に
は果たせず、導電性材料(Ａｌ)と同様に研磨され、結果
的には、ディッシングと同じく配線(電極)中央の配線
(電極)深さが減少してしまい、配線(電極)抵抗の増加に
つながる。一方、研磨ストップ層７０４として充分に機
能する領域を確保するには、比較的大きな領域７０４を
導電性材料領域７０３内に確保しなければならず、配線
抵抗やワイヤボンディング強度に影響を与える。また、
内部に配線(電極)として機能しない研磨ストップ層７０
４があるため、結果としてより大きな配線幅や電極を配
置しなければならず、レイアウト上、不利となる。ま
た、これを反射型の液晶デバイスやミラー電極の角度を
電圧にて変化させる装置の電極に適用する場合において
は、この研磨ストップ部７０４は、反射の機能を持たな
いため、反射板として作用する面積(開口率)の低下を招
くという問題がある。

【００１２】本発明は、ＣＭＰを用いたダマシンおよび
デュアルダマシン法による配線あるいは電極の形成にお
いて、レイアウトに影響を与えることなくディッシング
を防止し、配線(電極)抵抗の増加および配線幅による配
線(電極)抵抗のバラツキを防止することができ、また、
電極においては、表示画像の輝度向上、コントラストの
増加を図ることの可能な基板形成方法を提供することを
目的としている。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体領域上に層間絶縁膜
を形成し、該層間絶縁膜に溝を形成する工程と、溝部を
含んで層間絶縁膜上全面に導電性材料膜を形成する工程
と、層間絶縁膜上の導電性材料膜を化学的機械研磨によ
り溝部内の導電性材料を残して除去する工程とを有する
基板形成方法であって、溝部を含んで層間絶縁膜上全面
に導電性材料膜を形成する工程において、溝部に形成さ
れる導電性材料の平均粒径を溝部以外に形成される導電
性材料の平均粒径よりも大きくすることを特徴としてい
る。

【００１４】また、請求項２記載の発明は、アクティブ
マトリクス基板上に絶縁膜を形成し、該絶縁膜に溝を形
成する工程と、溝部を含んで絶縁膜上全面に導電性材料
膜を形成する工程と、絶縁膜上の導電性材料膜を化学的
機械研磨により溝部内の導電性材料を残して除去する工
程とを有しているであって、溝部を含んで層間絶縁膜上
全面に導電性材料膜を形成する工程において、溝部に形
成される導電性材料の平均粒径を溝部以外に形成される
導電性材料の平均粒径よりも大きくすることを特徴とし
ている。

【００１５】また、請求項３記載の発明は、請求項１ま
たは請求項２記載の基板形成方法において、溝部と溝部
以外の部分とにそれぞれ異なる膜種もしくは異なる組成
の膜を配し、該膜の下地依存を用いて、その上に形成さ
れる導電性材料の平均粒径を制御することを特徴として
いる。

【００１６】また、請求項４記載の発明は、請求項１ま
たは請求項２記載の基板形成方法において、溝部に形成
される導電性材料の平均粒径を、レーザー照射によっ
て、大きくすることを特徴としている。

【００１７】また、請求項５記載の発明は、請求項１ま
たは請求項２記載の基板形成方法において、溝部以外の
部分の導電性材料の平均粒径を、イオンインプランテー
ションにより小さくすることを特徴としている。

【００１８】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は本発明に係る基板形成方法の
工程例を示す図である。図１を参照すると、先ず、半導
体領域(基板)１０１上の層間絶縁膜１０２に溝部１０３
を形成する(図１(ａ))。しかる後、溝部１０３を含んで
層間絶縁膜１０２上全面に導電性材料膜(メタル)を形成
する(図１(ｂ))。

【００１９】この際、本発明では、溝部１０３に形成さ
れる導電性材料(例えば、Ａｌ)１０４の平均粒径を、溝
部１０３以外の部分に形成される導電性材料(例えば、
Ａｌ)１０５の平均粒径よりも大きくする。すなわち、
成膜温度や下層膜種，成膜方法を変えたＡｌ膜では、異
なった平均粒径を持つＡｌ膜が形成され、その研磨速度
は、図１２に示すように、粒径が小さいもの程、早く、
粒径が大きくなるに従って、研磨速度は低下し、単結晶
に近い膜では極端に研磨速度が低下する。本発明では、
このことを利用して、溝部１０３に形成される導電性材
料(Ａｌ)１０４に比べ、研磨除去されるべき溝以外の部
分の導電性材料(Ａｌ)１０５の平均粒径を小さくするこ
とによって、溝部１０３の導電性材料(Ａｌ)１０４を研
磨されにくくしている。

【００２０】図１(ｂ)のようにして導電性材料１０４，
１０５を形成した後、化学的機械研磨(ＣＭＰ)によっ
て、導電性材料１０４，１０５を溝部１０３内の導電性
材料１０４を残して除去する(図１(ｃ)，(ｄ))。なお、
図１(ｃ)はＣＭＰによるメタル除去の途中、図１(ｄ)は
ＣＭＰによるメタル除去が行なわれ、溝部１０３内に配
線または電極として機能する領域１０６が形成された様
子がそれぞれ示されている。

【００２１】本発明では、このように、溝部１０３に形
成される導電性材料(Ａｌ)１０４に比べて、研磨除去さ
れるべき溝以外の部分の導電性材料(Ａｌ)１０５の平均
粒径を小さくすることによって、溝部１０３の導電性材
料(Ａｌ)１０４が研磨されにくく、ディッシングを防止
できる。なお、溝部１０３に形成される結晶と溝以外の
部分に形成される結晶の平均粒径の差は、研磨速度の比
(溝以外の部分の研磨速度／溝部の研磨速度)が１．５以
上となるようなものであるのが望ましい。

【００２２】換言すれば、本発明は、半導体領域上に層
間絶縁膜を形成し、該層間絶縁膜に溝を形成する工程
と、溝部を含んで層間絶縁膜上全面に導電性材料膜を形
成する工程と、層間絶縁膜上の導電性材料膜を化学的機
械研磨により溝部内の導電性材料を残して除去する工程
とを有する基板形成方法であって、溝部を含んで層間絶
縁膜上全面に導電性材料膜を形成する工程において、溝
部に形成される導電性材料の平均粒径を溝部以外に形成
される導電性材料の平均粒径よりも大きくすることを特
徴としている。

【００２３】また、本発明は、アクティブマトリクス基
板の形成に適用することができる。すなわち、この場
合、アクティブマトリクス基板上に絶縁膜を形成し、該
絶縁膜に溝を形成する工程と、前記溝部を含んで前記絶
縁膜上全面に導電性材料膜を形成する工程と、前記絶縁
膜上の導電性材料膜を化学的機械研磨により溝部内の導
電性材料を残して除去する工程とを有し、溝部を含んで
前記層間絶縁膜上全面に導電性材料膜を形成する工程に
おいて、溝部に形成される導電性材料の平均粒径を溝部
以外に形成される導電性材料の平均粒径よりも大きくす
ることで、前述したと同様にディッシングを防止でき
る。

【００２４】また、上述の例では、導電性材料(メタル)
１０４，１０５がＡｌであるとしたが、導電性材料１０
４，１０５としては、成膜温度や下層膜種，成膜方法を
変えることによって、異なった平均粒径をもつ膜が形成
されるものであれば良く、Ａｌ以外にも、例えば、アル
ミニウムＡｌ，銅Ｃｕ，銀Ａｇ，クロムＣｒ，ニッケル
Ｎｉのうち少なくとも１つを含む金属、あるいは、該金
属にＳｉ，Ｃｕ，Ｐｂ，Ｔｉ，Ｐｄ，Ｓｒ，Ｎｉ，Ｃ
ｄ，Ｔａ，Ｗの少なくとも１つを添加した合金であって
も良い。

【００２５】また、上述の例では、溝部１０３と溝部以
外の部分とに、直接、導電性材料１０４，１０５を形成
したが、溝部１０３と溝部以外の部分とにそれぞれ異な
る膜種もしくは異なる組成の膜を配し、膜の下地依存を
用いて、その上に形成される導電性材料の平均粒径を制
御しても良い。例えば、溝部１０３にＴｉＮ膜を配し、
溝部以外の部分にＴｉ膜を配し、これらの膜の上に、導
電性材料を形成することで、導電性材料の平均粒径を制
御することもできる。より具体的に、溝部１０３にＴｉ
Ｎ膜を配し、溝部以外の部分にＴｉ膜を配し、導電性材
料として、Ａｌ、または、Ａｌの合金を用いることがで
きる。

【００２６】あるいは、溝部１０３に形成される導電性
材料の平均粒径を、レーザー照射によって、大きくする
こともできる。

【００２７】あるいは、溝部以外の部分の導電性材料の
平均粒径を、イオンインプランテーションにより小さく
することもできる。

【００２８】

【実施例】以下、本発明の実施例を説明する。

【００２９】実施例１実施例１では、基板形成(配線形成)を行なった。図３は
実施例１による基板形成(配線形成)の工程例を示す図で
ある。実施例１では、まず、公知の技術によって、半導
体基板２０１を形成した、より具体的に、例えば、半導
体を形成後、リソグラフィーとエッチングを用いて、こ
れにコンタクトを形成し、Ｗを埋め込み、基板２０１と
した。このようにして半導体基板２０１を形成した後、
この上層に、テトラエトキシシラン(ＴＥＯＳ)を用いて
プラズマＣＶＤにて層間絶縁膜としてのシリコン酸化膜
２０２を６００ｎｍの厚さで形成した。次いで、フォト
レジスト２０９を塗布してこれを露光した後、ＣＨＦ₃
とＣ₂Ｆ₆を用いた異方性エッチングにて配線が形成され
るべき溝部２０３(深さ６００ｎｍ)を形成した(図３
(ａ))。

【００３０】次いで、５００℃の温度で１分間の脱ガス
処理を行ない、熱酸化膜換算で２０ｎｍの逆スパッタク
リーニングを行なった後に、基板とターゲット間距離を
離した遠距離スパッタ(ＬＴＳ)にて、Ｔｉ膜２０７を３
０ｎｍの厚さに成膜し、次いで、ＴｉＮ膜２０８を４０
ｎｍの厚さに成膜した(図３(ｂ))。

【００３１】次に、化学的機械研磨(ＣＭＰ)にて溝部２
０３以外の部分のＴｉＮ膜２０８を除去した(図３
(ｃ))。なお、ＣＭＰとしては、ＩＰＥＣ−ＰＬＡＮＡ
Ｒ社製Ｗｅｓｔｅｃｈ３７２Ｍの装置を用い、１次研磨
のスラリーとして、Ｒｏｄｅｌ社製のＱＣＴＴ１０１０
と３０％過酸化水素水Ｈ₂Ｏ₂を研磨直前に１：１で混ぜ
たものを用い、また、パッドとしてＲｏｄｅｌ社製のＩ
Ｃ−１０００とＳＵＢＡ−４００の積層したものを用
い、また、２次研磨を、純水とＲｏｄｅｌ社製のＳｕｐ
ｒｅｍｅＲＮＨパッドとを用いて行なった。ＣＭＰ研
磨後、薬液とブラシスクラブによる洗浄を行なった。Ｔ
ｉＮ膜２０８の除去に関しては、ＴｉＮ膜２０８の膜厚
４０ｎｍに対して、溝による段差は６００ｎｍと大きい
ため、ディッシングは生じなかった。

【００３２】次いで、５５０℃の温度で３分間の脱ガス
処理を行ない、熱酸化膜換算で５ｎｍの逆スパッタクリ
ーニングを行なった後に、Ａｌ−０．５％Ｃｕを４５０
℃で成膜した後、高圧をかけて微細な溝にメタル(Ａｌ
−０．５％Ｃｕ)を埋め込んだ(図３(ｄ))。Ａｌ−０．
５％Ｃｕの膜厚は、８００ｎｍとした。このとき溝の側
壁および底部には、ＴｉＮ膜２０８が成膜されており、
溝以外の部分は、ＴｉＮ膜２０８が除去されＴｉ膜２０
７となっているため、幅数１００μｍと幅の広い溝部分
には、平均粒径が約１０μｍのメタル２０４が形成さ
れ、除去されるべき溝以外の部分には、約３μｍの平均
粒径のメタル２０５が形成された。

【００３３】なお、ここでは、粒径を制御する膜として
ＴｉＮとＴｉを用いたが、Ｗ，Ｔａなどの金属膜、Ｓｉ
Ｎ，ＴａＮなどのナイトライド膜、シリコン酸化膜など
のオキサイド膜やそれにフッ素やボロン，リンなどを添
加したもの、またシラノールやシロキサンなどからなる
無機や有機ＳＯＧと呼ばれるシリコン酸化膜、ポリイミ
ドやアクリル樹脂などの有機膜など異なった膜種を組み
合わせて、上層のメタル粒径を制御することもできる。
さらに、ＴｉＮにおけるＴｉとＮの組成比を変えるな
ど、同一膜種でもその組成を変えることで、上層のメタ
ル粒径を制御することもできる。

【００３４】次いで、図３(ｃ)の工程と同様にして、Ｉ
ＰＥＣ−ＰＬＡＮＡＲ社製Ｗｅｓｔｅｃｈ３７２Ｍの装
置を用い、１次研磨のスラリーとして、Ｒｏｄｅｌ社製
のＱＣＴＴ１０１０と３０％過酸化水素水Ｈ₂Ｏ₂を研磨
直前に１：１で混ぜたものを用い、また、パッドとして
Ｒｏｄｅｌ社製のＩＣ−１０００とＳＵＢＡ−４００の
積層したものを用い、また、２次研磨を、純水とＲｏｄ
ｅｌ社製のＳｕｐｒｅｍｅＲＮＨパッドとを用いて、
溝部内を除いて、メタル(Ａｌ−Ｃｕ)およびＴｉ膜２０
７を除去した(図３(ｅ))。ここで、ＤｏｗｎＦｏｒｃ
ｅ：７．０ｐｓｉ，ＰｌａｔｅｎＳｐｅｅｄ：５０ｒ
ｐｍ，ＣａｒｒｉｅｒＳｐｅｅｄ：４０ｒｐｍの条件
で、溝底部に相当するＴｉＮ膜２０８上のＡｌ−Ｃｕ膜
(平均粒径約１０μｍ)の研磨速度は約１４０ｎｍ／分で
ある。一方、溝以外に相当する研磨後のＴｉ膜２０７上
のＡｌ−Ｃｕ膜(平均粒径約３μｍ)の研磨速度は、約３
００ｎｍ／分と、その比は１：２．１で、溝部分の研磨
速度の方が遅い。この場合、Ａｌ研磨におけるディッシ
ングが２０ｎｍ以下であることを確認した。従って、デ
ィッシングによる配線抵抗の増加と配線抵抗のバラツキ
を抑制することができる。また、リソグラフィーの焦点
深度も圧迫されることはなく、微細化された多層配線が
可能となる。

【００３５】溝の幅が１０μｍ以下の部分については、
実質的には、溝の幅の影響を受けてしまうため、粒径は
１０μｍより小さくなっているが、このような小さな幅
の落ち込みには、研磨布が追従せず、また、溝の幅がメ
タル成膜量の２倍程度に関しては、メタルにより埋め込
まれており、完全にフラットになり、溝部分の落ち込み
は見られない。

【００３６】実施例２実施例２では、反射型のアクティブマトリクス液晶表示
装置を作成した。図４は実施例２の反射型のアクティブ
マトリクス液晶表示装置の作製工程を説明するための図
である。なお、この反射型のアクティブマトリクス液晶
表示装置は、複数の信号線と複数の走査線との交差部に
対応して設けられ、金属で構成される画素電極に電圧を
印加する手段を有するものであり、画素ピッチが例えば
３００μｍのものとなっている。

【００３７】実施例２では、公知の技術により、まず、
厚さ１．１ｍｍのガラス基板８０２上に、スパッタによ
り３００ｎｍの厚さのタンタルＴａ金属を形成し、フォ
トリソグラフィーおよびエッチングにより、パターニン
グを行ない、ゲート電極およびゲートバス配線を形成す
る。次いで、プラズマＣＶＤ(化学的気相成長法)によ
り、シリコン窒化膜ＳｉＮ_xからなるゲート絶縁膜８０
３を形成後、シランＳｉＨ₄と水素Ｈ₂を用いたプラズマ
ＣＶＤによって成膜した１００ｎｍの厚さのアモルファ
スシリコン薄膜(ａ−Ｓｉ)と、後にコンタクト層となる
厚さ５０ｎｍのｎ⁺型ａ−Ｓｉ層とを連続に形成した。
ｎ⁺型ａ−Ｓｉ層とａ−Ｓｉ層をパターニングし、スパ
ッタ法にて、アルミニウムを成膜し、パターニングを行
なって、ソース電極８０５およびドレイン電極８０４，
ソースバス配線８０６を形成し、薄膜トランジスタ(Ｔ
ＦＴ)８０１を完成する。

【００３８】次いで、ＴＥＯＳを用いたプラズマＣＶＤ
にて、ＳｉＯ₂膜８０８を１．５μｍの厚さに形成し、
ＣＭＰにて平坦化を行なった。なお、ＣＭＰとしては、
ＩＰＥＣ−ＰＬＡＮＡＲ社製Ｗｅｓｔｅｃｈ３７２Ｍの
装置を用い、１次研磨のスラリーとしてＣａｂｏｔ社製
のＳＳ−１２を用い、パッドとしてＲｏｄｅｌ社製のＩ
Ｃ−１０００とＳＵＢＡ−４００の積層したものを用
い、２次研磨として、純水とＲｏｄｅｌ社製のＳｕｐｒ
ｅｍｅＲＮＨパッドとを用いて、行なった。

【００３９】ＣＭＰ研磨後、１％ＨＦとブラシスクラブ
による洗浄を行なった。その上部にレジストを塗布し、
まず画素電極用のマスクを用いて露光し、現像，パター
ニングを行ない、ＣＨＦ₃とＣ₂Ｆ₆を用いたドライエッ
チングによって画素電極となる溝８０９を形成した。溝
８０９の深さは、４００ｎｍとした。その後、レジスト
剥離を行なった。次いで、ビアホール形成のために、再
度レジスト塗布し、パターニングを行ない、ドライエッ
チングにより、ビアホール８１０を形成した。

【００４０】その後、レジスト剥離し、５００℃，６０
秒の脱ガスと、酸化膜換算で２０ｎｍの逆スパッタクリ
ーニングとを行なった後、連続して、ＴｉＮ膜を２０ｎ
ｍの厚さに成膜し、次いでＡｌ−０．５％Ｃｕメタル８
１１を６００ｎｍの厚さに成膜し、溝８０９とビアホー
ル８１０とを同時に埋め込んだ。なお、このとき、Ａｌ
の成膜温度は１００℃と低くしたため、Ａｌの平均粒径
は、溝８０９と溝８０９以外とを問わず、約１μｍ程度
となった。

【００４１】次いで、Ａｌの吸収が高い波長１９３ｎｍ
のＡｒＦレーザーを用い、画素電極８１１に相当する溝
部８０９の中心を重点的に照射し(レーザー光をスキャ
ンし特定部分だけを照射し)、Ａｌ粒径を増大させた。
このとき、下地にＴｉＮが設けられていることによっ
て、より結晶粒径増大を促進させている。これにより、
画素電極８１１に相当する溝部分８０９のＡｌ粒径は、
約８μｍの平均粒径となった。ここでは、ＡｒＦレーザ
ーを用いたが、他の局所加熱用レーザーを用いても良
い。

【００４２】しかる後、ＩＰＥＣ−ＰＬＡＮＡＲ社製Ｗ
ｅｓｔｅｃｈ３７２Ｍの装置を用い、１次研磨のスラリ
ーとして、Ｒｏｄｅｌ社製のＱＣＴＴ１０１０と３０％
過酸化水素水Ｈ₂Ｏ₂を研磨直前に１：１で混ぜたものを
用い、また、パッドとしてＲｏｄｅｌ社製のＩＣ−１０
００とＳＵＢＡ−４００の積層したものを用い、また、
２次研磨を、純水とＲｏｄｅｌ社製のＳｕｐｒｅｍｅ
ＲＮＨパッドとを用いて、溝部内を除いてＡｌ−Ｃｕお
よびＴｉ膜を除去した。ここで、ＤｏｗｎＦｏｒｃ
ｅ：７．０ｐｓｉ，ＰｌａｔｅｎＳｐｅｅｄ：５０ｒ
ｐｍ，ＣａｒｒｉｅｒＳｐｅｅｄ：４０ｒｐｍの条件
で、溝部に相当するＡｌ−Ｃｕ膜(平均粒径約８μｍ)の
研磨速度に対して、溝以外に相当するＡｌ−Ｃｕ膜(平
均粒径約１μｍ)の研磨速度は、１：２．５の比であ
り、溝部分の研磨速度の方が遅い。この場合、Ａｌ研磨
におけるディッシングが１０ｎｍ以下であることを確認
した。このように、デュアルダマシン法により、画素電
極８１１とビアホール８１０を同時に形成でき、より少
ない工程で、きわめて平坦で、表示画像の輝度向上とコ
ントラスト増加に寄与できる画素電極を作製することが
できた。

【００４３】なお、上述の例では、本発明をアクティブ
マトリクス液晶表示のスイッチング素子の作製に適用し
て、ａ−ＳｉＴＦＴを用いた場合について説明した
が、ポリシリコンや単結晶シリコンなどを用いたＴＦ
Ｔ，ＭＩＭ(ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔ
ａｌ)やバリスタなど２端子駆動素子にも本発明を適用
できる。また、上述の例では、基板としてガラスを使用
したが、Ｓｉウェハーや石英基板，ＰＣ(ポリカーボネ
ート)，ＰＥＳ(ポリエーテルサルホン)，ＰＩ(ポリイミ
ド)，ＰＥＴ(ポリエチレンテレフタレート)等のプラス
チックからなる絶縁性基板も用いることができる。

【００４４】また、上述の例では、液晶材料を用いた表
示素子を例に挙げたが、本発明の適用はこれに限られる
ものではなく、ミラー電極の角度を電圧により変化させ
る装置の電極，配線，パッド構造にも適用できる。

【００４５】実施例３実施例３では、微細化された多層配線を形成した。図５
は実施例３の微細化された多層配線の作製工程を説明す
るための図であり、実施例３では、実施例１と同様に、
半導体を形成した基板９０１上に、リソグラフィーとエ
ッチングを用いて、コンタクトを形成し、Ｗを埋め込
み、この基板９０１の上層に、テトラエトキシシラン
(ＴＥＯＳ)を用いてプラズマＣＶＤにて層間絶縁膜(シ
リコン酸化膜)９０２を５００ｎｍの厚さで形成した。
さらに、レジスト塗布および露光し、ＣＨＦ₃とＣ₂Ｆ₆
を用いた異方性エッチングにて配線となる溝領域９０３
(深さ５００ｎｍ)を形成した。

【００４６】次いで、５５０℃の温度で３分間の脱ガス
処理を行ない、熱酸化膜換算で２０ｎｍの逆スパッタク
リーニングを行なった後に、基板とターゲット間距離を
離した遠距離スパッタ(ＬＴＳ)にて、ＴｉＮ膜を４０ｎ
ｍの厚さに成膜し、連続してＡｌ−０．５％Ｃｕメタル
９０４を４５０℃で成膜した後、高圧をかけて微細な溝
９０３にメタルを埋め込んだ。Ａｌ−０．５％Ｃｕ膜９
０４の膜厚は、７００ｎｍとした。このとき、微細な溝
を除き、溝部９０３およびそれ以外の部分でＡｌ−０．
５％Ｃｕの平均粒径は約１０μｍとなった。

【００４７】このＡｌ−０．５％Ｃｕ膜９０４の上層
に、配線に相当する溝部分全てをフォトレジスト９０５
で覆った。図５にはこのときの状態が示されている。図
５の左側には、Ａｌ−０．５％Ｃｕの膜厚の２倍程度の
溝幅については、Ａｌ−０．５％Ｃｕが完全に埋め込ま
れＡｌ−０．５％Ｃｕの落ち込みが見られず、レジスト
マスクがなくとも配線として機能する部分までイオンは
注入されないため、レジストで覆わなくても問題なく、
従って、微細なパターンを形成するための高価な露光装
置でなくとも良く、より安価で容易なラフな露光でよ
い。

【００４８】さらに、不純物イオンが注入されてもメタ
ルの電気特性やエレクトロマイグレーション(ＥＭ)耐性
に問題なければ、ディッシングが問題となるある線幅以
上(例えば、２０μｍ以上)の溝部分だけをマスクとなる
ようにレジストで覆ってもよい。その後、リンイオンを
注入エネルギー１００ｋｅＶ，ドーズ量５Ｅ１５／ｃｍ
²注入する。注入する不純物イオンとそのドーズ量は、
アルゴン，シリコン，酸素，窒素，砒素その他メタルを
非晶質化するのに十分な量を注入し、注入エネルギーに
関しては、イオン種やメタル膜厚によって、下層に影響
がないような位置にイオンが注入されるよう調整され
る。イオン注入により、ＣＭＰによって除去される溝以
外のＡｌを非晶質化することができた。

【００４９】次いで、実施例１，実施例２と同様の条件
で研磨し、溝底部のＡｌ−Ｃｕ膜(平均粒径約１０μｍ)
の研磨速度に対して、溝以外のＡｌ−Ｃｕ膜(非晶質)の
研磨速度の比は、１：３で、溝部分の研磨速度が遅い。
この場合、Ａｌ研磨におけるディッシングが１０ｎｍ以
下であることを確認した。従って、ディッシングによる
配線抵抗の増加と配線抵抗のバラツキを抑制することが
できる。また、リソグラフィーの焦点深度も圧迫される
ことはなく、微細化された多層配線が可能となる。

【００５０】また、全ての配線にレジストでマスクしな
かった場合、メタル成膜幅の２倍以上からレジストでマ
スクしなかったある特定の線幅までは、イオン注入によ
って非晶質化するため、エレクトロマイグレーション耐
性に不具合を生じるが、研磨後のアニール処理等で結晶
性を回復することも可能である。

【００５１】

【発明の効果】以上に説明したように、請求項１の発明
によれば、半導体領域上に層間絶縁膜を形成し、該層間
絶縁膜に溝を形成する工程と、前記溝部を含んで前記層
間絶縁膜上全面に導電性材料膜を形成する工程と、前記
層間絶縁膜上の導電性材料膜を化学的機械研磨により溝
部内の導電性材料を残して除去する工程とを有する基板
形成方法であって、溝部を含んで前記層間絶縁膜上全面
に導電性材料膜を形成する工程において、溝部に形成さ
れる導電性材料の平均粒径を溝部以外に形成される導電
性材料の平均粒径よりも大きくするようにしており、溝
部と溝部以外の部分との導電性材料の粒径を変えること
によって、研磨速度を制御でき、配線または電極のディ
ッシングを防止できる。すなわち、ＣＭＰを用いたダマ
シンおよびデュアルダマシン法による配線あるいは電極
の形成において、レイアウトに影響を与えることなくデ
ィッシングを防止でき、これによって、配線抵抗の増加
を抑制でき、また、線幅による配線抵抗のバラツキを小
さくすることができ、デバイスの安定化、高歩留まりを
図ることができる。また、パッド部では、ワイヤボンデ
ィング不良がなくなる。さらに、反射電極の場合には、
きわめて平坦な反射板が得られ、表示画像の輝度を向上
させ、コントラストを増加させることができる。

【００５２】また、請求項２の発明によれば、アクティ
ブマトリクス基板上に絶縁膜を形成し、該絶縁膜に溝を
形成する工程と、前記溝部を含んで前記絶縁膜上全面に
導電性材料膜を形成する工程と、前記絶縁膜上の導電性
材料膜を化学的機械研磨により溝部内の導電性材料を残
して除去する工程とを有する基板形成方法であって、溝
部を含んで前記層間絶縁膜上全面に導電性材料膜を形成
する工程において、溝部に形成される導電性材料の平均
粒径を溝部以外に形成される導電性材料の平均粒径より
も大きくするようにしており、溝部と溝部以外の部分の
導電性材料の粒径を変えることによって、研磨速度を制
御でき、配線または電極のディッシングを防止できる。
これによって、配線抵抗の増加を抑制でき、また線幅に
よる配線抵抗のバラツキを小さくすることができ、デバ
イスの安定化、高い歩留まりを図ることができる。ま
た、パッド部では、ワイヤボンディング不良がなくな
る。さらに、反射電極の場合には、きわめて平坦な反射
板が得られ、表示画像の輝度を向上させ、コントラスト
を増加させることができる。

【００５３】また、請求項３の発明によれば、溝部と溝
部以外の部分とにそれぞれ異なる膜種もしくは異なる組
成の膜を配し、該膜の下地依存を用いて、その上に形成
される導電性材料の平均粒径を制御することで、配線の
信頼性を確保しつつ、請求項１，請求項２の作用効果を
得ることができる。

【００５４】また、請求項４の発明によれば、溝部に形
成される導電性材料の平均粒径を、レーザー照射によっ
て大きくすることで、リソグラフィーなどの工程を増大
させることなく、請求項１，請求項２の作用効果を得る
ことができる。

【００５５】また、請求項５の発明によれば、溝部以外
の部分の導電性材料の平均粒径を、イオンインプランテ
ーションにより小さくすることで、基板を一括して処理
でき、高スループットで、請求項１，請求項２の作用効
果を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る基板形成方法の工程例を示す図で
ある。

【図２】平均粒径と研磨速度との関係を示す図である。

【図３】実施例１による基板形成の工程例を示す図であ
る。

【図４】実施例２の反射型のアクティブマトリクス液晶
表示装置の作製工程を説明するための図である。

【図５】実施例３の微細化された層間配線の作製工程を
説明するための図である。

【図６】従来のダマシン法による配線形成方法を示す図
である。

【図７】デュアルダマシン法を説明するための図であ
る。

【図８】化学的機械研磨を説明するための図である。

【図９】ディッシングを説明するための図である。

【図１０】配線幅とディッシングとの関係を示す図であ
る。

【図１１】ディッシングを防止することを意図した従来
の技術を説明するための図である。

【符号の説明】

１０１半導体基板１０２層間絶縁膜１０３溝部１０４，１０５導電性材料１０６配線または電極として機能する領域２０１半導体基板２０２層間絶縁膜２０３溝部２０４，２０５メタル(Ａｌ−Ｃｕ) ２０６配線または電極として機能する領域２０７Ｔｉ膜２０８ＴｉＮ膜２０９フォトレジスト８０１ＴＦＴ(薄膜トランジスタ) ８０２ガラス基板８０３絶縁膜８０９溝部８１０ビアホール８１１画素電極９０１基板９０２層間絶縁膜９０３溝部９０４Ａｌ−Ｃｕ膜９０５フォトレジスト

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51 G02F 1/1343 H01L 21/304 H01L 29/786

Claims

(57)【特許請求の範囲】

【請求項１】半導体領域上に層間絶縁膜を形成し、該
層間絶縁膜に溝を形成する工程と、前記溝部を含んで前
記層間絶縁膜上全面に導電性材料膜を形成する工程と、
前記層間絶縁膜上の導電性材料膜を化学的機械研磨によ
り溝部内の導電性材料を残して除去する工程とを有する
基板形成方法であって、溝部を含んで前記層間絶縁膜上
全面に導電性材料膜を形成する工程において、溝部に形
成される導電性材料の平均粒径を溝部以外に形成される
導電性材料の平均粒径よりも大きくすることを特徴とす
る基板形成方法。
【請求項２】アクティブマトリクス基板上に絶縁膜を
形成し、該絶縁膜に溝を形成する工程と、前記溝部を含
んで前記絶縁膜上全面に導電性材料膜を形成する工程
と、前記絶縁膜上の導電性材料膜を化学的機械研磨によ
り溝部内の導電性材料を残して除去する工程とを有する
基板形成方法であって、溝部を含んで前記層間絶縁膜上
全面に導電性材料膜を形成する工程において、溝部に形
成される導電性材料の平均粒径を溝部以外に形成される
導電性材料の平均粒径よりも大きくすることを特徴とす
る基板形成方法。
【請求項３】請求項１または請求項２記載の基板形成
方法において、溝部と溝部以外の部分とにそれぞれ異な
る膜種もしくは異なる組成の膜を配し、該膜の下地依存
を用いて、その上に形成される導電性材料の平均粒径を
制御することを特徴とする基板形成方法。
【請求項４】請求項１または請求項２記載の基板形成
方法において、溝部に形成される導電性材料の平均粒径
を、レーザー照射によって、大きくすることを特徴とす
る基板形成方法。
【請求項５】請求項１または請求項２記載の基板形成
方法において、溝部以外の部分の導電性材料の平均粒径
を、イオンインプランテーションにより小さくすること
を特徴とする基板形成方法。