JP3529926B2 - 研磨方法および半導体装置の製造方法 - Google Patents
研磨方法および半導体装置の製造方法Info
- Publication number
- JP3529926B2 JP3529926B2 JP00022096A JP22096A JP3529926B2 JP 3529926 B2 JP3529926 B2 JP 3529926B2 JP 00022096 A JP00022096 A JP 00022096A JP 22096 A JP22096 A JP 22096A JP 3529926 B2 JP3529926 B2 JP 3529926B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- abrasive
- semiconductor device
- mno
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Polishing Bodies And Polishing Tools (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
製造に関し、特に研磨による絶縁層の平坦化工程を含む
半導体装置の製造方法に関する。
基板上に形成した絶縁層上に配線パターンを埋め込んだ
配線構造を多層積層した多層配線構造が一部に採用され
ている。このような多層配線構造では、第1の、下層配
線構造上に、他の配線構造が形成されるため、各々の配
線構造は平坦な表面を有することが要求される。
る場合には、絶縁層上にコンタクトホールあるいは配線
溝を形成し、かかる絶縁層上に、前記コンタクトホール
あるいは配線溝を埋めるように金属層を堆積し、次いで
かかる金属層を、前記絶縁層表面が露出するまで研磨に
より除去し、平坦な配線構造を形成することが行われて
いる。かかる配線構造は、上主面が平坦であるため、そ
の上に次の配線構造を容易に形成することができる。
装置の製造方法を、MOSトランジスタの製造工程を例
に図10〜13を参照しながら説明する。図10(A)
を参照するに、MOSトランジスタは例えばp型にドー
プされたSi基板1上に、前記基板1上に形成されたフ
ィールド酸化膜1aが画成する活性領域1Aに対応して
形成される。より具体的には、MOSトランジスタは前
記活性領域1A表面に形成されたn+ 型拡散領域1b
と、前記活性領域1A表面上に、前記拡散領域1bから
MOSトランジスタのチャネル領域1dにより隔てられ
て形成された別の拡散領域1cと、前記チャネル領域1
d上に、ゲート酸化膜(図示せず)を挟んで形成された
ゲート電極2とより構成され、前記ゲート電極2の側壁
には側壁絶縁膜2a,2bが形成される。また、前記拡
散領域1bおよび1cはそれぞれMOSトランジスタの
ソース領域およびドレイン領域として作用する。
ランジスタを埋め込むように、SiO2 よりなる層間絶
縁膜3が、例えばCVD法等により、典型的には70n
m程度の厚さに堆積される。その結果、前記ゲート電極
および拡散領域1b,1cは前記絶縁膜3により覆われ
る。ただし、図10(A)に示すように、絶縁膜3の表
面は前記ゲート電極2に対応した凹凸を有する。
3の表面が一様に研磨され、その結果、絶縁膜3の面が
平坦化される。さらに、図11(C)の工程で、前記絶
縁膜3がレジスト(図示せず)を使ったフォトリソグラ
フィによりパターニングされ、その結果、前記絶縁膜3
中に、前記拡散領域1bに対応して、前記領域1bの表
面を露出するコンタクトホール3aが形成される。さら
に、図11(D)の工程において、図11(C)の構造
上に、TiN等の高融点金属ちっ化物層3cを、スパッ
タ法等によりバリアメタル層として堆積し、さらにその
上にW,Al,Cu等の金属あるいは合金よりなる導体
層4を、一様な厚さに、例えばCVD法により堆積す
る。その結果、前記導体層4は、前記コンタクトホール
3aを埋め、前記コンタクトホールにおいて拡散領域1
bと、前記バリアメタル層3cを介して電気的に接触す
る。先にも説明したように、図11(D)の構造では、
前記導体層4は前記コンタクトホール3aを埋めるた
め、導体層4表面上には前記コンタクトホール3aに対
応して凹部4aが現れる。換言すると、前記導体層4の
表面には凹凸が生じる。また、CVD法で膜を堆積する
と、膜は下地に沿ってほぼ同じ速度で堆積するので、コ
ンタクトホール3aの中心には、シームとよばれる継ぎ
目4eが形成される。このシームは、研磨の際にエッチ
ングされやすいことが知られている。
記導体層4が一様に研磨され、図12(E)に示すよう
に絶縁膜3の表面が平坦な構造が得られる。かかる導体
層4の研磨は導体層4を構成する金属に対して選択的に
作用し、さらに前記ちっ化物層4cを前記絶縁膜表面か
ら除去することにより、前記コンタクトホール3aを埋
めるように、前記拡散領域1bに接触する導体プラグ4
bが形成される。研磨による平坦化の結果、前記導体プ
ラグ4bの上主面は前記絶縁膜3の上主面と一致する。
平坦化された図12(F)の構造上に、TiNをスパッ
タ法により堆積してTiN層5aを形成し、さらにその
上にTi,Al合金(Al−Si−Cu合金)およびT
iを順次スパッタ法により堆積して導体層5を形成す
る。ただし、図12(F)中、Ti層は非常に薄いた
め、図示を省略している。さらに、導体層5の上に、T
iNをスパッタ法により堆積してTiN層5bを形成す
る。その結果、平坦化された絶縁層3上に、TiN層5
a,5bにより挟持された導体層5が形成される。
トリソグラフィおよびエッチングにより、前記導体層を
パターンし、配線パターンを形成し、さらにその上に、
図13(H)の工程で、層間絶縁膜6をCVD法により
堆積する。図13(G)の工程で形成された層間絶縁膜
6は、前記配線パターンに対応して上に凸に形成される
が、かかる層間絶縁膜6を研磨して平坦化することによ
り、図14(I)の構造が得られる。層間絶縁膜6は平
坦化されているため、その上にさらに多層配線構造が形
成される。
て、図12(E)における導体層4の研磨工程は、α−
Al2 O3 よりなる砥粒をH2 O2 等よりなる液体酸化
剤との混合物よるなる研磨剤を使い、ウレタン樹脂等の
研磨布上において実行されていた。
をW等の導体層の研磨に使用すると、酸化剤が前記導体
層凹部、例えば凹部4aを埋める導体層4中に、前記導
体層4の堆積時に形成される継ぎ目ないしシームに沿っ
て侵入してしまい、その結果、かかる酸化剤の存在下で
実行される研磨工程により、前記シームが酸化剤のエッ
チング作用により拡大してしまう問題が発生する。すな
わち、導体プラグ4bの中央部には前記拡大したシーム
に対応して大きくまた深い凹部が形成されてしまい、コ
ンタクトホール3aにおける拡散領域1bと導体パター
ン6bとの接触が不確実になってしまう問題点が生じ
る。かかる導体プラグ研磨時に形成される凹部は、特に
コンタクトホール3aの大きさが0.5μmあるいはそ
れ以下の高い集積密度を有する半導体装置および集積回
路において、特に深刻な信頼性の低下をもたらす。
人は、先に特願平7−169057において、固体酸化
剤として作用するMnO2 を砥粒として有する研磨剤、
およびかかる研磨剤を使った半導体装置の製造方法を提
案した。かかるMnO2 を使った研磨剤では、H2 O2
のような液体酸化剤を使わないため、コンタクトホール
中のシームが酸化されることがなく、このため例えば図
12(E)の工程においてプラグ4bの研磨を行っても
シームが侵食されることがない。
48において、MnO2 よりなる砥粒を含み、酸化膜の
効果速度を低下させる添加剤を使用することによりWに
対して選択的に作用する研磨剤、かかる研磨剤を使った
研磨方法および半導体装置の製造方法を提案した。この
ようなMnO2 砥粒を含む研磨剤を図12(E)の工程
において使うことにより、絶縁膜3が露出された場合、
研磨を確実に停止させることができる。
を含む研磨剤をTiN等の高融点金属ちっ化物に対して
使用した場合、得られる研磨速度がWに対して適用した
場合よりも極端に小さいことを見出し、これに基づい
て、先に特願平7−244955において、MnO2 砥
粒を含む研磨剤を使った研磨工程において、高融点金属
ちっ化物を研磨ストッパとして使うことを提案した。か
かるMnO2 砥粒を含む研磨剤を例えば図12(E)の
工程で使うことにより、研磨を、ちっ化物層4cが露出
した状態で確実に停止させることができる。
の従来の半導体装置の製造工程では、図12(E)の工
程においてMnO2 を砥粒とする研磨剤による研磨を行
う場合でも、図10(B)あるいは図14(I)の研磨
工程では、SiO2 層3あるいは層間絶縁膜6の研磨は
コロイダルシリカ等、MnO2 砥粒以外の研磨剤を使っ
て実行されていた。これは、MnO2 の硬度がSiO2
層3あるいは層間絶縁膜6の硬度よりも小さいため、M
nO2 砥粒では、これらの層の研磨は非効率的であると
考えられていたためである。
程において、図10(B)あるいは図14(I)の研磨
工程のような、絶縁層を研磨する研磨工程においてもM
nO 2 を砥粒とする研磨剤を使うことができれば、研磨
工程毎に研磨剤を変える必要がなくなり、半導体装置の
製造工程が実質的に簡素化される。特にMnO2 を砥粒
とする研磨剤を使った場合、研磨後の洗浄工程におい
て、HCl,H2 O2 およびH2 Oの混合液を洗浄液と
して使うことにより、砥粒として使われたMnO 2 が溶
解・除去される点で有利である。また、単一の洗浄液を
使って洗浄がなされるため、廃液処理が実質的に簡素化
されると期待される。
いて、MnO2 砥粒を使った研磨剤が、SiO2 等の絶
縁層においても有用であることを見出した。そこで、本
発明は、上記の課題を解決した、新規で有用な半導体装
置の製造方法を提供することを概括的目的とする。
nO2 砥粒を使った研磨剤により研磨する工程を含む半
導体装置の製造方法を提供することにある。
を、請求項1に記載したように、構造中にSi−Oネッ
トワークを含む絶縁層を研磨する工程を含む半導体装置
の製造方法において、前記研磨工程は、前記絶縁層の硬
度よりも小さい硬度を有し、酸素を放出する固体酸化剤
として作用する砥粒を含む研磨剤により実行され、前記
研磨剤は、MnO2 よりなることを特徴とする半導体装
置の製造方法により、または請求項2に記載したよう
に、前記研磨工程は、前記絶縁層上に形成された段差
を、前記研磨剤を使って研磨することにより平坦化する
平坦化工程を含むことを特徴とする請求項1記載の半導
体装置の製造方法により、または請求項3に記載したよ
うに、前記段差は、導体パターンを含み、前記平坦化工
程は、前記絶縁層および前記導体パターンを同時に研磨
する工程を含むことを特徴とする請求項2記載の半導体
装置の製造方法により、または請求項4に記載したよう
に、前記研磨工程の後、研磨された構造を、HCl,H
2SO4,HNO3よりなる群から選ばれる酸とH2O
2の混合液により洗浄する工程を含むことを特徴とする
請求項1〜3のうち、いずれか一項記載の半導体装置の
製造方法により、解決する。
参照しながら説明する。図1は、Si基板上にCVD法
により堆積したSiO2 膜を、コロイダルシリカ研磨剤
およびMnO2 を砥粒とする研磨剤を使って研磨した場
合に得られた研磨速度と圧力との関係を示す。
mの回転数で回転する研磨盤にRODEL 社製の不織研磨布
SUBA400を被せ、その上にさらにウレタン研磨布(IC100
0)を貼りつけ、かかるウレタン研磨布上において、試料
を研磨盤と同じ回転方向に40rpmの速度で回転させ
ながら行った。ただし、図1中、白丸はコロイダルシリ
カ研磨剤を使った場合を、また黒丸はMnO2 を砥粒と
する研磨剤を使った場合を示す。MnO2 砥粒を使う場
合、砥粒の粒径は0.1μmとし、H2 O中に7wt%
の比率で分散させて使用した。一方、実験で使用したコ
ロイダルシリカ研磨剤は、ギャボット社より商品名SC
−112として提供されるもので、粒径が0.05μm
のシリカ砥粒を含む。
g/cm2 〜0.8kg/cm2 の範囲では、予期に反
して、SiO2 より硬度の低いMnO2 の方が、コロイ
ダルシリカ研磨剤よりも大きな研磨速度を与えることが
見出された。また、図2(A),(B)は研磨圧を0.
21kg/cm2 および0.56kg/cm2 とした場
合のSiO2 膜の研磨速度と研磨盤の回転数との関係
を、それぞれコロイダルシリカ研磨剤(SC−112)
およびMnO2 研磨剤を使った場合について示す。さら
に、図3(A),(B)は、それぞれ研磨圧を0.56
kg/cm2 および0.21kg/cm2 とした場合に
おける研磨速度を、コロイダルシリカ研磨剤およびMn
O2 研磨剤を使った場合で比較して示す。ただし、いず
れの場合でも、研磨は、研磨盤と試料とを、同一の速度
で同一方向に回転させながら行った。
(B)を参照するに、同一研磨圧、同一回転数において
は、MnO2 のほうがコロイダルシリカよりも大きな研
磨速度を与えることが確認された。特に図3(B)に示
すように研磨圧を0.21kg/cm2 とした場合、コ
ロイダルシリカ研磨剤では研磨盤の回転数が20rpm
〜100rpmの範囲では研磨は殆ど生じないのに対
し、MnO2 研磨剤では、回転数の増加とともに研磨速
度が直線的に増大するのが認められる。
の結果は、MnO2 を砥粒として含む研磨剤を使って、
W等の金属のみならず、SiO2 等の絶縁膜も研磨でき
ることを示す。MnO2 砥粒でモース硬度がより高いS
iO2 が研磨できる理由は確認されていないが、MnO
2 はMnの電荷が変化することにより酸素を放出する固
体酸化剤として作用し、放出された酸素がSiO2 を構
成する−Si−O−Si−ネットワークを切断するもの
と想像される。従って、本発明によるMnO2 研磨剤は
SiO2 のみならず、構造中に−Si−O−Si−ネッ
トワークを含むPSGやBPSG等のガラスに対しても
有効であると考えられる。また、固体酸化材による、構
造中に−Si−O−Si−ネットワークを含む絶縁膜の
研磨は、原理的にはMnO2 研磨剤のみならず、砥粒と
してTiO2 ,CuO等を使った研磨剤においても有効
であると考えられる。
製造工程を、MOSトランジスタの製造工程を例に、図
4〜8を参照しながら説明する。図4(A)を参照する
に、MOSトランジスタは例えばp型にドープされたS
i基板11上に、前記基板11上に形成されたフィール
ド酸化膜11aが画成する活性領域11Aに対応して形
成される。より具体的には、MOSトランジスタは前記
活性領域11A表面に形成されたn+ 型拡散領域1 1b
と、前記活性領域11 A表面上に、前記拡散領域1 1b
からMOSトランジスタのチャネル領域11dにより隔
てられて形成された別の拡散領域1 1cと、前記チャネ
ル領域11d上に、ゲート酸化膜(図示せず)を挟んで
形成されたゲート電極1 2とより構成され、前記ゲート
電極1 2の側壁には側壁絶縁膜1 2a,1 2bが形成さ
れる。また、前記拡散領域1 1bおよび1 1cはそれぞ
れMOSトランジスタのソース領域およびドレイン領域
として作用する。
ンジスタを埋め込むように、SiO 2 よりなる層間絶縁
膜1 3が、例えばCVD法等により、典型的には70n
m程度の厚さに堆積される。その結果、前記ゲート電極
および拡散領域1 1b,1 1cは前記絶縁膜1 3により
覆われる。ただし、図4(A)に示すように、絶縁膜1
3の表面は前記ゲート電極2に対応した凹凸を有する。
3の表面が一様に研磨され、その結果、絶縁膜1 3の面
が平坦化される。さらに、図5(C)の工程で、前記絶
縁膜1 3がレジスト(図示せず)を使ったフォトリソグ
ラフィによりパターニングされ、その結果、前記絶縁膜
1 3中に、前記拡散領域1 1bに対応して、前記領域1
1bの表面を露出するコンタクトホール1 3aが形成さ
れる。さらに、図5(D)の工程において、図5(C)
の構造上に、TiN等の高融点金属ちっ化物層1 3c
を、スパッタ法等によりバリアメタル層として堆積し、
さらにその上にW,Al,Cu等の金属あるいは合金よ
りなる導体層1 4を、一様な厚さに、例えばCVD法に
より堆積する。その結果、前記導体層1 4は、前記コン
タクトホール1 3aを埋め、前記コンタクトホールにお
いて拡散領域1 1bと、前記バリアメタル層1 3cを介
して電気的に接触する。先にも説明したように、図5
(D)の構造では、前記導体層1 4は前記コンタクトホ
ール1 3aを埋めるため、導体層1 4表面上には前記コ
ンタクトホール1 3aに対応して凹部1 4aが現れる。
換言すると、前記導体層1 4の表面には凹凸が生じる。
導体層1 4がMnO2 を砥粒とする研磨剤によって一様
に研磨され、図6(E)に示すように絶縁膜1 3の表面
が平坦な構造が得られる。かかる導体層1 4の研磨は導
体層1 4を構成する金属に対して選択的に作用し、ちっ
化物層1 4cが露出した時点で停止する。換言すると、
ちっ化物層14cは、研磨ストッパとして作用する。そ
の結果、前記コンタクトホール1 3aを埋めるように、
前記拡散領域1 1bに接触する導体プラグ1 4bが形成
される。研磨による平坦化の結果、前記導体プラグ1 4
bの上主面は前記ちっ化物層1 4cの上主面と一致す
る。
坦化された図6(E)の構造上に、Ti,Al合金(A
l−Si−Cu合金)およびTiを順次スパッタするこ
とにより、導体層1 5を形成し、さらにその上にTiN
をスパッタすることにより高融点金属層1 5aを形成す
る。ただし、導体層15において、Ti層は非常に薄い
ため、図示を省略してある。
トリソグラフィおよびエッチングを行うことにより、図
6(F)の工程で堆積された導体層15を、その上下の
ちっ化物層14cおよび15aと共にパターニングし、
配線パターンを形成する。さらに、図7(H)の工程に
おいて、図7(G)の構造上にSiO2 あるいあはBP
SG等の層間絶縁膜16を、CVD法により、前記配線
パターンを埋めるように堆積し、さらに図8(I)の工
程で、層間絶縁膜16のうち、前記配線パターンに対応
して形成される凸部を研磨し、平坦化した構造を得る。
た絶縁膜16上に、必要に応じて様々な配線パターンを
繰り返し形成することができる。本実施例では、図4
(B)および図8(I)の平坦化研磨工程で、SiO2
膜13あるいは層間絶縁膜16が、MnO2 研磨剤によ
り研磨される。研磨は、MnO2 砥粒をH2 O中に7w
t%の比率で分散させた研磨剤を使い、不織研磨布(S
UBA400)を被せた研磨盤にさらにウレタン研磨布
(IC1000)を貼りつけ、かかるウレタン研磨布上
で、研磨盤を100rpmの速度で回転させながら0.
2kg/cm2 の圧力で実行する。その際、被研磨片で
あるSiO2膜13あるいは層間絶縁膜16を形成され
たチップも、研磨盤と同じ回転方向に、同じ速度で回転
させる。その結果、絶縁膜13あるいは16は速やかに
研磨され、図4(B)あるいは8(I)に示す平坦化面
が得られる。
においても、図6(E)の研磨工程と同じMnO2 砥粒
を含む研磨剤を使うことにより、研磨装置の共通化およ
び廃液処理の共通化が可能になり、半導体装置の製造コ
ストを削減できる。図9は、Si基板上にCVD法によ
り堆積したSiO2 膜上に、高さが800nmの段差を
形成し、これを研磨剤としてSC−112およびMnO
2 を砥粒とする研磨剤によりそれぞれ研磨した場合にお
ける、段差の高さの変化と段差基部を構成するSiO2
表面の研磨量との関係を示す。
MnO2 を含む研磨剤を使った場合、SiO2 膜は低い
研磨圧でも研磨できるのに対し、研磨剤としてSC−1
12を使った場合には、比較的高い研磨圧が必要であっ
たことを勘案して、MnO2を含む研磨剤を使う場合に
は研磨圧を0.21kg/cm2 に、またSC−112
を研磨剤として使う場合には、研磨圧を0.56kg/
cm2 に設定した。さらに、研磨盤の回転速度および試
料の回転速度は、SiO2 膜の平坦面を研磨した場合の
研磨速度が、MnO2 を使った場合とSC−112を使
った場合で同じになるように調整した。具体的には、M
nO2 を使った場合、試料と研磨盤はいずれも80rp
mの回転数で回転させ、またSC−112を使った場合
には、試料と研磨盤はいずれも60rpmの回転数で回
転させた。
磨剤として使った場合、段差の研磨に伴って、段差基部
表面も実質的な量が研磨されるのに対し、MnO2 を使
った場合、段差基部の研磨量がSC−112を使った場
合よりも実質的に減少するとが示された。換言すると、
SiO2 膜上に形成された段差を研磨する際に、砥粒と
してMnO2 を含む研磨剤を使うことにより、段差部を
選択的に研磨することが可能になる。これは、研磨時に
おける層間膜の研磨量が少なくなり、スループットが向
上することを意味する。例えば図4(B)および8
(I)の平坦化工程で、砥粒としてMnO2 を含む研磨
剤を使うのが非常に効果的であることがわかる。
(I)の研磨工程の後、研磨された半導体構造体は、H
Cl、H2 SO4 あるいはHNO3 等の酸とH2 O2 の
混合液よりなる洗浄液中で洗浄され、MnO2 砥粒が溶
解除去される。先にも説明したように、本発明による半
導体装置の製造方法では、研磨工程で使われる研磨剤
は、MnO2 を砥粒とした研磨剤に限定されるものでは
なく、研磨時に固体酸化剤として作用し、酸素を放出し
て絶縁膜中のO−Si−Oネットワークを切断するよう
な作用を行う金属酸化物、例えばTiO2 ,CuO等を
砥粒として含むものであってもよい。
ものではなく、特許請求の範囲に記載した要旨内におい
て様々な変形・変更が可能である。
縁層を研磨する研磨工程においても導体層の研磨に使わ
れるMnO2を砥粒とする研磨剤を使うことができ、研
磨工程毎に何回も研磨剤を変える必要がなくなる。その
結果、半導体装置の製造工程が実質的に簡素化される。
特にMnO2を砥粒とする研磨剤を使った場合、研磨後
の洗浄工程において、HCl,H2O2およびH2Oの
混合液を洗浄液として使うことにより、砥粒として使わ
れたMnO2が溶解・除去される点で有利である。ま
た、単一の洗浄液を使って洗浄がなされるため、廃液処
理が実質的に簡素化される。MnO2を砥粒として含む
研磨剤は、特にSiO2膜上に形成された段差を、選択
的に研磨して平坦化する際に有効である。
ったSiO2 膜の研磨速度と研磨圧の関係を、コロイダ
ルシリカ研磨剤と比較して示す図である。
SiO2 膜に対する研磨速度と回転数との関係を、異な
った研磨圧に対して示す図である。
ロイダルシリカ研磨剤を使った場合の、SiO2 膜の研
磨速度を、回転数の関数として示す図である。
半導体装置の製造工程を示す図(その1)である。
半導体装置の製造工程を示す図(その2)である。
半導体装置の製造工程を示す図(その3)である。
半導体装置の製造工程を示す図(その4)である。
置の製造工程を示す図(その5)である。
平坦化する場合の効果を、MnO2 を砥粒として含む研
磨剤と、従来のコロイダルシリカ研磨剤で比較して示す
図である。
工程を示す図(その1)である。
工程を示す図(その2)である。
工程を示す図(その3)である。
工程を示す図(その4)である。
す図(その5)である。
Claims (4)
- 【請求項1】 構造中にSi−Oネットワークを含む絶
縁層を研磨する工程を含む半導体装置の製造方法におい
て、 前記研磨工程は、前記絶縁層の硬度よりも小さい硬度を
有し、酸素を放出する固体酸化剤として作用する砥粒を
含む研磨剤により実行され、 前記研磨剤は、MnO2 よりなることを特徴とする半導
体装置の製造方法。 - 【請求項2】 前記研磨工程は、前記絶縁層上に形成さ
れた段差を、前記研磨剤を使って研磨することにより平
坦化する平坦化工程を含むことを特徴とする請求項1記
載の半導体装置の製造方法。 - 【請求項3】 前記段差は、導体パターンを含み、前記
平坦化工程は、前記絶縁層および前記導体パターンを同
時に研磨する工程を含むことを特徴とする請求項2記載
の半導体装置の製造方法。 - 【請求項4】 前記研磨工程の後、研磨された構造を、
HCl,H2SO4,HNO3よりなる群から選ばれる
酸とH2O2の混合液により洗浄する工程を含むことを
特徴とする請求項1〜3のうち、いずれか一項記載の半
導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00022096A JP3529926B2 (ja) | 1996-01-05 | 1996-01-05 | 研磨方法および半導体装置の製造方法 |
US08/674,507 US5763325A (en) | 1995-07-04 | 1996-07-02 | Fabrication process of a semiconductor device using a slurry containing manganese oxide |
TW085108081A TW389954B (en) | 1995-07-04 | 1996-07-04 | Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry |
KR1019960027066A KR100206663B1 (ko) | 1995-01-05 | 1996-07-04 | 망간산화물을 함유하는 슬러리 및 이를 사용한 반도체 장치의 제조방법 |
US09/014,246 US5877089A (en) | 1995-07-04 | 1998-01-27 | Slurry containing manganese oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00022096A JP3529926B2 (ja) | 1996-01-05 | 1996-01-05 | 研磨方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186119A JPH09186119A (ja) | 1997-07-15 |
JP3529926B2 true JP3529926B2 (ja) | 2004-05-24 |
Family
ID=11467890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00022096A Expired - Lifetime JP3529926B2 (ja) | 1995-01-05 | 1996-01-05 | 研磨方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3529926B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5935531B2 (ja) | 2012-06-14 | 2016-06-15 | 富士通株式会社 | 研磨剤及び研磨剤の製造方法 |
-
1996
- 1996-01-05 JP JP00022096A patent/JP3529926B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09186119A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
JP3076244B2 (ja) | 多層配線の研磨方法 | |
US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
KR100357894B1 (ko) | 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법 | |
JPH1116877A (ja) | 半導体素子の形成方法 | |
JP3469771B2 (ja) | 半導体装置およびその製造方法 | |
US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
WO2007002915A2 (en) | Slurry for chemical mechanical polishing of aluminum | |
KR100206663B1 (ko) | 망간산화물을 함유하는 슬러리 및 이를 사용한 반도체 장치의 제조방법 | |
KR19980025155A (ko) | 화학적 기계 연마법, 화학적 기계 연마법에 사용하는 연마제 및 반도체 장치의 제조 방법 | |
US6251788B1 (en) | Method of integrated circuit polishing without dishing effects | |
US5911111A (en) | Polysilicon polish for patterning improvement | |
US6864177B2 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
JP3302142B2 (ja) | 半導体装置の製造方法 | |
KR100251057B1 (ko) | 망간산화물을 함유하는 슬러리 및 이를 사용한 반도체 장치의 제조방법 | |
JP3529926B2 (ja) | 研磨方法および半導体装置の製造方法 | |
JP3487051B2 (ja) | 半導体装置の製造方法 | |
WO1998054756A1 (fr) | Procede de polissage et procede de fabrication de composant a semi-conducteur dans lequel ledit procede est utilise | |
US6235071B1 (en) | Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position | |
JP3927270B2 (ja) | 研磨剤、研磨方法および半導体装置の製造方法 | |
US20020180052A1 (en) | Polish or etch stop layer | |
JP3495143B2 (ja) | 研磨剤、研磨方法および半導体装置の製造方法 | |
US20030003712A1 (en) | Methods for fabricating a semiconductor device | |
JP3531079B2 (ja) | 研磨方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |